DE112018004630B4 - Selektives aufwachsen eines phasenänderungsmaterials in dielektrischen poren mit einem hohen aspektverhältnis für die fertigung von halbleitereinheiten - Google Patents

Selektives aufwachsen eines phasenänderungsmaterials in dielektrischen poren mit einem hohen aspektverhältnis für die fertigung von halbleitereinheiten Download PDF

Info

Publication number
DE112018004630B4
DE112018004630B4 DE112018004630.3T DE112018004630T DE112018004630B4 DE 112018004630 B4 DE112018004630 B4 DE 112018004630B4 DE 112018004630 T DE112018004630 T DE 112018004630T DE 112018004630 B4 DE112018004630 B4 DE 112018004630B4
Authority
DE
Germany
Prior art keywords
phase change
change material
dielectric material
metal nitride
pore
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112018004630.3T
Other languages
English (en)
Other versions
DE112018004630T5 (de
Inventor
Robert Bruce
Joseph Brightsky Matthew
Takeshi Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
International Business Machines Corp
Original Assignee
Ulvac Inc
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc, International Business Machines Corp filed Critical Ulvac Inc
Publication of DE112018004630T5 publication Critical patent/DE112018004630T5/de
Application granted granted Critical
Publication of DE112018004630B4 publication Critical patent/DE112018004630B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

Verfahren (1000) zur Fertigung einer Phasenänderungsspeicher-Einheit (300), das aufweist:Abscheiden (1002) eines ersten dielektrischen Materials (304);Bilden (1002) einer Öffnung in dem ersten dielektrischen Material;Abscheiden (1004) einer unteren Metallelektrode (302) innerhalb der Öffnung und Polieren der unteren Metallelektrode;Abscheiden (1006) eines zweiten dielektrischen Materials (306) auf einer Oberfläche der unteren Metallelektrode und des ersten dielektrischen Materials;Abscheiden (1010) eines Metallnitrids (310) konform an einer Pore (308) innerhalb des zweiten dielektrischen Materials der Phasenänderungsspeicher-Einheit, wobei sich die Pore durch das zweite dielektrische Material hindurch erstreckt und einen Teil einer oberen Oberfläche der unteren Metallelektrode freilegt;Ätzen (1012) des Metallnitrids derart, dass das Metallnitrid nur und direkt auf den gesamten Seitenwänden der Pore verbleibt, wobei der Teil der oberen Oberfläche der unteren Metallelektrode nach dem Ätzen des Metallnitrids freiliegt; undselektives Abscheiden (1014) eines Phasenänderungsmaterials (312) lediglich innerhalb der Pore der zweiten dielektrischen Schicht, um eine Gesamtheit der Pore mit dem Phasenänderungsmaterial vollständig zu füllen, wobei die selektive Abscheidung des Phasenänderungsmaterials ein Aufwachsen des Phasenänderungsmaterials auf dem Metallnitrid mit einer wesentlich höheren Rate als einer Aufwachsrate des Phasenänderungsmaterials auf freiliegenden Oberflächen des zweiten dielektrischen Materials ergibt, wobei ein Strom eines Gasgemischs umfassend Ammoniak und Argon mit einer speziellen Strömungsrate während der selektiven Abscheidung des Phasenänderungsmaterials eingesetzt wird;kontinuierliches Einsetzen eines Vakuums während des Abscheidens des Metallnitrids, des Ätzens des Metallnitrids und des selektiven Abscheidens des Phasenänderungsmaterials, sodass keine oxidierte Grenzfläche zwischen dem Metallnitrid und dem Phasenänderungsmaterial gebildet wird;Abscheiden (1016) einer oberen Metallelektrode (314) in Kontakt mit einer oberen Oberfläche des Phasenänderungsmaterials und in Kontakt mit Teilen einer oberen Oberfläche des zweiten dielektrischen Materials; undAbscheiden (1018) eines dritten dielektrischen Materials (316), wobei das dritte dielektrische Material in Kontakt mit Seitenwänden der oberen Metallelektrode steht.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich allgemein auf ein Verfahren für ein Aufwachsen eines Phasenänderungsmaterials bei der Fertigung von Halbleitereinheiten sowie auf eine Vorrichtung, die mittels des Verfahrens gebildet wird. Spezieller bezieht sich die vorliegende Erfindung auf ein Verfahren für ein selektives Aufwachsen eines Phasenänderungsmaterials in dielektrischen Poren mit einem hohen Aspektverhältnis für die Fertigung von Halbleitereinheiten sowie auf eine Vorrichtung, die mittels des Verfahrens gebildet wird.
  • HINTERGRUND
  • Bei einer integrierten Schaltung (IC) handelt es sich um eine elektronische Schaltung, die unter Verwendung eines Halbleitermaterials, wie beispielsweise von Silizium, als einem Substrat und durch Hinzufügen von Störstellen gebildet wird, um elektronische Festkörpereinheiten zu bilden, wie beispielsweise Transistoren, Dioden, Kondensatoren und Widerstände. Allgemein bekannt als ein „Chip“ oder eine „Packung“ ist eine integrierte Schaltung im Allgemeinen in einem starren Kunststoff eingekapselt, wobei eine „Packung“ gebildet wird. Die Komponenten in moderner Elektronik von heute scheinen im Allgemeinen rechteckige schwarze Kunststoffpackungen mit Steckverbinderstiften zu sein, die aus der Kunststoffumhüllung hervorstehen. Häufig sind viele derartige Packungen elektrisch gekoppelt, so dass die Chips darin eine elektronische Schaltung bilden, um bestimmte Funktionen auszuführen.
  • Die Software-Tools, die für ein Auslegen von ICs verwendet werden, erzeugen das Schaltungs-Layout und die Schaltungskomponenten mit sehr geringer Skalierung, handhaben diese oder bearbeiten diese auf andere Weise. Es ist möglich, dass einige der Komponenten, die ein derartiges Tool handhaben kann, quer durch nur einige zehn Nanometer messen, wenn sie in Silicium ausgebildet sind. Die Auslegungen, die unter Verwendung dieser Software-Tools erzeugt und gehandhabt werden, sind komplex, weisen häufig hunderttausende derartiger Komponenten auf, die untereinander verbunden sind, um einen beabsichtigten elektronischen Schaltungsaufbau zu bilden.
  • Ein Layout umfasst Formen, die der Entwickler wählt und positioniert, um ein Entwicklungsziel zu erreichen. Das Ziel besteht darin, dass die Form - die Zielform - auf dem Wafer so erscheint, wie ausgelegt. Es ist jedoch möglich, dass die Formen nicht genau so erscheinen, wie ausgelegt, wenn sie durch Photolithographie auf dem Wafer hergestellt werden. Zum Beispiel kann eine rechteckige Form mit spitzen Ecken auf dem Wafer als eine rechteckige Form mit abgerundeten Ecken erscheinen.
  • Wenn ein Auslegungs-Layout, auf das auch einfach als ein Layout Bezug genommen wird, für einen IC einmal endgültig festgelegt wurde, wird die Auslegung in einen Satz von Masken oder Retikeln umgewandelt. Bei einem Satz von Masken oder Retikeln handelt es sich um eine oder um mehrere Maske(n) oder Retikel. Während der Herstellung wird ein Halbleiterwafer durch eine Maske hindurch mit Licht oder Strahlung belichtet, um mikroskopische Komponenten des IC zu bilden. Dieser Prozess ist als Photolithographie bekannt.
  • Bei einer Herstellungsmaske handelt es sich um eine Maske, die für ein erfolgreiches Herstellen oder Drucken der Inhalte der Maske auf einen Wafer verwendet werden kann. Während des photolithographischen Druckprozesses wird Strahlung durch die Maske hindurch und mit einer bestimmten gewünschten Intensität der Strahlung fokussiert. Auf diese Intensität der Strahlung wird üblicherweise als eine „Dosis“ Bezug genommen. Der Fokus und die Dosierung der Strahlung werden gesteuert, um die gewünschte Form und die gewünschten elektrischen Eigenschaften auf dem Wafer zu erzielen.
  • Viele Halbleitereinheiten sind planar, d.h. wenn die Halbleiterstrukturen auf einer Ebene gefertigt werden. Bei einer nicht-planaren Einheit handelt es sich um eine dreidimensionale (3D) Einheit, bei der einige der Strukturen oberhalb oder unterhalb einer gegebenen Fertigungsebene gebildet werden.
  • Gegenwärtig besteht eine Notwendigkeit für Speichereinheiten mit einer hohen Dichte und einem hohen Leistungsvermögen, die außerdem einen geringen Stromverbrauch aufweisen. Eine sich entwickelnde Technologie für Speichereinheiten ist jene für Phasenänderungsspeicher. Bei einem Phasenänderungsspeicher (PCM) handelt es sich um einen Typ eines nichtflüchtigen Speichers mit wahlfreiem Zugriff (RAM). Ein PCM nutzt das Verhalten eines Phasenänderungsmaterials, wobei das Phasenänderungsmaterial in der Lage ist, in Reaktion auf einen elektrischen Strom, der durch das Phasenänderungsmaterial hindurchfließt, zwischen einer kristallinen Phase und einer amorphen Phase zu wechseln. Typischerweise weist das Phasenänderungsmaterial bei einer PCM-Fertigung eine Chalcogenid-Verbindung auf, wie beispielsweise Germanium-Antimon-Tellur (GST).
  • Der PCM weist einen Bereich mit einem Phasenänderungsmaterial auf, der zwischen einem unteren Elektrodenkontakt und einem oberen Elektrodenkontakt angeordnet ist. Das Phasenänderungsmaterial weist einen geringen spezifischen elektrischen Widerstand auf, wenn es sich in der kristallinen Phase befindet, und weist einen hohen spezifischen elektrischen Widerstand auf, wenn es sich in der amorphen Phase befindet. Um den PCM in die amorphe Phase zu versetzen, wird das Phasenänderungsmaterial zunächst geschmolzen und dann schnell abgekühlt, indem ein hoher elektrischer Stromimpuls während einer kurzen Zeitspanne angelegt wird, so dass ein Bereich mit einem amorphen, hochohmigen Material in der PCM-Zelle verbleibt. Um den PCM in die kristalline Phase zu versetzen, wird ein mittlerer elektrischer Stromimpuls angelegt, um das Phasenänderungsmaterial bei einer Temperatur zwischen der Kristallisationstemperatur und der Schmelztemperatur während einer Zeitspanne zu tempern, die ausreichend lang ist, um das Phasenänderungsmaterial zu kristallisieren, so dass es einen relativ geringen spezifischen elektrischen Widerstand aufweist. Um den Zustand des PCM zu abzufragen, wird der spezifische elektrische Widerstand der Zelle gemessen, indem ein geringes elektrisches Stromsignal durch die Zelle hindurch geleitet wird, das den Zustand des Phasenänderungsmaterials nicht stört. Darüber hinaus weist die PCM-Technologie das Vermögen auf, eine Anzahl von einzelnen Zwischenzuständen zu erzielen, wodurch die Fähigkeit bereitgestellt wird, dass der PCM mehrere Bits in einer einzelnen Zelle hält, so dass für eine erhöhte Speicherdichte gesorgt wird.
  • Elemente einer Phasenänderungsspeichereinheit können auf mehrere Weisen aufgebaut werden. Bei einer Realisierung wird eine planare Schicht aus einem Phasenänderungsmaterial abgeschieden, und es werden Säulen lithographisch definiert und durch einen Plasmaätzprozess zu dem Phasenänderungsmaterial strukturiert. Nachteile derartiger Realisierungen inkludieren, dass die Phasenänderungsmaterialien empfindlich gegenüber einer Bearbeitung sind, wie beispielsweise gegenüber Ätzprozessen, Reinigungsprozessen sowie Verkapselung, und während der Herstellung der Einheit geschädigt werden können. Bei einer weiteren Realisierung werden strukturierte Löcher in einem dielektrischen Material gebildet, und ein Phasenänderungsmaterial wird im Inneren der Löcher aufgewachsen. Diese Realisierung stellt eine gute Alternative für Säulen eines Phasenänderungsspeichers bereit, um zu vermeiden, dass Säulen durch eine Nachbearbeitung geschädigt werden. Ein Nachteil dieser Realisierung besteht jedoch darin, dass es eine große Herausforderung darstellt, Löcher mit einer Abmessung im Nanometer-Bereich und mit einem hohen Aspektverhältnis, die für Speicherelemente mit einer hohen Dichte erforderlich sind, vollständig zu füllen.
  • Phasenänderungsmaterialien können in einer Anzahl von Weisen abgeschieden werden, wie beispielsweise durch physikalische Gasphasenabscheidung (PVD), chemische Gasphasenabscheidung (CVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD) sowie metallorganische chemische Gasphasenabscheidung (MOCVD). In sämtlichen Fällen ist ein Füllen von Löchern mit einer Abmessung im Nanometer-Bereich und mit einem hohen Aspektverhältnis jedoch eine Herausforderung. Bei atomarer Schichtabscheidung (ALD) handelt es sich um eine weitere Technik, die verwendet werden kann, um Löcher mit einer Abmessung im Nanometer-Bereich und mit einem hohen Aspektverhältnis zu füllen. ALD weist jedoch Nachteile dahingehend auf, dass ein Aufwachsen Schicht um Schicht langsam ist und dass es möglich ist, dass Ausgangsstoffe nach der Abscheidung in der Schicht verbleiben. CVD-Prozesse sind im Allgemeinen schneller, stoßen jedoch auf die Probleme in Bezug auf eine unvollständige Füllung. Darüber hinaus kann ein gleichmäßiges Aufwachsen Schicht um Schicht hinterschnittene Loch-Profile nicht vollständig füllen. Es wurde festgestellt, dass eine ALD eines Phasenänderungsmaterials auf einer Kristallkeimschicht aus Metall im Vergleich zu einer dielektrischen Kristallkeimschicht schneller und gleichmäßiger abläuft, so dass es vorteilhaft ist, das Phasenänderungsmaterial auf einer Metallschicht, die Löcher in dem Dielektrikum überzieht, (d.h. auf einem Metallüberzug) aufzuwachsen. Wenn ein Metallüberzug vorliegt, hat dies außerdem Vorteile in Bezug auf eine Abmilderung einer Drift des elektrischen Widerstands beim Betrieb einer PCM-Einheit gezeigt.
  • Existierende Lösungen für eine CVD-Abscheidung eines Phasenänderungsmaterials, wie beispielsweise GST, auf einem Metallüberzug zeigen eine Anzahl von Nachteilen. Eine CVD-Abscheidung von amorphem GST auf einem Metallüberzug kann nach der Abscheidung vollständig gefüllte Löcher bereitstellen, es erfährt jedoch eine Volumenschrumpfung, die Hohlräume in das Phasenänderungsmaterial einbringt. Eine CVD-Abscheidung von kristallinem GST auf einem Metallüberzug stellt ein Aufwachsen von Kristallkörnern bereit, das von Nukleationsstellen aus gerichtet ist, so dass ein Blockieren und eine Hohlraumbildung innerhalb des Phasenänderungsmaterials ermöglicht wird. Eine CVD-Abscheidung von nanokristallinem GST auf einem Metallüberzug sorgt für das Aufwachsen von kleinen Körnern, so dass ein etwaiges vollständiges Füllen der Löcher ermöglicht wird. Hohlräume aufgrund eines Blockierens treten jedoch weiterhin auf, und das Prozessfenster für ein Aufwachsen von nanokristallinen Körnern ist sehr klein.
  • Aus dem Stand der Technik ist das Abscheiden von Phasenänderungsmaterial auf Keimschichten, insbesondere Metallnitriden aus den Patentschriften US 2009 / 0 130 797 A1 , US 2012 / 0 267 601 A1 und US 2015 / 0 243 884 A1 bekannt.
  • Es besteht die Aufgabe die genannten Probleme zu vermeiden.
  • Die Aufgabe wird gelöst durch ein Verfahren zur Fertigung einer Phasenänderungsspeicher-Einheit gemäß dem Patentanspruch 1, einer Phasenänderungsspeicher-Einheit gemäß dem Patentanspruch 9 und dem auf einem Computer nutzbaren Programmprodukt gemäß dem Patentanspruch 12. Weitere Ausgestaltungen ergeben sich aus den Unteransprüchen.
  • Die illustrativen Ausführungsformen lassen erkennen, dass die vorliegenden Verfahren und Techniken für das Aufwachsen eines Phasenänderungsmaterials in dielektrischen Poren mit einem hohen Aspektverhältnis für die Fertigung einer Halbleitereinheit, wie beispielsweise einer PCM-Einheit, die vorstehend beschriebenen Probleme zeigen. Illustrative Ausführungsformen, die hierin beschrieben sind, stellen ein selektives Aufwachsen eines Phasenänderungsmaterials in dielektrischen Poren mit einem hohen Aspektverhältnis für die Fertigung von Halbleitereinheiten bereit, so dass für eine Phasenänderungsspeichereinheit gesorgt wird, die klein ist (die z.B. eine kritische Abmessung von 20 nm und weniger aufweist), einen niedrigen Reset-Strom aufweist, eine Abmilderung einer Drift des elektrischen Widerstands aufweist und über die Wafer-Ausbeute hinweg frei von Hohlräumen ist.
  • KURZDARSTELLUNG
  • Die illustrativen Ausführungsformen stellen ein Verfahren und eine Vorrichtung bereit. Eine Ausführungsform für ein Verfahren zur Herstellung einer Halbleitereinheit beinhaltet ein konformes Abscheiden eines Überzugs an einer Pore innerhalb eines ersten dielektrischen Materials der Halbleitereinheit. Gemäß der Ausführungsform erstreckt sich die Pore durch das erste dielektrische Material hindurch bis zu einer oberen Oberfläche einer ersten Metallelektrode. Die Ausführungsform weist des Weiteren ein Ätzen des Überzugs derart auf, dass der Überzug im Wesentlichen nur auf Seitenwänden der Pore verbleibt. Die Ausführungsform weist des Weiteren ein selektives Abscheiden eines Phasenänderungsmaterials innerhalb der Pore der ersten dielektrischen Schicht auf, um die Pore mit dem Phasenänderungsmaterial im Wesentlichen zu füllen. Gemäß der Ausführungsform ergibt die selektive Abscheidung des Phasenänderungsmaterials eine Aufwachsrate des Phasenänderungsmaterials auf dem Überzug mit einer wesentlich höheren Rate als einer Aufwachsrate des Phasenänderungsmaterials auf freiliegenden Oberflächen des ersten dielektrischen Materials. Ein Vorteil, der von zumindest einer Ausführungsform bereitgestellt wird, inkludiert eine Fertigung einer Halbleitereinheit, die im Wesentlichen ein von Hohlräumen freies Füllen des Phasenänderungsmaterials in die Halbleitereinheit aufweist, so dass eines oder mehrere von einem niedrigen Reset-Strom und einer Abmilderung einer Drift des elektrischen Widerstands bereitgestellt wird.
  • Eine Ausführungsform weist des Weiteren das Einsetzen eines Vakuums während des Abscheidens des Überzugs, des Ätzens des Überzugs sowie des selektiven Abscheidens des Phasenänderungsmaterials auf. Gemäß einer Ausführungsform wird der Überzug unter Verwendung eines konformen Aufwachsprozesses durch atomare Schichtabscheidung abgeschieden. Gemäß einer Ausführungsform ist ein Metallnitrid enthalten. Gemäß einer Ausführungsform enthält das Metallnitrid eines oder mehrere von Tantal (Ta), Titan (Ti) sowie Aluminium (AI). Gemäß einer Ausführungsform wird der Überzug unter Verwendung eines Plasmaätzprozesses geätzt.
  • Gemäß einer Ausführungsform weist das Phasenänderungsmaterial eine Germanium-Antimon-Tellur(GST)-Verbindung auf. Gemäß einer Ausführungsform weist die selektive Abscheidung des Phasenänderungsmaterials eine selektive Abscheidung durch Aufwachsen von Germanium-Antimon-Tellur (GST) bei einer vorgegebenen Temperatur auf. Gemäß einer Ausführungsform weist die selektive Abscheidung eine oder mehrere von einer chemischen Gasphasenabscheidung (CVD), einer gepulsten CVD sowie einer atomaren Schichtabscheidung (ALD) auf.
  • Eine Ausführungsform weist des Weiteren das Einsetzen eines Stroms aus einem Gasgemisch mit einer speziellen Strömungsrate während des selektiven Abscheidens des Phasenänderungsmaterials auf. Gemäß der Ausführungsform weist das Gasgemisch ein Gemisch aus Ammoniak (NH3) und Argon (Ar) auf.
  • Eine Ausführungsform weist des Weiteren ein Bilden einer zweiten Metallelektrode in Kontakt mit dem Phasenänderungsmaterial auf. Gemäß einer Ausführungsform wird die zweite Metallelektrode unter Verwendung eines Abscheidungsprozesses gebildet. Gemäß einer Ausführungsform weist die Halbleitereinheit eine Phasenänderungsspeichereinheit auf.
  • Eine Ausführungsform einer Vorrichtung weist eine erste Metallelektrode einer Halbleitereinheit sowie ein erstes dielektrisches Material auf, in dem eine Pore enthalten ist. Gemäß der Ausführungsform erstreckt sich die Pore durch das erste dielektrische Material hindurch bis zu einer oberen Oberfläche der ersten Metallelektrode. Die Ausführungsform weist des Weiteren einen Überzug auf Seitenwänden der Pore des ersten dielektrischen Materials auf. Gemäß der Ausführungsform ist der Überzug konform in dem ersten dielektrischen Material abgeschieden und derart geätzt, dass der Überzug im Wesentlichen nur auf den Seitenwänden der Pore verbleibt. Die Ausführungsform weist des Weiteren ein Phasenänderungsmaterial auf, das selektiv innerhalb der Pore der ersten dielektrischen Schicht abgeschieden ist, um die Pore mit dem Phasenänderungsmaterial im Wesentlichen zu füllen. Gemäß der Ausführungsform ergibt die selektive Abscheidung des Phasenänderungsmaterials eine Aufwachsrate des Phasenänderungsmaterials auf dem Überzug mit einer wesentlich höheren Rate als einer Aufwachsrate des Phasenänderungsmaterials auf freiliegenden Oberflächen des ersten dielektrischen Materials. Ein Vorteil, der von zumindest einer Ausführungsform bereitgestellt wird, weist eine Halbleitereinheit mit einem im Wesentlichen von Hohlräumen freien Füllen des Phasenänderungsmaterials in die Halbleitereinheit auf, so dass eines oder mehrere von einem niedrigen Reset-Strom und einer Abmilderung einer Drift des elektrischen Widerstands bereitgestellt wird oder werden.
  • Gemäß einer Ausführungsform weist der Überzug ein Metallnitrid auf. Gemäß einer Ausführungsform enthält das Metallnitrid eines oder mehrere von Tantal (Ta), Titan (Ti) und Aluminium (AI). Gemäß einer Ausführungsform weist das Phasenänderungsmaterial eine Germanium-Antimon-Tellur(GST)-Verbindung auf.
  • Eine weitere Ausführungsform weist des Weiteren eine zweite Metallelektrode in Kontakt mit dem Phasenänderungsmaterial auf. Gemäß einer weiteren Ausführungsform weist die Halbleitereinheit eine Phasenänderungsspeichereinheit auf.
  • Eine Ausführungsform weist ein durch einen Computer nutzbares Programmprodukt auf. Das durch einen Computer nutzbare Programmprodukt weist eine oder mehrere durch einen Computer lesbare Speichereinheiten sowie Programmanweisungen auf, die auf zumindest einer von der einen oder der mehreren Speichereinheit(en) gespeichert sind.
  • Figurenliste
  • Die neuartigen Merkmale, von denen angenommen wird, dass sie charakteristisch für die Erfindung sind, sind in den beigefügten Ansprüchen dargelegt. Die Erfindung selbst, ebenso wie eine bevorzugte Art der Verwendung, weitere Ziele und Vorteile derselben werden jedoch am besten durch Bezugnahme auf die folgende detaillierte Beschreibung der illustrativen Ausführungsformen in Verbindung mit den beigefügten Zeichnungen verständlich, in denen:
    • 1 ein Blockschaubild eines Netzwerks von Datenverarbeitungssystemen darstellt, in dem illustrative Ausführungsformen implementiert sein können;
    • 2 ein Blockschaubild eines Datenverarbeitungssystems darstellt, in dem illustrative Ausführungsformen implementiert sein können;
    • 3 eine Querschnittsansicht einer Ausführungsform einer Phasenänderungsspeichereinheit darstellt, die durch einen Prozess gemäß einer Ausführungsform hergestellt wird;
    • 4 einen Teil eines Prozesses gemäß einer illustrativen Ausführungsform darstellt;
    • 5 einen weiteren Teil eines Prozesses gemäß einer illustrativen Ausführungsform darstellt;
    • 6 einen weiteren Teil eines Prozesses gemäß einer illustrativen Ausführungsform darstellt;
    • 7 einen weiteren Teil eines Prozesses gemäß einer illustrativen Ausführungsform darstellt;
    • 8 einen weiteren Teil eines Prozesses gemäß einer illustrativen Ausführungsform darstellt;
    • 9 einen weiteren Teil eines Prozesses gemäß einer illustrativen Ausführungsform darstellt; und
    • 10 ein Flussdiagramm eines beispielhaften Prozesses für die Fertigung einer Phasenänderungsspeichereinheit gemäß einer illustrativen Ausführungsform darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Die illustrativen Ausführungsformen, die zur Beschreibung der Erfindung verwendet werden, befassen sich allgemein mit den und lösen die vorstehend beschriebenen Probleme(n) sowie weitere Probleme in Bezug auf das Aufwachsen eines Phasenänderungsmaterials bei der Fertigung von Halbleitereinheiten. Bei verschiedenen illustrativen Ausführungsformen wird ein gesteuertes Aufwachsen für eine selektive Abscheidung eines Phasenänderungsmaterials innerhalb einer Struktur von dielektrischen Poren bereitgestellt, um die Fertigung einer Phasenänderungsspeichereinheit oder einer anderen geeigneten Halbleitereinheit zu erleichtern. Bei einer Ausführungsform wird ein konformer Aufwachsprozess durch atomare Schichtabscheidung durchgeführt, um einen dünnen metallischen Überzug an einer oder mehreren Poren eines dielektrischen Materials abzuscheiden, und es wird ein Plasmaätzprozess des metallischen Überzugs durchgeführt, so dass der metallische Überzug nur auf den Porenseitenwänden enthalten ist. Gemäß der Ausführungsform wird eine gepulste chemische Gasphasenabscheidung für einen NH3-begrenzten Aufwachsprozess von kristallinem GexSbyTez (GST) derart durchgeführt, dass das GST bevorzugt auf dem metallischen Überzug schneller als auf den anderen freiliegenden dielektrischen Oberflächen aufwächst. Bei einer oder mehreren Ausführungsform(en) werden die Prozesse ohne eine Vakuum-Unterbrechung zwischen den Prozessen durchgeführt, so dass der metallische Überzug seine Eigenschaften beibehält und es keine oxidierte Grenzfläche zwischen dem Überzug und dem GST gibt, so dass dadurch die elektrischen Eigenschaften und/oder die Eigenschaften in Bezug auf das Leistungsvermögen der Phasenänderungsspeichereinheit verbessert werden, wie beispielsweise ein niedriger Reset-Strom, eine Abmilderung einer Drift des elektrischen Widerstands sowie ein Aufwachsen eines von Hohlräumen freien Phasenänderungsmaterials innerhalb der Phasenänderungsspeicher(PCM)-Einheit.
  • Eine Ausführungsform kann als eine Software-Anwendung realisiert sein. Die Anwendung, die eine Ausführungsform realisiert, kann als eine Modifikation eines existierenden Fertigungssystems konfiguriert sein, als eine separate Anwendung, die in Verbindung mit einem existierenden Fertigungssystem betrieben wird, eine eigenständige Anwendung oder irgendeine Kombination derselben. Zum Beispiel veranlasst die Anwendung, dass das Fertigungssystem die hierin beschriebenen Schritte durchführt, um eine Phasenänderungsspeichereinheit herzustellen.
  • Der Klarheit der Beschreibung halber und ohne irgendeine Beschränkung auf dieselbe zu implizieren, werden die illustrativen Ausführungsformen unter Verwendung einer einzelnen PCM-Einheit beschrieben. Eine Ausführungsform kann mit einer unterschiedlichen Anzahl von PCM-Einheiten, einer anderen Speichereinheit oder irgendeiner anderen geeigneten Halbleitereinheit innerhalb des Umfangs der illustrativen Ausführungsformen realisiert sein. Des Weiteren kann die dielektrische Pore eine andere Form und geometrische Orientierung als jene aufweisen, die bei den hierin beschriebenen illustrativen Ausführungsformen zu finden sind. Die PCM-Speichereinheiten können in einer Anzahl von nutzbaren Schaltungen verdrahtet sein, wie beispielsweise CMOS-Logikschaltungen (z.B. NAND und NOR), Speicherzellen (z.B. SRAM), analogen Schaltungen (z.B. PLL) sowie Eingabe-/Ausgabe(E/A)-Schaltungen.
  • Des Weiteren wird in den Figuren und den illustrativen Ausführungsformen ein vereinfachtes Schaubild der beispielhaften PCM-Einheit verwendet. Bei einer tatsächlichen Fertigung einer PCM-Einheit können zusätzliche, hierin nicht gezeigte oder beschriebene Strukturen vorhanden sein, ohne vom Umfang der illustrativen Ausführungsformen abzuweichen. In einer ähnlichen Weise ist es innerhalb des Umfangs der illustrativen Ausführungsformen möglich, eine bei der beispielhaften PCM-Einheit gezeigte oder beschriebene Struktur auf eine andere Weise so herzustellen, dass sich ein ähnlicher Betrieb oder ein ähnliches Resultat ergibt, wie hierin beschrieben.
  • Auf unterschiedliche Weise schattierte Bereiche in der zweidimensionalen Zeichnung der beispielhaften PCM-Einheit sollen unterschiedliche Strukturen in der beispielhaften PCM-Einheit darstellen, wie hierin beschrieben. Die unterschiedlichen Strukturen können unter Verwendung geeigneter Materialien gefertigt werden, die einem Fachmann bekannt sind.
  • Eine hierin dargestellte spezifische Form oder Abmessung einer Form soll die illustrativen Ausführungsformen nicht beschränken. Die Formen und Abmessungen sind nur der Deutlichkeit der Zeichnungen und der Beschreibung halber gewählt und können übertrieben dargestellt, minimiert oder auf andere Weise in Bezug auf tatsächliche Formen und Abmessungen verändert sein, die möglicherweise bei einer tatsächlichen Fertigung einer PCM-Einheit gemäß den illustrativen Ausführungsformen verwendet werden.
  • Des Weiteren sind illustrative Ausführungsformen in Bezug auf eine PCM-Einheit nur als ein Beispiel beschrieben. Die durch die verschiedenen illustrativen Ausführungsformen beschriebenen Schritte können für eine Fertigung anderer planarer und nicht-planarer Einheiten angepasst werden, und derartige Anpassungen werden innerhalb des Umfangs der illustrativen Ausführungsformen in Erwägung gezogen.
  • Bei einer Implementierung in einer Software-Anwendung veranlasst eine Ausführungsform ein Fertigungssystem, bestimmte Schritte durchführen, wie sie hierin beschrieben sind. Die Schritte des Fertigungsprozesses sind in den mehreren Figuren dargestellt. In einem speziellen Fertigungsprozess sind möglicherweise nicht sämtliche Schritte notwendig. Einige Fertigungsprozesse können die Schritte in anderer Reihenfolge ausführen, bestimmte Schritte kombinieren, bestimmte Schritte weglassen oder ersetzen oder irgendeine Kombination dieser Schritte und andere Beeinflussungen der Schritte durchführen, ohne von dem Umfang der illustrativen Ausführungsformen abzuweichen.
  • Ein hierin beschriebenes Verfahren einer Ausführungsform weist, wenn es für eine Ausführung auf einer Herstellungseinrichtung, einem Tool oder einem Datenverarbeitungssystem realisiert wird, eine wesentliche Weiterentwicklung der Funktionalität dieser Herstellungseinrichtung, dieses Tools oder dieses Datenverarbeitungssystems bei der Fertigung einer PCM-Einheit auf, wie sie hierin beschrieben ist.
  • Die Beispiele in dieser Offenbarung werden nur der Deutlichkeit der Beschreibung halber verwendet und beschränken die illustrativen Ausführungsformen nicht. Zusätzliche Daten, Arbeitsgänge, Handlungen, Aufgaben, Aktivitäten und Beeinflussungen sind aus dieser Offenbarung heraus denkbar, und diese werden innerhalb des Umfangs der illustrativen Ausführungsformen in Erwägung gezogen.
  • Bei jeglichen Vorteilen, die hierin aufgelistet sind, handelt es sich lediglich um Beispiele, und diese sollen die illustrativen Ausführungsformen nicht beschränken. Zusätzliche oder andere Vorteile können durch spezifische illustrative Ausführungsformen realisiert werden.
  • Des Weiteren kann eine spezielle illustrative Ausführungsform irgendeinen, sämtliche oder keine der vorstehend aufgelisteten Vorteile aufweisen.
  • Unter Bezugnahme auf die Figuren und insbesondere unter Bezugnahme auf die 1 und 2 handelt es sich bei diesen Figuren um beispielhafte Schaubilder von Datenverarbeitungsumgebungen, in denen illustrative Ausführungsformen implementiert sein können. Die 1 und 2 sind lediglich Beispiele und sollen keinerlei Beschränkung in Bezug auf die Umgebungen geltend machen oder implizieren, in denen unterschiedliche Ausführungsformen implementiert sein können. Eine spezielle Realisierung kann auf Grundlage der folgenden Beschreibung viele Modifikationen in Bezug auf die dargestellten Umgebungen durchführen.
  • 1 stellt ein Blockschaubild eines Netzwerks von Datenverarbeitungssystemen dar, in dem illustrative Ausführungsformen implementiert sein können. Bei einer Datenverarbeitungsumgebung 100 handelt es sich um ein Netzwerk von Computern, in denen die illustrativen Ausführungsformen implementiert sein können. Die Datenverarbeitungsumgebung 100 weist ein Netzwerk 102 auf. Bei dem Netzwerk 102 handelt es sich um das Medium, das verwendet wird, um Kommunikationsverbindungen zwischen verschiedenen Einheiten und Computern bereitzustellen, die innerhalb der Datenverarbeitungsumgebung 100 miteinander verbunden sind. Das Netzwerk 102 kann Verbindungen umfassen, wie beispielsweise Drähte, drahtlose Kommunikationsverbindungen oder Glasfaserkabel.
  • Bei Clients oder Servern handelt es sich lediglich um beispielhafte Funktionen bestimmter Datenverarbeitungssysteme, die mit dem Netzwerk 102 verbunden sind, und sollen andere Konfigurationen oder Funktionen für diese Datenverarbeitungssysteme nicht ausschließen. Ein Server 104 und ein Server 106 sind zusammen mit einer Speichereinheit 108, die eine Datenbank 109 aufweist, mit dem Netzwerk 102 gekoppelt. Software-Anwendungen können auf irgendeinem Computer in der Datenverarbeitungsumgebung 100 ausgeführt werden. Clients 110, 112, und 114 sind ebenfalls mit dem Netzwerk 102 gekoppelt. Ein Datenverarbeitungssystem, wie beispielsweise der Server 104 oder 106, oder der Client 110, 112 oder 114 können Daten aufweisen und können Software-Anwendungen oder Software-Tools aufweisen, die darauf ausgeführt werden.
  • Lediglich als ein Beispiel und ohne irgendeine Beschränkung auf eine derartige Architektur zu implizieren, stellt 1 bestimmte Komponenten dar, die bei einer beispielhaften Realisierung einer Ausführungsform verwendet werden können. Zum Beispiel sind die Server 104 und 106 sowie die Clients 110, 112, 114 lediglich beispielhaft als Server und Client dargestellt und nicht, um eine Beschränkung auf eine Client-Server-Architektur zu implizieren. Als ein weiteres Beispiel kann eine Ausführungsform über mehrere Datenverarbeitungssysteme und ein Netzwerk hinweg verteilt sein, wie gezeigt, während eine andere Ausführungsform innerhalb des Umfangs der illustrativen Ausführungsformen auf einem einzelnen Datenverarbeitungssystem realisiert sein kann. Die Datenverarbeitungssysteme 104, 106, 110, 112 und 114 repräsentieren außerdem beispielhafte Knoten in einem Cluster, Partitionen und anderen Konfigurationen, die für eine Realisierung einer Ausführungsform geeignet sind.
  • Bei einer Einheit 132 handelt es sich um ein Beispiel für eine Einheit, die hierin beschrieben ist. Zum Beispiel kann die Einheit 132 die Form eines Smartphones, eines Tablet-Computers, eines Laptop-Computers, eines Clients 110 in einer stationären oder einer tragbaren Form, einer tragbaren Computereinheit oder irgendeiner anderen geeigneten Einheit annehmen. Irgendeine Software-Anwendung, die so beschrieben ist, dass sie in einem anderen Datenverarbeitungssystem in 1 zur Ausführung kommt, kann so konfiguriert sein, dass sie in der Einheit 132 in einer ähnlichen Weise zur Ausführung kommt. Jegliche Daten oder Informationen, die in einem anderen Datenverarbeitungssystem in 1 gespeichert oder erzeugt werden, können so konfiguriert sein, dass sie in einer ähnlichen Weise in der Einheit 132 gespeichert oder erzeugt werden.
  • Eine Anwendung 105 realisiert eine hierin beschriebene Ausführungsform. Bei einem Fertigungssteuersystem 107 handelt es sich um irgendein geeignetes Steuersystem zum Steuern eines Herstellungsgeräts und von aufeinanderfolgenden Prozessschritten während der Fertigung einer Halbleitereinheit. Das Fertigungssteuersystem 107 realisiert ebenfalls eine hierin beschriebene Ausführungsform. Bei einem nicht beschränkenden Beispiel repräsentiert die Anwendung 105 ein Rezeptprogramm innerhalb einer speziellen Herstellungseinrichtung oder eines speziellen Tools. Das Rezeptprogramm steuert physikalische Tool-Prozessparameter (z.B. die Prozesstemperatur, die Umgebung, den Druck, Ausgangsstoffgasströme, die Dauer von Prozessschritten, die lonenstrahlenergie, die lonenstrahldosis und Sonstiges) während einer Bearbeitung eines Halbleitersubstrats innerhalb eines einzelnen Herstellungs-Tools. Bei einer oder mehreren Ausführungsformen steuert das Fertigungssteuersystem 107 den Halbleitersubstrat-Prozessfluss, d.h. das Fertigungssteuersystem 107 ist verantwortlich für das Auswählen einer Abfolge von Herstellungseinrichtungen oder Tools sowie eines geeigneten Rezeptprogramms oder einer Anwendung 105 für jedes Tool in der Abfolge. Dementsprechend stellen die Anwendungen 105 und das Fertigungssteuersystem 107 Anweisungen für das Fertigen von PCM-Einheiten in einer hierin beschriebenen Weise bereit.
  • Unter Bezugnahme auf 2 stellt diese Figur ein Blockschaubild eines Datenverarbeitungssystems dar, bei dem illustrative Ausführungsformen implementiert sein können. Bei einem Datenverarbeitungssystem 200 handelt es sich um ein Beispiel für einen Computer, wie beispielsweise um die Server 104 und 106 oder die Clients 110, 112 und 114 von 1 oder eine andere Art von Einheit, bei der ein durch einen Computer nutzbarer Programmcode oder durch einen Computer nutzbare Anweisungen, welche die Prozesse realisieren, für die illustrativen Ausführungsformen angeordnet sein können.
  • Bei dem dargestellten Beispiel setzt das Datenverarbeitungssystem 200 eine Hub-Architektur ein, die North Bridge and Memory Controller Hub (NB/MCH) 202 sowie South Bridge and Input/Output (I/O) Controller Hub (SB/ICH) 204 enthält. Eine Verarbeitungseinheit 206, ein Hauptspeicher 208 sowie ein Graphikprozessor 210 sind mit North Bridge and Memory Controller Hub (NB/MCH) 202 gekoppelt.
  • Bei dem dargestellten Beispiel ist ein Local-Area-Network(LAN)-Adapter 212 mit South Bridge and I/O Controller Hub (SB/ICH) 204 gekoppelt. Ein Audio-Adapter 216, ein Tastatur-und-Maus-Adapter 220, ein Modem 222, ein Festwertspeicher (ROM) 224, ein Universal Serial Bus (USB) und andere Anschlüsse 232 sowie PCI/PCIe-Einheiten 234 sind mit South Bridge and I/O Controller Hub 204 durch einen Bus 238 gekoppelt. Ein Hard Disk Drive (HDD) oder Solid-State Drive (SSD) 226 und eine CD-ROM 230 sind mit South Bridge and I/O Controller Hub 204 durch einen Bus 240 gekoppelt. PCI/PCIe-Einheiten 234 können zum Beispiel Ethernet-Adapter, Add-in Cards und PC-Cards für Notebook-Computer enthalten. PCI verwendet einen Card Bus Controller, während dies bei PCle nicht der Fall ist. Der ROM 224 kann zum Beispiel ein Flash Binary Input/Output-System (BIOS) sein. Ein Hard Disk Drive 226 und eine CD-ROM 230 können zum Beispiel eine Integrated-Drive-Elektronik (IDE), eine Serial-Advanced-Technology-Attachment(SATA) Schnittstelle oder Varianten nutzen, wie beispielsweise External-SATA (eSATA) und Micro-SATA (mSATA). Eine Super-I/O(SIO)-Einheit 236 kann mit South Bridge and I/O Controller Hub (SB/ICH) 204 durch den Bus 238 gekoppelt sein.
  • Bei Speichern, wie beispielsweise dem Hauptspeicher 208, dem ROM 224 oder einem Flash-Speicher (nicht gezeigt), handelt es sich um einige Beispiele für durch einen Computer nutzbare Speichereinheiten. Bei Hard Disk Drive oder Solid State Drive 226, CD-ROM 230 und anderen in einer ähnlichen Weise nutzbaren Einheiten handelt es sich um einige Beispiele für durch einen Computer nutzbare Speichereinheiten, die ein durch einen Computer nutzbares Speichermedium enthalten.
  • Auf der Verarbeitungseinheit 206 läuft ein Betriebssystem. Das Betriebssystem koordiniert und stellt eine Steuerung für verschiedene Komponenten innerhalb des Datenverarbeitungssystems 200 in 2 bereit. Anweisungen für das Betriebssystem, das objektorientierte Programmiersystem sowie Anwendungen oder Programme, wie beispielsweise die Anwendung 105 und das Fertigungssteuersystem 107 in 1, befinden sich auf Speichereinheiten, wie beispielsweise in der Form eines Code 226A auf dem Hard Disk Drive 226, und können für eine Ausführung durch die Verarbeitungseinheit 206 in zumindest einen oder mehrere Speicher geladen werden, wie beispielsweise den Hauptspeicher 208. Die Prozesse der illustrativen Ausführungsformen können durch die Verarbeitungseinheit 206 unter Verwendung von durch Computer ausgeführte Anweisungen durchgeführt werden, die sich in einem Speicher befinden können, wie zum Beispiel dem Hauptspeicher 208, dem Festwertspeicher 224 oder in einer oder mehreren peripheren Einheiten.
  • Des Weiteren kann in einem Fall der Code 226A über ein Netzwerk 201A aus einem Fernsystem 201B heruntergeladen werden, in dem ein ähnlicher Code 201C auf einer Speichereinheit 201D gespeichert ist. In einem anderen Fall kann der Code 226A über das Netzwerk 201A in das Fernsystem 201B heruntergeladen werden, wobei der heruntergeladene Code 201C auf der Speichereinheit 201D gespeichert ist.
  • Die Hardware in den 1 und 2 kann in Abhängigkeit von der Realisierung variieren. Eine andere interne Hardware oder andere periphere Einheiten, wie beispielsweise ein Flash-Speicher, ein äquivalenter nichtflüchtiger Speicher oder optische Plattenlaufwerke und dergleichen, können zusätzlich zu oder anstatt der in den 1 und 2 dargestellten Hardware verwendet werden. Darüber hinaus können die Prozesse der illustrativen Ausführungsformen auf ein Multiprozessor-Datenverarbeitungssystem angewendet werden.
  • Unter Bezugnahme auf 3 stellt 3 eine Querschnittsansicht einer Ausführungsform einer Phasenänderungsspeicher(PCM)-Einheit 300 dar, die durch einen Prozess gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird. Die PCM-Einheit 300 weist eine untere Metallelektrode 302 sowie ein erstes dielektrisches Material 304 auf, das um eine oder mehrere Seiten der unteren Metallelektrode 302 herum angeordnet ist. Die PCM-Einheit 300 weist ferner einen Überzug 310, der eine Pore durch ein zweites dielektrisches Material 306 hindurch überzieht, sowie ein Phasenänderungsmaterial 312 auf, das innerhalb der Pore in Kontakt mit dem Überzug 310 und der unteren Metallelektrode 302 angeordnet ist. Bei speziellen Ausführungsformen weist das Phasenänderungsmaterial 312 eine GST-Verbindung auf. Die PCM-Einheit 300 weist ferner eine obere Metallelektrode 314 in Kontakt mit dem Metallüberzug 310 und dem Phasenänderungsmaterial 312 sowie ein drittes dielektrisches Material 316 auf, das um Seiten der oberen Metallelektrode 314 herum angeordnet ist. Dementsprechend ist das Phasenänderungsmaterial 312 zwischen der unteren Metallelektrode 302 und der oberen Metallelektrode 314 angeordnet.
  • Unter Bezugnahme auf die 4 bis 9 stellen diese Figuren einen beispielhaften Prozess für die Fertigung der PCM-Einheit 300 gemäß einer oder mehreren illustrativen Ausführungsformen dar. Bei den speziellen Ausführungsformen, die in den 4 bis 9 dargestellt sind, wird eine einzelne PCM-Einheit 300 hergestellt. Es versteht sich, dass bei anderen Ausführungsformen irgendwelche PCM-Einheiten und andere Halbleitereinheiten in einer ähnlichen Weise auf einem Wafer gefertigt werden können.
  • Unter Bezugnahme auf 4 stellt 4 einen Teil eines Prozesses dar, bei dem eine Struktur 400 gemäß einer illustrativen Ausführungsform gebildet wird. Bei der dargestellten Ausführungsform scheidet ein Fertigungssystem zur Herstellung, das durch die Anwendung 105 und das Fertigungssystem 107 gesteuert wird, das erste dielektrische Material 304 ab, bildet eine Öffnung in dem dielektrischen Material 304 und scheidet die untere Metallelektrode 304 innerhalb der Öffnung ab. Gemäß der Ausführungsform führt das Fertigungssystem 107 ein Polieren bis hinunter auf die untere Metallelektrode 304 durch. Gemäß der Ausführungsform scheidet das Fertigungssystem 107 das zweite dielektrische Material 306 auf einer oberen Oberfläche der unteren Metallelektrode 302 und des ersten dielektrischen Materials 304 ab.
  • Bei speziellen Ausführungsformen können das erste dielektrische Material 304 und das zweite dielektrische Material 306 mittels geeigneter Abscheidungsprozess gebildet werden, zum Beispiel mittels CVD, plasmaunterstützter chemischer Gasphasenabscheidung (PECVD), ALD, Aufdampfung, PVD, einer Abscheidung aus einer chemischen Lösung oder mittels weiterer ähnlicher Prozesse. Die Dicke des dielektrischen Materials kann in Abhängigkeit von dem Abscheidungsprozess ebenso wie von der Zusammensetzung und der Anzahl dielektrischer Materialien variieren, die verwendet werden.
  • Unter Bezugnahme auf 5 stellt 5 einen Teil eines Prozesses dar, bei dem eine Struktur 500 gemäß einer illustrativen Ausführungsform gebildet wird. Bei der illustrativen Ausführungsform bildet das Fertigungssystem 107 eine Pore 306 durch das zweite dielektrische Material 306 hindurch bis zu der oberen Oberfläche der unteren Metallelektrode 302. Bei speziellen Ausführungsformen bildet das Fertigungssystem 107 eine Pore 306 unter Verwendung eines Ätzprozesses, wie beispielsweise eines reaktiven lonenätz(RIE)-Prozesses, eines chemischen Ätzprozesses, eines Plasma-Ätzprozesses oder mittels eines anderen geeigneten Ätzprozesses.
  • Unter Bezugnahme auf 6 stellt 6 einen Teil eines Prozesses dar, bei dem eine Struktur 600 gemäß einer illustrativen Ausführungsform gebildet wird. Bei einer oder mehreren Ausführungsformen setzt das Fertigungssystem ein Vakuum für die Struktur 500 von 5 ein und scheidet einen Überzug 310 auf den freiliegenden Oberflächen der zweiten dielektrischen Schicht 306 einschließlich Seitenwänden der Pore 308 ab, wobei ein konformer Metallabscheidungsprozess verwendet wird. Bei speziellen Ausführungsformen verwendet das Fertigungssystem 107 einen konformen Aufwachsprozess durch atomare Schichtabscheidung, um den Metallüberzug 310 auf den freiliegenden Oberflächen des zweiten dielektrischen Materials 308 abzuscheiden. Bei einer speziellen Ausführungsform weist der Überzug 310 eine Dicke zwischen 3 Nanometern (nm) und 6 Nanometern (nm) auf. Bei einer oder mehreren Ausführungsformen weist das Material des Überzugs 310 ein Metallnitrid auf. Bei speziellen Ausführungsformen enthält das Metallnitrid eines oder mehrere von Tantal (Ta), Titan (Ti), Aluminium (AI), deren Nitride und Kombinationen derselben, wie beispielsweise TaN, TaTiN und TiAIN.
  • Unter Bezugnahme auf 7 stellt 7 einen Teil eines Prozesses dar, bei dem eine Struktur 700 gemäß einer illustrativen Ausführungsform gebildet wird. Bei einer oder mehreren Ausführungsformen hält das Fertigungssystem 107 das Vakuum von 6 aufrecht, was bedeutet, dass es zwischen dem Prozess von 6 und dem Prozess von 7 keine Vakuum-Unterbrechung gibt. Gemäß der Ausführungsform ätzt das Fertigungssystem 107 unter Verwendung eines Ätzprozesses den Überzug 310 derart, dass der Überzug 310 nur auf den Seitenwänden der Pore 308 verbleibt. Bei speziellen Ausführungsformen verwendet das Fertigungssystem 107 einen Plasma-Ätzprozess, um den Überzug 310 zu ätzen.
  • Unter Bezugnahme auf 8 stellt 8 einen Teil eines Prozesses dar, bei dem eine Struktur 800 gemäß einer illustrativen Ausführungsform gebildet wird. Bei einer oder mehreren Ausführungsformen hält das Fertigungssystem 107 das Vakuum von 7 aufrecht, was bedeutet, dass es zwischen dem Prozess von 7 und dem Prozess von 8 keine Vakuum-Unterbrechung gibt. Gemäß der Ausführungsform scheidet das Fertigungssystem 107 selektiv das Phasenänderungsmaterial 312 innerhalb der Pore 308 der zweiten dielektrischen Schicht 306 ab, um die Pore 308 mit dem Phasenänderungsmaterial 312 im Wesentlichen zu füllen. Bei einer speziellen Ausführungsform weist die selektive Abscheidung des Phasenänderungsmaterials eine oder mehrere von einer chemischen Gasphasenabscheidung (CVD), einer gepulsten CVD und einer atomaren Schichtabscheidung (ALD) auf. Die selektive Abscheidung des Phasenänderungsmaterials 312 resultiert in einer Aufwachsrate des Phasenänderungsmaterials 312 auf dem Überzug 310 mit einer wesentlich höheren Rate als der Aufwachsrate des Phasenänderungsmaterials 312 auf freiliegenden Oberflächen des zweiten dielektrischen Materials 306. Dementsprechend wird die Pore 308 im Wesentlichen gefüllt mit dem Phasenänderungsmaterial 312 bei minimaler Abscheidung des Phasenänderungsmaterials 312 auf anderen Oberflächen der Struktur 800. Bei speziellen Ausführungsformen enthält das Phasenänderungsmaterial 312 eine GST-Verbindung. Bei einer speziellen Ausführungsform wird eine atomare Schichtabscheidung für ein NH3-begrenztes Aufwachsen von kristallinem GexSbyTez (GST) bei einer vorgegebenen Temperatur verwendet, so dass GST bevorzugt auf dem Überzug 310 schneller als auf den anderen freiliegenden dielektrischen Oberflächen aufwächst. Bei einer oder mehreren Ausführungsformen wird die Struktur 800 während der Abscheidung des Phasenänderungsmaterials 312 einem Strom eines Gemischs aus Ammoniak (NH3)/Argon (Ar) mit einer speziellen Strömungsrate ausgesetzt, so dass eine verbesserte Selektivität und ein verbessertes Aufwachsen bei der GST-Abscheidung sowie ein vollständigeres Füllen der Pore 308 mit dem Phasenänderungsmaterial 312 resultiert.
  • Unter Bezugnahme auf 9 stellt 9 einen Teil eines Prozesses dar, bei dem eine PCM-Einheit 300 gemäß einer illustrativen Ausführungsform gebildet wird. Bei einer oder mehreren Ausführungsformen kann das Fertigungssystem 107 das zuvor angewendete Vakuum aufgeben. Bei einer oder mehreren Ausführungsformen scheidet das Fertigungssystem 107 die obere Metallelektrode 314 auf einer oberen Oberfläche des Phasenänderungsmaterials 312 und Teilen einer oberen Oberfläche des zweiten dielektrischen Materials 306 ab. Gemäß der Ausführungsform scheidet das Fertigungssystem 107 des Weiteren das dritte dielektrische Material 316 um Seiten der oberen Metallelektrode 314 herum ab. Als ein Resultat der in den 4 bis 9 beschriebenen Prozesse wird die in 3 dargestellte PCM-Einheit 300 gemäß einer oder mehreren Ausführungsformen hergestellt.
  • Unter Bezugnahme auf 10 stellt 10 ein Flussdiagramm eines beispielhaften Prozesses 1000 für eine Fertigung einer Phasenänderungsspeichereinheit gemäß einer illustrativen Ausführungsform dar. In Block 1002 scheidet ein Fertigungssystem zur Herstellung, das durch die Anwendung 105 und das Fertigungssystem 107 gesteuert wird, das erste dielektrische Material 304 ab und bildet eine Öffnung in dem ersten dielektrischen Material 304. In Block 1004 scheidet das Fertigungssystem 107 die untere Metallelektrode 304 innerhalb der Öffnung des ersten dielektrischen Materials 304 ab.
  • In Block 1006 scheidet das Fertigungssystem 107 das zweite dielektrische Material 306 auf dem ersten dielektrischen Material 304 und der unteren Metallelektrode 302 ab. In Block 1008 bildet das Fertigungssystem 107 eine Pore 306 durch das zweite dielektrische Material 306 hindurch bis zu der oberen Oberfläche der unteren Metallelektrode 302. Bei einer oder mehreren Ausführungsformen setzt das Fertigungssystem 107 während der Fertigung ein Vakuum bei der Struktur ein. In Block 1010 scheidet das Fertigungssystem 107 einen Überzug 310 auf den freiliegenden Oberflächen der zweiten dielektrischen Schicht 306 einschließlich der Seitenwände der Pore 308 ab, wobei ein konformer Metallabscheidungsprozess verwendet wird. In Block 1012 ätzt das Fertigungssystem 107 den Überzug 310 unter Verwendung eines Ätzprozesses derart, dass der Überzug 310 im Wesentlichen nur auf den Seitenwänden der Pore 308 verbleibt.
  • In Block 1014 scheidet das Fertigungssystem 107 selektiv das Phasenänderungsmaterial 312 innerhalb der Pore 308 der zweiten dielektrischen Schicht 306 ab, um die Pore 308 mit dem Phasenänderungsmaterial 312 im Wesentlichen zu füllen. Die selektive Abscheidung des Phasenänderungsmaterials 312 resultiert in einer Aufwachsrate des Phasenänderungsmaterials 312 auf dem Überzug 310 mit einer wesentlich höheren Rate als der Aufwachsrate des Phasenänderungsmaterials 312 auf freiliegenden Oberflächen des zweiten dielektrischen Materials 306. Dementsprechend ist die Pore 308 im Wesentlichen gefüllt mit dem Phasenänderungsmaterial 312 bei minimaler Abscheidung des Phasenänderungsmaterials 312 auf anderen Oberflächen der Struktur 800. Bei einer oder mehreren Ausführungsformen setzt das Fertigungssystem 107 bei der Struktur während der Abscheidung des Phasenänderungsmaterials 312 einen Strom eines Gasgemischs aus Ammoniak (NH3)/Argon (Ar) mit einer speziellen Strömungsrate ein, so das seine verbesserte Selektivität und ein verbessertes Aufwachsen bei der Phasenmaterialabscheidung sowie ein vollständigeres Füllen der Pore 308 mit dem Phasenänderungsmaterial 312 resultiert. Bei weiteren speziellen Ausführungsformen können andere Gasgemische verwendet werden, um die Selektivität und das Wachstum der Phasenmaterialabscheidung zu verbessern. Bei einer oder mehreren Ausführungsformen kann das Fertigungssystem 107 das zuvor angewendete Vakuum aufgeben.
  • In Block 1016 bildet das Fertigungssystem 107 die obere Metallelektrode 314 in Kontakt mit einer oberen Oberfläche des Phasenänderungsmaterials 312. Bei speziellen Ausführungsformen bildet das Fertigungssystem 107 die obere Metallelektrode 314 unter Verwendung einer Abscheidung. In Block 1018 scheidet das Fertigungssystem 107 das dritte dielektrische Material 316 um Seiten der oberen Metallelektrode 314 herum ab. In Block 1020 packt das Fertigungssystem 107 die resultierende Struktur in eine Halbleiterschaltung, um die PCM-Einheit 300 von 3 zu bilden.
  • Somit werden in den illustrativen Ausführungsformen für die Fertigung einer PCM-Einheit unter Verwendung eines selektiven Aufwachsens eines Phasenänderungsmaterials und anderer zugehöriger Merkmale, Funktionen oder Arbeitsgänge ein von einem Computer ausgeführtes Verfahren, ein System oder eine Vorrichtung sowie ein Computerprogrammprodukt bereitgestellt. Wenn eine Ausführungsform oder ein Teil derselben in Bezug auf eine Art einer Einheit beschrieben ist, sind das von einem Computer ausgeführte Verfahren, das System oder die Vorrichtung, das Computerprogrammprodukt oder ein Teil desselben für eine Verwendung mit einer geeigneten und vergleichbaren Erscheinungsform dieser Art der Einheit angepasst oder konfiguriert.
  • Wenn eine Ausführungsform als in einer Anwendung implementiert beschrieben ist, wird innerhalb des Umfangs der illustrativen Ausführungsformen die Lieferung der Anwendung in einer Software-as-a-Service(SaaSA)-Ausführung in Erwägung gezogen. Bei einer SaaS-Ausführung wird die Fähigkeit der Anwendung für eine Implementierung einer Ausführungsform für einen Nutzer bereitgestellt, indem die Anwendung in einer Cloud-Infrastruktur ausgeführt wird. Der Nutzer kann unter Verwendung einer Vielzahl von Clients durch eine Thin-Client-Schnittstelle, wie beispielsweise einen Web-Browser (z.B. eine E-Mail auf Web-Basis) oder andere leichtgewichtige Client-Anwendungen, auf die Anwendung zugreifen. Der Nutzer verwaltet oder steuert die zugrundeliegende Cloud-Infrastruktur einschließlich des Netzwerks, der Server, der Betriebssysteme oder die Speicherung der Cloud-Infrastruktur nicht. In einigen Fällen verwaltet oder steuert der Nutzer nicht einmal die Fähigkeiten der SaaS-Anwendung. In einigen anderen Fällen kann die SaaS-Implementierung der Anwendung eine mögliche Ausnahme der begrenzten nutzerspezifischen Anwendungskonfigurations-Einstellungen zulassen.
  • Bei der vorliegenden Erfindung kann es sich um ein System, ein Verfahren und/oder ein Computerprogrammprodukt auf irgendeiner möglichen Integrationsebene von technischen Details handeln. Das Computerprogrammprodukt kann (ein) durch einen Computer lesbare(s) Speichermedium (oder -medien) umfassen, auf dem/denen durch einen Computer lesbare Programmanweisungen gespeichert ist/sind, um einen Prozessor dazu zu veranlassen, Aspekte der vorliegenden Erfindung auszuführen.
  • Bei dem durch einen Computer lesbaren Speichermedium kann es sich um eine physische Einheit handeln, die Anweisungen zur Verwendung durch eine Einheit zur Ausführung von Anweisungen halten und speichern kann. Bei dem durch einen Computer lesbaren Speichermedium kann es sich zum Beispiel um eine elektronische Speichereinheit, eine magnetische Speichereinheit, eine optische Speichereinheit, eine elektromagnetische Speichereinheit, eine Halbleiterspeichereinheit oder jede geeignete Kombination der Vorstehenden handeln, ohne auf diese beschränkt zu sein. Eine nicht erschöpfende Liste spezifischerer Beispiele für das durch einen Computer lesbare Speichermedium weist die Folgenden auf: eine tragbare Computerdiskette, eine Festplatte, einen Speicher mit wahlfreiem Zugriff (RAM), einen Festwertspeicher (ROM), einen löschbaren programmierbaren Festwertspeicher (EPROM oder Flash-Speicher), einen statischen Speicher mit wahlfreiem Zugriff (SRAM), einen tragbaren Compact-Disc-Festwertspeicher (CD-ROM), eine DVD (Digital Versatile Disk), einen Speicher-Stick, eine Diskette, eine mechanisch kodierte Einheit, wie beispielsweise Lochkarten oder erhabene Strukturen in einer Rille, auf denen Anweisungen gespeichert sind, sowie jede geeignete Kombination der Vorstehenden. Ein durch einen Computer lesbares Speichermedium, wie es hierin verwendet wird, ist per se nicht so aufzufassen, dass es sich um temporäre Signale handelt, wie zum Beispiel Funkwellen oder andere sich frei ausbreitende elektromagnetische Wellen, elektromagnetische Wellen, die sich durch einen Wellenleiter oder andere Übertragungsmedien ausbreiten (z.B. durch ein Glasfaserkabel geleitete Lichtimpulse) oder durch einen Draht übertragene elektrische Signale.
  • Hierin beschriebene, durch einen Computer lesbare Programmanweisungen können von einem durch einen Computer lesbaren Speichermedium auf jeweilige Datenverarbeitungs-/Verarbeitungseinheiten oder über ein Netzwerk, wie zum Beispiel das Internet, ein Local Area Network, ein Wide Area Network und/oder ein drahtloses Netzwerk, auf einen externen Computer oder eine externe Speichereinheit heruntergeladen werden. Das Netzwerk kann Kupferübertragungskabel, Lichtwellenübertragungsleiter, drahtlose Übertragung, Router, Firewalls, Schalter, Gateway-Computer und/oder Edge-Server aufweisen. Eine Network-Adapter-Card oder eine Netzwerkschnittstelle in jeder Datenverarbeitungs-/Verarbeitungseinheit empfängt durch einen Computer lesbare Programmanweisungen aus dem Netzwerk und leitet die durch einen Computer lesbaren Programmanweisungen für eine Speicherung in einem durch einen Computer lesbaren Speichermedium innerhalb der jeweiligen Datenverarbeitungs-/Verarbeitungseinheit weiter.
  • Bei durch einen Computer lesbaren Programmanweisungen zum Ausführen von Arbeitsgängen der vorliegenden Erfindung kann es sich um Assembler-Anweisungen, Instruction-Set-Architecture-Anweisungen (ISA-Anweisungen), Maschinenanweisungen, maschinenabhängige Anweisungen, Mikrocode, Firmware-Anweisungen, State-Setting-Daten, Konfigurationsdaten für einen integrierten Schaltungsaufbau oder entweder Quellcode oder Objektcode handeln, die in irgendeiner Kombination aus einer oder mehreren Programmiersprachen geschrieben sind, einschließlich einer objektorientierten Programmiersprache, wie beispielsweise Smalltalk, C++ oder dergleichen, sowie prozeduraler Programmiersprachen, wie beispielsweise die Programmiersprache „C“, oder ähnlicher Programmiersprachen. Die durch einen Computer lesbaren Programmanweisungen können vollständig auf dem Computer des Nutzers, teilweise auf dem Computer des Nutzers, als eigenständiges Software-Paket, teilweise auf dem Computer des Nutzers und teilweise auf einem entfernt angeordneten Computer oder vollständig auf dem entfernt angeordneten Computer oder Server ausgeführt werden. In letzterem Fall kann der entfernt angeordnete Computer mit dem Computer des Nutzers durch irgendeine Art eines Netzwerks verbunden sein, einschließlich eines Local Area Network (LAN) oder eines Wide Area Network (WAN), oder die Verbindung kann mit einem externen Computer hergestellt werden (zum Beispiel durch das Internet unter Verwendung eines Internet Service Provider). Bei einigen Ausführungsformen kann ein elektronischer Schaltungsaufbau, einschließlich zum Beispiel eines programmierbaren Logik-Schaltungsaufbaus, von Field-Programmable-Gate-Arrays (FPGA) oder von programmierbaren Logikanordnungen (PLA, Programmable Logic Arrays), die durch einen Computer lesbaren Programmanweisungen ausführen, indem Zustandsinformationen der durch einen Computer lesbaren Programmanweisungen genutzt werden, um den elektronischen Schaltungsaufbau zu personalisieren, um Aspekte der vorliegenden Erfindung durchzuführen.
  • Aspekte der vorliegenden Erfindung werden hierin unter Bezugnahme auf Flussdiagrammdarstellungen und/oder Blockschaubilder von Verfahren, Vorrichtungen (Systemen) und Computerprogrammprodukten gemäß Ausführungsformen der Erfindung beschrieben. Es versteht sich, dass jeder Block der Flussdiagrammdarstellungen und/oder der Blockschaubilder sowie Kombinationen von Blöcken in den Flussdiagrammdarstellungen und/oder den Blockschaubildern mittels durch einen Computer lesbarer Programmanweisungen ausgeführt werden können.
  • Diese durch einen Computer lesbaren Programmanweisungen können für einen Prozessor eines Universalcomputers, eines Spezialcomputers oder einer anderen programmierbaren Datenverarbeitungsvorrichtung bereitgestellt werden, um eine Maschine derart zu erzeugen, dass die über den Prozessor des Computers bzw. der anderen programmierbaren Datenverarbeitungsvorrichtung ausgeführten Anweisungen Mittel zur Ausführung der in dem Block oder den Blöcken der Flussdiagramme und/oder der Blockschaubilder spezifizierten Funktionen/Schritte erzeugen. Diese durch einen Computer lesbaren Programmanweisungen können auch in einem durch einen Computer lesbaren Speichermedium gespeichert sein, das einen Computer, eine programmierbare Datenverarbeitungsvorrichtung und/oder andere Einheiten so steuern kann, dass sie in einer speziellen Weise funktionieren, so dass das durch einen Computer lesbare Speichermedium, in dem Anweisungen gespeichert sind, ein Herstellungsprodukt aufweist, einschließlich Anweisungen, welche Aspekte der Funktion/des Schritts ausführen, die in dem Block oder den Blöcken der Flussdiagramme und/oder der Blockschaubilder spezifiziert sind.
  • Die durch einen Computer lesbaren Programmanweisungen können auch auf einen Computer, eine andere programmierbare Datenverarbeitungsvorrichtung oder eine andere Einheit geladen werden, um die Durchführung einer Reihe von Prozessschritten auf dem Computer, einer anderen programmierbaren Vorrichtung oder einer anderen Einheit zu veranlassen, um einen durch einen Computer ausgeführten Prozess zu erzeugen, so dass die Anweisungen, die auf dem Computer, einer anderen programmierbaren Vorrichtung oder einer anderen Einheit ausgeführt werden, die in dem Block oder den Blöcken der Flussdiagramme und/oder der Blockschaubilder spezifizierten Funktionen/Schritte realisieren.
  • Die Flussdiagramme und die Blockschaubilder in den Figuren stellen die Architektur, die Funktionalität und den Betrieb möglicher Realisierungen von Systemen, Verfahren und Computerprogrammprodukten gemäß verschiedenen Ausführungsformen der vorliegenden Erfindung dar. In diesem Zusammenhang kann jeder Block in den Flussdiagrammen oder Blockschaubildern ein Modul, ein Segment oder einen Teil von Anweisungen darstellen, die eine oder mehrere ausführbare Anweisungen für eine Realisierung der spezifizierten logischen Funktion(en) aufweisen. Bei einigen alternativen Ausführungen können die in den Blöcken angegebenen Funktionen in einer anderen Reihenfolge als in den Figuren vermerkt stattfinden. Zwei in Aufeinanderfolge gezeigte Blöcke können zum Beispiel in Wirklichkeit im Wesentlichen gleichzeitig ausgeführt werden, oder die Blöcke können mitunter in Abhängigkeit von der damit einhergehenden Funktionalität in der umgekehrten Reihenfolge ausgeführt werden. Es ist außerdem anzumerken, dass jeder Block der Blockschaubilder und/oder der Flussdiagrammdarstellung sowie Kombinationen von Blöcken in den Blockschaubildern und/oder der Flussdiagrammdarstellung durch auf spezieller Hardware basierende Systeme realisiert werden können, welche die spezifizierten Funktionen oder Schritte durchführen oder Kombinationen von spezieller Hardware und Computeranweisungen ausführen.

Claims (12)

  1. Verfahren (1000) zur Fertigung einer Phasenänderungsspeicher-Einheit (300), das aufweist: Abscheiden (1002) eines ersten dielektrischen Materials (304); Bilden (1002) einer Öffnung in dem ersten dielektrischen Material; Abscheiden (1004) einer unteren Metallelektrode (302) innerhalb der Öffnung und Polieren der unteren Metallelektrode; Abscheiden (1006) eines zweiten dielektrischen Materials (306) auf einer Oberfläche der unteren Metallelektrode und des ersten dielektrischen Materials; Abscheiden (1010) eines Metallnitrids (310) konform an einer Pore (308) innerhalb des zweiten dielektrischen Materials der Phasenänderungsspeicher-Einheit, wobei sich die Pore durch das zweite dielektrische Material hindurch erstreckt und einen Teil einer oberen Oberfläche der unteren Metallelektrode freilegt; Ätzen (1012) des Metallnitrids derart, dass das Metallnitrid nur und direkt auf den gesamten Seitenwänden der Pore verbleibt, wobei der Teil der oberen Oberfläche der unteren Metallelektrode nach dem Ätzen des Metallnitrids freiliegt; und selektives Abscheiden (1014) eines Phasenänderungsmaterials (312) lediglich innerhalb der Pore der zweiten dielektrischen Schicht, um eine Gesamtheit der Pore mit dem Phasenänderungsmaterial vollständig zu füllen, wobei die selektive Abscheidung des Phasenänderungsmaterials ein Aufwachsen des Phasenänderungsmaterials auf dem Metallnitrid mit einer wesentlich höheren Rate als einer Aufwachsrate des Phasenänderungsmaterials auf freiliegenden Oberflächen des zweiten dielektrischen Materials ergibt, wobei ein Strom eines Gasgemischs umfassend Ammoniak und Argon mit einer speziellen Strömungsrate während der selektiven Abscheidung des Phasenänderungsmaterials eingesetzt wird; kontinuierliches Einsetzen eines Vakuums während des Abscheidens des Metallnitrids, des Ätzens des Metallnitrids und des selektiven Abscheidens des Phasenänderungsmaterials, sodass keine oxidierte Grenzfläche zwischen dem Metallnitrid und dem Phasenänderungsmaterial gebildet wird; Abscheiden (1016) einer oberen Metallelektrode (314) in Kontakt mit einer oberen Oberfläche des Phasenänderungsmaterials und in Kontakt mit Teilen einer oberen Oberfläche des zweiten dielektrischen Materials; und Abscheiden (1018) eines dritten dielektrischen Materials (316), wobei das dritte dielektrische Material in Kontakt mit Seitenwänden der oberen Metallelektrode steht.
  2. Verfahren nach Anspruch 1, wobei das Metallnitrid unter Verwendung eines konformen Aufwachsprozesses durch atomare Schichtabscheidung abgeschieden wird.
  3. Verfahren nach Anspruch 1, wobei das Metallnitrid eines oder mehrere von Tantal, Titan und Aluminium enthält.
  4. Verfahren nach Anspruch 1, wobei das Metallnitrid unter Verwendung eines Plasmaätzprozesses geätzt wird.
  5. Verfahren nach Anspruch 1, wobei das Phasenänderungsmaterial eine Germanium-Antimon-Tellur-Verbindung aufweist.
  6. Verfahren nach Anspruch 1, wobei die selektive Abscheidung des Phasenänderungsmaterials eine selektive Abscheidung mit einem Aufwachsen von Germanium-Antimon-Tellur bei einer vorgegebenen Temperatur umfasst.
  7. Verfahren nach Anspruch 1, wobei die selektive Abscheidung eine oder mehrere von einer chemischen Gasphasenabscheidung, einer gepulsten Gasphasenabscheidung und einer atomaren Schichtabscheidung umfasst.
  8. Verfahren nach Anspruch 1, wobei die obere Metallelektrode unter Verwendung eines Abscheidungsprozesses gebildet wird.
  9. Phasenänderungsspeicher-Einheit (300), die aufweist: ein erstes dielektrisches Material (304); eine Öffnung in dem ersten dielektrischen Material; eine untere Metallelektrode (302), die innerhalb der Öffnung abgeschieden und poliert ist; ein zweites dielektrisches Material (306), das auf einer Oberfläche der unteren Metallelektrode und des ersten dielektrischen Materials abgeschieden ist; ein Metallnitrid (310), das an einer Pore (308) innerhalb des zweiten dielektrischen Materials der Phasenänderungsspeicher-Einheit konform abgeschieden ist, wobei sich die Pore durch das zweite dielektrische Material hindurch erstreckt und einen Teil einer oberen Oberfläche der unteren Metallelektrode freilegt, wobei das Metallnitrid derart geätzt ist, dass das Metallnitrid nur und direkt auf den gesamten Seitenwänden der Pore verbleibt, wobei der Teil der oberen Oberfläche der unteren Metallelektrode nach dem Ätzen des Metallnitrids freiliegt; und ein Phasenänderungsmaterial (312), das selektiv lediglich innerhalb der Pore der zweiten dielektrischen Schicht abgeschieden ist, um eine Gesamtheit der Pore mit dem Phasenänderungsmaterial vollständig zu füllen, wobei die selektive Abscheidung des Phasenänderungsmaterials eine Aufwachsrate des Phasenänderungsmaterials auf dem Metallnitrid mit einer wesentlich höheren Rate als einer Aufwachsrate des Phasenänderungsmaterials auf freiliegenden Oberflächen des zweiten dielektrischen Materials ergibt, wobei ein Strom eines Gasgemischs umfassend Ammoniak und Argon mit einer speziellen Strömungsrate während der selektiven Abscheidung des Phasenänderungsmaterials eingesetzt wurde, wobei während des Abscheidens des Metallnitrids, des Ätzens des Metallnitrids und des selektiven Abscheidens des Phasenänderungsmaterials ein Vakuum kontinuierlich so eingesetzt ist, dass es keine oxidierte Grenzfläche zwischen dem Metallnitrid und dem Phasenänderungsmaterial gibt; eine obere Metallelektrode (314), die in Kontakt mit einer oberen Oberfläche des Phasenänderungsmaterials und in Kontakt mit Teilen einer oberen Oberfläche des zweiten dielektrischen Materials abgeschieden ist; und ein drittes dielektrisches Material (316), das in Kontakt mit Seitenwänden der oberen Metallelektrode herum abgeschieden ist.
  10. Phasenänderungsspeicher-Einheit nach Anspruch 9, wobei das Metallnitrid eines oder mehrere von Tantal, Titan und Aluminium enthält.
  11. Phasenänderungsspeicher-Einheit nach Anspruch 9, wobei das Phasenänderungsmaterial eine Germanium-Antimon-Tellur-Verbindung aufweist.
  12. Durch einen Computer nutzbares Programmprodukt, das eine oder mehrere durch einen Computer lesbare Speichereinheiten und Programmanweisungen aufweist, die auf wenigstens einer von der einen oder den mehreren Speichereinheiten gespeichert sind, wobei die gespeicherten Programmanweisungen aufweisen: Programmanweisungen, um ein erstes dielektrisches Material (304) abzuscheiden; Programmanweisungen, um eine Öffnung in dem ersten dielektrischen Material zu bilden; Programmanweisungen, um eine untere Metallelektrode (302) innerhalb der Öffnung abzuscheiden und die untere Metallelektrode zu polieren, Programmanweisungen, um ein zweites dielektrisches Material (306) auf einer Oberfläche der unteren Metallelektrode und des ersten dielektrischen Materials abzuscheiden; Programmanweisungen, um ein Metallnitrid (310) konform an einer Pore (308) innerhalb des zweiten dielektrischen Materials der Phasenänderungsspeicher-Einheit abzuscheiden, wobei sich die Pore durch das zweite dielektrische Material hindurch erstreckt und einen Teil einer oberen Oberfläche der unteren Metallelektrode freilegt; Programmanweisungen, um das Metallnitrid derart zu ätzen, dass das Metallnitrid nur und direkt auf den gesamten Seitenwänden der Pore verbleibt, wobei der Teil der oberen Oberfläche der unteren Metallelektrode nach dem Ätzen des Metallnitrids freiliegt; und Programmanweisungen, um ein Phasenänderungsmaterial selektiv lediglich innerhalb der Pore der zweiten dielektrischen Schicht abzuscheiden, um eine Gesamtheit der Pore mit dem Phasenänderungsmaterial vollständig zu füllen, wobei die selektive Abscheidung des Phasenänderungsmaterials eine Aufwachsrate des Phasenänderungsmaterials auf dem Metallnitrid mit einer wesentlich höheren Rate als einer Aufwachsrate des Phasenänderungsmaterials auf freiliegenden Oberflächen des zweiten dielektrischen Materials ergibt, wobei ein Strom eines Gasgemischs umfassend Ammoniak und Argon mit einer speziellen Strömungsrate während der selektiven Abscheidung des Phasenänderungsmaterials eingesetzt wird; Programmanweisungen, um während des Abscheidens des Metallnitrids, des Ätzens des Metallnitrids und des selektiven Abscheidens des Phasenänderungsmaterials ein Vakuum kontinuierlich einzusetzen, sodass keine oxidierte Grenzfläche zwischen dem Metallnitrid und dem Phasenänderungsmaterial gebildet wird; Programmanweisungen, um eine obere Metallelektrode in Kontakt mit einer oberen Oberfläche des Phasenänderungsmaterials und in Kontakt mit Teilen einer oberen Oberfläche des zweiten dielektrischen Materials abzuscheiden und ein drittes dielektrisches Material, wobei das dritte dielektrische Material in Kontakt mit Seitenwänden der oberen Metallelektrode steht.
DE112018004630.3T 2017-11-03 2018-10-30 Selektives aufwachsen eines phasenänderungsmaterials in dielektrischen poren mit einem hohen aspektverhältnis für die fertigung von halbleitereinheiten Active DE112018004630B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/803,349 US10141503B1 (en) 2017-11-03 2017-11-03 Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
US15/803,349 2017-11-03
PCT/IB2018/058468 WO2019087050A1 (en) 2017-11-03 2018-10-30 Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication

Publications (2)

Publication Number Publication Date
DE112018004630T5 DE112018004630T5 (de) 2020-07-16
DE112018004630B4 true DE112018004630B4 (de) 2022-02-03

Family

ID=64315486

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018004630.3T Active DE112018004630B4 (de) 2017-11-03 2018-10-30 Selektives aufwachsen eines phasenänderungsmaterials in dielektrischen poren mit einem hohen aspektverhältnis für die fertigung von halbleitereinheiten

Country Status (6)

Country Link
US (2) US10141503B1 (de)
JP (1) JP7267271B2 (de)
CN (1) CN111279500B (de)
DE (1) DE112018004630B4 (de)
GB (1) GB2582470B (de)
WO (1) WO2019087050A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141503B1 (en) 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication
US10825514B2 (en) * 2018-04-20 2020-11-03 International Business Machines Corporation Bipolar switching operation of confined phase change memory for a multi-level cell memory
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning
US11482669B2 (en) * 2019-09-10 2022-10-25 Globalfoundries Singapore Pte. Ltd. Memory device and a method for forming the memory device
CN112635661B (zh) 2019-10-09 2023-08-01 联华电子股份有限公司 多位可变电阻式存储器单元及其形成方法
WO2021120620A1 (zh) * 2019-12-19 2021-06-24 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法
KR20210124843A (ko) 2020-04-07 2021-10-15 삼성전자주식회사 메모리 소자
CN112133825A (zh) * 2020-09-03 2020-12-25 中国科学院上海微系统与信息技术研究所 一种高稳定性相变存储单元及其制备方法
TW202212605A (zh) * 2020-09-22 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積含鍺硫族化合物之層的系統、裝置和方法
KR20220071026A (ko) 2020-11-23 2022-05-31 에스케이하이닉스 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US11456415B2 (en) 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner
US11476418B2 (en) * 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US11545624B2 (en) 2021-03-29 2023-01-03 International Business Machines Corporation Phase change memory cell resistive liner
US11980111B2 (en) * 2021-09-08 2024-05-07 International Business Machines Corporation Confined bridge cell phase change memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090130797A1 (en) 2007-11-19 2009-05-21 Samsung Electronics Co., Ltd. Methods of forming phase-changeable memory devices using growth-enhancing and growth-inhibiting layers for phase-changeable materials
US20120267601A1 (en) 2011-04-22 2012-10-25 International Business Machines Corporation Phase change memory cells with surfactant layers
US20150243884A1 (en) 2014-02-27 2015-08-27 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9385318B1 (en) 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795657A (en) * 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
JP2001308077A (ja) 2000-04-27 2001-11-02 Toshiba Corp 半導体製造装置
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
JP4434527B2 (ja) * 2001-08-08 2010-03-17 株式会社東芝 半導体記憶装置
US6885573B2 (en) * 2002-03-15 2005-04-26 Hewlett-Packard Development Company, L.P. Diode for use in MRAM devices and method of manufacture
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6937509B2 (en) * 2003-09-08 2005-08-30 Hewlett-Packard Development Company, L.P. Data storage device and method of forming the same
US7042757B2 (en) * 2004-03-04 2006-05-09 Hewlett-Packard Development Company, L.P. 1R1D MRAM block architecture
KR100687750B1 (ko) * 2005-09-07 2007-02-27 한국전자통신연구원 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법
US7617231B2 (en) 2005-12-07 2009-11-10 Electronics And Telecommunications Research Institute Data hashing method, data processing method, and data processing system using similarity-based hashing algorithm
US7642539B2 (en) * 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
CN100514663C (zh) * 2005-12-30 2009-07-15 财团法人工业技术研究院 半导体存储元件、相变存储元件及其制造方法
KR101279925B1 (ko) 2006-11-02 2013-07-08 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 박막의 ｃｖｄ/ａｌｄ용으로 유용한 안티몬 및 게르마늄 착체
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US7382647B1 (en) * 2007-02-27 2008-06-03 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
US7678606B2 (en) * 2007-09-04 2010-03-16 Industrial Technology Research Institute Phase change memory device and fabrication method thereof
US8275842B2 (en) 2007-09-30 2012-09-25 Symantec Operating Corporation System and method for detecting content similarity within email documents by sparse subset hashing
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US7960203B2 (en) 2008-01-29 2011-06-14 International Business Machines Corporation Pore phase change material cell fabricated from recessed pillar
JP2009206418A (ja) * 2008-02-29 2009-09-10 Elpida Memory Inc 不揮発性メモリ装置及びその製造方法
US8101456B2 (en) 2008-10-01 2012-01-24 International Business Machines Corporation Method to reduce a via area in a phase change memory cell
US7929338B2 (en) 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
KR101393265B1 (ko) 2009-12-25 2014-05-08 가부시키가이샤 리코 전계효과 트랜지스터, 반도체 메모리, 표시 소자, 화상 표시 장치, 및 시스템
JP5633346B2 (ja) 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
DE102010061572A1 (de) 2009-12-29 2011-07-14 Samsung Electronics Co., Ltd., Kyonggi Phasenänderungsstruktur, Verfahren zum Bilden einer Phasenänderungsschicht, Phasenänderungs-Speichervorrichtung und Verfahren zum Herstellen einer Phasenänderungs-Speichervorrichtung
US10103331B2 (en) * 2010-02-05 2018-10-16 Industry-University Cooperation Foundation Hanyang University Slurry for polishing phase-change materials and method for producing a phase-change device using same
US9812638B2 (en) * 2010-03-19 2017-11-07 Globalfoundries Inc. Backend of line (BEOL) compatible high current density access device for high density arrays of electronic components
US8728859B2 (en) * 2010-08-12 2014-05-20 International Business Machines Corporation Small footprint phase change memory cell
US8559217B2 (en) 2010-12-10 2013-10-15 International Business Machines Corporation Phase change material cell with stress inducer liner
US8822970B2 (en) * 2011-02-21 2014-09-02 Korea Advanced Institute Of Science And Technology (Kaist) Phase-change memory device and flexible phase-change memory device insulating nano-dot
KR101872949B1 (ko) * 2011-05-17 2018-07-02 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US8592795B2 (en) * 2011-07-01 2013-11-26 Micron Technology, Inc. Multilevel mixed valence oxide (MVO) memory
FR2995443B1 (fr) * 2012-09-10 2014-09-26 St Microelectronics Crolles 2 Cellule memoire a changement de phase
CN102810637A (zh) * 2012-09-13 2012-12-05 中国科学院上海微系统与信息技术研究所 用于替代dram及flash的相变存储单元及其制作方法
US10224279B2 (en) * 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9515262B2 (en) * 2013-05-29 2016-12-06 Shih-Yuan Wang Resistive random-access memory with implanted and radiated channels
CN103346258B (zh) * 2013-07-19 2015-08-26 中国科学院上海微系统与信息技术研究所 相变存储单元及其制备方法
KR102077641B1 (ko) * 2013-08-06 2020-02-14 삼성전자주식회사 상변화 물질막, 이의 형성 방법
US11133461B2 (en) 2014-09-26 2021-09-28 Intel Corporation Laminate diffusion barriers and related devices and methods
US9589635B2 (en) * 2014-12-11 2017-03-07 International Business Machines Corporation Semiconductor device with a stoichiometric gradient
WO2016194092A1 (ja) 2015-05-29 2016-12-08 株式会社日立製作所 半導体記憶装置及びその製造方法並びに半導体記憶装置の製造装置
FR3043842B1 (fr) * 2015-11-13 2017-12-15 Commissariat Energie Atomique Procede de fabrication d’une memoire pcram
US9735202B1 (en) * 2016-02-16 2017-08-15 Sandisk Technologies Llc Implementation of VMCO area switching cell to VBL architecture
US10256406B2 (en) * 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
CN106355183A (zh) 2016-08-16 2017-01-25 珠海市魅族科技有限公司 检测主题文件相似度的方法及装置
US10128437B1 (en) * 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods
US10262730B1 (en) * 2017-10-16 2019-04-16 Sandisk Technologies Llc Multi-state and confined phase change memory with vertical cross-point structure
US10141503B1 (en) 2017-11-03 2018-11-27 International Business Machines Corporation Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090130797A1 (en) 2007-11-19 2009-05-21 Samsung Electronics Co., Ltd. Methods of forming phase-changeable memory devices using growth-enhancing and growth-inhibiting layers for phase-changeable materials
US20120267601A1 (en) 2011-04-22 2012-10-25 International Business Machines Corporation Phase change memory cells with surfactant layers
US20150243884A1 (en) 2014-02-27 2015-08-27 International Business Machines Corporation Metal nitride keyhole or spacer phase change memory cell structures
US9385318B1 (en) 2015-07-28 2016-07-05 Lam Research Corporation Method to integrate a halide-containing ALD film on sensitive materials

Also Published As

Publication number Publication date
GB2582470A (en) 2020-09-23
GB202007518D0 (en) 2020-07-01
CN111279500A (zh) 2020-06-12
US10141503B1 (en) 2018-11-27
JP7267271B2 (ja) 2023-05-01
DE112018004630T5 (de) 2020-07-16
US20190140171A1 (en) 2019-05-09
US10886464B2 (en) 2021-01-05
CN111279500B (zh) 2023-12-22
GB2582470B (en) 2021-05-19
JP2021501987A (ja) 2021-01-21
WO2019087050A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
DE112018004630B4 (de) Selektives aufwachsen eines phasenänderungsmaterials in dielektrischen poren mit einem hohen aspektverhältnis für die fertigung von halbleitereinheiten
DE102019101188A1 (de) Gate-anordnungen in quantenpunktvorrichtungen
DE102008030419B4 (de) Verfahren zur Herstellung eines Phasenwechselspeichers mit konischem Heizelement
DE102008016522B4 (de) Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle
DE102017117813B4 (de) System zum entwerfen einerintegrierten schaltung und verfahren zum ausbilden eineslayoutentwurfs einer integrierten schaltung und computerlesbaresmedium
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE69931494T2 (de) Universales speicherelement und programmierverfahren
DE112010003457B4 (de) Verfahren zur Herstellung einer Porenspeicherzelle mit vollständig amorphem Phasenwechsel
DE102015207969A1 (de) Integrierbarer resistiver Speicher in Backend-Metallschichten
DE112013006523T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE112011101925T5 (de) Integration eines Phasenwechselspeicherprozesses mit einer Maske
DE102019128996A1 (de) Integriertes schaltungsfinnenbelegungsverfahren, system und struktur
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE112019001905T5 (de) Die-tiling-techniken
DE102008018741A1 (de) Integrierte Schaltung, die eine Spacer-Materialschicht einschliesst
DE112010004406B4 (de) Phasenwechsel-Speichervorrichtung geeignet zum Betrieb bei hoher Temperatur und Verfahren zum Betreiben derselben
DE102020132370A1 (de) Planare Platten-Vias für Integrierte-Schaltungs-Verbindungen
DE102018208530A1 (de) Verfahren und Vorrichtung für eine verbesserte Ätzstoppschicht oder Hartmaskenschicht einer Speichervorrichtung
DE102007037245A1 (de) Integrierte Schaltung, Widerstandsänderungsspeichervorrichtung, Speichermodul sowie Verfahren zum Herstellen einer integrierten Schaltung
DE102012209151A1 (de) Setzimpuls für Phasenübergangsspeicher-Programmierung
DE102019120605A1 (de) Speicherschaltung und verfahren zu deren herstellung
DE102019116952A1 (de) Integrierte-schaltkreis-struktur, layout-schaubild-verfahren und system
DE102021122555A1 (de) Phasenänderungsspeicher (pcm) mit einem die widerstandsdrift reduzierenden liner
DE202005014856U1 (de) Optoelektronisches Bauelement zum Steuern von Tunnelelektronenströmen durch Photonen
DE102020201684A1 (de) Ferroelektrische mehrfachniveau-speicherzelle

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0045000000

Ipc: H10N0070000000