JP4434527B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4434527B2 JP4434527B2 JP2001241132A JP2001241132A JP4434527B2 JP 4434527 B2 JP4434527 B2 JP 4434527B2 JP 2001241132 A JP2001241132 A JP 2001241132A JP 2001241132 A JP2001241132 A JP 2001241132A JP 4434527 B2 JP4434527 B2 JP 4434527B2
- Authority
- JP
- Japan
- Prior art keywords
- cell unit
- resistance
- tmr
- memory device
- reference cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置に係わり、特にトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistive）素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetic Random Access Memory）に関する。
【０００２】
【従来の技術】
近年、情報記憶素子として、磁気抵抗効果を利用したＭＲＡＭ（Magnetic Random Access Memory）セルが提案されている。このＭＲＡＭは、不揮発性、高集積性、高信頼性、高速動作を兼ね備えたメモリデバイスヘ発展し、ポテンシャルを抱くデバイスとして、近年急激に期待が高まっている。
【０００３】
磁気抵抗効果素子には、主に、ＧＭＲ（Giant Magneto Resistive）素子とＴＭＲ（Tunneling Magneto Resistive）素子とが知られている。ＧＭＲ素子は、２つの強磁性層とこれら強磁性層に挟まれた導体とからなり、この導体の抵抗が上下の強磁性層の磁化の向きにより変化する。しかし、ＧＭＲ素子のＭＲ（Magneto Resistive）比は１０％以下と低いため、読み出しマージンを確保することが困難である。このため、ＧＭＲ素子は特殊な用途に限定され、広く普及するには至っていない。一方、ＴＭＲ素子は、２つの強磁性層とこれら強磁性層で挟まれた絶縁体とからなり、この絶縁体のトンネル抵抗が上下の強磁性層の磁化の向きによって変化する。このＴＭＲ素子では、現在５０％程度のＭＲ比を確保することが可能となってきている。このため、ここ数年、応用デバイスを目指した研究対象は、ＧＭＲ素子よりもＴＭＲ素子の方が主流となってきている。
【０００４】
そこで、ＭＲＡＭメモリセルでは、ＴＭＲ素子をメモリ素子やリファレンス素子として用いる。そして、データの読み出し時に、メモリ素子の抵抗値とリファレンス素子の抵抗値とを比較し、“１”、“０”データの判定が行われる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、リファレンス素子の抵抗値のばらつきによって“１”、“０”データの抵抗変化が少なくなるという問題があった。従って、リファレンス素子の抵抗値のばらつきを抑制しなければならなかった。
【０００６】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、リファレンスセル部の抵抗値のばらつきを抑制することが可能な半導体記憶装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【０００８】
本発明の一視点による半導体記憶装置は、メモリセル部に設けられた第１の抵抗素子と、リファレンスセル部に設けられた第２及び第３の抵抗素子と、前記第１の抵抗素子と対になり、電流経路の一端が前記第１の抵抗素子の一端に接続された第１のトランジスタ又は第１の整流素子と、前記第２の抵抗素子と対になり、電流経路の一端が前記第２の抵抗素子の一端に接続された第２のトランジスタ又は第２の整流素子と、前記第３の抵抗素子と対になり、電流経路の一端が前記第３の抵抗素子の一端に接続され、前記電流経路の他端が前記第２の抵抗素子の他端に接続された第３のトランジスタ又は第３の整流素子と、前記第１の抵抗素子の他端に接続された第１のビット線と、前記第３の抵抗素子の他端に接続された第２のビット線とを具備し、前記第１乃至第３の抵抗素子は抵抗変化によって２値のデータを記憶し、前記第２の抵抗素子は前記２値のデータのうち一方のデータを記憶し、前記第３の抵抗素子は前記２値のデータのうち他方のデータを記憶し、前記第１乃至第３の抵抗素子は第１の磁性層と第２の磁性層と非磁性層との少なくとも３層でそれぞれ形成され、前記第２及び第３の抵抗素子の一方における前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向とは互いに反平行であり、前記第２及び第３の抵抗素子の他方における前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向とは互いに平行であり、前記第２及び第３の抵抗素子は直列に接続されている。
【０００９】
【発明の実施の形態】
本発明は、トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistive）素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetic Random Access Memory）に関するものである。このＭＲＡＭは、ＴＭＲ素子を備えたメモリセルをマトリクス状に複数個配置したメモリセルアレイ構造となっており、このメモリセルアレイの周辺にデコーダやセンス回路等の周辺回路部を設け、任意のメモリセルにアクセスすることによって、情報の書き込み・読み出し行うものである。
【００１０】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１１】
［第１の実施形態］
第１の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ＭＯＳトランジスタで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ＭＯＳトランジスタ）×４で構成される例である。なお、リファレンスセル部とは、１ビットのメモリセルと同時に選択され、データの読み出し時にメモリセルと比較されるセルのことをいう。
【００１２】
図１は、本発明の第１の実施形態に係る半導体記憶装置の回路図を示す。図１に示すように、第１の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とＭＯＳトランジスタ２０とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とＭＯＳトランジスタとのペアを４組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１ａとＭＯＳトランジスタ３３ａとからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２ａとＭＯＳトランジスタ３４ａとからなる第２のペアと、“０”データを保持する第３のＴＭＲ素子３１ｂとＭＯＳトランジスタ３３ｂとからなる第３のペアと、“１”データを保持する第４のＴＭＲ素子３２ｂとＭＯＳトランジスタ３４ｂとからなる第４のペアとを有する。
【００１３】
このような半導体記憶装置では、ビット線１１と書き込みワード線１２とが互いに直交するようにマトリクス状に複数個配置され、ビット線１１と書き込みワード線１２との各々の交点付近にＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂがそれぞれ配置されている。そして、メモリセル部１０とこのメモリセル部１０と対になるリファレンスセル部３０とは同一の書き込み・読み出しワード線１２、２２を用いる。つまり、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂは、同一の書き込みワード線１２の上方に配置される。また、メモリセル部１０及びリファレンスセル部３０におけるＭＯＳトランジスタ２０、３３ａ、３３ｂ、３４ａ、３４ｂは、同一の読み出しワード線２２に電気的に接続される。
【００１４】
図２は、第１の実施形態に係る半導体記憶装置の概略的な平面図を示す。図３は、図２のIII−III線に沿ったメモリセル部における半導体記憶装置の断面図を示す。
【００１５】
図２に示すように、リファレンスセル部３０のＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂのビット線１１に接する面積Ｓ１は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２と同じである。
【００１６】
図３に示すように、第１の実施形態に係るメモリセル部１０は、ビット線１１と書き込みワード線１２との各々の交点付近にＴＭＲ素子１３が配置されている。このＴＭＲ素子１３は、上部電極（表示せず）を介してビット線１１に接続され、下部電極１４、第１、第２の配線層１８、１６、第１、第２、第３のコンタクト層１９、１７、１５を介してＭＯＳトランジスタ２０のソース／ドレイン拡散層２１に接続されている。このＭＯＳトランジスタ２０はＴＭＲ素子１３にアクセスするための読み出し用スイッチング素子であり、このＭＯＳトランジスタ２０のゲート電極は読み出しワード線２２になっている。
【００１７】
ここで、ＴＭＲ素子１３は、下部電極１４に接続する強磁性層の磁気記録層２６と、上部電極を介してビット線１１に接続する強磁性層の磁化固着層２７と、これら磁気記録層２６と磁化固着層２７とに挟まれた非磁性層のトンネル接合層２８とで構成される。
【００１８】
尚、ＴＭＲ素子１３は、上述する１重トンネル接合構造に限定されず、以下に示す２重トンネル接合構造でもよい。つまり、第１の磁化固着層上に第１のトンネル接合層が配置され、この第１のトンネル接合層上に磁気記録層が配置される。この磁気記録層上に第２のトンネル接合層が配置され、この第２のトンネル接合層上に第２の磁化固着層が配置される。この２重トンネル接合構造のＴＭＲ素子１３の場合、１重トンネル接合構造のＴＭＲ素子１３と比較して、同じ外部バイアスを印加したときのＭＲ（Magneto Resistive）比の劣化が少なく、より高いバイアスで動作できる。
【００１９】
上記１重トンネル接合構造又は２重トンネル接合構造のＴＭＲ素子１３は、例えば、以下の材料を用いて形成される。
【００２０】
磁化固着層２７及び磁気記録層２６の材料には、例えば、Ｆｅ，Ｃｏ，Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ2 ，ＲＸＭｎＯ3-y （Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｍｇ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂなどの非磁性元素が多少含まれていてもよい。
【００２１】
トンネル接合層２８の材料には、Ａｌ2 Ｏ3 ，ＳｉＯ2 ，ＭｇＯ，ＡｌＮ，Ｂｉ2 Ｏ3 ，ＭｇＦ2 ，ＣａＦ2 ，ＳｒＴｉＯ2 ，ＡｌＬａＯ3 等の誘電体を使用してもよい。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【００２２】
図４は、第１の実施形態に係るメモリセル部及びリファレンスセル部の概略的な回路図を示す。尚、図４では、ＴＭＲ素子と対になって配置されるＭＯＳトランジスタは省略する。
【００２３】
図４に示すように、第１の実施形態に係るリファレンスセル部３０では、“０”データを保持する第１のＴＭＲ素子３１ａと、“１”データを保持する第２のＴＭＲ素子３２ａとが、ＭＯＳトランジスタ（図示せず）を介して直列に接続される。同様に、“０”データを保持する第３のＴＭＲ素子３１ｂと、“１”データを保持する第４のＴＭＲ素子３２ｂとが、ＭＯＳトランジスタ（図示せず）を介して直列に接続される。そして、直列接続された第１及び第２のＴＭＲ素子３１ａ、３２ａと、直列接続された第３及び第４のＴＭＲ素子３１ｂ、３２ｂとは、並列に接続される。
【００２４】
ここで、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂは、磁化固着層２７と磁気記録層２６との磁化の方向が互いに反平行になっている。一方、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂは、磁化固着層２７と磁気記録層２６との磁化の方向が互いに平行になっている。
【００２５】
また、第１乃至第４のＴＭＲ素子３１ａ、３２ａ、３１ｂ、３２ｂの全体の抵抗値をＲｒ、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂの抵抗値をＲ０、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂの抵抗値をＲ１とすると、このリファレンスセル部３０の全体の抵抗Ｒｒは、式（１）の関係を満たす。
【００２６】
Ｒｒ＝（Ｒ０＋Ｒ１）／２…（１）
このようにして、リファレンスセル部３０では、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂの抵抗Ｒ０と、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂの抵抗Ｒ１との中間値となる抵抗Ｒｒが作り出され、この抵抗Ｒｒが“１”、“０”判定の基準値とされる。
【００２７】
次に、第１の実施形態に係るＭＲＡＭメモリセルを用いた場合の情報の書き込み・読み出し動作について簡単に説明する。
【００２８】
まず、書き込み動作時においては、選択ロウ２３及び選択カラム２４によって選択されたビット線１１及び選択された書き込みワード線１２に書き込み電流が流れ、各々の選択配線１１、１２の周囲に電流磁界が発生する。その結果、２本の選択配線１１、１２の交点付近に位置するＴＭＲ素子１３にのみ、２本の選択配線１１、１２による電流磁界の合成磁界が印加される。ここで、磁化固着層２７の磁化の向きは通常一方向に固定される。磁気記録層２６は一軸異方性を有し、この磁気記録層２６は磁化固着層２７と同じ磁化方向を向くように形成される。そして、磁気記録層２６の磁化の向きが、磁化固着層２７の磁化の向きと同じ方向に向いたときは“１”データが書き込まれ、反対方向に向いたときは“０”データが書き込まれる。この磁気記録層２６の磁化の向きを反転させるために、以下の式（２）のような関係を有する閾値を設定する。これによって、選択した１ビットのＴＭＲ素子１３にのみ“１”、“０”データを書き込むことができる。
【００２９】
（１本の書き込み配線による発生磁場）＜（セル書き込み磁場の閾値）＜（２本の書き込み配線による合成磁場）…（２）
一方、読み出し動作時においては、選択されたメモリセル部１０に対応するビット線１１と読み出しワード線２２が各々選択され、選択ビット線１１〜ＴＭＲ素子１３〜下部電極１４〜第３のコンタクト１５〜第２の配線層１６〜第２のコンタクト１７〜第１の配線層１８〜第１のコンタクト１９〜ＭＯＳトランジスタ２０へと電流が流される。そして、ビット線１１の外側に比較回路２５等により、この電流値からＴＭＲ素子１３の抵抗値を読みとって、“１”、“０”データの判定が行われる。この際、リファレンスセル部３０の抵抗値Ｒｒを基準として、選択されたメモリセル部１０のＴＭＲ素子１３に流れる電流値又は電圧値が比較回路２５で判断される。
【００３０】
上述するようなＭＲＡＭでは、一般的に、メモリセル部１０の抵抗ばらつきをΔＲｍ、リファレンスセル部３０の抵抗ばらつきをΔＲｒとした場合、ＴＭＲ素子１３のＭＲ比と抵抗ばらつきΔＲｍ、ΔＲｒとは、式（３）の関係を満たすことが要求される。
【００３１】
ＭＲ比＞２×（ΔＲｍ＋ΔＲｒ）…（３）
例えば、抵抗ばらつきΔＲｍ、ΔＲｒがそれぞれ２１％であった場合、８４％を超えるＭＲ比が要求される。しかし、現状のＴＭＲ素子１３のＭＲ比は５０％程度が限度であるため、抵抗ばらつきΔＲｍ、ΔＲｒをそれぞれ抑制する必要がある。ここで、ＴＭＲ素子１３の微細化が要求されるメモリセル部１０では、抵抗ばらつきΔＲｍを抑制することは困難である。従って、第１の実施形態のように、リファレンスセル部３０の抵抗ばらつきΔＲｒを抑制することが必要となってくる。
【００３２】
このような現状の下、第１の実施形態におけるリファレンスセル部３０では、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂと、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂとからなる２種類のＴＭＲ素子を設ける。これにより、各ＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂの抵抗値にばらつきが生じても、リファレンスセル部３０の抵抗値はこれらＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂの平均的な抵抗値となるため、リファレンスセル部３０の抵抗ばらつきΔＲｒを抑制できる。その結果、図５に示すように、ＭＲ比を例えば４５％以下に保ちつつ、リファレンスセル部３０の抵抗ばらつきΔＲｒを例えば８％以内に抑えることも可能である。
【００３３】
尚、本発明は、リファレンスセル部３０の抵抗ばらつきΔＲｒが８％以上であっても、メモリセル部１０の抵抗ばらつきΔＲｍの抑制やＭＲ比の高い材料の開発等により、読み出しマージンの向上を図ることは十分可能である。
【００３４】
上記第１の実施形態によれば、リファレンスセル部３０は、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂと、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂとからなる２種類のＴＭＲ素子を有する。つまり、リファレンスセル部３０の抵抗値ＲｒはＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂの抵抗値の平均値をとることになる。従って、リファレンスセル部３０の全体の抵抗値Ｒｒのばらつきを抑制できるため、読み出しマージンを広く確保することが可能となる。
【００３５】
また、１ビット当たりのメモリセル部１０は、１ＴＭＲ素子＋１ＭＯＳトランジスタで構成される。このため、２つのＴＭＲ素子１３を有する従来のメモリセル部１０に比べて、メモリセル部１０の専有面積を減少できる。従って、チップ面積の縮小が可能である。
【００３６】
また、メモリセル部１０とリファレンスセル部３０におけるＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂの面積Ｓ１、Ｓ２を同じ面積にして、メモリセル部１０とリファレンスセル部３０を同じパターン配置で形成する。これにより、第１に、メモリセル部１０及びリファレンスセル部３０を同時に容易に形成できる。第２に、プロセスに起因したＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂの抵抗値のばらつきやＭＲ比のばらつきを抑制できる。第３に、リファレンスセル部３０の配置の自由度が高く、配線接続を変更するのみでリファレンスセル部３０の素子数を容易に変えることができるため、メモリセル部１０及びリファレンスセル部３０の設計が容易となる。第４に、メモリセル部１０をリソグラフィでパターニングする際、リファレンスセル部３０がパターンの疎密を抑制するダミーセルの役割を果たすため、パターン崩れを抑制することができる。
【００３７】
また、リファレンスセル部３０の各ＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂは、ビット線１１と書き込みワード線１２との交点にそれぞれ配置されている。このため、リファレンスセル部３０の各ＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂに情報を書き込むことができる。従って、リファレンスセル部３０に、メモリセル部１０の記録状態に対して最適な状態となるように、再度書き込みを行うことが可能である。このため、読み出しマージンをさらに高めることができる。
【００３８】
尚、リファレンスセル部３０は、式（１）の関係を満たすのであれば、“０”データを保持するＴＭＲ素子と“１”データを保持するＴＭＲ素子とのペアの個数を増やしてもよい。例えば、図６に示すように、“０”データを保持するＴＭＲ素子３１を８個、“１”データを保持するＴＭＲ素子３２を８個配置してもよい。このように、“０”データを保持するＴＭＲ素子３１と“１”データを保持するＴＭＲ素子３２とのペアを複数個組み合わせることによって、リファレンスセル部３０全体としては、各々のＴＭＲ素子３１、３２における抵抗値のばらつきやＭＲ比のばらつきの影響を受け難くなり、読み出しマージンをさらに高めることができる。
【００３９】
また、ＴＭＲ素子の代わりに相変化素子を用いてもよい。相変化素子を記憶素子として用いた相変化メモリは、Ｇｅ−Ｓｂ−Ｔｅ系の相変化膜の比抵抗がアモルファス状態と結晶状態とで異なることを利用して“１”、“０”データを記憶する。一方、相変化膜と直列につないだ抵抗素子にパルス電流を流し、相変化膜に熱を加えることで“１”、“０”データを書き換える。このような相変化素子を用いた場合も、上記第１の実施形態と同様の効果を得ることができる。
【００４０】
［第２の実施形態］
第２の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ダイオードで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ダイオード）×４で構成される例である。この第２の実施形態では、上記第１の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００４１】
図７は、本発明の第２の実施形態に係る半導体記憶装置の回路図を示す。図７に示すように、第２の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とダイオード４１とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とダイオードとのペアを４組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１ａとダイオード４２ａとからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２ａとダイオード４３ａとからなる第２のペアと、“０”データを保持する第３のＴＭＲ素子３１ｂとダイオード４２ｂとからなる第３のペアと、“１”データを保持する第４のＴＭＲ素子３２ｂとダイオード４３ｂとからなる第４のペアとを有する。ここで、ダイオード４１、４２ａ、４２ｂ、４３ａ、４３ｂは、例えばＰＮ接合ダイオードやショットキーダイオードのように整流素子であれば何でもよい。
【００４２】
このような半導体記憶装置では、ビット線１１とワード線４４とが互いに直交するようにマトリクス状に複数個配置され、ビット線１１とワード線４４との各々の交点付近にＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂがそれぞれ配置されている。そして、メモリセル部１０とこのメモリセル部１０と対になるリファレンスセル部３０とは同一のワード線４４を用いる。つまり、メモリセル部１０おけるダイオード４１と、リファレンスセル部３０における“０”データを保持するＴＭＲ素子３１ａ、３１ｂと対になるダイオード４２ａ、４２ｂとは、同一のワード線４４に接続される。
【００４３】
図８は、第２の実施形態に係るメモリセル部における半導体記憶装置の断面図を示す。図８に示すように、第２の実施形態に係るメモリセル部１０は、ビット線１１とワード線４４との間にＴＭＲ素子１３とスイッチング素子であるダイオード４１が配置されている。つまり、このＴＭＲ素子１３の磁化固着層２７はビット線１１に接続され、磁気記録層２６はダイオード４１に接続される。そして、ダイオード４１はワード線４４に接続される。
【００４４】
このような構造では、磁気記録層２６に情報を書き込むための書き込み配線と情報を読み出すための読み出し配線はいずれも共通であり、ワード線４４とビット線１１の２本の配線のみで情報の書き込み・読み出し動作が行われる。この際、ダイオード４１の整流性を活用して選択セルのみに情報の書き込み・読み出しができるように、ワード線４４とビット線１１の印加バイアスをそれぞれ制御する必要がある。
【００４５】
尚、第２の実施形態では、第１の実施形態と同様に、“０”データを保持するＴＭＲ素子３１ａ、３１ｂと、“１”データを保持するＴＭＲ素子３２ａ、３２ｂとを複数個組み合わせることにより、式（１）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。また、第１の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂのビット線１１に接する面積Ｓ１は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２と同じである。
【００４６】
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００４７】
さらに、スイッチング素子としてダイオード４１を用いているため、上記第１の実施形態よりも１ビット当たりのセル面積をさらに縮小できる。
【００４８】
［第３の実施形態］
第３の実施形態は、第２の実施形態のダイオードを用いない構造の例である。この第３の実施形態では、上記第１の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００４９】
図９は、本発明の第３の実施形態に係る半導体記憶装置の回路図を示す。図９に示すように、第３の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３のみを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子を４組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１ａと、“１”データを保持する第２のＴＭＲ素子３２ａと、“０”データを保持する第３のＴＭＲ素子３１ｂと、“１”データを保持する第４のＴＭＲ素子３２ｂとを有する。
【００５０】
このような半導体記憶装置では、ビット線１１と書き込みワード線１２とが互いに直交するようにマトリクス状に複数個配置され、ビット線１１と書き込みワード線１２との各々の交点付近にＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂがそれぞれ配置されている。そして、メモリセル部１０とこのメモリセル部１０と対になるリファレンスセル部３０とは同一の書き込みワード線１２を用いる。つまり、メモリセル部１０おけるＴＭＲ素子１３と、リファレンスセル部３０における“０”データを保持するＴＭＲ素子３１ａ、３１ｂとは、同一の書き込みワード線１２に接続される。
【００５１】
図１０は、第３の実施形態に係るメモリセル部における半導体記憶装置の断面図を示す。図１０に示すように、第３の実施形態に係るメモリセル部１０は、ビット線１１と書き込みワード線１２との間にＴＭＲ素子１３が配置されている。つまり、このＴＭＲ素子１３の磁化固着層２７は書き込みワード線１２に接続され、磁気記録層２６はビット線１１に接続される。そして、ビット線１１と離間して、読み出しワード線２２が配置される。
【００５２】
このような構造では、読み出しワード線２２と書き込みワード線１２の２本を用いて選択セルに情報が書き込まれ、ビット線１１と読み出しワード線２２の２本を用いて選択セルの情報が読み出される。このように、読み出し線と書き込み線のうち１本だけを共通にして、合計３本の配線でセルにアクセスする。
【００５３】
尚、第３の実施形態では、第１の実施形態と同様に、“０”データを保持するＴＭＲ素子３１ａ、３１ｂと、“１”データを保持するＴＭＲ素子３２ａ、３２ｂとを複数個組み合わせることにより、式（１）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。また、第１の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂのビット線１１に接する面積Ｓ１は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２と同じである。
【００５４】
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００５５】
さらに、スイッチング素子を用いないため、スイッチング素子を用いた場合よりも１ビット当たりのセル面積を縮小できる。
【００５６】
［第４の実施形態］
第４の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ＭＯＳトランジスタで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ＭＯＳトランジスタ）×２で構成される例である。この第４の実施形態では、上記第１の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００５７】
図１１は、本発明の第４の実施形態に係る半導体記憶装置の回路図を示す。図１１に示すように、第４の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とＭＯＳトランジスタ２０とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とＭＯＳトランジスタとのペアを２組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１とＭＯＳトランジスタ３３とからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２とＭＯＳトランジスタ３４とからなる第２のペアとを有する。
【００５８】
図１２は、本発明の第４の実施形態に係る半導体記憶装置の回路パターン図を示す。図１２に示すように、リファレンスセル部３０において、ＭＯＳトランジスタ３３と第２のＴＭＲ素子３２とを配線５０で接続する。これにより、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１、３２及びＭＯＳトランジスタ２０、３３、３４を同じパターンで配置できる。
【００５９】
図１３は、第４の実施形態に係るメモリセル部及びリファレンスセル部の概略的な回路図を示す。図１３に示すように、第４の実施形態に係るリファレンスセル部３０では、“０”データを保持する第１のＴＭＲ素子３１と、“１”データを保持する第２のＴＭＲ素子３２とが、ＭＯＳトランジスタ（図示せず）を介して直列に接続される。尚、図１３では、ＴＭＲ素子３１、３２と対になって配置されるＭＯＳトランジスタ３３、３４は省略する。
【００６０】
このような第４の実施形態の場合、第１の実施形態と比べて、リファレンスセル部３０のＴＭＲ素子の数が１／２となっている。そこで、第１の実施形態のように式（１）の関係を満たすリファレンスセル部３０を作り出すためには、第１の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗と比べて、第４の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗を１／２にする必要がある。
【００６１】
従って、第１、第２のＴＭＲ素子３１、３２の全体の抵抗値をＲｒ、“０”データを保持する第１のＴＭＲ素子３１の抵抗値をＲ０／２、“１”データを保持する第２のＴＭＲ素子３２の抵抗値をＲ１／２とする。これにより、第４の実施形態におけるリファレンスセル部３０の全体の抵抗Ｒｒは、式（４）の関係を満たす。
【００６２】
Ｒｒ＝Ｒ０／２＋Ｒ１／２＝（Ｒ０＋Ｒ１）／２…（４）
このようにして、リファレンスセル部３０では、“０”データを保持する第１のＴＭＲ素子３１の抵抗Ｒ０と、“１”データを保持する第２ＴＭＲ素子３２の抵抗Ｒ１との中間値となる抵抗Ｒｒが作り出され、この抵抗Ｒｒが“１”、“０”判定の基準値とされる。
【００６３】
図１４は、第４の実施形態に係る半導体記憶装置の概略的な平面図を示す。上述するように、第４の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗は、第１の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗の１／２にする必要がある。従って、図１４に示すように、リファレンスセル部３０のＴＭＲ素子３１、３２のビット線１１に接する面積Ｓ３は、図２に示すＴＭＲ素子の面積Ｓ１の２倍にすればよい。言い換えると、ＴＭＲ素子の面積Ｓ３は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２の２倍にすればよい。尚、データの書き込み・読み出しを確実に行うためには、ＴＭＲ素子の面積Ｓ３を大きくするにしたがって、リファレンスセル部３０のビット線１１の幅も太くするとよい。
【００６４】
上記第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００６５】
さらに、リファレンスセル部３０のＴＭＲ素子及びＭＯＳトランジスタの数を減らすことができるため、チップ面積に対するリファレンスセル部３０の専有面積を縮小できる。
【００６６】
［第５の実施形態］
第５の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ダイオードで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ダイオード）×２で構成される例である。この第５の実施形態では、上記第４の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００６７】
図１５は、本発明の第５の実施形態に係る半導体記憶装置の回路図を示す。図１５に示すように、第５の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とダイオード４１とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とダイオードとのペアを２組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１とダイオード４２とからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２とダイオード４３とからなる第２のペアとを有する。
【００６８】
図１６は、本発明の第５の実施形態に係る半導体記憶装置の回路パターン図を示す。図１６に示すように、リファレンスセル部３０において、ダイオード４２と第２のＴＭＲ素子３２とを配線５０で接続する。これにより、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１、３２及びダイオード４１、４２、４３を同じパターンで配置できる。
【００６９】
尚、第５の実施形態では、第４の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１、３２のビット線１１に接する面積Ｓ３を、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２の２倍にし、ＴＭＲ素子３１、３２の抵抗を下げている。これにより、“０”データを保持するＴＭＲ素子３１と“１”データを保持するＴＭＲ素子３２とで、式（４）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。
【００７０】
上記第５の実施形態によれば、第４の実施形態と同様の効果を得ることができる。
【００７１】
さらに、スイッチング素子としてダイオード４１を用いているため、上記第４の実施形態よりも１ビット当たりのセル面積をさらに縮小できる。
【００７２】
［第６の実施形態］
第６の実施形態は、第５の実施形態におけるダイオードを用いない構造の例である。この第６の実施形態では、上記第５の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００７３】
図１７は、本発明の第６の実施形態に係る半導体記憶装置の回路図を示す。図１７に示すように、第６の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３のみを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子を２組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１と、“１”データを保持する第２のＴＭＲ素子３２とを有する。
【００７４】
図１８は、本発明の第６の実施形態に係る半導体記憶装置の回路パターン図を示す。図１８に示すように、リファレンスセル部３０において、第１のＴＭＲ素子３１と第２のＴＭＲ素子３２とを配線５０で接続する。これにより、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１、３２を同じパターンで配置できる。
【００７５】
尚、第６の実施形態では、第４の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１、３２のビット線１１に接する面積Ｓ３を、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２の２倍にし、ＴＭＲ素子３１、３２の抵抗を下げている。これにより、“０”データを保持するＴＭＲ素子３１と“１”データを保持するＴＭＲ素子３２とで、式（４）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。
【００７６】
上記第６の実施形態によれば、第４の実施形態と同様の効果を得ることができる。
【００７７】
さらに、スイッチング素子を用いないため、スイッチング素子を用いた場合よりも１ビット当たりのセル面積を縮小できる。
【００７８】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７９】
【発明の効果】
以上説明したように本発明によれば、リファレンスセル部の抵抗値のばらつきを抑制することが可能な半導体記憶装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体記憶装置を示す回路図。
【図２】本発明の第１の実施形態に係る半導体記憶装置を示す概略的な平面図。
【図３】図２のIII−III線に沿ったメモリセル部における半導体記憶装置を示す断面図。
【図４】本発明の第１の実施形態に係るメモリセル部及びリファレンスセル部を示す概略的な回路図。
【図５】本発明の第１の実施形態に係るリファレンスセルの抵抗ばらつきとＭＲ比との関係を示す図。
【図６】本発明の第１の実施形態に係るメモリセル部及びリファレンスセル部を示す他の概略的な回路図。
【図７】本発明の第２の実施形態に係る半導体記憶装置を示す回路図。
【図８】本発明の第２の実施形態に係るメモリセル部の半導体記憶装置を示す断面図。
【図９】本発明の第３の実施形態に係る半導体記憶装置を示す回路図。
【図１０】本発明の第３の実施形態に係るメモリセル部の半導体記憶装置を示す断面図。
【図１１】本発明の第４の実施形態に係る半導体記憶装置を示す回路図。
【図１２】本発明の第４の実施形態に係る半導体記憶装置を示す回路パターン図。
【図１３】本発明の第４の実施形態に係るメモリセル部及びリファレンスセル部を示す概略的な回路図。
【図１４】本発明の第４の実施形態に係る半導体記憶装置を示す概略的な平面図。
【図１５】本発明の第５の実施形態に係る半導体記憶装置を示す回路図。
【図１６】本発明の第５の実施形態に係る半導体記憶装置を示す回路パターン図。
【図１７】本発明の第６の実施形態に係る半導体記憶装置を示す回路図。
【図１８】本発明の第６の実施形態に係る半導体記憶装置を示す回路パターン図。
【符号の説明】
１０…１ビット当たりのエメモリセル部、
１１…ビット線、
１２…書き込みワード線、
１３…ＴＭＲ素子、
１４…下部電極、
１５…第３のコンタクト層、
１６…第２の配線層、
１７…第２のコンタクト層、
１８…第１の配線層、
１９…第１のコンタクト層、
２０、３３、３３ａ、３３ｂ、３４、３４ａ、３４ｂ…ＭＯＳトランジスタ、
２１…ソース・ドレイン拡散層、
２２…読み出しワード線、
２６…磁気記録層、
２７…磁化固着層、
２８…トンネル障壁層、
２３…選択ロウ、
２４…選択カラム、
２５…比較回路、
３０…リファレンスセル部、
３１、３１ａ、３１ｂ…“０”データを保持するＴＭＲ素子、
３２、３２ａ、３２ｂ…“１”データを保持するＴＭＲ素子、
４１、４２、４２ａ、４２ｂ、４３、４３ａ、４３ｂ…ダイオード、
４４…ワード線、
５０…配線。
【発明の属する技術分野】
本発明は、半導体記憶装置に係わり、特にトンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistive）素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetic Random Access Memory）に関する。
【０００２】
【従来の技術】
近年、情報記憶素子として、磁気抵抗効果を利用したＭＲＡＭ（Magnetic Random Access Memory）セルが提案されている。このＭＲＡＭは、不揮発性、高集積性、高信頼性、高速動作を兼ね備えたメモリデバイスヘ発展し、ポテンシャルを抱くデバイスとして、近年急激に期待が高まっている。
【０００３】
磁気抵抗効果素子には、主に、ＧＭＲ（Giant Magneto Resistive）素子とＴＭＲ（Tunneling Magneto Resistive）素子とが知られている。ＧＭＲ素子は、２つの強磁性層とこれら強磁性層に挟まれた導体とからなり、この導体の抵抗が上下の強磁性層の磁化の向きにより変化する。しかし、ＧＭＲ素子のＭＲ（Magneto Resistive）比は１０％以下と低いため、読み出しマージンを確保することが困難である。このため、ＧＭＲ素子は特殊な用途に限定され、広く普及するには至っていない。一方、ＴＭＲ素子は、２つの強磁性層とこれら強磁性層で挟まれた絶縁体とからなり、この絶縁体のトンネル抵抗が上下の強磁性層の磁化の向きによって変化する。このＴＭＲ素子では、現在５０％程度のＭＲ比を確保することが可能となってきている。このため、ここ数年、応用デバイスを目指した研究対象は、ＧＭＲ素子よりもＴＭＲ素子の方が主流となってきている。
【０００４】
そこで、ＭＲＡＭメモリセルでは、ＴＭＲ素子をメモリ素子やリファレンス素子として用いる。そして、データの読み出し時に、メモリ素子の抵抗値とリファレンス素子の抵抗値とを比較し、“１”、“０”データの判定が行われる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、リファレンス素子の抵抗値のばらつきによって“１”、“０”データの抵抗変化が少なくなるという問題があった。従って、リファレンス素子の抵抗値のばらつきを抑制しなければならなかった。
【０００６】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、リファレンスセル部の抵抗値のばらつきを抑制することが可能な半導体記憶装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【０００８】
本発明の一視点による半導体記憶装置は、メモリセル部に設けられた第１の抵抗素子と、リファレンスセル部に設けられた第２及び第３の抵抗素子と、前記第１の抵抗素子と対になり、電流経路の一端が前記第１の抵抗素子の一端に接続された第１のトランジスタ又は第１の整流素子と、前記第２の抵抗素子と対になり、電流経路の一端が前記第２の抵抗素子の一端に接続された第２のトランジスタ又は第２の整流素子と、前記第３の抵抗素子と対になり、電流経路の一端が前記第３の抵抗素子の一端に接続され、前記電流経路の他端が前記第２の抵抗素子の他端に接続された第３のトランジスタ又は第３の整流素子と、前記第１の抵抗素子の他端に接続された第１のビット線と、前記第３の抵抗素子の他端に接続された第２のビット線とを具備し、前記第１乃至第３の抵抗素子は抵抗変化によって２値のデータを記憶し、前記第２の抵抗素子は前記２値のデータのうち一方のデータを記憶し、前記第３の抵抗素子は前記２値のデータのうち他方のデータを記憶し、前記第１乃至第３の抵抗素子は第１の磁性層と第２の磁性層と非磁性層との少なくとも３層でそれぞれ形成され、前記第２及び第３の抵抗素子の一方における前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向とは互いに反平行であり、前記第２及び第３の抵抗素子の他方における前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向とは互いに平行であり、前記第２及び第３の抵抗素子は直列に接続されている。
【０００９】
【発明の実施の形態】
本発明は、トンネル磁気抵抗効果（ＴＭＲ：Tunneling Magneto Resistive）素子を記憶素子として用いた磁気記憶装置（ＭＲＡＭ：Magnetic Random Access Memory）に関するものである。このＭＲＡＭは、ＴＭＲ素子を備えたメモリセルをマトリクス状に複数個配置したメモリセルアレイ構造となっており、このメモリセルアレイの周辺にデコーダやセンス回路等の周辺回路部を設け、任意のメモリセルにアクセスすることによって、情報の書き込み・読み出し行うものである。
【００１０】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１１】
［第１の実施形態］
第１の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ＭＯＳトランジスタで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ＭＯＳトランジスタ）×４で構成される例である。なお、リファレンスセル部とは、１ビットのメモリセルと同時に選択され、データの読み出し時にメモリセルと比較されるセルのことをいう。
【００１２】
図１は、本発明の第１の実施形態に係る半導体記憶装置の回路図を示す。図１に示すように、第１の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とＭＯＳトランジスタ２０とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とＭＯＳトランジスタとのペアを４組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１ａとＭＯＳトランジスタ３３ａとからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２ａとＭＯＳトランジスタ３４ａとからなる第２のペアと、“０”データを保持する第３のＴＭＲ素子３１ｂとＭＯＳトランジスタ３３ｂとからなる第３のペアと、“１”データを保持する第４のＴＭＲ素子３２ｂとＭＯＳトランジスタ３４ｂとからなる第４のペアとを有する。
【００１３】
このような半導体記憶装置では、ビット線１１と書き込みワード線１２とが互いに直交するようにマトリクス状に複数個配置され、ビット線１１と書き込みワード線１２との各々の交点付近にＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂがそれぞれ配置されている。そして、メモリセル部１０とこのメモリセル部１０と対になるリファレンスセル部３０とは同一の書き込み・読み出しワード線１２、２２を用いる。つまり、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂは、同一の書き込みワード線１２の上方に配置される。また、メモリセル部１０及びリファレンスセル部３０におけるＭＯＳトランジスタ２０、３３ａ、３３ｂ、３４ａ、３４ｂは、同一の読み出しワード線２２に電気的に接続される。
【００１４】
図２は、第１の実施形態に係る半導体記憶装置の概略的な平面図を示す。図３は、図２のIII−III線に沿ったメモリセル部における半導体記憶装置の断面図を示す。
【００１５】
図２に示すように、リファレンスセル部３０のＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂのビット線１１に接する面積Ｓ１は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２と同じである。
【００１６】
図３に示すように、第１の実施形態に係るメモリセル部１０は、ビット線１１と書き込みワード線１２との各々の交点付近にＴＭＲ素子１３が配置されている。このＴＭＲ素子１３は、上部電極（表示せず）を介してビット線１１に接続され、下部電極１４、第１、第２の配線層１８、１６、第１、第２、第３のコンタクト層１９、１７、１５を介してＭＯＳトランジスタ２０のソース／ドレイン拡散層２１に接続されている。このＭＯＳトランジスタ２０はＴＭＲ素子１３にアクセスするための読み出し用スイッチング素子であり、このＭＯＳトランジスタ２０のゲート電極は読み出しワード線２２になっている。
【００１７】
ここで、ＴＭＲ素子１３は、下部電極１４に接続する強磁性層の磁気記録層２６と、上部電極を介してビット線１１に接続する強磁性層の磁化固着層２７と、これら磁気記録層２６と磁化固着層２７とに挟まれた非磁性層のトンネル接合層２８とで構成される。
【００１８】
尚、ＴＭＲ素子１３は、上述する１重トンネル接合構造に限定されず、以下に示す２重トンネル接合構造でもよい。つまり、第１の磁化固着層上に第１のトンネル接合層が配置され、この第１のトンネル接合層上に磁気記録層が配置される。この磁気記録層上に第２のトンネル接合層が配置され、この第２のトンネル接合層上に第２の磁化固着層が配置される。この２重トンネル接合構造のＴＭＲ素子１３の場合、１重トンネル接合構造のＴＭＲ素子１３と比較して、同じ外部バイアスを印加したときのＭＲ（Magneto Resistive）比の劣化が少なく、より高いバイアスで動作できる。
【００１９】
上記１重トンネル接合構造又は２重トンネル接合構造のＴＭＲ素子１３は、例えば、以下の材料を用いて形成される。
【００２０】
磁化固着層２７及び磁気記録層２６の材料には、例えば、Ｆｅ，Ｃｏ，Ｎｉ又はそれらの合金、スピン分極率の大きいマグネタイト、ＣｒＯ2 ，ＲＸＭｎＯ3-y （Ｒ；希土類、Ｘ；Ｃａ，Ｂａ，Ｓｒ）などの酸化物の他、ＮｉＭｎＳｂ，ＰｔＭｎＳｂなどのホイスラー合金などを用いることが好ましい。また、これら磁性体には、強磁性を失わないかぎり、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｍｇ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂなどの非磁性元素が多少含まれていてもよい。
【００２１】
トンネル接合層２８の材料には、Ａｌ2 Ｏ3 ，ＳｉＯ2 ，ＭｇＯ，ＡｌＮ，Ｂｉ2 Ｏ3 ，ＭｇＦ2 ，ＣａＦ2 ，ＳｒＴｉＯ2 ，ＡｌＬａＯ3 等の誘電体を使用してもよい。これらの誘電体には、酸素、窒素、フッ素欠損が存在していてもよい。
【００２２】
図４は、第１の実施形態に係るメモリセル部及びリファレンスセル部の概略的な回路図を示す。尚、図４では、ＴＭＲ素子と対になって配置されるＭＯＳトランジスタは省略する。
【００２３】
図４に示すように、第１の実施形態に係るリファレンスセル部３０では、“０”データを保持する第１のＴＭＲ素子３１ａと、“１”データを保持する第２のＴＭＲ素子３２ａとが、ＭＯＳトランジスタ（図示せず）を介して直列に接続される。同様に、“０”データを保持する第３のＴＭＲ素子３１ｂと、“１”データを保持する第４のＴＭＲ素子３２ｂとが、ＭＯＳトランジスタ（図示せず）を介して直列に接続される。そして、直列接続された第１及び第２のＴＭＲ素子３１ａ、３２ａと、直列接続された第３及び第４のＴＭＲ素子３１ｂ、３２ｂとは、並列に接続される。
【００２４】
ここで、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂは、磁化固着層２７と磁気記録層２６との磁化の方向が互いに反平行になっている。一方、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂは、磁化固着層２７と磁気記録層２６との磁化の方向が互いに平行になっている。
【００２５】
また、第１乃至第４のＴＭＲ素子３１ａ、３２ａ、３１ｂ、３２ｂの全体の抵抗値をＲｒ、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂの抵抗値をＲ０、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂの抵抗値をＲ１とすると、このリファレンスセル部３０の全体の抵抗Ｒｒは、式（１）の関係を満たす。
【００２６】
Ｒｒ＝（Ｒ０＋Ｒ１）／２…（１）
このようにして、リファレンスセル部３０では、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂの抵抗Ｒ０と、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂの抵抗Ｒ１との中間値となる抵抗Ｒｒが作り出され、この抵抗Ｒｒが“１”、“０”判定の基準値とされる。
【００２７】
次に、第１の実施形態に係るＭＲＡＭメモリセルを用いた場合の情報の書き込み・読み出し動作について簡単に説明する。
【００２８】
まず、書き込み動作時においては、選択ロウ２３及び選択カラム２４によって選択されたビット線１１及び選択された書き込みワード線１２に書き込み電流が流れ、各々の選択配線１１、１２の周囲に電流磁界が発生する。その結果、２本の選択配線１１、１２の交点付近に位置するＴＭＲ素子１３にのみ、２本の選択配線１１、１２による電流磁界の合成磁界が印加される。ここで、磁化固着層２７の磁化の向きは通常一方向に固定される。磁気記録層２６は一軸異方性を有し、この磁気記録層２６は磁化固着層２７と同じ磁化方向を向くように形成される。そして、磁気記録層２６の磁化の向きが、磁化固着層２７の磁化の向きと同じ方向に向いたときは“１”データが書き込まれ、反対方向に向いたときは“０”データが書き込まれる。この磁気記録層２６の磁化の向きを反転させるために、以下の式（２）のような関係を有する閾値を設定する。これによって、選択した１ビットのＴＭＲ素子１３にのみ“１”、“０”データを書き込むことができる。
【００２９】
（１本の書き込み配線による発生磁場）＜（セル書き込み磁場の閾値）＜（２本の書き込み配線による合成磁場）…（２）
一方、読み出し動作時においては、選択されたメモリセル部１０に対応するビット線１１と読み出しワード線２２が各々選択され、選択ビット線１１〜ＴＭＲ素子１３〜下部電極１４〜第３のコンタクト１５〜第２の配線層１６〜第２のコンタクト１７〜第１の配線層１８〜第１のコンタクト１９〜ＭＯＳトランジスタ２０へと電流が流される。そして、ビット線１１の外側に比較回路２５等により、この電流値からＴＭＲ素子１３の抵抗値を読みとって、“１”、“０”データの判定が行われる。この際、リファレンスセル部３０の抵抗値Ｒｒを基準として、選択されたメモリセル部１０のＴＭＲ素子１３に流れる電流値又は電圧値が比較回路２５で判断される。
【００３０】
上述するようなＭＲＡＭでは、一般的に、メモリセル部１０の抵抗ばらつきをΔＲｍ、リファレンスセル部３０の抵抗ばらつきをΔＲｒとした場合、ＴＭＲ素子１３のＭＲ比と抵抗ばらつきΔＲｍ、ΔＲｒとは、式（３）の関係を満たすことが要求される。
【００３１】
ＭＲ比＞２×（ΔＲｍ＋ΔＲｒ）…（３）
例えば、抵抗ばらつきΔＲｍ、ΔＲｒがそれぞれ２１％であった場合、８４％を超えるＭＲ比が要求される。しかし、現状のＴＭＲ素子１３のＭＲ比は５０％程度が限度であるため、抵抗ばらつきΔＲｍ、ΔＲｒをそれぞれ抑制する必要がある。ここで、ＴＭＲ素子１３の微細化が要求されるメモリセル部１０では、抵抗ばらつきΔＲｍを抑制することは困難である。従って、第１の実施形態のように、リファレンスセル部３０の抵抗ばらつきΔＲｒを抑制することが必要となってくる。
【００３２】
このような現状の下、第１の実施形態におけるリファレンスセル部３０では、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂと、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂとからなる２種類のＴＭＲ素子を設ける。これにより、各ＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂの抵抗値にばらつきが生じても、リファレンスセル部３０の抵抗値はこれらＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂの平均的な抵抗値となるため、リファレンスセル部３０の抵抗ばらつきΔＲｒを抑制できる。その結果、図５に示すように、ＭＲ比を例えば４５％以下に保ちつつ、リファレンスセル部３０の抵抗ばらつきΔＲｒを例えば８％以内に抑えることも可能である。
【００３３】
尚、本発明は、リファレンスセル部３０の抵抗ばらつきΔＲｒが８％以上であっても、メモリセル部１０の抵抗ばらつきΔＲｍの抑制やＭＲ比の高い材料の開発等により、読み出しマージンの向上を図ることは十分可能である。
【００３４】
上記第１の実施形態によれば、リファレンスセル部３０は、“０”データを保持する第１、第３のＴＭＲ素子３１ａ、３１ｂと、“１”データを保持する第２、第４のＴＭＲ素子３２ａ、３２ｂとからなる２種類のＴＭＲ素子を有する。つまり、リファレンスセル部３０の抵抗値ＲｒはＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂの抵抗値の平均値をとることになる。従って、リファレンスセル部３０の全体の抵抗値Ｒｒのばらつきを抑制できるため、読み出しマージンを広く確保することが可能となる。
【００３５】
また、１ビット当たりのメモリセル部１０は、１ＴＭＲ素子＋１ＭＯＳトランジスタで構成される。このため、２つのＴＭＲ素子１３を有する従来のメモリセル部１０に比べて、メモリセル部１０の専有面積を減少できる。従って、チップ面積の縮小が可能である。
【００３６】
また、メモリセル部１０とリファレンスセル部３０におけるＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂの面積Ｓ１、Ｓ２を同じ面積にして、メモリセル部１０とリファレンスセル部３０を同じパターン配置で形成する。これにより、第１に、メモリセル部１０及びリファレンスセル部３０を同時に容易に形成できる。第２に、プロセスに起因したＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂの抵抗値のばらつきやＭＲ比のばらつきを抑制できる。第３に、リファレンスセル部３０の配置の自由度が高く、配線接続を変更するのみでリファレンスセル部３０の素子数を容易に変えることができるため、メモリセル部１０及びリファレンスセル部３０の設計が容易となる。第４に、メモリセル部１０をリソグラフィでパターニングする際、リファレンスセル部３０がパターンの疎密を抑制するダミーセルの役割を果たすため、パターン崩れを抑制することができる。
【００３７】
また、リファレンスセル部３０の各ＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂは、ビット線１１と書き込みワード線１２との交点にそれぞれ配置されている。このため、リファレンスセル部３０の各ＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂに情報を書き込むことができる。従って、リファレンスセル部３０に、メモリセル部１０の記録状態に対して最適な状態となるように、再度書き込みを行うことが可能である。このため、読み出しマージンをさらに高めることができる。
【００３８】
尚、リファレンスセル部３０は、式（１）の関係を満たすのであれば、“０”データを保持するＴＭＲ素子と“１”データを保持するＴＭＲ素子とのペアの個数を増やしてもよい。例えば、図６に示すように、“０”データを保持するＴＭＲ素子３１を８個、“１”データを保持するＴＭＲ素子３２を８個配置してもよい。このように、“０”データを保持するＴＭＲ素子３１と“１”データを保持するＴＭＲ素子３２とのペアを複数個組み合わせることによって、リファレンスセル部３０全体としては、各々のＴＭＲ素子３１、３２における抵抗値のばらつきやＭＲ比のばらつきの影響を受け難くなり、読み出しマージンをさらに高めることができる。
【００３９】
また、ＴＭＲ素子の代わりに相変化素子を用いてもよい。相変化素子を記憶素子として用いた相変化メモリは、Ｇｅ−Ｓｂ−Ｔｅ系の相変化膜の比抵抗がアモルファス状態と結晶状態とで異なることを利用して“１”、“０”データを記憶する。一方、相変化膜と直列につないだ抵抗素子にパルス電流を流し、相変化膜に熱を加えることで“１”、“０”データを書き換える。このような相変化素子を用いた場合も、上記第１の実施形態と同様の効果を得ることができる。
【００４０】
［第２の実施形態］
第２の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ダイオードで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ダイオード）×４で構成される例である。この第２の実施形態では、上記第１の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００４１】
図７は、本発明の第２の実施形態に係る半導体記憶装置の回路図を示す。図７に示すように、第２の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とダイオード４１とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とダイオードとのペアを４組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１ａとダイオード４２ａとからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２ａとダイオード４３ａとからなる第２のペアと、“０”データを保持する第３のＴＭＲ素子３１ｂとダイオード４２ｂとからなる第３のペアと、“１”データを保持する第４のＴＭＲ素子３２ｂとダイオード４３ｂとからなる第４のペアとを有する。ここで、ダイオード４１、４２ａ、４２ｂ、４３ａ、４３ｂは、例えばＰＮ接合ダイオードやショットキーダイオードのように整流素子であれば何でもよい。
【００４２】
このような半導体記憶装置では、ビット線１１とワード線４４とが互いに直交するようにマトリクス状に複数個配置され、ビット線１１とワード線４４との各々の交点付近にＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂがそれぞれ配置されている。そして、メモリセル部１０とこのメモリセル部１０と対になるリファレンスセル部３０とは同一のワード線４４を用いる。つまり、メモリセル部１０おけるダイオード４１と、リファレンスセル部３０における“０”データを保持するＴＭＲ素子３１ａ、３１ｂと対になるダイオード４２ａ、４２ｂとは、同一のワード線４４に接続される。
【００４３】
図８は、第２の実施形態に係るメモリセル部における半導体記憶装置の断面図を示す。図８に示すように、第２の実施形態に係るメモリセル部１０は、ビット線１１とワード線４４との間にＴＭＲ素子１３とスイッチング素子であるダイオード４１が配置されている。つまり、このＴＭＲ素子１３の磁化固着層２７はビット線１１に接続され、磁気記録層２６はダイオード４１に接続される。そして、ダイオード４１はワード線４４に接続される。
【００４４】
このような構造では、磁気記録層２６に情報を書き込むための書き込み配線と情報を読み出すための読み出し配線はいずれも共通であり、ワード線４４とビット線１１の２本の配線のみで情報の書き込み・読み出し動作が行われる。この際、ダイオード４１の整流性を活用して選択セルのみに情報の書き込み・読み出しができるように、ワード線４４とビット線１１の印加バイアスをそれぞれ制御する必要がある。
【００４５】
尚、第２の実施形態では、第１の実施形態と同様に、“０”データを保持するＴＭＲ素子３１ａ、３１ｂと、“１”データを保持するＴＭＲ素子３２ａ、３２ｂとを複数個組み合わせることにより、式（１）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。また、第１の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂのビット線１１に接する面積Ｓ１は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２と同じである。
【００４６】
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００４７】
さらに、スイッチング素子としてダイオード４１を用いているため、上記第１の実施形態よりも１ビット当たりのセル面積をさらに縮小できる。
【００４８】
［第３の実施形態］
第３の実施形態は、第２の実施形態のダイオードを用いない構造の例である。この第３の実施形態では、上記第１の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００４９】
図９は、本発明の第３の実施形態に係る半導体記憶装置の回路図を示す。図９に示すように、第３の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３のみを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子を４組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１ａと、“１”データを保持する第２のＴＭＲ素子３２ａと、“０”データを保持する第３のＴＭＲ素子３１ｂと、“１”データを保持する第４のＴＭＲ素子３２ｂとを有する。
【００５０】
このような半導体記憶装置では、ビット線１１と書き込みワード線１２とが互いに直交するようにマトリクス状に複数個配置され、ビット線１１と書き込みワード線１２との各々の交点付近にＴＭＲ素子１３、３１ａ、３１ｂ、３２ａ、３２ｂがそれぞれ配置されている。そして、メモリセル部１０とこのメモリセル部１０と対になるリファレンスセル部３０とは同一の書き込みワード線１２を用いる。つまり、メモリセル部１０おけるＴＭＲ素子１３と、リファレンスセル部３０における“０”データを保持するＴＭＲ素子３１ａ、３１ｂとは、同一の書き込みワード線１２に接続される。
【００５１】
図１０は、第３の実施形態に係るメモリセル部における半導体記憶装置の断面図を示す。図１０に示すように、第３の実施形態に係るメモリセル部１０は、ビット線１１と書き込みワード線１２との間にＴＭＲ素子１３が配置されている。つまり、このＴＭＲ素子１３の磁化固着層２７は書き込みワード線１２に接続され、磁気記録層２６はビット線１１に接続される。そして、ビット線１１と離間して、読み出しワード線２２が配置される。
【００５２】
このような構造では、読み出しワード線２２と書き込みワード線１２の２本を用いて選択セルに情報が書き込まれ、ビット線１１と読み出しワード線２２の２本を用いて選択セルの情報が読み出される。このように、読み出し線と書き込み線のうち１本だけを共通にして、合計３本の配線でセルにアクセスする。
【００５３】
尚、第３の実施形態では、第１の実施形態と同様に、“０”データを保持するＴＭＲ素子３１ａ、３１ｂと、“１”データを保持するＴＭＲ素子３２ａ、３２ｂとを複数個組み合わせることにより、式（１）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。また、第１の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１ａ、３１ｂ、３２ａ、３２ｂのビット線１１に接する面積Ｓ１は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２と同じである。
【００５４】
上記第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００５５】
さらに、スイッチング素子を用いないため、スイッチング素子を用いた場合よりも１ビット当たりのセル面積を縮小できる。
【００５６】
［第４の実施形態］
第４の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ＭＯＳトランジスタで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ＭＯＳトランジスタ）×２で構成される例である。この第４の実施形態では、上記第１の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００５７】
図１１は、本発明の第４の実施形態に係る半導体記憶装置の回路図を示す。図１１に示すように、第４の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とＭＯＳトランジスタ２０とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とＭＯＳトランジスタとのペアを２組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１とＭＯＳトランジスタ３３とからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２とＭＯＳトランジスタ３４とからなる第２のペアとを有する。
【００５８】
図１２は、本発明の第４の実施形態に係る半導体記憶装置の回路パターン図を示す。図１２に示すように、リファレンスセル部３０において、ＭＯＳトランジスタ３３と第２のＴＭＲ素子３２とを配線５０で接続する。これにより、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１、３２及びＭＯＳトランジスタ２０、３３、３４を同じパターンで配置できる。
【００５９】
図１３は、第４の実施形態に係るメモリセル部及びリファレンスセル部の概略的な回路図を示す。図１３に示すように、第４の実施形態に係るリファレンスセル部３０では、“０”データを保持する第１のＴＭＲ素子３１と、“１”データを保持する第２のＴＭＲ素子３２とが、ＭＯＳトランジスタ（図示せず）を介して直列に接続される。尚、図１３では、ＴＭＲ素子３１、３２と対になって配置されるＭＯＳトランジスタ３３、３４は省略する。
【００６０】
このような第４の実施形態の場合、第１の実施形態と比べて、リファレンスセル部３０のＴＭＲ素子の数が１／２となっている。そこで、第１の実施形態のように式（１）の関係を満たすリファレンスセル部３０を作り出すためには、第１の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗と比べて、第４の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗を１／２にする必要がある。
【００６１】
従って、第１、第２のＴＭＲ素子３１、３２の全体の抵抗値をＲｒ、“０”データを保持する第１のＴＭＲ素子３１の抵抗値をＲ０／２、“１”データを保持する第２のＴＭＲ素子３２の抵抗値をＲ１／２とする。これにより、第４の実施形態におけるリファレンスセル部３０の全体の抵抗Ｒｒは、式（４）の関係を満たす。
【００６２】
Ｒｒ＝Ｒ０／２＋Ｒ１／２＝（Ｒ０＋Ｒ１）／２…（４）
このようにして、リファレンスセル部３０では、“０”データを保持する第１のＴＭＲ素子３１の抵抗Ｒ０と、“１”データを保持する第２ＴＭＲ素子３２の抵抗Ｒ１との中間値となる抵抗Ｒｒが作り出され、この抵抗Ｒｒが“１”、“０”判定の基準値とされる。
【００６３】
図１４は、第４の実施形態に係る半導体記憶装置の概略的な平面図を示す。上述するように、第４の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗は、第１の実施形態におけるリファレンスセル部３０の各ＴＭＲ素子の抵抗の１／２にする必要がある。従って、図１４に示すように、リファレンスセル部３０のＴＭＲ素子３１、３２のビット線１１に接する面積Ｓ３は、図２に示すＴＭＲ素子の面積Ｓ１の２倍にすればよい。言い換えると、ＴＭＲ素子の面積Ｓ３は、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２の２倍にすればよい。尚、データの書き込み・読み出しを確実に行うためには、ＴＭＲ素子の面積Ｓ３を大きくするにしたがって、リファレンスセル部３０のビット線１１の幅も太くするとよい。
【００６４】
上記第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
【００６５】
さらに、リファレンスセル部３０のＴＭＲ素子及びＭＯＳトランジスタの数を減らすことができるため、チップ面積に対するリファレンスセル部３０の専有面積を縮小できる。
【００６６】
［第５の実施形態］
第５の実施形態は、１ビットのメモリセル部が１ＴＭＲ素子＋１ダイオードで構成され、リファレンスセル部が（１ＴＭＲ素子＋１ダイオード）×２で構成される例である。この第５の実施形態では、上記第４の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００６７】
図１５は、本発明の第５の実施形態に係る半導体記憶装置の回路図を示す。図１５に示すように、第５の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３とダイオード４１とを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子とダイオードとのペアを２組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１とダイオード４２とからなる第１のペアと、“１”データを保持する第２のＴＭＲ素子３２とダイオード４３とからなる第２のペアとを有する。
【００６８】
図１６は、本発明の第５の実施形態に係る半導体記憶装置の回路パターン図を示す。図１６に示すように、リファレンスセル部３０において、ダイオード４２と第２のＴＭＲ素子３２とを配線５０で接続する。これにより、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１、３２及びダイオード４１、４２、４３を同じパターンで配置できる。
【００６９】
尚、第５の実施形態では、第４の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１、３２のビット線１１に接する面積Ｓ３を、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２の２倍にし、ＴＭＲ素子３１、３２の抵抗を下げている。これにより、“０”データを保持するＴＭＲ素子３１と“１”データを保持するＴＭＲ素子３２とで、式（４）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。
【００７０】
上記第５の実施形態によれば、第４の実施形態と同様の効果を得ることができる。
【００７１】
さらに、スイッチング素子としてダイオード４１を用いているため、上記第４の実施形態よりも１ビット当たりのセル面積をさらに縮小できる。
【００７２】
［第６の実施形態］
第６の実施形態は、第５の実施形態におけるダイオードを用いない構造の例である。この第６の実施形態では、上記第５の実施形態と同様の構造については説明を省略し、異なる構造についてのみ説明する。
【００７３】
図１７は、本発明の第６の実施形態に係る半導体記憶装置の回路図を示す。図１７に示すように、第６の実施形態に係る半導体記憶装置において、１ビット当たりのメモリセル部１０は、ＴＭＲ素子１３のみを備える。このメモリセル部１０のＴＭＲ素子１３に書き込まれた情報を判定するリファレンスセル部３０は、ＴＭＲ素子を２組備える。つまり、リファレンスセル部３０は、“０”データを保持する第１のＴＭＲ素子３１と、“１”データを保持する第２のＴＭＲ素子３２とを有する。
【００７４】
図１８は、本発明の第６の実施形態に係る半導体記憶装置の回路パターン図を示す。図１８に示すように、リファレンスセル部３０において、第１のＴＭＲ素子３１と第２のＴＭＲ素子３２とを配線５０で接続する。これにより、メモリセル部１０及びリファレンスセル部３０におけるＴＭＲ素子１３、３１、３２を同じパターンで配置できる。
【００７５】
尚、第６の実施形態では、第４の実施形態と同様に、リファレンスセル部３０のＴＭＲ素子３１、３２のビット線１１に接する面積Ｓ３を、メモリセル部１０のＴＭＲ素子１３のビット線１１に接する面積Ｓ２の２倍にし、ＴＭＲ素子３１、３２の抵抗を下げている。これにより、“０”データを保持するＴＭＲ素子３１と“１”データを保持するＴＭＲ素子３２とで、式（４）の関係を満たすリファレンスセル部３０の抵抗Ｒｒを作り出すことができる。
【００７６】
上記第６の実施形態によれば、第４の実施形態と同様の効果を得ることができる。
【００７７】
さらに、スイッチング素子を用いないため、スイッチング素子を用いた場合よりも１ビット当たりのセル面積を縮小できる。
【００７８】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００７９】
【発明の効果】
以上説明したように本発明によれば、リファレンスセル部の抵抗値のばらつきを抑制することが可能な半導体記憶装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体記憶装置を示す回路図。
【図２】本発明の第１の実施形態に係る半導体記憶装置を示す概略的な平面図。
【図３】図２のIII−III線に沿ったメモリセル部における半導体記憶装置を示す断面図。
【図４】本発明の第１の実施形態に係るメモリセル部及びリファレンスセル部を示す概略的な回路図。
【図５】本発明の第１の実施形態に係るリファレンスセルの抵抗ばらつきとＭＲ比との関係を示す図。
【図６】本発明の第１の実施形態に係るメモリセル部及びリファレンスセル部を示す他の概略的な回路図。
【図７】本発明の第２の実施形態に係る半導体記憶装置を示す回路図。
【図８】本発明の第２の実施形態に係るメモリセル部の半導体記憶装置を示す断面図。
【図９】本発明の第３の実施形態に係る半導体記憶装置を示す回路図。
【図１０】本発明の第３の実施形態に係るメモリセル部の半導体記憶装置を示す断面図。
【図１１】本発明の第４の実施形態に係る半導体記憶装置を示す回路図。
【図１２】本発明の第４の実施形態に係る半導体記憶装置を示す回路パターン図。
【図１３】本発明の第４の実施形態に係るメモリセル部及びリファレンスセル部を示す概略的な回路図。
【図１４】本発明の第４の実施形態に係る半導体記憶装置を示す概略的な平面図。
【図１５】本発明の第５の実施形態に係る半導体記憶装置を示す回路図。
【図１６】本発明の第５の実施形態に係る半導体記憶装置を示す回路パターン図。
【図１７】本発明の第６の実施形態に係る半導体記憶装置を示す回路図。
【図１８】本発明の第６の実施形態に係る半導体記憶装置を示す回路パターン図。
【符号の説明】
１０…１ビット当たりのエメモリセル部、
１１…ビット線、
１２…書き込みワード線、
１３…ＴＭＲ素子、
１４…下部電極、
１５…第３のコンタクト層、
１６…第２の配線層、
１７…第２のコンタクト層、
１８…第１の配線層、
１９…第１のコンタクト層、
２０、３３、３３ａ、３３ｂ、３４、３４ａ、３４ｂ…ＭＯＳトランジスタ、
２１…ソース・ドレイン拡散層、
２２…読み出しワード線、
２６…磁気記録層、
２７…磁化固着層、
２８…トンネル障壁層、
２３…選択ロウ、
２４…選択カラム、
２５…比較回路、
３０…リファレンスセル部、
３１、３１ａ、３１ｂ…“０”データを保持するＴＭＲ素子、
３２、３２ａ、３２ｂ…“１”データを保持するＴＭＲ素子、
４１、４２、４２ａ、４２ｂ、４３、４３ａ、４３ｂ…ダイオード、
４４…ワード線、
５０…配線。
Claims (5)
- メモリセル部に設けられた第１の抵抗素子と、
リファレンスセル部に設けられた第２及び第３の抵抗素子と、
前記第１の抵抗素子と対になり、電流経路の一端が前記第１の抵抗素子の一端に接続された第１のトランジスタ又は第１の整流素子と、
前記第２の抵抗素子と対になり、電流経路の一端が前記第２の抵抗素子の一端に接続された第２のトランジスタ又は第２の整流素子と、
前記第３の抵抗素子と対になり、電流経路の一端が前記第３の抵抗素子の一端に接続され、前記電流経路の他端が前記第２の抵抗素子の他端に接続された第３のトランジスタ又は第３の整流素子と、
前記第１の抵抗素子の他端に接続された第１のビット線と、
前記第３の抵抗素子の他端に接続された第２のビット線と
を具備し、
前記第１乃至第３の抵抗素子は抵抗変化によって２値のデータを記憶し、
前記第２の抵抗素子は前記２値のデータのうち一方のデータを記憶し、
前記第３の抵抗素子は前記２値のデータのうち他方のデータを記憶し、
前記第１乃至第３の抵抗素子は第１の磁性層と第２の磁性層と非磁性層との少なくとも３層でそれぞれ形成され、
前記第２及び第３の抵抗素子の一方における前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向とは互いに反平行であり、
前記第２及び第３の抵抗素子の他方における前記第１の磁性層の磁化方向と前記第２の磁性層の磁化方向とは互いに平行であり、
前記第２及び第３の抵抗素子は直列に接続されている
ことを特徴とする半導体記憶装置。 - 前記第２の抵抗素子の抵抗値をＲ０、前記第３の抵抗素子の抵抗値をＲ１とした場合、前記第２及び第３の抵抗素子の全体の抵抗値ＲｒはＲ ０ ＋Ｒ １ であることを特徴とする請求項１記載の半導体記憶装置。
- 前記第１乃至第３の抵抗素子の面積は、同じであることを特徴とする請求項１又は２記載の半導体記憶装置。
- 前記リファレンスセル部において前記第２及び第３の抵抗素子がそれぞれ１つずつ存在する場合、前記第２及び第３の抵抗素子の面積は前記第１の抵抗素子の面積の２倍であることを特徴とする請求項１又は２記載の半導体記憶装置。
- 前記第１の抵抗素子と前記第２及び第３の抵抗素子とは、同じパターンで配置されることを特徴とする請求項１又は２記載の半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241132A JP4434527B2 (ja) | 2001-08-08 | 2001-08-08 | 半導体記憶装置 |
| TW091115699A TWI234781B (en) | 2001-08-08 | 2002-07-15 | Magnetic random access memory including memory cell unit and reference cell unit |
| US10/212,734 US6778426B2 (en) | 2001-08-08 | 2002-08-07 | Magnetic random access memory including memory cell unit and reference cell unit |
| KR10-2002-0046501A KR100518704B1 (ko) | 2001-08-08 | 2002-08-07 | 자기 기억 장치 |
| CNB021277567A CN1280829C (zh) | 2001-08-08 | 2002-08-08 | 磁存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001241132A JP4434527B2 (ja) | 2001-08-08 | 2001-08-08 | 半導体記憶装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003060165A JP2003060165A (ja) | 2003-02-28 |
| JP2003060165A5 JP2003060165A5 (ja) | 2005-08-25 |
| JP4434527B2 true JP4434527B2 (ja) | 2010-03-17 |
Family
ID=19071634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001241132A Expired - Fee Related JP4434527B2 (ja) | 2001-08-08 | 2001-08-08 | 半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6778426B2 (ja) |
| JP (1) | JP4434527B2 (ja) |
| KR (1) | KR100518704B1 (ja) |
| CN (1) | CN1280829C (ja) |
| TW (1) | TWI234781B (ja) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002230965A (ja) * | 2001-01-24 | 2002-08-16 | Internatl Business Mach Corp <Ibm> | 不揮発性メモリ装置 |
| US20050195673A1 (en) * | 2002-07-15 | 2005-09-08 | Yoshiaki Asao | Magnetic random access memory having memory cells configured by use of tunneling magnetoresistive elements |
| JP4190238B2 (ja) * | 2002-09-13 | 2008-12-03 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
| US6744651B2 (en) * | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
| US6707710B1 (en) * | 2002-12-12 | 2004-03-16 | Hewlett-Packard Development Company, L.P. | Magnetic memory device with larger reference cell |
| US6784510B1 (en) * | 2003-04-16 | 2004-08-31 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures |
| US7453719B2 (en) | 2003-04-21 | 2008-11-18 | Nec Corporation | Magnetic random access memory with improved data reading method |
| KR100615586B1 (ko) * | 2003-07-23 | 2006-08-25 | 삼성전자주식회사 | 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법 |
| DE60310915D1 (de) * | 2003-08-05 | 2007-02-15 | St Microelectronics Srl | Verfahren zur Herstellung einer Anordnung von Phasenwechselspeichern in Kupfer-Damaszenertechnologie sowie entsprechend hergestellte Anordnungen von Phasenwechselspeichern |
| KR100528341B1 (ko) * | 2003-12-30 | 2005-11-15 | 삼성전자주식회사 | 자기 램 및 그 읽기방법 |
| EP1560221B1 (en) * | 2004-01-29 | 2008-09-03 | Sharp Kabushiki Kaisha | Semiconductor memory device |
| FR2867300B1 (fr) * | 2004-03-05 | 2006-04-28 | Commissariat Energie Atomique | Memoire vive magnetoresistive a haute densite de courant |
| US7733729B2 (en) * | 2004-04-01 | 2010-06-08 | Nxp B.V. | Thermally stable reference voltage generator for MRAM |
| US7102948B2 (en) * | 2004-04-01 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Resistance change sensor |
| CN100468740C (zh) | 2004-04-02 | 2009-03-11 | 株式会社半导体能源研究所 | 半导体器件及其驱动方法 |
| JP4865248B2 (ja) * | 2004-04-02 | 2012-02-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| DE102004047666B4 (de) * | 2004-09-30 | 2015-04-02 | Qimonda Ag | Speicher mit Widerstandsspeicherzelle und Bewertungsschaltung |
| US20060092689A1 (en) * | 2004-11-04 | 2006-05-04 | Daniel Braun | Reference current source for current sense amplifier and programmable resistor configured with magnetic tunnel junction cells |
| JP2006165535A (ja) * | 2004-11-11 | 2006-06-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| EP2381476B1 (en) | 2004-11-11 | 2017-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for the manufacture of a semiconductor device |
| DE102004058132B3 (de) * | 2004-12-02 | 2006-03-02 | Infineon Technologies Ag | Speicherschaltung sowie Verfahren zum Bewerten eines Speicherdatums einer CBRAM-Widerstandsspeicherzelle |
| JP4660249B2 (ja) * | 2005-03-31 | 2011-03-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US7812404B2 (en) * | 2005-05-09 | 2010-10-12 | Sandisk 3D Llc | Nonvolatile memory cell comprising a diode and a resistance-switching material |
| US7361561B2 (en) * | 2005-06-24 | 2008-04-22 | Freescale Semiconductor, Inc. | Method of making a metal gate semiconductor device |
| US7224630B2 (en) | 2005-06-24 | 2007-05-29 | Freescale Semiconductor, Inc. | Antifuse circuit |
| JP2007053229A (ja) * | 2005-08-18 | 2007-03-01 | Nec Electronics Corp | 半導体記憶装置およびその製造方法 |
| US7463507B2 (en) * | 2005-11-09 | 2008-12-09 | Ulrike Gruening-Von Schwerin | Memory device with a plurality of memory cells, in particular PCM memory cells, and method for operating such a memory cell device |
| KR100735748B1 (ko) * | 2005-11-09 | 2007-07-06 | 삼성전자주식회사 | 가변성 저항체들을 데이터 저장요소들로 채택하는 메모리셀들을 갖는 반도체 소자들, 이를 채택하는 시스템들 및 그구동방법들 |
| KR100735750B1 (ko) | 2005-12-15 | 2007-07-06 | 삼성전자주식회사 | 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들 |
| KR100735525B1 (ko) | 2006-01-04 | 2007-07-04 | 삼성전자주식회사 | 상변화 메모리 장치 |
| US7875871B2 (en) | 2006-03-31 | 2011-01-25 | Sandisk 3D Llc | Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride |
| JP2008085208A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | トンネル磁気抵抗素子、磁気ヘッドおよび磁気メモリ |
| US7382647B1 (en) | 2007-02-27 | 2008-06-03 | International Business Machines Corporation | Rectifying element for a crosspoint based memory array architecture |
| US7929335B2 (en) * | 2007-06-11 | 2011-04-19 | International Business Machines Corporation | Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory |
| JP4568303B2 (ja) | 2007-06-19 | 2010-10-27 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| US20090104756A1 (en) * | 2007-06-29 | 2009-04-23 | Tanmay Kumar | Method to form a rewriteable memory cell comprising a diode and a resistivity-switching grown oxide |
| US8233308B2 (en) | 2007-06-29 | 2012-07-31 | Sandisk 3D Llc | Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same |
| US7824956B2 (en) | 2007-06-29 | 2010-11-02 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
| US7902537B2 (en) | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
| JP2009117006A (ja) * | 2007-11-09 | 2009-05-28 | Toshiba Corp | 抵抗変化メモリ装置 |
| JP5019223B2 (ja) * | 2007-11-21 | 2012-09-05 | 株式会社東芝 | 半導体記憶装置 |
| TWI328816B (en) * | 2007-12-06 | 2010-08-11 | Ind Tech Res Inst | Phase change memory and method of controlling phase change memory |
| JP4482039B2 (ja) * | 2008-01-11 | 2010-06-16 | 株式会社東芝 | 抵抗変化型メモリ |
| JP2009200123A (ja) * | 2008-02-19 | 2009-09-03 | Nec Corp | 磁気ランダムアクセスメモリ |
| US8184476B2 (en) * | 2008-12-26 | 2012-05-22 | Everspin Technologies, Inc. | Random access memory architecture including midpoint reference |
| KR101068573B1 (ko) * | 2009-04-30 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR101097435B1 (ko) | 2009-06-15 | 2011-12-23 | 주식회사 하이닉스반도체 | 멀티 레벨을 갖는 상변화 메모리 장치 및 그 구동방법 |
| JP2012027974A (ja) * | 2010-07-22 | 2012-02-09 | Panasonic Corp | 半導体記憶装置 |
| JP5138836B2 (ja) * | 2011-04-13 | 2013-02-06 | パナソニック株式会社 | 参照セル回路とそれを用いた抵抗変化型不揮発性記憶装置 |
| WO2013027347A1 (ja) * | 2011-08-24 | 2013-02-28 | パナソニック株式会社 | 半導体記憶装置 |
| US8576617B2 (en) * | 2011-11-10 | 2013-11-05 | Qualcomm Incorporated | Circuit and method for generating a reference level for a magnetic random access memory element |
| WO2017105514A1 (en) * | 2015-12-18 | 2017-06-22 | Intel Corporation | Apparatus and method of in-memory computation using non-volatile arrays |
| JP6271655B1 (ja) * | 2016-08-05 | 2018-01-31 | 株式会社東芝 | 不揮発性メモリ |
| JP2018160628A (ja) | 2017-03-23 | 2018-10-11 | 東芝メモリ株式会社 | 記憶装置 |
| KR102313601B1 (ko) * | 2017-03-24 | 2021-10-15 | 삼성전자주식회사 | 메모리 장치의 동작 방법 |
| US10141503B1 (en) * | 2017-11-03 | 2018-11-27 | International Business Machines Corporation | Selective phase change material growth in high aspect ratio dielectric pores for semiconductor device fabrication |
| JP6819843B1 (ja) * | 2020-03-05 | 2021-01-27 | Tdk株式会社 | 磁気記録アレイ、ニューロモルフィックデバイスおよび磁気記録アレイの制御方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111781A (en) * | 1998-08-03 | 2000-08-29 | Motorola, Inc. | Magnetic random access memory array divided into a plurality of memory banks |
| US6055178A (en) * | 1998-12-18 | 2000-04-25 | Motorola, Inc. | Magnetic random access memory with a reference memory array |
| US6385109B1 (en) * | 2001-01-30 | 2002-05-07 | Motorola, Inc. | Reference voltage generator for MRAM and method |
-
2001
- 2001-08-08 JP JP2001241132A patent/JP4434527B2/ja not_active Expired - Fee Related
-
2002
- 2002-07-15 TW TW091115699A patent/TWI234781B/zh not_active IP Right Cessation
- 2002-08-07 US US10/212,734 patent/US6778426B2/en not_active Expired - Lifetime
- 2002-08-07 KR KR10-2002-0046501A patent/KR100518704B1/ko not_active IP Right Cessation
- 2002-08-08 CN CNB021277567A patent/CN1280829C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI234781B (en) | 2005-06-21 |
| CN1402252A (zh) | 2003-03-12 |
| US6778426B2 (en) | 2004-08-17 |
| JP2003060165A (ja) | 2003-02-28 |
| CN1280829C (zh) | 2006-10-18 |
| US20030031045A1 (en) | 2003-02-13 |
| KR100518704B1 (ko) | 2005-10-05 |
| KR20030014613A (ko) | 2003-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4434527B2 (ja) | 半導体記憶装置 | |
| JP3892736B2 (ja) | 半導体記憶装置 | |
| KR100518284B1 (ko) | 반도체 기억 장치 | |
| JP5091495B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP5165898B2 (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
| JP4149647B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100581299B1 (ko) | 자기 저항 효과 소자 및 이것을 갖는 자기 메모리 | |
| JP5234106B2 (ja) | 磁気メモリ素子の記録方法 | |
| US6661689B2 (en) | Semiconductor memory device | |
| JP4040414B2 (ja) | 磁気メモリ | |
| US6961261B2 (en) | Magnetic random access memory and data read method thereof | |
| US20080310215A1 (en) | Magnetic random access memory and write method of the same | |
| JP4747507B2 (ja) | 磁気メモリ及びその記録方法 | |
| US6882563B2 (en) | Magnetic memory device and method for manufacturing the same | |
| JP2004079632A (ja) | 半導体集積回路装置 | |
| JP3949900B2 (ja) | 磁気記憶素子、磁気記憶装置および携帯端末装置 | |
| JP2007036272A (ja) | 磁気メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080930 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |