JP4568303B2

JP4568303B2 - 磁気ランダムアクセスメモリ

Info

Publication number: JP4568303B2
Application number: JP2007161467A
Authority: JP
Inventors: 善寛上田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-06-19
Filing date: 2007-06-19
Publication date: 2010-10-27
Anticipated expiration: 2027-06-19
Also published as: JP2009004440A; US20080315335A1; US8093668B2

Description

本発明は、磁気ランダムアクセスメモリに関し、例えば、磁気ランダムアクセスメモリの参照セルに関する。

磁気ランダムアクセスメモリ（magnetoresistive random access memory（ＭＲＡＭ）)は、メモリセルとして磁気抵抗効果素子を利用する。磁気抵抗効果素子は磁化方向が可変の自由層（記録層）と磁化方向が固定された固定層とを含み、それらの間に非磁性層が挟まれている。自由層の磁化の向きが固定層の磁化の向きと平行なときに低抵抗状態となり、反平行のときに高抵抗状態となる。この抵抗状態の違いが情報の記録に用いられる。

情報の読み出しは、磁気抵抗効果素子に読み出し電流を流して、抵抗値を電流値あるいは電圧値に変換し、参照値と比較することによって行なわれる。情報の書き込みは、磁気抵抗効果素子の自由層に、固定層の磁気モーメントによりスピン偏極させた電流を流して自由層の磁化の向きを変化させることによって行われる。データの極性は、磁気抵抗効果素子を貫く電流の向きによって制御される（特許文献１）。この書き込み方法は、磁場を用いた書き込みと比べて、ナノスケールの磁性体に対して、より直接的な作用を及ぼすことが可能である。そのため、隣接メモリセルへの誤書き込みが生じないとともに、高速な磁化反転が期待できる。また、セルサイズが小さくなるに従って書き込みに必要な電流量が減少するという利点もある。

磁気抵抗効果素子が保持している情報の判別は、この磁気抵抗効果素子によって得られるセル信号を、参照信号と比較することによって行われる。セル信号、参照信号は、ともに電流値または電圧値である。参照信号は、多くの場合、高抵抗状態の磁気抵抗効果素子によって得られるセル信号と低抵抗状態の磁気抵抗素子によって得られるセル信号との間の値を有する。参照信号を生成する方法については、様々な方法が考えられ、例えば参照セルを用いることが考えられる。参照セルは、メモリセルに含まれる磁気抵抗効果素子と同じ構造を有する。

参照信号を生成する方法は、例えば特許文献２に、具体的に記載されている。特許文献２では、４つの参照セルが用いられ、２つの参照セルの磁気抵抗効果素子は低抵抗状態に固定され、他の２つ参照セルの磁気抵抗効果素子は高抵抗状態に固定される。そして、これらを用いて、高抵抗状態時のセル信号と低抵抗状態時のセル信号との中間の値の参照信号が生成される。

また、特許文献２では、参照セルの自由層の磁化の向きを固定層の磁化の向きと垂直にすることによって参照信号が生成されている。この方法によれば、磁気抵抗効果素子の高抵抗状態と低抵抗状態との間の値の抵抗値を有する磁気抵抗効果素子を実現できる。

しかしながら、特許文献２の技術では、参照セルの磁化状態の安定性については、配慮がなされていない。上記のように、参照信号は、セル信号の論理を判定するための基準である。このため、参照セルの磁化状態が不安定であるがために参照信号が不安定であると、セル信号の論理を正しく判別することができなくなり、磁気ランダムアクセスメモリの信頼性が著しく低下する。具体的には、参照セルの磁化状態が誤って反転した後は、この参照セルは永久に不良となってしまう。

再書き込みによって参照セルを正しい状態へと戻せば、参照セルの不良は解消される。しかしながら、参照セルは、読み出し動作の基準であるため、通常、そもそも参照セルの状態を知るための機構、すなわち参照信号を読み出す機構が設けられていない。そのような機構は、磁気ランダムアクセスメモリの集積度の向上を阻害することになるからである。加えて、メモリセルの磁化状態が誤って反転した場合は、この誤りをエラー訂正回路で修復できるのに対し、参照セルについては、エラー訂正回路は設けられていない。

また、特許文献３には、リファレンスセルＲＣのＭＴＪ素子６２Ｒの面積を調節することによって、ＭＴＪ素子６２Ｒに所望の抵抗値を持たせることが開示されている。
米国特許第5,695,864号明細書米国特許第6,943,420号明細書特開2006-210396号公報

本発明は、磁化状態がより安定している参照セルを有する磁気ランダムアクセスメモリを提供しようとするものである。

本発明の一態様による磁気ランダムアクセスメモリは、（１）半導体からなる基板と、（２）前記基板の表面の上方に設けられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第１方向に沿った第１長さと第２方向に沿った前記第１長さ以上の長さの第２長さとを有し、前記第２長さの第１長さに対する比が第１値である、第１磁気抵抗効果素子と、（３）前記基板の上方に設けられ、前記第１磁気抵抗効果素子の抵抗状態を判定するために用いられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第３方向に沿った第３長さと第４方向に沿った前記第３長さ以上の長さの第４長さとを有し、前記第４長さの第３長さに対する比が前記第１値より大きい、第２磁気抵抗効果素子と、を具備し、前記第１磁気抵抗効果素子の前記基板の前記表面に投影された形状は、第１楕円または円、または前記第１楕円または円を包含する形状であって、前記第２磁気抵抗効果素子の前記基板の前記表面に投影された形状は、第２楕円、または前記第２楕円を包含する形状であって、前記第１長さは前記第１楕円または円の短軸の長さであって、前記第２長さは前記第１楕円または円の長軸の長さであって、前記第３長さは前記第２楕円の短軸の長さであって、前記第４長さは前記第２楕円の長軸の長さである、ことを特徴とする。

本発明の一態様による磁気ランダムアクセスメモリは、（１）半導体からなる基板と、（２）前記基板の表面の上方に設けられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第１短軸と第１長軸とを有する第１楕円または円、または前記第１楕円または円を包含する形状を有し、前記第１長軸の前記第１短軸に対する比が第１値である、第１磁気抵抗効果素子と、（３）前記基板の前記表面の上方に設けられ、前記第１磁気抵抗効果素子の抵抗状態を判定するために用いられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第２短軸と第２長軸とを有する第２楕円であって、前記第２長軸の前記第２端軸に対する比が前記第１値より大きい、第２磁気抵抗効果素子と、を具備することを特徴とする。

本発明によれば、磁化状態がより安定している参照セルを有する磁気ランダムアクセスメモリを提供できる。

以下に本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

また、以下に示す各実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。

図１乃至図１２を参照して、本発明の実施形態に係る磁気ランダムアクセスメモリについて説明する。図１は、本発明の実施形態に係る磁気ランダムアクセスメモリの主要部の読み出しに関する部分を示す回路図である。

図１に示すように、行列状に配置された複数のメモリセルＭＣ、参照セルＲＣからメモリセルアレイが構成される。各メモリセルＭＣは、直列接続された磁気抵抗効果素子（以下、ＭＲ素子と称する）ＭＲａと、選択トランジスタＴＲａと、を含んでいる。各参照セルＲＣは、直列接続されたＭＲ素子ＭＲｂと選択トランジスタＴＲｂとを含んでいる。

ＭＲ素子ＭＲａ、ＭＲｂは、スピン注入書き込み方式によって、２つの定常状態を取り得る構成を有しており、後に詳述する。ＭＲ素子ＭＲｂは、後述のように、磁化の方向、ひいては抵抗値が不変なので、メモリセルＭＣのＭＲ素子ＭＲと異なり、可変抵抗ではない通常の抵抗として描かれている。

選択トランジスタＴＲａ、ＴＲｂは、例えばＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）からなる。

磁気ランダムアクセスメモリは、所望のメモリセルＭＣおよび所望の参照セルＲＣに読み出し電流を流すとともに、メモリセルＭＣの抵抗状態を参照セルＲＣの抵抗状態を基準に判定できるように構成されている。このような構成を実現可能な構成であれば、図１に示すものに限られず、図１は、あくまで一例である。

図１に示すように、左から第１、第２、第５、第６列にはメモリセルＭＣが設けられている。第３、第４列には参照セルＲＣが設けられている。

各列において、同じ列に属する各メモリセルＭＣの選択トランジスタ側の端部は第１ビット線ＢＬ１ａと接続され、ＭＲ素子側の端部は第２ビット線ＢＬ２ａと接続されている。第１ビット線ＢＬ１ａは、スイッチング素子としてのＭＯＳＦＥＴＱ１ａの一端と接続されている。第２ビット線ＢＬ２ａは、スイッチング素子としてのＭＯＳＦＥＴＱ２ａの一端と接続されている。

各列において、同じ列に属する各参照セルＲＣの選択トランジスタ側の端部は第１ビット線ＢＬ１ｂと接続され、ＭＲ素子側の端部は第２ビット線ＢＬ２ｂと接続されている。第１ビット線ＢＬ１ｂは、スイッチング素子としてのＭＯＳＦＥＴＱ１ｂの一端と接続されている。第２ビット線ＢＬ２ｂは、スイッチング素子としてのＭＯＳＦＥＴＱ２ｂの一端と接続されている。

第１乃至６列のトランジスタＱ１ａ、Ｑ１ｂのゲート端子には、それぞれカラム選択信号ＣＳＬ０、ＣＳＬ１、ＣＳＬＲ０、ＣＳＬＲ１、ＣＳＬ２、ＣＳＬ３が供給される。第１乃至６列のトランジスタＱ２ａ、Ｑ２ｂのゲート端子にも、それぞれカラム選択信号ＣＳＬ０、ＣＳＬ１、ＣＳＬＲ０、ＣＳＬＲ１、ＣＳＬ２、ＣＳＬ３が供給される。

第１乃至第３列の各トランジスタＱ１ａ、Ｑ１ｂの他端は、共通線ＣＬＬ１と接続されている。第１乃至第３列の各トランジスタＱ２ａ、Ｑ２ｂの他端は、共通線ＣＬＬ２と接続されている。第４乃至第６列の各トランジスタＱ１ａ、Ｑ１ｂの他端は、共通線ＣＬＲ１と接続されている。第４乃至第６列の各トランジスタＱ２ａ、Ｑ２ｂの他端は、共通線ＣＬＲ２と接続されている。

共通線ＣＬＬ１は、スイッチング素子としてのＭＯＳＦＥＴＱＲＬ１を介してセンスアンプＳＡの一方の入力端子に接続される。共通線ＣＬＲ１は、スイッチング素子としてのＭＯＳＦＥＴＱＲＲ１を介してセンスアンプＳＡの他方の入力端子に接続される。トランジスタＱＲＬ１、ＱＲＲ１のゲート端子には、リードイネーブル信号ＲＥＮが供給される。共通線ＣＬＬ１、ＣＬＲ１には、また、読み出し電流ソースＲＤＳＬ、ＲＤＳＲがそれぞれ接続されている。

共通線ＣＬＬ２は、スイッチング素子としてのＭＯＳＦＥＴＱＲＬ２を介して、共通電位ノード（接地電位ノード）に接続されている。共通線ＣＬＲ２は、スイッチング素子としてのＭＯＳＦＥＴＱＲＲ２を介して共通電位ノードに接続されている。トランジスタＱＲＬ２、ＱＲＲ２のゲート端子には、リードイネーブル信号ＲＥＮが供給される。

第１行に属するスイッチング素子ＴＲａ、ＴＲｂのゲート端子はワード線ＷＬ０と接続されている。同様に、第ｎ（ｎは自然数）行に属するスイッチング素子ＴＲａ、ＴＲｂのゲート端子はワード線ＷＬｎ−１と接続されている。

ワード線ＷＬ０乃至ＷＬ３、カラム選択信号ＣＳＬ０、ＣＳＬ１、ＣＳＬＲ０、ＣＳＬＲ１、ＣＳＬ２、ＣＳＬ３、リードイネーブル信号ＲＥＮ、図２に示すように、カラムデコーダ、ロウデコーダ等を含んだコントローラＣＮＴから供給される。

ＭＲ素子ＭＲａ、ＭＲｂは、例えば、図３に示すように、少なくとも順に積層された、強磁性材料からなる固定層（磁化固定層）１０３、非磁性材料からなる中間層１０２、強磁性材料からなる自由層（磁化自由層、磁化可変層、記録層）１０１を含む。

なお、自由層１０１および（または）固定層１０３は、複数のサブレイヤーからなる積層構造とすることも可能である。固定層１０３の磁化方向は固定されている。これは、例えば、固定層１０３の、非磁性層と反対の面上に反強磁性層１０４を設けることにより行うことができる。

一方、自由層１０１の磁化方向に関しては、このような固着化機構を設けない。よって、自由層１０１の磁化方向は可変である。自由層１０１の磁化容易軸、および固定層１０３の磁化方向は、自由層１０１、中間層１０２、固定層１０３が相互に面する面に沿った方向を向いている。すなわち、ＭＲ素子ＭＲは、いわゆる面内磁化を有する。

中間層１０２として非磁性金属、非磁性半導体、絶縁膜等を用いることができる。

さらに、自由層１０１の非磁性層１０２と反対の面上、反強磁性層１０４の固定層１０３と反対の面上には、それぞれ、電極１０５、１０６が設けられていても良い。

固定層１０３の磁化方向に反平行な方向を向いた自由層１０１の磁化を反転させて、固定層１０３の磁化方向に平行な方向に向けるには、固定層１０３から自由層１０１に向けて電子流を流す。逆に、固定層１０３の磁化方向に平行な方向を向いた自由層１０１の磁化を反転させて、固定層１０３の磁化方向に反平行な方向に向けるには、自由層１０１から固定層１０３に向けて電子流を流す。

自由層１０１、固定層１０３に用いる強磁性材料として、例えばＣｏ、Ｆｅ、Ｎｉ、またはこれらを含む合金を用いることができる。反強磁性層１０４の材料としては、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｐｄ−Ｍｎ、ＮｉＯ、Ｆｅ₂Ｏ₃、磁性半導体などを用いることができる。

中間層１０２として非磁性金属を用いる場合には、Ａｕ、Ｃｕ、Ｃｒ、Ｚｎ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｐｄ、Ａｇ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉのうちのいずれか、あるいは、これらのいずれか１種以上を含む合金を用いることができる。また、中間層１０２をトンネルバリア層として機能させる場合には、Ａｌ₂Ｏ₃、ＳｉＯ₂、ＭｇＯ、ＡｌＮなどを用いることができる。

なお、ＭＲ素子ＭＲは、図３に示すものの上下が反転した形であっても良い。

図３のＭＲ素子ＭＲの２つの抵抗状態を、例えば図４のように、ＭＲ素子ＭＲが保持するデータの論理と対応させる。すなわち、固定層１０３の磁化方向と自由層１０１の磁化方向が平行の状態（低抵抗状態）を“０”データ保持状態とし、固定層１０３の磁化方向と自由層１０１の磁化方向が反平行の状態（高抵抗状態）を“１”データ保持状態とする。なお、図４では、反強磁性層１０４は省略されている。

図１の共通線ＣＬＬ１、ＣＬＬ２間のメモリセルＭＣからの読み出しの際は、読み出し対象のメモリセルＭＣと、共通線ＣＬＲ１、ＣＬＲ２間の参照セルＲＣとが選択される。一方、共通線ＣＬＲ１、ＣＬＲ２間のメモリセルＭＣからの読み出しの際は、読み出し対象のメモリセルＭＣと、共通線ＣＬＬ１、ＣＬＬ２間の参照セルＲＣとが選択される。

そして、スイッチング素子ＱＲＬ１、ＱＲＲ１、ＱＲＬ１、ＱＲＬ２がオンされる。さらに、読み出し電流ソースＲＤＳＬまたはＲＤＳＲによって、読み出し対象のメモリセルＭＣ、参照セルＲＣに読み出し電流が流れる。センスアンプＳＡは、メモリセルＭＣを流れる読み出し電流による電圧を、参照セルＲＣを流れる電流による電圧と比較することによって、読み出し対象のメモリセルＭＣが保持する情報を判別する。センスアンプＳＡが、磁気抵抗効果素子を流れる読み出し電流と参照値と比較することによって、読み出しを行なってもよい。

なお、参照セルＲＣ第何列に含まれるかは、図１の例に限られず、少なくとも、共通線ＣＬＬ１、ＣＬＬ２間に１組、共通線ＣＬＲ１、ＣＬＲ２間に１組設けられていれば良い。

書き込みに関する回路構成は、所望のメモリセルの両端の間に双方向の電流を任意に流すことができるものであれば、どのような形態でも構わない。

次に、図５乃至図１２を参照して、実施形態に係る磁気ランダムアクセスメモリの構造について説明する。図５は、実施形態に係る磁気ランダムアクセスメモリの主要部の鳥瞰図であり、図１の相互に隣接する４つのメモリセルＭＣおよび参照セルＲＣを示している。図６（ａ）は、図５のＶＩＡ−ＶＩＡ線に沿った構造を示す断面図である。図６（ｂ）は、図５のＶＩＢ−ＶＩＢ線に沿った構造を示す断面図である。図７（ａ）は、図５のＶＩＩＡ−ＶＩＩＡ線に沿った構造を示す断面図である。図７（ｂ）は、図５のＶＩＩＢ−ＶＩＩＢ線に沿った構造を示す断面図である。図６（ａ）、図７（ａ）は、メモリセルＭＣの構造を示しており、図６（ｂ）、図７（ｂ）は、参照セルＲＣの構造を示している。図８は、図５のＭＲ素子ＭＲａ、ＭＲｂのみを抽出して示している。

図５、図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）に示すように、例えばシリコンからなる基板１の表面に素子分離のための絶縁膜２が設けられている。絶縁膜２は、適当な幅を有し、素子領域（活性領域）を囲み、例えばＳＴＩ（shallow trench isolation）構造を有し、図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）の断面構造では相互に距離を有して位置している。図６（ａ）、図７（ａ）は、絶縁膜２により囲まれた１つの素子領域を示している。同様に、図６（ｂ）、図７（ｂ）は、絶縁膜２により囲まれた１つの素子領域を示している。

素子領域内の基板１上にゲート絶縁膜３が設けられている。ゲート絶縁膜３上には、ゲート電極４が設けられている。ゲート電極４は、行方向（図５の左右方向）に沿って配置されており、列方向（図５の上下方向）に沿って互いに距離を有して位置している。ゲート電極４は、図１のワード線ＷＬ０乃至ＷＬｎの機能を担っている。

基板１の表面の領域のうちゲート電極４相互間の部分には、メモリセル部において（図６（ａ）、図７（ａ））は、ソース／ドレイン領域としての不純物拡散領域１１ａが形成され、参照セル部において（図６（ｂ）、図７（ｂ））は、ソース／ドレイン領域としての不純物拡散領域１１ｂが形成されている。不純物拡散領域１１ａは、図６（ａ）の断面から図７（ａ）の断面にまで亘っており、不純物拡散領域１１ｂは、図６（ｂ）の断面から図７（ｂ）の断面にまで亘っている。

基板１の表面の領域のうち、各ゲート電極４の不純物拡散領域１１ａと反対側の部分には、ソース／ドレイン領域としての不純物拡散領域１２ａが形成されている。不純物拡散領域１１ａと不純物拡散領域１２ａとはゲート電極４の下方で離れている。基板１の表面の領域のうち、各ゲート電極４の不純物拡散領域１１ｂと反対側の部分には、ソース／ドレイン領域としての不純物拡散領域１２ｂが形成されている。不純物拡散領域１１ｂと不純物拡散領域１２ｂとはゲート電極４の下方で離れている。ゲート電極４と不純物拡散領域１１ａ、１２ａは、選択トランジスタＴＲａとしてのＭＯＳＦＥＴを構成する。ゲート電極４と不純物拡散領域１１ｂ、１２ｂは、選択トランジスタＴＲｂとしてのＭＯＳＦＥＴを構成する。

不純物拡散領域１１ａ上、不純物拡散領域１１ｂ上には、導電材料からなるコンタクトプラグ１４ａ、１４ｂがそれぞれ設けられる。コンタクトプラグ１４ａ、１４ｂ上には、導電材料からなる信号線（配線）１５ａ、１５ｂがそれぞれ設けられている。信号線１５ａ、１５ｂは、列方向（図５の上下方向）に沿って延びており、行方向（図５の左右方向）に沿って互いに離れている。信号線１５ａ、１５ｂは、それぞれ図１の第１、第２ビット線ＢＬ２ａ、ＢＬ２ｂの機能を担っている。信号線４ａ、４ｂは、第１層目の配線層（Ｍ１層）によって形成されている。

各不純物拡散領域１２ａ上、各不純物拡散領域１２ｂ上には、導電材料からなるコンタクトプラグ１６ａ、１６ｂがそれぞれ設けられている。

コンタクトプラグ１６ａ、１６ｂ上には、ＭＲ素子ＭＲａ、ＭＲｂがそれぞれ設けられている。なお、図６（ａ）、図６（ｂ）では、簡略化のため、ＭＲ素子ＭＲａ、ＭＲｂの自由層１０１（１０１ａ、１０１ｂ）、中間層１０２（１０２ａ、１０２ｂ）、固定層１０３（１０３ａ、１０３ｂ）のみが示されており、電極１０５、１０６等は省略されている。

ＭＲ素子ＭＲａ、ＭＲｂは、同じ工程によって形成される。したがって、ＭＲａ、ＭＲｂを構成する自由層１０１ａ、１０１ｂ同士は、基板１の表面に投影された形状（以下、平面形状と称する）が異なることを除いて、厚さ、材料等を含めた特性は同じである。同様に、中間層１０２ａ、１０２ｂ同士、固定層１０３ａ、１０３ｂ同士は、平面形状が異なることを除いて、厚さ、材料等を含めた特性は同じである。

なお、上記のようにＭＲ素子ＭＲａ、ＭＲｂは複数の層から構成され、各層は通常、同じ平面形状を有している。このため、ＭＲ素子ＭＲａ、ＭＲｂの平面形状と記載する場合、ＭＲ素子ＭＲａ、ＭＲｂを構成する各層の平面形状を包括的に指しているものとする。

ＭＲ素子ＭＲａ、ＭＲｂの平面形状は、以下に示すように、異なるアスペクト比（平面形状の縦横比）を有している。

ＭＲ素子ＭＲａは、少ない書き込み電流で自由層１０１ａの磁化が反転することが必要であると同時に、保持している情報が外乱によって反転することを回避する必要がある。スピン注入で情報を書き込まれるＭＲ素子は、平面形状が小さいほど自由層の磁化が反転しやすいので、これらの要件を満たすように、平面形状が設定される。具体的な例として以下のようになっている。

図５、図８に示すように、ＭＲ素子ＭＲａの平面形状は楕円とされている。そしてＭＲ素子ＭＲａの左右方向の長さ（楕円の短軸に相当）Ｌｘａは、例えば信号線１８ａと同じである。これは、ＭＲ素子ＭＲａの加工の際の制御の容易さから採用されている規定であり、この長さとすることは必須ではない。また、ＭＲ素子ＭＲａの上下方向の長さ（楕円の長軸に相当）Ｌｙａは、長さＬｘａの例えば２倍である。ＭＲ素子ＭＲａの自由層１０１ａの磁化容易軸方向は、長さＬｙａの方向に沿っており、固定層１０３ａの磁化も長さＬｙａの方向に沿っている。

一方、ＭＲ素子ＭＲｂの自由層１０１ｂの磁化は反転しないことが求められる。そこで、自由層１０１ｂの平面形状は、自由層１０１ｂの磁化反転を困難にするために、ＭＲ素子ＭＲａのアスペクト比よりも大きなアスペクト比を有する。具体的な例として、以下のようになっている。ＭＲ素子ＭＲｂの平面形状は楕円とされている。そして、ＭＲ素子ＭＲｂの左右方向の長さ（楕円の短軸に相当）Ｌｘｂは、例えば信号線１８ｂと同じである。信号線１８ａ、１８ｂは、典型例として同じ左右方向の長さを有するので、典型例として長さＬｘａは、長さＬｘｂと等しい。一方、ＭＲ素子ＭＲｂの上下方向の長さ（楕円の長軸に相当）Ｌｙｂは、長さＬｘｂの例えば３倍、すなわち長さＬｘａの例えば３倍である。このようなアスペクト比とすることによって、自由層１０１ｂの形状磁気異方性が高まり、自由層１０１ｂの磁化が反転しにくくなる。

また、通常、長さＬｘａと長さＬｘｂとは等しく、長さＬｙｂは長さＬｙａの１.５倍であるので、ＭＲ素子ＭＲｂの平面形状の面積は、ＭＲ素子ＭＲａの平面形状の面積より大きい。ＭＲ素子ＭＲａは、上記のように、情報記録担体として、書き込み電流によって適切に磁化状態が反転するような形状とされているので、ＭＲ素子ＭＲａの平面形状より大きな平面形状を有するＭＲ素子ＭＲｂの磁化状態は、ＭＲ素子ＭＲａよりも反転しにくい。

なお、図では、ＭＲ素子ＭＲａ、ＭＲｂの平面形状は楕円であるが、これに限られない。すなわち、ＭＲ素子ＭＲａ、ＭＲｂの平面形状が全体としてある方向に延びており、この方向に沿った長さと、この方向と交わる（典型例として直交する）方向に沿った長さとの比とから定義されるアスペクト比が、ＭＲ素子ＭＲｂにおいてＭＲ素子ＭＲａより大きければよい。また、別の表現をすれば、ＭＲ素子ＭＲａ、ＭＲｂの平面形状における、磁化容易軸に沿った長さと磁化困難軸に沿った長さとの比から定義されるアスペクト比が、ＭＲ素子ＭＲｂにおいてＭＲ素子ＭＲａより大きければよい。例えば、楕円だけでなく、楕円を包含する様々な形状とすることができる。具体的には、例えば長方形、楕円または長方形に突起部や切り欠きが設けられたものが挙げられる。

さらに、ＭＲ素子ＭＲａ、ＭＲｂの各長辺が相互に異なる方向を向き、各短辺が相互に異なる方向を向いていてもよい。

ここまでの説明においては、自由層１０１、固定層１０３の磁化が、ＭＲ素子ＭＲの各層が相互に面する面に沿っている例が示されている。しかしながら、本実施形態は、この形態に限られず、自由層１０１、固定層１０３の磁化は、ＭＲ素子ＭＲの各層を貫く方向に沿っていてもよい。すなわち、ＭＲ素子ＭＲが、いわゆる垂直磁化を有していてもよい。

図１０は、他の実施形態に係る磁気ランダムアクセスメモリの主要部の鳥瞰図であり、図１の相互に隣接する４つのメモリセルＭＣおよび参照セルＲＣを示している。図１１（ａ）は、図１０のＸＩＡ−ＸＩＡ線に沿った構造を示す断面図である。図１１（ｂ）は、図１０のＸＩＢ−ＸＩＢ線に沿った構造を示す断面図である。図５の、ＶＩＩＡ−ＶＩＩＡ線に沿った構造、ＶＩＩＢ−ＶＩＩＢ線に沿った構造は、図７（ａ）、図７（ｂ）と同じである。図１２は、図１０のＭＲ素子ＭＲｃ、ＭＲｄのみを抽出して示している。

図１０乃至図１２に示すように、メモリセルＭＣのＭＲ素子として、ＭＲ素子ＭＲａに代えてＭＲ素子ＭＲｃが設けられている。また、参照セルＲＣのＭＲ素子として、ＭＲ素子ＭＲｂに代えてＭＲ素子ＭＲｄが設けられている。

ＭＲ素子ＭＲｃ、ＭＲｄの自由層１０１（１０１ｃ、１０１ｄ）、中間層１０２（１０２ｃ、１０２ｄ）、固定層１０３（１０３ｃ、１０３ｄ）のみが示されており、電極１０５、１０６等は省略されている。

ＭＲ素子ＭＲｃ、ＭＲｄは、同じ工程によって形成される。このため、自由層１０１ｃ、１０１ｄ同士は平面形状の違いを除いて、厚さ、材料等を含めた特性は同じである。同様に、中間層１０２ｃ、１０２ｄ同士、固定層１０３ｃ、１０３ｄ同士は、平面形状が異なることを除いて、厚さ、材料等を含めた特性は同じである。

ＭＲ素子ＭＲｃの図１２の左右方向の長さＬｘｃは、加工を容易にする観点から、例えば信号線１８ａと同じである。また、ＭＲ素子ＭＲｃの図１２の上下方向の長さＬｙｃは、長さＬｘｃと同じである。すなわち、ＭＲ素子ＭＲｃの平面形状は円である。もちろん、楕円であってもよい。

ＭＲ素子ＭＲｄの平面形状は楕円とされている。ＭＲ素子ＭＲｄの図１２の左右方向の長さ（楕円の短軸に相当）Ｌｘｄは、例えば信号線１８ｄと同じである。典型例として長さＬｘｃは、長さＬｘｄと等しい。一方、ＭＲ素子ＭＲｄの図１２の上下方向の長さＬｙｄ（楕円の長軸に相当）は、長さＬｘｄの例えば１．５倍である。このようなアスペクト比とすることによって、自由層１０１ｄの磁化反転がしにくくなる。

この実施形態においても、例えば、楕円、円だけでなく、楕円を包含する様々な形状、例えば長方形、楕円または長方形に突起部や切り欠きが設けられたものを用いることが得きる。

本発明の実施形態に係る磁気ランダムアクセスメモリによれば、参照セルＲＣのＭＲ素子ＭＲｂ、ＭＲｄの平面形状のアスペクト比は、メモリセルＭＣのＭＲ素子ＭＲａ、ＭＲｃの平面形状のアスペクト比より大きい。このため、ＭＲ素子ＭＲｂ、ＭＲｄは、ＭＲ素子ＭＲａ、ＭＲｃより磁化の状態が反転しにくく、高い安定性を有する。このため、信頼性の高い磁気ランダムアクセスメモリを実現できる。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

実施形態に係る磁気ランダムアクセスメモリの読み出しに関する部分を示す回路図。各制御信号を示す図。実施形態に係る磁気抵抗効果素子の断面図。磁気抵抗効果素子の２つの抵抗状態を示す図。実施形態に係る磁気ランダムアクセスメモリの鳥瞰図。図５の磁気ランダムアクセスメモリの断面図。図５の磁気ランダムアクセスメモリの断面図。図５のＭＲ素子の鳥瞰図。他の実施形態に係る磁気抵抗効果素子の断面図。他の実施形態に係る磁気ランダムアクセスメモリの鳥瞰図。図１０の磁気ランダムアクセスメモリの断面図。図１０のＭＲ素子の鳥瞰図。

符号の説明

１…基板、２…絶縁膜、３…ゲート絶縁膜、４…ゲート電極、１１ａ、１１ｂ、１２ａ、１２ｂ…不純物拡散領域、１４ａ、１４ｂ、１６ａ、１６ｂ…コンタクトプラグ、１５ａ、１５ｂ、１８ａ、１８ｂ…信号線、ＭＲａ、ＭＲｂ…ＭＲ素子、２１…層間絶縁膜。

Claims

半導体からなる基板と、
前記基板の表面の上方に設けられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第１方向に沿った第１長さと第２方向に沿った前記第１長さ以上の長さの第２長さとを有し、前記第２長さの第１長さに対する比が第１値である、第１磁気抵抗効果素子と、
前記基板の前記表面の上方に設けられ、前記第１磁気抵抗効果素子の抵抗状態を判定するために用いられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第３方向に沿った第３長さと第４方向に沿った前記第３長さ以上の長さの第４長さとを有し、前記第４長さの第３長さに対する比が前記第１値より大きい、第２磁気抵抗効果素子と、
を具備し、
前記第１磁気抵抗効果素子の前記基板の前記表面に投影された形状は、第１楕円または円、または前記第１楕円または円を包含する形状であって、
前記第２磁気抵抗効果素子の前記基板の前記表面に投影された形状は、第２楕円であって、
前記第１長さは前記第１楕円または円の短軸の長さであって、前記第２長さは前記第１楕円または円の長軸の長さであって、
前記第３長さは前記第２楕円の短軸の長さであって、前記第４長さは前記第２楕円の長軸の長さである、
ことを特徴とする磁気ランダムアクセスメモリ。
前記第１磁気抵抗効果素子は、磁化方向が可変の第１自由層と、磁化方向が固定された第１固定層と、前記第１自由層ならびに前記第１固定層の間に設けられた非磁性材料からなる第１中間層と、を含み、
前記第２磁気抵抗効果素子は、磁化方向が可変の第２自由層と、磁化方向が固定された第２固定層と、前記第２自由層ならびに前記第２固定層の間に設けられた非磁性材料からなる第２中間層と、を含み、
前記第１自由層の磁化容易軸、前記第２自由層の磁化容易軸、前記第１固定層の磁化方向、前記第２固定層の磁化方向は、前記第１または第２楕円の長軸に沿っており、
前記第１自由層の磁化困難軸、前記第２自由層の磁化困難軸は、前記第１または第２楕円の短軸に沿っている、
ことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
第１入力端子および第２入力端子を有し、前記第１入力端子の電圧または電流と前記第２入力端子の電圧または電流との差を増幅するセンスアンプをさらに具備し、
前記第１磁気抵抗効果素子が保持する情報を読み出す際、前記第１磁気抵抗効果素子の一端が前記第１入力端子と電気的に接続され、前記第２磁気抵抗効果素子の一端が前記第２入力端子と電気的に接続される、
ことを特徴とする請求項１に記載の磁気ランダムアクセスメモリ。
半導体からなる基板と、
前記基板の表面の上方に設けられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第１短軸と第１長軸とを有する第１楕円または円、または前記第１楕円または円を包含する形状を有し、前記第１長軸の前記第１短軸に対する比が第１値である、第１磁気抵抗効果素子と、
前記基板の前記表面の上方に設けられ、前記第１磁気抵抗効果素子の抵抗状態を判定するために用いられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、前記基板の前記表面に投影された形状が第２短軸と第２長軸とを有する第２楕円であって、前記第２長軸の前記第２短軸に対する比が前記第１値より大きい、第２磁気抵抗効果素子と、
を具備することを特徴とする磁気ランダムアクセスメモリ。