DE102020132370A1 - Planare Platten-Vias für Integrierte-Schaltungs-Verbindungen - Google Patents

Planare Platten-Vias für Integrierte-Schaltungs-Verbindungen Download PDF

Info

Publication number
DE102020132370A1
DE102020132370A1 DE102020132370.0A DE102020132370A DE102020132370A1 DE 102020132370 A1 DE102020132370 A1 DE 102020132370A1 DE 102020132370 A DE102020132370 A DE 102020132370A DE 102020132370 A1 DE102020132370 A1 DE 102020132370A1
Authority
DE
Germany
Prior art keywords
lines
metals
section
line
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020132370.0A
Other languages
English (en)
Inventor
Manish Chandhok
Elijah V. Karpov
Nafees KABIR
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020132370A1 publication Critical patent/DE102020132370A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Eine integrierte Schaltungsanordnung mit Bauelementen, die über eine Mehrzahl von Verbindungsebenen elektrisch gekoppelt sind, wobei Leitungen einer ersten und einer zweiten Verbindungsebene über ein planares Platten-Via gekoppelt sind. Eine Verbindungsleitung kann ein horizontales Leitungssegment innerhalb einer der ersten oder der zweiten Verbindungsebene umfassen, und das Platten-Via kann ein vertikales Leitungssegment zwischen der ersten und der zweiten Verbindungsebene sein. Ein planares Platten-Via kann eine oder mehrere Schichten aus leitfähigem Material umfassen, die auf ein planarisiertes Substratmaterial abgeschieden wurden, das keine Merkmale aufweist, die das leitfähige Material füllen muss. Ein planares Platten-Via kann gleichzeitig mit einer horizontalen Leitung einer oder beider der ersten oder der zweiten Verbindungsebene subtraktiv definiert werden.

Description

  • HINTERGRUND
  • Die Nachfrage nach leistungsfähigeren integrierten Schaltungen (ICs; integrated circuits) in elektronischen Bauelementanwendungen hat zu immer dichteren Transistorarchitekturen geführt. Es ist erforderlich, IC-Metallisierungsstrukturen, die zum Verbinden von Transistoren in einer Schaltungsanordnung eingesetzt werden, mit zunehmender Transistordichte auf eine höhere Dichte zu skalieren. Seit mehr als fünfzig Jahren beruht die IC-Metallisierung auf einem „Ätzen und Füllen“-Paradigma, das in den isometrischen Querschnittsansichten von 1A-1C dargestellt sind.
  • Wie in 1A gezeigt, umfasst eine herkömmliche Verbindungsstruktur eine Metallleitung 101 innerhalb einer ersten Verbindungsebene (interconnect level). Eine transversale Breite der Metallleitung 101 weist eine gewisse laterale kritische Abmessung CD1 auf. Ein Dielektrikumsmaterial 102 ist über der Metallleitung 101, und ein „Via“ 103 wird subtraktiv durch das Dielektrikumsmaterial 102 in der Z-Dimension strukturiert, um einen Abschnitt der Metallleitung 101 freizulegen. Das Via 103 weist eine Tiefe Dv auf, die der Dicke des Dielektrikumsmaterials 102 zugeordnet ist. Ein Durchmesser des Vias 103 weist eine gewisse laterale kritische Abmessung CD2 auf. Typischerweise wird CD2 um einen Betrag kleiner als CD1 gemacht, der ausreicht, um sicherzustellen, dass das Via 103 auf der Metallleitung 101 landet. Das Verhältnis von Tiefe Dv zu CD2 wird als Aspektverhältnis des Vias 103 bezeichnet. Die Metallleitungsbreite CD1 nimmt ab, da die Metallleitungsdichte mit zunehmender Transistordichte zunimmt, und somit ist es erforderlich, dass auch CD2 abnimmt und das Aspektverhältnis des Vias 103 zunimmt.
  • Wie ferner in 1B dargestellt, ist Via 103 mit einem oder mehreren Metallen gefüllt. Bei diesem Beispiel ist eine leitfähige Liner-Materialschicht 105 in Kontakt mit Seitenwänden des Dielektrikumsmaterials 102 und eine Füllmaterialschicht 107 befindet sich innerhalb der Liner-Materialschicht 105. Der Schritt des Füllens des Vias 103 mit leitfähigem/n Material(en) wird mit zunehmendem Aspektverhältnis des Vias 103 immer schwieriger. Beispielsweise kann ein Hohlraum 107 entstehen, wenn das Füllmaterial 107 das Via 103 nicht vollständig ausfüllt. Mit zunehmendem Aspektverhältnis werden größere Anstrengungen unternommen, um das Liner-Material zu eliminieren und/oder die Via-Füllung anderweitig zu verbessern.
  • Wie ferner in 1C gezeigt, umfasst die herkömmliche Verbindungsstruktur eine Metallleitung 108 innerhalb einer zweiten Verbindungsebene. Die Metallleitung 108 erstreckt sich in der x-y-Dimension der zweiten Verbindungsebene, um leitfähiges Material im Via 103 zu schneiden, sodass die erste und die zweite Verbindungsebene elektrisch verbunden sind.
  • Im Laufe der Jahre wurden verschiedene Techniken zum Bilden der Metallleitungen 101,108 und des Vias 103 eingesetzt. In den ersten Hochvolumen-ICs war die Metallleitung 101 häufig aus Wolfram oder Aluminium, die beide mit einem reaktiven Ionenätzprozess Deckschicht-abgeschieden und anschließend subtraktiv strukturiert werden konnten. Das Via 103 wurde dann mit einem anderen Metall gefüllt, oft wieder Wolfram oder Aluminium, das Deckschicht-abgeschieden und ebenfalls subtraktiv geätzt wurde, um eine weitere Metallleitung 108 in der zweiten Metallisierungsebene zu bilden. In dieser Zeit waren Korrosion und andere der Befüllung des Vias 103 zugeordnete Ausfälle üblich. Vor etwa dreißig Jahren gab es einen Wechsel zur Damascene-Metallisierungstechnologie, wobei die Metallleitungen 101 und 108 zu Strukturen wurden, die, ähnlich wie das Via 103, ein Metall (z. B. Kupfer) umfassen, das in topografische Merkmale (z. B. Gräben) abgeschieden (z. B. plattiert) wird, die subtraktiv in das Dielektrikumsmaterial 102 geätzt werden.
  • Bei Dual-Damascene-Techniken werden sowohl ein Via als auch ein darüber liegender Graben in ein Dielektrikumsmaterial geätzt und dann gleichzeitig gefüllt, um z. B. sowohl die Metallleitung 108 als auch das Via 103 mit dem Füllprozess zu bilden. Bei solchen Techniken wird daher das Via-Aspektverhältnis effektiv über die Via-Tiefe Dv hinaus durch die zusätzliche Höhe (z-Dimension) der Metallleitung 108 erhöht. Die dimensionale Skalierung der Verbindungsmetallisierung, insbesondere in den untersten Metallisierungsebenen mit der höchsten Metallleitungsdichte, hat daher eine Verschiebung hin zu der Single-Damascene-Verarbeitung zur Folge, bei der das Via 103 strukturiert und gefüllt wird, bevor die Metallleitung 108 strukturiert und gefüllt wird. Da jedoch der Abstand (pitch) der Metallleitungen immer kleiner wird, sind neue Fertigungstechniken und verbindungsstrukturelle Architekturen erforderlich, um die grundlegenden Einschränkungen beim Füllen von topografischen Merkmalen von immer größerem Aspektverhältnis mit leitfähigem Material zu überwinden.
  • Genauso wie die Verwendung von Kupfer für IC-Verbindungen die Ära der Damascene-Verarbeitungstechniken einleitete, könnte eine Verschiebung weg von Kupfer hin zu einem alternativen leitfähigen Material, das eine bessere IC-Performance bietet, das Ende der Damascene-Verarbeitung bringen. Wenn das neue leitfähige Material zum Beispiel noch weniger geeignet ist, topografische Merkmale zu füllen als Kupfer, können neue Fertigungstechniken und Verbindungsstrukturen erforderlich sein, um die Verwendung des neuen leitfähigen Materials in IC-Verbindungsanwendungen überhaupt zu ermöglichen.
  • Figurenliste
  • Das hierin beschriebene Material ist beispielhaft und nicht einschränkend in den beiliegenden Figuren dargestellt. Der Einfachheit und Klarheit der Darstellung halber sind die in den Figuren dargestellten Elemente nicht zwingend maßstabsgetreu gezeichnet. Beispielsweise können die Abmessungen mancher Elemente relativ zu anderen Elementen der Klarheit halber übertrieben dargestellt sein. Ferner wurden, wo es angemessen erscheint, Bezugszeichen in den Figuren wiederholt, um entsprechende oder gleiche Elemente anzuzeigen. Bei den Figuren gilt:
    • 1A, 1B und 1C stellen konventionskonform isometrische Querschnittsansichten einer IC-Verbindungsstruktur dar;
    • 2A, 2B und 2C stellen gemäß einigen Ausführungsbeispielen isometrische Ansichten von planaren Plattenverbindungsstrukturen dar;
    • 3 ist gemäß einigen Ausführungsbeispielen ein Flussdiagramm, das Verfahren zum Herstellen von planaren Plattenverbindungsstrukturen darstellt;
    • 4A, 4B, 4C, 4D und 4E stellen gemäß einigen Ausführungsbeispielen isometrische Ansichten einer planaren Plattenverbindungsstruktur dar, die durch die Anwendung der in 3 gezeigten Verfahren gebildet werden kann.
    • 5 ist gemäß einigen Ausführungsbeispielen ein Flussdiagramm, das Verfahren zum Herstellen von planaren Plattenverbindungsstrukturen darstellt;
    • 6A, 6B, 6C, 6D, 6E, 6F, 6G, 6H, 61, 6J, 6K, 6L, 6M und 6N stellen gemäß einigen Ausführungsbeispielen isometrische Ansichten einer planaren Plattenverbindungsstruktur dar, die durch die Anwendung der in 5 gezeigten Verfahren gebildet werden kann.
    • 6 stellt gemäß einigen Ausführungsbeispielen eine mobile Rechenplattform und eine Datenservermaschine dar, die eine IC mit planaren Plattenverbindungsstrukturen einsetzen; und
    • 7 ist gemäß einigen Ausführungsbeispielen ein funktionales Blockdiagramm einer elektronischen Rechenvorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • Ein oder mehrere Ausführungsbeispiele werden Bezug nehmend auf die beigefügten Figuren beschrieben. Obwohl spezifische Konfigurationen und Anordnungen dargestellt und detailliert erörtert werden, versteht es sich, dass dies nur zu darstellenden Zwecken erfolgt. Ein Fachmann erkennt, dass andere Konfigurationen und Anordnungen möglich sind, ohne von dem Sinn und Schutzbereich der Beschreibung abzuweichen. Für den Fachmann ist es offensichtlich, dass hierin beschriebene Techniken und/oder Anordnungen in einer Vielzahl von anderen Systemen und Anwendungen verwendet werden können, die hierin nicht detailliert beschrieben sind.
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil derselben bilden und beispielhafte Ausführungsbeispiele darstellen. Ferner wird darauf hingewiesen, dass andere Ausführungsbeispiele verwendet werden können und strukturelle und/oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich des beanspruchten Gegenstands abzuweichen. Es sollte auch darauf hingewiesen werden, dass Richtungen und Bezüge, zum Beispiel oben, unten, Oberseite, Unterseite usw. möglicherweise nur verwendet werden, um die Beschreibung von Merkmalen in den Zeichnungen zu ermöglichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden und der Schutzbereich des beanspruchten Gegenstands ist nur durch die beigefügten Ansprüche und ihre Entsprechungen definiert.
  • In der folgenden Beschreibung werden zahlreiche Details ausgeführt. Für den Fachmann ist es jedoch offensichtlich, dass die vorliegende Erfindung in der Praxis ohne diese spezifischen Details ausgeführt werden kann. In einigen Fällen sind bekannte Verfahren und Vorrichtungen in Blockdiagrammform und nicht im Detail gezeigt, um das Verunklaren der vorliegenden Erfindung zu vermeiden. Durchgehend in dieser Beschreibung bedeutet Bezugnahme auf „ein Ausführungsbeispiel“ oder „ein einzelnes Ausführungsbeispiel“, dass ein bestimmtes Merkmal, eine bestimmte Struktur, Funktion oder Charakteristik, das/die in Verbindung mit dem Ausführungsbeispiel beschrieben ist, bei zumindest einem Ausführungsbeispiel der Erfindung umfasst ist. Somit bezieht sich das Auftreten der Phrase „bei einem Ausführungsbeispiel“ oder „bei einem einzelnen Ausführungsbeispiel“ an verschiedenen Stellen durchgehend in dieser Beschreibung nicht zwingend auf das gleiche Ausführungsbeispiel der Erfindung. Ferner können die bestimmten Merkmale, Strukturen, Funktionen oder Charakteristika in irgendeiner geeigneten Weise bei einem oder mehreren Ausführungsbeispielen kombiniert werden. Beispielsweise kann ein erstes Ausführungsbeispiel mit einem zweiten Ausführungsbeispiel überall kombiniert werden, wo die bestimmten Merkmale, Strukturen, Funktionen oder Charakteristika, die den beiden Ausführungsbeispielen zugeordnet sind, sich nicht gegenseitig ausschließen.
  • Gemäß der Verwendung in der Beschreibung der Erfindung und den beigefügten Ansprüchen sollen die Singularformen „ein, eine“ und „der, die, das“ auch die Pluralformen umfassen, sofern aus dem Zusammenhang nicht eindeutig etwas anderes hervorgeht. Es wird auch darauf hingewiesen, dass der Ausdruck „und/oder“ nach hiesigem Gebrauch sich auf irgendwelche und alle möglichen Kombinationen von einem oder mehreren der zugeordneten, aufgeführten Elemente bezieht, und diese miteinschließt.
  • Die Ausdrücke „gekoppelt“ und „verbunden“ sowie ihre Herleitungen können hierin verwendet werden, um funktionale oder strukturelle Beziehungen zwischen Komponenten zu beschreiben. Es versteht sich, dass diese Ausdrücke nicht als Synonyme füreinander vorgesehen sind. Vielmehr kann bei bestimmten Ausführungsbeispielen „verbunden“ verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente in direktem physischen, optischen oder elektrischen Kontakt miteinander sind. „Gekoppelt“ kann verwendet werden, um anzuzeigen, dass zwei oder mehr Elemente in entweder direktem oder indirektem (mit anderen, dazwischenliegenden Elementen zwischen ihnen) physischen oder elektrischen Kontakt miteinander sind, und/oder dass die zwei oder mehr Elemente miteinander kooperieren oder interagieren (z. B. wie bei einer Ursache/Wirkung-Beziehung).
  • Die Ausdrücke „über“, „unter“, „zwischen“ und „auf“ beziehen sich nach hiesigem Gebrauch auf eine relative Position einer Komponente oder eines Materials im Hinblick auf andere Komponenten oder Materialien, wo solche physischen Beziehungen erwähnenswert sind. Beispielsweise kann in dem Kontext von Materialien ein Material oder ein Material, das über oder unter einem anderen angeordnet ist, in direktem Kontakt sein oder kann ein oder mehrere dazwischenliegende Materialien aufweisen. Außerdem kann ein Material, das zwischen zwei Materialien angeordnet ist, direkt mit den zwei Schichten in Kontakt sein, oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu ist ein erstes Material oder Material „auf“ einem zweiten Material oder Material in direktem Kontakt mit diesem zweiten Material/Material. Ähnliche Unterscheidungen sind in dem Kontext von Komponentenanordnungen zu machen.
  • Gemäß der Verwendung in dieser Beschreibung und in den Patentansprüchen, kann eine Liste von Elementen, die durch den Ausdruck „zumindest eines von“ oder „ein oder mehrere von“ verbunden ist, irgendeine Kombination der aufgezählten Ausdrücke bedeuten. Zum Beispiel kann der Ausdruck „zumindest eines von A, B oder C“ A; B; C; A und B; A und C; B und C; oder A, B und C bedeuten.
  • Gemäß einigen Ausführungsbeispielen hierin umfasst eine monolithische integrierte Schaltungsanordnung eine oder mehrere Bauelementschichten, die über eine Mehrzahl von Verbindungsebenen elektrisch gekoppelt sind, wobei Leitungen einer ersten oder zweiten Verbindungsebene über ein planares Platten-Via verbunden sind. Bei einigen Ausführungsbeispielen umfasst eine Verbindungsleitung ein horizontales Segment innerhalb einer der ersten oder der zweiten Verbindungsebene, und das Platten-Via ist ein vertikales Segment der Leitung zwischen der ersten und der zweiten Verbindungsebene. Ein planares Platten-Via kann eine oder mehrere Schichten aus leitfähigem Material umfassen, die auf ein planarisiertes Substratmaterial abgeschieden wurden, das keine Merkmale aufweist, die das leitfähige Material füllen muss. Ein planares Platten-Via kann zusammen mit der subtraktiven Definition einer Verbindungsleitung in einer der ersten oder zweiten Verbindungsebenen subtraktiv definiert werden, sodass das Platten-Via an ein horizontales Segment der Verbindungsleitung angrenzt und selbst darauf ausgerichtet ist. Dementsprechend kann das für die konventionelle Damascene-Verbindungsverarbeitung typische Via-Ätzen und Graben-Ätzen durch subtraktives Strukturieren von im Wesentlichen planaren leitfähigen Materialschichten ersetzt werden. Die Herausforderungen, die der Skalierung einer Via-Ätzung und/oder einer Via-Metallfüllung auf immer höhere Aspektverhältnisse zugeordnet sind, können daher angegangen werden, was die Integrierte-Schaltungs-Verbindungstechnologie weiter voranbringt.
  • 2A-2C stellen gemäß einigen Ausführungsbeispielen isometrische Ansichten von planaren Plattenverbindungsstrukturen dar. Die beispielhaften Strukturen 200A, 200B und 200C, die jeweils in 2A, 2B und 2C dargestellt sind, zeigen eine Reihe von architektonischen Varianten, die unter einer allgemeinen Rubrik möglich sind, die im Zusammenhang mit diesen Strukturen gelehrt wird. Andere als die dargestellten Strukturen sind möglich, sodass diese Beispiele lediglich der Veranschaulichung dienen. Während verschiedene auffallende Merkmale der Strukturen 200A, 200B und 200C als bezeichnend für die hierin gelehrte allgemeine Rubrik genannt werden, wird ein Fachmann erkennen, dass es unzählige andere strukturelle Merkmale gibt, die für eine gemäß den hierin beschriebenen Ausführungsbeispielen hergestellte Verbindungsstruktur besonders sein können. Obwohl der Übersichtlichkeit halber einzeln dargestellt, ist jede der Strukturen 200A, 200B und 200C lediglich repräsentativ für einen Abschnitt einer IC-Verbindung, die sich über oder unter einer IC-Bauelementschicht (nicht abgebildet) befinden kann.
  • Bezugnehmend zuerst auf 2A umfasst eine planare Plattenverbindungsstruktur 200A eine Verbindungsleitung 201. Die Verbindungsleitung 201 ist eine Verbindungsleitung von vielen solcher Leitungen in einer ersten Verbindungsebene. Die Verbindungsleitung 201 weist eine Längslänge entlang der y-Achse und eine transversale Breite entlang der x-Achse auf. Die Längslänge kann variieren, ist aber im Allgemeinen länger als die transversale Breite. Die transversale Breite ist einer kritischen Abmessung (CD1; CD = critical dimension) zugeordnet. Die transversale Breite mit CD1 kann auch variieren, ist aber bei einigen Beispielen weniger als 25 nm, und kann 10 nm oder weniger sein. Die Verbindungsleitung 201 ist im Wesentlichen planar und weist eine untere Leitungsoberfläche 201A auf, die eine x-y-Ebene der ersten Verbindungsebene definiert. Die Verbindungsleitung 201 erstreckt sich also horizontal in einer ersten Richtung (entlang der y-Achse) auf der Ebene (plane) der ersten Verbindungsebene.
  • Die planare Plattenverbindungsstruktur 200A umfasst ferner eine Verbindungsleitung 208. Die Verbindungsleitung 208 ist eine Verbindungsleitung von vielen solcher Leitungen in einer zweiten Verbindungsebene. Die Verbindungsleitung 208 umfasst ein horizontales Leitungssegment 209A, das eine Längslänge entlang der x-Achse und eine transversale Breite entlang der y-Achse aufweist. Das horizontale Leitungssegment 209A ist daher nicht parallel zu Leitung 201 in einer Projektion der Verbindungs-x-y-Ebenen entlang der z-Achse. Bei diesem beispielhaften Ausführungsbeispiel kreuzt das Leitungssegment 209A die Leitung 201 im Wesentlichen orthogonal. Die Längslänge des horizontalen Leitungssegments 209A kann variieren, ist aber im Allgemeinen länger als die einer kritischen Abmessung CD2 zugeordnete, transversale Breite. Die transversale Breite von CD2 kann variieren, ist aber bei einigen Beispielen auch weniger als 25 nm, und kann 10 nm oder weniger sein. Das horizontale Leitungssegment 209A ist im Wesentlichen planar und weist eine untere Oberfläche 208A auf, die eine x-y-Ebene der zweiten Verbindungsebene definiert. Das horizontale Leitungssegment 209A erstreckt sich also horizontal in einer ersten Richtung (entlang der x-Achse) auf der Ebene der zweiten Verbindungsebene.
  • Die Verbindungsleitung 208 umfasst ferner ein vertikales Leitungssegment 209A, das eine Längslänge entlang der z-Achse, eine erste transversale Breite entlang der y-Achse und eine zweite transversale Breite entlang der x-Achse aufweist. Bei einigen beispielhaften Ausführungsbeispielen definieren die erste und zweite transversale Breite einen im Wesentlichen rechteckigen Querschnitt 204 an der Schnittstelle zwischen horizontalen und vertikalen Leitungssegmenten 209A, 209B. Da die Ebene der zweiten Verbindungsebene durch die untere Oberfläche 208A definiert ist, ist der Querschnitt 204 eine Ebene, die im Wesentlichen parallel zu der x-y-Ebene der unteren Oberfläche 208A ist. Die Längslänge (oder Platten-Via-Höhe Hv) des vertikalen Leitungssegments 209B kann mit der erwünschten Menge von Trennung zwischen Verbindungsebenen variieren. Bei dem dargestellten Beispiel weist das vertikale Leitungssegment 209B eine Höhe Hv auf, die größer ist als sowohl die erste transversale Breite der kritischen Abmessung CD2 als auch eine zweite transversale Breite der kritischen Abmessung CD3. Bei Querschnitt 204 weist das vertikale Leitungssegment 209B die gleiche transversale Breite von CD2 wie das horizontale Leitungssegment 209A auf. Die transversale Breite CD3 kann variieren und ist bei dem beispielhaften Ausführungsbeispiel anders als die transversale Breite CD1 der Verbindungsleitung 201. Obwohl CD3 größer als CD 1 sein kann, ist bei dem dargestellten Beispiel CD3 kleiner als CD 1. Bei einigen Beispielen ist CD3 auch kleiner als 25 nm, und kann 10nm oder weniger sein.
  • Das vertikale Leitungssegment 209B ist perfekt auf das horizontale Leitungssegment 209A ausgerichtet, derart, dass eine sich in der Leitungslängsrichtung erstreckende Seitenwand 210A parallel zu und durchgehend mit einer Seitenwand 210B ist. Wie in 2A gezeigt, gibt es keinen erkennbaren lateralen (z. B. entlang der y-Achse) Versatz zwischen der Seitenwand 210A und der Seitenwand 210B an ihrer Schnittstelle, wo der Querschnitt 204 bezeichnet ist.
  • Das vertikale Leitungssegment 209B weist ebenfalls einen im Wesentlichen rechteckigen Querschnitt 205 auf, wobei das vertikale Leitungssegment 209B eine Schnittstelle mit der Verbindungsleitung 201 bildet. Der Querschnitt 205 ist im Wesentlichen parallel zu Querschnitt 204, derart, dass der Querschnitt 205 auch im Wesentlichen parallel zu der x-y-Ebene sein kann, die zumindest einer der ersten oder zweiten Verbindungsebene zugeordnet ist. Aufgrund der Rechtwinkligkeit des Querschnitts 204 und/oder des Querschnitts 205 wird das vertikale Leitungssegment 209B hier als „Platten-Via“ bezeichnet, um die Struktur anschaulich von einem Via zu unterscheiden, das einen Querschnitt aufweist, der nicht im Wesentlichen rechtwinklig ist und stattdessen eher wie ein Draht als eine Platte sein würde. Bei dem beispielhaften Ausführungsbeispiel weist der Querschnitt 205 die gleiche erste transversale Breite CD2 auf. Die transversale Breite des Querschnitts 205 kann jedoch von der des Querschnitts 204 abweichen, z. B. in Abhängigkeit von der Anisotropie eines subtraktiven Strukturierungsprozesses, wie weiter unten beschrieben.
  • Die Verbindungsleitungen 201 und 208 können jeweils irgendeine (chemische) Materialzusammensetzung mit geeigneter elektrischer Leitfähigkeit aufweisen. Bei einigen beispielhaften Ausführungsbeispielen weist die Verbindungsleitung 201 eine andere Zusammensetzung als die Verbindungsleitung 208 auf, was durch die unterschiedliche, in 2A eingesetzte Feldschattierung bezeichnet ist. Die Feldschattierung in 2A hebt auch hervor, wie die vertikalen und horizontalen Leitungssegmente 209A und 209B aneinander angrenzen und aus im Wesentlichen dem gleichen Material sind, und daher beide als Segmente der Verbindungsleitung 208 bezeichnet werden. Bei einigen Ausführungsbeispielen umfassen eine oder beide der Verbindungsleitungen 201 und 208 ein Metall. Das Metall kann ein reines elementares Metall oder eine Legierungszusammensetzung sein. Bei einigen Ausführungsbeispielen umfassen eine oder beide der Verbindungsleitungen 201 und 208 zumindest eines von W, Al, Ti, Ru oder Mo. Bei einigen anderen Ausführungsbeispielen umfassen eine oder beide der Verbindungsleitungen 201 und 208 ein kohlenstoffbasiertes Material. Viele kohlenstoffbasierte Materialien sind für ihre gute elektrische Leitfähigkeit bekannt. Bei einigen vorteilhaften Ausführungsbeispielen umfasst zumindest eine der Verbindungsleitungen 201 und 208 Graphit (z. B. pyrolytisches oder kristallines Graphit). Bei einigen anderen kohlenstoffbasierten Ausführungsbeispielen umfasst zumindest eine der Verbindungsleitungen 201 und 208 eine oder mehrere Kohlenstoff-Nanoröhren. Insbesondere eines oder mehrere der oben bereitgestellten Beispiele für leitfähiges Material eignen sich möglicherweise besser für die subtraktive Strukturierung durch einen Ätzprozess als sie sich für ein Abscheiden in eine und/oder Füllen einer Hohes-Aspektverhältnis-Öffnung eignen. Solche leitfähigen Materialien sind daher gut für die hier beschriebenen Strukturen geeignet.
  • Bezugnehmend nun auf 2B umfasst die planare Plattenverbindungsstruktur 200B in ähnlicher Weise eine Verbindungsleitung 201 in einer ersten Verbindungsebene und eine Verbindungsleitung 208 in einer zweiten Verbindungsebene. Aus Gründen der Klarheit behalten strukturelle Merkmale in 2B, die ein oder mehrere, im Kontext von 2A eingeführte Attribute struktureller Merkmale gemeinschaftlich verwenden, die in 2A verwendeten Bezugszeichen.
  • Während in Struktur 200A die Verbindungsleitung 208 ein vertikales Segment 209B unterhalb eines horizontalen Segments 209A aufweist, weist in Struktur 200B die Verbindungsleitung 201 ein vertikales Segment 209B oberhalb des horizontalen Segments 209A auf. Wie ferner in 2B dargestellt, weist das horizontale Leitungssegment 209A eine Längslänge entlang einer Richtung der y-Achse und eine transversale Breite von CD1 entlang der x-Achse auf. CD1 kann wiederum weniger als 25 nm sein, z. B. 10 nm, oder weniger. Das horizontale Leitungssegment 209A ist im Wesentlichen planar und weist eine untere Oberfläche 201A auf, die eine x-y-Ebene der ersten Verbindungsebene definiert. Die Längslänge des horizontalen Leitungssegments 209A ist im Allgemeinen länger als die einer kritischen Abmessung (CD1) zugeordnete, transversale Breite. Die Verbindungsleitung 201 umfasst ferner ein vertikales Leitungssegment 209A, das eine Längslänge entlang der z-Achse, eine erste transversale Breite entlang der x-Achse und eine zweite transversale Breite entlang der y-Achse aufweist. Bei einigen beispielhaften Ausführungsbeispielen definieren die erste und zweite transversale Breite einen im Wesentlichen rechteckigen Querschnitt 205 an der Schnittstelle zwischen horizontalen und vertikalen Leitungssegmenten 209A, 209B.
  • Die Verbindungsleitung 208 ist im Wesentlichen planar und weist eine untere Leitungsoberfläche 208A auf, die eine Ebene der zweiten Verbindungsebene definiert. Die Verbindungsleitung 209A ist nicht parallel zu Leitung 201 in einer Projektion der zwei Verbindungs-x-y-Ebenen entlang der z-Achse. Bei diesem beispielhaften Ausführungsbeispiel kreuzt Leitung 208 das horizontale Leitungssegment 209A im Wesentlichen orthogonal. Da die Ebene der zweiten Verbindungsebene durch die untere Oberfläche 208A definiert ist, ist der Querschnitt 204 des vertikalen Leitungssegments 209B im Wesentlichen parallel zu der x-y-Ebene. Im Querschnitt 205, wo das vertikale Leitungssegment 209B mit dem horizontalen Leitungssegment 209A eine Schnittstelle bildet, weist das vertikale Leitungssegment 209B die gleiche transversale Breite CD1 wie das horizontale Leitungssegment 209A auf. Bei den dargestellten Beispielen ist die Längslänge (oder Platten-Via-Höhe Hv) des vertikale Leitungssegments 209B wiederum größer als sowohl die erste transversale Breite der kritischen Abmessung CD1 als auch eine zweite transversale Breite der kritischen Abmessung CD2.
  • Am Querschnitt 204, wo das vertikale Leitungssegment 209B mit der Verbindungsleitung 208 eine Schnittstelle bildet, kann die transversale Breite von CD2 variieren, und bei dem beispielhaften Ausführungsbeispiel unterscheidet sich CD2 von CD3 der Verbindungsleitung 208. Obwohl CD2 größer als CD3 ist, kann bei dem dargestellten Beispiel CD2 kleiner sein als CD3. Bei einigen Beispielen ist CD3 auch kleiner als 25 nm, und kann 10nm oder weniger sein.
  • Wie auch in 2B gezeigt, ist das vertikale Leitungssegment 209B perfekt auf das horizontale Leitungssegment 209A ausgerichtet, derart, dass eine sich in der Leitungslängsrichtung erstreckende Seitenwand 210D parallel zu und durchgehend mit einer Seitenwand 210C ist. Daher gibt es keinen erkennbaren lateralen Versatz zwischen der Seitenwand 210A und der Seitenwand 210B an ihrer Schnittstelle, wo der Querschnitt 205 bezeichnet ist.
  • Das vertikale Leitungssegment 209B weist einen im Wesentlichen rechteckigen Querschnitt 204 auf, wobei das vertikale Leitungssegment 209B eine Schnittstelle mit der Verbindungsleitung 208 bildet. Der Querschnitt 204 ist parallel zu Querschnitt 205, derart, dass der Querschnitt 204 auch im Wesentlichen parallel zu der x-y-Ebene sein kann, die zumindest einer der ersten oder zweiten Verbindungsebene zugeordnet ist. Als ein weiteres Beispiel für ein „Platten-Via“ sind die Querschnitte 204 und/oder der Querschnitt 205 im Wesentlichen rechteckig. Bei dem beispielhaften Ausführungsbeispiel weist der Querschnitt 204 die gleiche transversale Breite CD1 wie der Querschnitt 205 auf. Die Querschnitte 204 und 205 können jedoch unterschiedliche transversale Breiten aufweisen, z. B. in Abhängigkeit von der Anisotropie einer Ätzung, die zur subtraktiven Strukturierung des vertikalen Leitungssegments 209B verwendet wird (z. B. wie weiter unten beschrieben).
  • In der Struktur 200B können die Verbindungsleitungen 201 und 208 jeweils aus irgendeinem leitfähigen Material sein und können z. B. eine der oben für die Struktur 200A beschriebenen Zusammensetzungen aufweisen. Bei einigen beispielhaften Ausführungsbeispielen weist die Verbindungsleitung 201 eine andere Zusammensetzung als die Verbindungsleitung 208 auf, was durch die unterschiedliche, in 2B eingesetzte Feldschattierung bezeichnet ist. Die Feldschattierung in 2B veranschaulicht auch, wie die vertikalen und horizontalen Leitungssegmente 209A und 209B aneinander angrenzen und /oder aus im Wesentlichen dem gleichen Material sind, und daher beide als Segmente der Verbindungsleitung 201 bezeichnet werden.
  • Bezugnehmend nun auf 2C umfasst die planare Plattenverbindungsstruktur 200C in ähnlicher Weise eine Verbindungsleitung 201 in einer ersten Verbindungsebene und eine Verbindungsleitung 208 in einer zweiten Verbindungsebene. In 2C werden strukturelle Merkmale, die ein oder mehrere, im Kontext von 2A eingeführte Attribute gemeinschaftlich verwenden, mit dem in 2A eingeführten Bezugszeichen bezeichnet. Struktur 200C veranschaulicht ein drittes Beispiel, bei dem ein Platten-Via 209, das die Verbindungsleitung 201 mit der Verbindungsleitung 208 verbindet, kein aneinandergrenzendes Segment entweder der Verbindungsleitung 201 oder der Verbindungsleitung 208 ist. Wie weiter unten beschrieben, kann das Platten-Via 209 zusammen mit der subtraktiven Strukturierung entweder der Verbindungsleitung 201 oder der Verbindungsleitung 208 oder beider subtraktiv strukturiert werden.
  • Wie in 2C gezeigt, umfasst das Platten-Via 209 einen Stapel aus Materialschichten mit einer ersten Materialschicht 215 in Kontakt mit der Verbindungsleitung 201, einer zweiten Materialschicht 225 in Kontakt mit der Verbindungsleitung 208 und einer dritten Materialschicht 220 zwischen den Materialschichten 215 und 225. Der planare Aspekt der Plattenverbindungsstrukturen gemäß den Ausführungsbeispielen hierin wird durch die mehreren Materialschichten des Platten-Vias 209 hervorgehoben. Wie gezeigt, sind die Schnittstellen der Platten-Via-Materialschichten 215, 220 und 225 alle im Wesentlichen parallel zu den im Wesentlichen parallelen Verbindungsebene-x-y-Ebenen (interconnect level x-y planes), die durch die unteren Verbindungsleitungsflächen 201A und 208A definiert sind. Die Planarität der Materialschichten 215, 220 und 225 steht in starkem Kontrast zu einem Materialstapel, der sich aus dem aufeinanderfolgenden Abscheiden von Materialien in ein topografisches Merkmal ergibt, wie z. B. ein Via-Loch 103 in dem Dielektrikumsmaterial 102 (1A). Während in 1C die Ebenen der leitfähigen Materialschichten 105 und 107 nicht parallel zu Ebenen der Verbindungsleitungen 101 und 108 sind, sind alle leitfähigen Materialien der Struktur 200 (2C) im Wesentlichen parallele Ebenen. Daher ist irgendeine Anzahl der Materialschichten, die in den Verbindungsleitungen 201, 208 und dem dazwischen liegenden Platten-Via 209 vorhanden sind, im Wesentlichen nicht von Schichten unterscheidbar, die als eine einzige Materialstapel-Vorform abgeschieden werden, da alle Materialschichten auf einer planarisierten Unterschicht ohne topografische Merkmale abgeschieden werden. Obwohl die Planarität des Platten-Vias 209 in 2C sofort ersichtlich ist, weist das vertikale Leitungssegment 209B in 2A und 2B eine gleichwertige Planarität auf.
  • In Struktur 200C weist die Verbindungsleitung 201 eine Längslänge entlang einer Richtung der y-Achse und eine transversale Breite von CD1 entlang der x-Achse auf. Die Verbindungsleitung 208 weist eine Längslänge entlang einer Richtung der x-Achse und eine transversale Breite von CD2 entlang der y-Achse auf. CD 1 und CD2 können wiederum weniger als 25 nm sein, und können z. B. 10 nm, oder weniger, sein. Die Verbindungsleitung 201 ist im Wesentlichen planar und weist eine untere Oberfläche 201A auf, die eine x-y-Ebene der ersten Verbindungsebene definiert. Die Verbindungsleitung 208 ist im Wesentlichen planar und weist eine untere Oberfläche 208A auf, die eine Ebene der zweiten Verbindungsebene definiert. Die Verbindungsleitung 208 ist in einer z-Achsen-Projektion der x-y-Ebenen nicht parallel zu Leitung 201 und kreuzt bei diesem beispielhaften Ausführungsbeispiel die Leitung 201 im Wesentlichen orthogonal. Da die Ebene der zweiten Verbindungsebene durch die untere Oberfläche 208A definiert ist, ist der Querschnitt 204 des Platten-Vias 209 im Wesentlichen parallel zu der x-y-Ebene. Bei Querschnitt 204 weist das Platten-Via 209 die gleiche transversale Breite von CD2 wie die Verbindungsleitung 208 auf. Im Querschnitt 205, wo das Platten-Via 209 mit der Verbindungsleitung 201 eine Schnittstelle bildet, weist das Platten-Via 209 die gleiche transversale Breite von CD1 auf wie die Verbindungsleitung 201. Bei den dargestellten Beispielen ist die Längslänge (oder Platten-Via-Höhe Hv) des Platten-Vias 209 größer als sowohl die transversale Breite CD1 als auch die transversale Breite CD2.
  • Wie ferner in 2C gezeigt, ist das Platten-Via 209 perfekt auf die Verbindungsleitung 208 ausgerichtet, derart, dass eine sich in der Leitungslängsrichtung erstreckende Seitenwand 210A parallel zu und durchgehend mit einer Seitenwand 210B ist. Daher gibt es keinen erkennbaren lateralen Versatz zwischen der Seitenwand 210A und der Seitenwand 210B an ihrer Schnittstelle, wo der Querschnitt 204 bezeichnet ist. Das Platten-Via 209 ist auch perfekt auf die Verbindungsleitung 201 ausgerichtet, derart, dass eine sich in der Leitungslängsrichtung erstreckende Seitenwand 210C parallel zu und durchgehend mit einer Seitenwand 210D ist. Daher gibt es keinen erkennbaren lateralen Versatz zwischen der Seitenwand 210A und der Seitenwand 210B an ihrer Schnittstelle, wo der Querschnitt 205 bezeichnet ist. Die Seitenwände gegenüber der Seitenwand 210B und 210D weisen in ähnlicher Weise keinen seitlichen Versatz von den jeweiligen Schnittleitungsseitenwänden. Daher weist das Platten-Via 209 eine laterale Abmessung auf, die der einer ersten Verbindungsleitung entspricht, und eine zweite laterale Abmessung, die der einer zweiten Verbindungsleitung entspricht.
  • Als ein weiteres Beispiel für ein Platten-Via weisen der Querschnitt 204 und/oder der Querschnitt 205 im Wesentlichen rechteckige Querschnitte auf. Bei dem beispielhaften Ausführungsbeispiel weist der Querschnitt 204 die gleiche transversale Breite CD1 wie der Querschnitt 205 auf. Die Querschnitte 204 und 205 können jedoch unterschiedliche transversale Breiten aufweisen, z. B. in Abhängigkeit von der Ätzanisotropie (z. B. wie weiter unten beschrieben).
  • In der Struktur 200C können die Verbindungsleitungen 201 und 208 jeweils irgendeine leitfähige Materialzusammensetzung aufweisen, wie beispielsweise eine der oben für Struktur 200A und/oder 200B beschriebenen Zusammensetzungen. Bei einigen beispielhaften Ausführungsbeispielen weist die Verbindungsleitung 201 die gleiche Zusammensetzung wie Verbindungsleitung 208 auf, was durch die gleiche, in 2C eingesetzte Feldschattierung bezeichnet ist. Obwohl 200C veranschaulicht, wie mehrere Materialschichten innerhalb eines Platten-Vias vorhanden sein können, können Verbindungsleitungen, die durch ein Platten-Via verbunden sind, auch irgendeine Anzahl von Materialschichten umfassen. Beispielsweise können eine oder mehrere von Ätzstoppschichten, Polierstoppschichten und Hartmaskenschichten an irgendeiner Stelle innerhalb der Strukturen 200A, 200B oder 200C vorhanden sein. Vorteilhafterweise sind Materialschichten eines Platten-Vias oder an einer Schnittstelle eines Platten-Vias und einer Verbindungsleitung elektrisch leitfähig.
  • Obwohl aus Gründen der Klarheit weggelassen, kann irgendeine der Plattenverbindungsstrukturen von 200A, 200B, 200C mit einem oder mehreren Dielektrikumsmaterialien eingekapselt werden, zum Beispiel wie weiter unten beschrieben.
  • 3 ist gemäß einigen Ausführungsbeispielen ein Flussdiagramm, das Verfahren 301 zum Herstellen planarer Plattenverbindungsstrukturen darstellt. Die Verfahren 301 können zum Beispiel zum Herstellen einer oder mehrerer der in 2A-2C dargestellten Plattenverbindungsstrukturen in der Praxis ausgeführt werden. Die Verfahren 301 können in der Praxis auch ausgeführt werden, um andere als die in 2A-2C dargestellten Plattenverbindungsstrukturen herzustellen. Ähnlich können eine oder mehrere der in 2A-2C dargestellten Plattenverbindungsstrukturen entsprechend anderen Verfahren als den Verfahren 301 hergestellt werden. 4A-4E stellen isometrische Ansichten einer beispielhaften planaren Plattenverbindungsstruktur dar, die sich während der praktischen Ausführung der Verfahren 301 entwickelt, und auf die in der Beschreibung der Verfahren 301 ferner verwiesen wird.
  • In 3 beginnen die Verfahren 301 mit einem Empfangen eines IC-Substrats an Eingang 305. Eine obere Materialoberfläche des empfangenen IC-Substrats ist vorteilhafterweise im Wesentlichen planar, ohne topographische Merkmale von irgendeinem signifikanten Aspektverhältnis, die eine leitfähige Materialfüllung erfordern. Bei einigen beispielhaften Ausführungsbeispielen umfasst die planarisierte Oberfläche sowohl Dielektrikumsmaterial als auch eine obere Oberfläche mit leitfähigen Kontakten, die mit Anschlüssen eines Bauelements innerhalb einer darunter liegenden Bauelementebene des IC-Substrats gekoppelt sind. Die Bauelementebene kann Transistoren, andere Halbleiterbauelemente (z. B. Dioden, Speicherbauelemente), magnetische Speicherbauelemente, ferroelektrische Speicherbauelemente oder Ähnliches umfassen.
  • Bei Block 310 werden eine oder mehrere erste leitfähige Materialschichten über der Substratoberfläche abgeschieden. Bei beispielhaften Ausführungsbeispielen, bei denen das Substrat planarisiert ist, sind die eine oder die mehreren ersten leitfähigen Materialschichten im abgeschiedenen Zustand ähnlich planar. Die ersten leitfähigen Materialschichten können irgendeine Anzahl von Materialschichten umfassen. Bei einigen Ausführungsbeispielen umfassen die ersten leitfähigen Materialschichten ein oder mehrere der oben beschriebenen Metalle oder nicht-metallischen leitfähigen Materialien (z. B. Graphit oder anderes kohlenstoffbasiertes Material). Da es keine Topographie von irgendeinem signifikanten Aspektverhältnis gibt, kann praktisch irgendeine Abscheidungstechnik bei Block 310 eingesetzt werden, wie zum Beispiel, aber nicht beschränkt auf, eine oder mehrere von PVD-, CVD-, Plattierungs- oder Schichtübertragungs-/Bonding-Techniken.
  • Bei Block 315 werden erste Verbindungsleitungen durch Ätzen durch die ersten leitfähigen Materialschichten gebildet. In Block 315 kann/können irgendein/irgendwelche Maskierungs- und Strukturierungsprozess(e) eingesetzt werden, da die Ausführungsbeispiele in diesem Zusammenhang nicht eingeschränkt sind. Beispielsweise können Einzelstrukturierungs- oder Mehrfachstrukturierungsverfahren eingesetzt werden, um eine oder mehrere Masken zu definieren, um die herum die ersten leitfähigen Materialschichten geätzt werden, um die ersten Verbindungsleitungen zu definieren. Irgendein/Irgendwelche Ätzprozess(e), geeignet für die Zusammensetzung der ersten leitfähigen Materialschichten, kann bei Block 315 ausgeführt werden. Zum Beispiel können ein oder mehrere anisotrope Plasma- (Reaktive-Ionen-) Ätzprozesse ausgeführt werden, um subtraktiv erste Verbindungsleitungen mit im Wesentlichen vertikalen Seitenwänden zu definieren. Verbindungsleitungs-Seitenwandwinkel können jedoch in Abhängigkeit von Ätzparametern usw. variieren. Im Anschluss an die Verbindungsleitungsstrukturierung wird bei Block 320 ein Dielektrikumsmaterial über den Leitungen abgeschieden und mit einer oberen Oberfläche der Verbindungsleitungen planarisiert. Insbesondere können die bei Blöcken 310, 315 und 320 ausgeführten Abscheidungs-, Strukturierungs- und Planarisierungsprozesse einmal ausgeführt, oder mehrmals ausgeführt, werden, um z. B. iterativ obere und untere Abschnitte der ersten Verbindungsleitungen zu definieren. Die Wahl zwischen dem Ausführen einer oder mehrerer Strukturierungsätzungen zum Definieren der Verbindungsleitungen kann z. B. von dem Leitungsabstand und/oder Leitungs-Aspektverhältnis abhängen, das zuverlässig erreicht werden kann.
  • Bei dem in 4A dargestellten Beispiel umfasst die IC-Bauelement-Verbindungsstruktur 401 eine Bauelementschicht 410. Die Dielektrikumsmaterialschichten 415 und 420 sind über der Bauelementschicht 410. Die Dielektrikumsmaterialschicht 415 kann irgendeine Dielektrikumsmaterialzusammensetzung sein, die für eine integrierte Schaltungsanordnung geeignet ist, z. B. Siliziumdioxid, ein Low-k-Dielektrikum usw. Die Dielektrikumsmaterialschicht 420 kann eine andere Dielektrikumsmaterialzusammensetzung aufweisen, z. B. eine, die als Ätzstoppschicht geeignet ist, mit Beispielen umfassend Siliziumnitrid und Siliziumoxynitrid. Die Verbindungsleitungen 201 erstrecken sich in der y-Dimension, wobei sich das Dielektrikumsmaterial 465 in dem Raum 450 zwischen benachbarten Leitungen 201 befindet.
  • Wie gezeigt, umfassen die Verbindungsleitungen 201 einen oberen Leitungsabschnitt 455 über einem unteren Leitungsabschnitt 460. Bei den dargestellten Ausführungsbeispielen umfasst der obere Leitungsabschnitt 455 ein erstes leitfähiges Material und der untere Leitungsabschnitt 460 umfasst ein zweites leitfähiges Material, das sich von dem ersten leitfähigen Material unterscheidet. Bei alternativen Ausführungsbeispielen weist der obere Leitungsabschnitt 455 die gleiche Materialzusammensetzung wie der untere Leitungsabschnitt 460 auf. Bei noch anderen Ausführungsbeispielen umfasst zumindest einer von dem oberen Linienabschnitt 455 oder dem unteren Linienabschnitt 460 mehr als eine planare Materialschicht.
  • Bei vorteilhaften Ausführungsbeispielen ist die Schnittstelle zwischen dem ersten und dem zweiten leitfähigen Material im Wesentlichen parallel zu der x-y-Ebene des Dielektrikumsmaterials 420. Bei dem in 4A gezeigten Beispiel ist der obere Leitungsabschnitt 455 in perfekter Ausrichtung mit dem unteren Leitungsabschnitt 460, was anzeigt, dass die Verbindungsleitungsabschnitte 455 und 460 subtraktiv mit der gleichen Ätzmaske (d. h. gleichzeitig) definiert wurden. Bei alternativen Ausführungsbeispielen, z. B. wenn der Abstand der Verbindungsleitungen 201 so klein ist, dass das Aspektverhältnis von Räumen zwischen angrenzenden Verbindungsleitungen 201 eine Herausforderung darstellt, kann das Untere-Leitungsabschnitt-Material zunächst über dem Dielektrikumsmaterial 420 abgeschieden und dann maskiert und in den unteren Abschnitt der Verbindungsleitungen 201 geätzt werden. Das Dielektrikumsmaterial 465 kann dann über dem unteren Abschnitt der Verbindungsleitungen 201 abgeschieden und mit einer oberen Oberfläche des unteren Abschnitts der Verbindungsleitungen 201 planarisiert werden. Das Oberer-Abschnitt-Material kann dann über dieser planaren Oberfläche abgeschieden und dann maskiert und in den oberen Abschnitt der Verbindungsleitungen 201 geätzt werden. Zusätzliches Dielektrikumsmaterial 465 kann dann über dem oberen Abschnitt der Verbindungsleitungen 201 abgeschieden und mit einer oberen Oberfläche des oberen Abschnitts der Verbindungsleitungen 201 planarisiert werden, im Wesentlichen wie in 4A dargestellt ist. Bei solchen iterativen Verbindungsleitungs-Ätzen-Ausführungsbeispielen kann ein lateraler Versatz (z. B. in der x-Dimension) zwischen dem oberen Leitungsabschnitt 455 und dem unteren Leitungsabschnitt 460 als Ergebnis einer Nicht-Null-Fehlregistrierung zwischen den Masken auftreten, die verwendet werden, um den oberen und den unteren Abschnitt der Verbindungsleitungen 201 separat subtraktiv zu definieren.
  • Wieder Bezug nehmend auf 3 mit definierten Untere-Ebene-Verbindungsleitungen, werden die Verfahren 301 bei Block 325 fortgesetzt, wo eine oder mehrere zweite leitfähige Materialschichten auf die planarisierten dielektrischen und oberen Oberflächen der Untere-Ebene-Verbindungsleitungen abgeschieden werden. Aufgrund der Planarisierung bei Block 320 gibt es wiederum keine topografischen Merkmale von irgendeinem signifikanten Aspektverhältnis während der Leitfähiges-Material-Abscheidung bei Block 325. Die zweiten leitfähigen Materialen können irgendeine Anzahl von Materialschichten umfassen. Bei einigen Ausführungsbeispielen umfassen die zweiten leitfähigen Materialschichten ein oder mehrere der oben beschriebenen Metalle oder nicht-metallischen leitfähigen Materialien (z. B. Graphit oder anderes kohlenstoffbasiertes Material). Da es keine Topographie von irgendeinem signifikanten Aspektverhältnis gibt, kann irgendeine Abscheidungstechnik eingesetzt werden, wie zum Beispiel eine oder mehrere von PVD-, CVD-, Plattierungs- oder Schichtübertragungs-/Bonding-Techniken.
  • Bei einigen Ausführungsbeispielen weist die bei Block 325 abgeschiedene erste leitfähige Materialschicht die gleiche Zusammensetzung wie die bei Block 310 aufgebrachte letzte Materialschicht auf, was zu einer Materialhomogenität und/oder -kontinuität zwischen der bei Block 325 aufgebrachten ersten leitfähigen Materialschicht und der darunter liegenden Materialschicht führt. 4B veranschaulicht ein Beispiel, bei dem eine IC-Bauelement-Verbindungsstruktur 401 nun zusätzlich eine leitfähige Materialschicht 475 auf beiden Verbindungsleitungen 201 und dazwischenliegendem Dielektrikumsmaterial 465 umfasst. Wie mit Feldleitungen dargestellt, weist die leitfähige Materialschicht 475 die gleiche Zusammensetzung wie der obere Leitungsabschnitt 455 auf. Bei alternativen Ausführungsbeispielen, z. B. wenn der obere Leitungsabschnitt 455 die gleiche Materialzusammensetzung wie der untere Leitungsabschnitt 460 aufweist, kann die erste leitfähige Materialschicht 475 eine andere Zusammensetzung aufweisen als die des oberen Leitungsabschnitts 460.
  • Wieder Bezug nehmend auf 3, werden die Verfahren 301 bei Block 330 fortgesetzt, wo zweite Verbindungsleitungen mit einem subtraktiven Strukturierungsprozess gebildet werden. Bei einigen Beispielen wird ein unmaskierter Abschnitt der zweiten leitfähigen Materialschichten geätzt. Diese strukturierte Ätzung kann vorteilhafterweise weiter in ungeschützte Abschnitte der ersten Verbindungsleitungen vordringen. Die Verarbeitung bei Block 330 definiert daher gleichzeitig beide Verbindungsleitungen einer zweiten Verbindungsebene und ein planares Platten-Via zwischen der ersten und der zweiten Verbindungsebene. Bei dem in 4C dargestellten Beispiel wurden die Verbindungsleitungen 208 subtraktiv strukturiert, indem Abschnitte der leitfähigen Materialschicht 475 entfernt wurden, die nicht durch eine darüber liegende Maske geschützt waren (nicht abgebildet). Wie weiter gezeigt, wurden Regionen des oberen Leitungsabschnitts 455, die nicht durch Verbindungsleitungen 208 geschützt sind, ebenfalls entfernt, sodass nur die unteren Leitungsabschnitte 460 als Verbindungsleitungen 201 verbleiben.
  • Bei Ausführungsbeispielen, bei denen der obere Leitungsabschnitt 455 und die leitfähige Materialschicht 475 die gleiche Zusammensetzung aufweisen, kann ein einziger Ätzprozess verwendet werden, um die Verbindungsleitung 208 subtraktiv zu definieren sowie geschützte Regionen des oberen Leitungsabschnitts 455 als planares Platten-Via zu definieren. Die Ätzselektivität, die den unterschiedlichen Zusammensetzungen des oberen Leitungsabschnitts 455 und des unteren Leitungsabschnitts 460 zugeordnet ist, kann genutzt werden, um auf den Verbindungsleitungen 201 zu stoppen. Bei anderen Ausführungsbeispielen, z. B. wenn der obere Leitungsabschnitt 455 und die leitfähige Materialschicht 475 unterschiedliche Zusammensetzungen aufweisen, kann ein mehrstufiger Ätzprozess verwendet werden, um subtraktiv Verbindungsleitungen 208 zu definieren und dann subtraktiv geschützte Regionen des oberen Leitungsabschnitts 455 als planares Platten-Via zu definieren. Wenn keine Ätzselektivität zwischen dem oberen Leitungsabschnitt 455 und dem unteren Leitungsabschnitt 460 vorhanden ist, kann ein zeitgesteuerter Platten-Via-Ätzprozess verwendet werden, um auf den Verbindungsleitungen 201 entsprechend zu stoppen.
  • Regionen des oberen Leitungsabschnitts 455, die vor subtraktiver Strukturierung geschützt sind, sind Platten-Vias zwischen den Verbindungsleitungen 201 und 208. Optional kann das Dielektrikumsmaterial 465, das ähnlich durch die Verbindungsleitungen 208 geschützt ist, auch wie gezeigt subtraktiv strukturiert werden, z. B. mit einem anderen anisotropen Ätzprozess, der für die Dielektrikumsmaterials-Zusammensetzung geeignet ist. Wie dargestellt, gelangt eine subtraktive Strukturierung der sich kreuzenden Verbindungsleitungen 201 und 208 zu einer der beiden planaren Plattenverbindungsstrukturen 200A (2A) oder 200B, im Wesentlichen wie oben eingeführt, in Abhängigkeit von den für verschiedene Ebenen der Struktur gewählten, leitfähigen Materialzusammensetzungen. Dementsprechend gibt es eine klare Beziehung zwischen den Verfahren 301 aufgeführten Herstellungsprozessen und verschiedenen Merkmalen der planaren Plattenverbindungsstrukturen 200A und 200B. Der rechteckige Querschnitt eines Platten-Vias ist z. B. damit verbunden und zeigt an, dass erste Seitenwände des Platten-Vias als Teil der ersten Verbindungsleitungsätzung subtraktiv strukturiert wurden, und dass zweite Seitenwände des Platten-Vias als Teil der zweiten, orthogonal orientierten Verbindungsleitungsätzung subtraktiv strukturiert wurden.
  • Wieder Bezug nehmend auf 1 werden die Verfahren 301 bei Block 335 fortgesetzt, wo ein oder mehrere Dielektrikumsmaterialien über den planaren Plattenverbindungsstrukturen aufgebracht werden. Das Dielektrikumsmaterial kann mit einer oberen Oberfläche der planaren Plattenverbindungsstrukturen weiter planarisiert werden, z. B. als Vorbereitung für die Herstellung einer nachfolgenden Verbindungsebene. Bei einigen Ausführungsbeispielen werden Verfahren 301 wiederholt, z. B. durch Rückkehr zu Block 310. Wenn keine weiteren Iterationen der Verfahren 301 ausgeführt werden sollen, kann die IC-Die-Struktur am Ausgang 340 fertiggestellt werden. Die Fertigstellung der IC-Die-Struktur kann irgendwelche bekannten Fertigungsschritte nach sich ziehen. Bei einigen Beispielen umfasst die Fertigstellung des IC-Dies am Ausgang 340 die Herstellung einer oder mehrerer oberer Verbindungsebenen unter Verwendung irgendwelcher bekannter Techniken, wie z. B., aber nicht beschränkt auf, Damascene-Techniken. Bei solchen Beispielen umfassen die unteren Verbindungsebenen planare Platten-Verbindungsstrukturen, während die oberen Verbindungsebenen nicht-planare Drahtverbindungsstrukturen umfassen, die einer Via-Füll-Technik zugeordnet sind.
  • Bei dem in 4D dargestellten Beispiel umfasst eine IC-Struktur 402 ferner ein dielektrisches Kapselungsmaterial 495, das im Wesentlichen konform über der IC-Verbindungsstruktur 401 aufgebracht wurde (4C). Insbesondere zeigt die stark nicht planare Beschaffenheit des dielektrischen Kapselungsmaterials 495 an, dass das dielektrische Kapselungsmaterial 495 über topografischen Merkmalen abgeschieden wurde und nicht auf einer planarisierten Oberfläche und die topografischen Merkmale innerhalb des dielektrischen Kapselungsmaterials 495 eingebettet sind. Das dielektrische Kapselungsmaterial 495 kann irgendeine Zusammensetzung aufweisen, wie zum Beispiel, aber nicht beschränkt auf Siliziumnitrid oder Siliziumoxynitrid. 4E stellt ferner eine IC-Struktur 403 dar, die ferner ein Dielektrikumsmaterial 499 umfasst, das mit oberen Oberflächen der IC-Verbindungsstruktur 401 planarisiert wurde (4C). Das Dielektrikumsmaterial 499 kann z. B. mit einem nicht-konformen Prozess abgeschieden werden und/oder über dem Kapselungsmaterial 495 abgeschieden werden, falls gewünscht.
  • 5 ist gemäß einigen Ausführungsbeispielen ein Flussdiagramm, das Verfahren 501 zum Herstellen planarer Plattenverbindungsstrukturen darstellt. Die Verfahren 501 verwenden einen Nummernblock mit den Verfahren 301 gemeinschaftlich. Die Verfahren 501 veranschaulichen ferner, wie ein zusätzlicher maskierter subtraktiver Strukturierungsprozess eingesetzt werden kann, um zu der in 2C eingeführten planaren Plattenverbindungsstruktur 200C zu gelangen. Die Verfahren 501 können in der Praxis auch ausgeführt werden, um andere als die Plattenverbindungsstrukturen 200C herzustellen. Ähnlich kann eine Plattenverbindungsstruktur 200C entsprechend anderen Verfahren als den Verfahren 501 hergestellt werden. 6A-6N stellen gemäß einigen Ausführungsbeispielen isometrische Ansichten einer beispielhaften planaren Plattenverbindungsstruktur 601 dar, die sich während der praktischen Ausführung der Verfahren 301 entwickelt.
  • Bezugnehmend zuerst auf 5 beginnen die Verfahren 501 wiederum mit einem Empfangen eines im Wesentlichen planaren IC-Substrats am Eingang 305. Bei Block 310 werden eine oder mehrere erste leitfähige Materialschichten über dem Startsubstrat abgeschieden. Die leitfähigen Materialschichten können irgendeine der an anderer Stelle hierin beschriebenen Zusammensetzungen aufweisen und können z. B. gemäß irgendeiner der an anderer Stelle hierin beschriebenen Techniken abgeschieden werden. 6A zeigt ferner eine beispielhafte Struktur 600, die eine im Wesentlichen planare leitfähige Materialschicht 601 über einer im Wesentlichen planaren Dielektrikumsschicht 420 umfasst. Wie oben beschrieben, befindet sich die Dielektrikumsschicht 420 über einer oder Dielektrikumsmaterialschichten 415 und der Bauelementschicht 410. 6B zeigt die weitere Abscheidung der leitfähigen Materialschicht 215 über der leitfähigen Materialschicht 601 und die Abscheidung der der leitfähigen Materialschicht 220 auf der der leitfähigen Materialschicht 215. 6C veranschaulicht ferner die Abscheidung einer weiteren leitfähigen Materialschicht 225 auf der leitfähigen Materialschicht 220, um einen im Wesentlichen planaren leitfähigen Materialschichtstapel zu vervollständigen. Obwohl 6A-6C aufeinanderfolgende Abscheidungen einzelner leitfähiger Materialschichten darstellen, können bei anderen Ausführungsbeispielen stattdessen alle leitfähigen Materialschichten in Bulk von einem temporären Träger auf das Host-Substrat übertragen werden.
  • Wieder Bezug nehmend auf 5, werden Verfahren 501 bei Block 315 fortgesetzt, wo erste Verbindungsleitungen durch subtraktives Strukturieren der einen oder der mehreren leitfähigen Materialschichten, die bei Block 310 abgeschieden wurden, gebildet werden. Bei dem in 6D dargestellten Beispiel wurden die leitfähigen Materialschichten 225 und die leitfähige Materialschicht 220 in die Leitungen 201 geätzt, wobei leitfähiges Material 215 an einem Boden der Räume 450 zwischen den Leitungen 201 freigelegt wurde. Die Zusammensetzungen der leitfähigen Materialschichten 220 und 215 können daher für eine Ätzselektivität ausgewählt werden, wobei die leitfähige Materialschicht 215 beispielsweise als Ätzstopp dient. Wie in 6D gezeigt, umfassen die Leitungen 201 an dieser Stelle nur den oberen Leitungsabschnitt 455. 6E veranschaulicht ferner eine Fortsetzung der Verbindungsleitungsstrukturierung, wobei der untere Leitungsabschnitt 460 ferner gebildet wird und das Dielektrikumsmaterial 415 im Raum 450 freilegt wird.
  • Wieder Bezug nehmend auf 5 werden Verfahren 501 bei Block 320 fortgesetzt, wo ein Dielektrikumsmaterial mit einer oberen Oberfläche der ersten Verbindungsleitungen planarisiert wird. Bei dem in 6F dargestellten Beispiel wurde das Dielektrikumsmaterial 465 mit einer oberen Oberfläche der Verbindungsleitungen 201 planarisiert. Wieder Bezug nehmend auf 5 werden Verfahren 501 bei Block 522 fortgesetzt, wo ein Platten-Via durch subtraktives Strukturieren von Regionen der ersten Verbindungsleitungen gebildet wird. Das Maskieren bei Block 522 kann Maskenleitungen (oder andere Polygone) nach sich ziehen, die die ersten Verbindungsleitungen kreuzen, und das subtraktive Strukturieren kann ein weiteres Ätzen zumindest der oberen leitfähigen Materialschicht der ersten Verbindungsleitungen umfassen. Bei dem in 6G dargestellten Beispiel beginnt die subtraktive Definition des Platten-Vias 209 mit einem Ätzen (z. B. anisotropes RIE) durch die leitfähige Materialschicht 225 in Regionen, die nicht durch eine Ätzmaske geschützt sind (nicht abgebildet). 6H zeigt weiterhin die subtraktive Definition des Platten-Vias 209, da die leitfähige Materialschicht 220 in den unmaskierten Regionen weiter durchgeätzt wurde. Insbesondere kann die Platten-Via-Höhe (Hv) der größer oder kleiner sein als was in 6H dargestellt ist.
  • Bei einigen Ausführungsbeispielen kann z. B. ein zeitgesteuertes Ätzen verwendet werden, um durch weniger als die volle Dicke der leitfähigen Materialschicht 220 zu ätzen. Alternativ kann die leitfähige Materialschicht 215 stattdessen über einem Abschnitt der leitfähigen Materialschicht 220 positioniert werden, sodass der Ätzstopp früher erreicht wird. Wie weiter unten beschrieben, bestimmt die Tiefe der bei Block 522 ausgeführten Ätzung eine vertikale Höhe der Verbindungsleitungen 201, sodass der Widerstand der Verbindungsleitungen 201 zum Teil durch die Tiefe der Ätzung bei Block 522 gesteuert werden kann.
  • Wieder Bezug nehmend auf 5 werden Verfahren 501 bei Block 523 fortgesetzt, wo ein Dielektrikumsmaterial mit der Oberseite der ersten Leitungen (z. B. obere Oberfläche von Platten-Vias) planarisiert wird. Bei dem in 61 dargestellten Beispiel wurde ein weiteres Dielektrikumsmaterial 465 über den Verbindungsleitungen 201 abgeschieden und mit einer oberen Oberfläche der Platten-Vias 209 planarisiert. Da die obere Oberfläche der bisher gebildeten Strukturen nun im Wesentlichen planarisiert ist, kehren die Verfahren 501 (5) zu Block 325 zurück, wo ein oder mehrere zweite leitfähige Materialien über dem Dielektrikumsmaterial und über den oberen Oberflächen der ersten Verbindungsleitungen (d. h. obere Oberflächen der Platten-Via-Abschnitte der ersten Leitungen) abgeschieden werden. Verfahren 501 werden dann im Wesentlichen wie oben für Verfahren 301 beschrieben fortgesetzt, wobei zweite Verbindungsleitungen in Kontakt mit den Platten-Vias bei Block 330 subtraktiv strukturiert werden. Ein oder mehrere Dielektrikumsmaterialien können dann über den sich ergebenden Plattenverbindungsstrukturen bei Block 335 abgeschieden werden, falls gewünscht.
  • 6J veranschaulicht eine Abscheidung einer leitfähigen Materialschicht 675 in Kontakt mit leitfähigem Material 225 (als oberste Schicht der Platten-Vias 209) und über Dielektrikumsmaterial 465. Die leitfähige Materialschicht 675 wird wieder auf eine im Wesentlichen planare Oberfläche Deckschicht-abgeschieden (oder schicht-übertragen). Die leitfähige Materialschicht 675 kann irgendeine Materialzusammensetzung aufweisen. Bei dem darstellenden Ausführungsbeispiel weist die leitfähige Materialschicht 675 im Wesentlichen die gleiche chemische Zusammensetzung wie die der leitfähigen Materialschicht 601 auf Wie ferner in 6K dargestellt, wird die leitfähige Materialschicht 675 subtraktiv in Verbindungsleitungen 208 strukturiert. An diesem Punkt kann die planare Plattenverbindungsstruktur 600 im Wesentlichen vollständig sein. Ein oder mehrere Dielektrikumsmaterialien können mit den Verbindungsleitungen 208 abgeschieden und planarisiert werden, z. B. als Vorbereitung für eine weitere Iteration der Verfahren 301 oder 501 oder irgendeinen anderen Verbindungsherstellungsprozess.
  • Alternativ, wie in 6L und 6M dargestellt, kann eine subtraktive Strukturierung der zweiten Seitenwände des Platten-Vias 209, in Ausrichtung mit Seitenwänden der Verbindungsleitungen 208, mit einem weiteren anisotropen Ätzen der leitfähigen Materialien 225 und 220 fortgesetzt werden. Wie in 6M gezeigt, kann die y-Abmessung des Platten-Vias 209 so reduziert werden, dass sie perfekt mit der y-dimensionalen CD der Verbindungsleitungen 208 übereinstimmt, genauso wie die x-Abmessung des Platten-Vias 209 perfekt mit der x-dimensionalen CD der Verbindungsleitungen 201 übereinstimmt. Obwohl in 6M nicht dargestellt, kann die in 6M dargestellte Platten-Via-Subtraktive-Strukturierung ein Ätzen nach sich ziehen, das tiefer geht als das Ätzen für das Platten-Via-Subtraktive-Strukturierung, das in 6F-6H dargestellt ist. Ein solches Ausführungsbeispiel kann z. B. den elektrischen Widerstand in langen Strecken von Verbindungsleitungen 201 zwischen Platten-Vias 209 reduzieren, indem eine größere Leitungsdicke außer lokal zu dem Platten-Via beibehalten wird.
  • 6N stellt eine im Wesentlichen vollständige planare Plattenverbindungsstruktur 600 nach der Abscheidung und Planarisierung des Dielektrikumsmaterials 499 dar.
  • Die oben beschriebenen planaren Platten-Verbindungsstrukturen und Herstellungsverfahren können in eine Vielzahl von ICs und Rechensystemen integriert werden, die solche ICs umfassen. 7 stellt gemäß einigen, hierin an anderer Stelle beschriebenen Ausführungsbeispielen ein System dar, in dem eine mobile Rechenplattform und/oder eine Datenservermaschine 706 eine IC mit planaren Plattenverbindungsstrukturen einsetzt. Die Servermaschine 706 kann irgendein kommerzieller Server sein, beispielsweise umfassend irgendeine Anzahl von Hochperformance-Rechenplattformen, die innerhalb eines Racks angeordnet und miteinander für elektronische Datenverarbeitung vernetzt sind, was bei dem beispielhaften Ausführungsbeispiel eine monolithische IC 701 umfasst. Die mobile Rechenplattform 705 kann irgendein tragbares Bauelement sein, das für jedes von elektronischer Datenanzeige, elektronischer Datenverarbeitung, drahtloser elektronischer Datenübertragung, oder Ähnliches ausgebildet ist. Beispielsweise kann die mobile Rechenplattform 705 irgendeines von einem Tablet, einem Smartphone, einem Laptop-Computer etc. sein, und kann einen Anzeige-Bildschirm (z. B. einen kapazitiven, induktiven, resistiven oder optischen Touchscreen), ein Chip-Ebene-integriertes System 710 und eine Batterie 715 umfassen.
  • Ob innerhalb des integrierten Systems 710 angeordnet, das in der erweiterten Ansicht 750 dargestellt ist, oder als ein alleinstehender gehäuster Chip innerhalb der Servermaschine 706, kann die IC 701 eine Speicherschaltungsanordnung (z. B. RAM) und/oder eine Logikschaltungsanordnung (z. B. einen Mikroprozessor, einen Multikern-Mikroprozessor, einen Grafikprozessor oder Ähnliches), umfassen, wobei zumindest eines von denen ferner planare Plattenverbindungsstrukturen umfasst, z. B. gemäß einigen, hierin an anderer Stelle beschriebenen Ausführungsbeispielen. Die IC 701 kann weiter mit einer Platine, einem Substrat oder einem Interposer 760 gekoppelt sein, auf dem ein oder mehrere zusätzliche ICs untergebracht sind, wie z. B. Leistungs-Management-IC 730 und Radiofrequenz-IC 725. Die IC 725 kann einen Ausgang aufweisen, der mit einer Antenne (nicht gezeigt) gekoppelt ist, um irgendeinen von einer Anzahl von drahtlosen Standards oder Protokollen zu implementieren, umfassend aber nicht beschränkt auf Wi-Fi (IEEE 802.11 Familie), WiMAX (IEEE 802.16 Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, und Ableitungen davon, sowie irgendwelche anderen drahtlosen Protokolle, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus.
  • 8 ist gemäß einigen Ausführungsbeispielen ein funktionales Blockdiagramm einer elektronischen Rechenvorrichtung 800. Die Vorrichtung 800 umfasst ferner eine Hauptplatine 802, die eine Anzahl von Komponenten unterbringt, wie beispielsweise, aber nicht beschränkt auf, einen Prozessor 04 (z. B. einen Anwendungsprozessor). Der Prozessor 804 kann physisch und/oder elektrisch mit der Hauptplatine 801 gekoppelt sein. Bei einigen Beispielen kann der Prozessor 804 Teil einer monolithischen IC-Struktur, z. B. mit planaren Plattenverbindungen, wie hierin an anderer Stelle beschrieben. Im Allgemeinen kann sich der Ausdruck „Prozessor“ oder „Mikroprozessor“ auf irgendeine Vorrichtung oder irgendeinen Abschnitt einer Vorrichtung beziehen, die/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die ferner in Registern und/oder Speicher gespeichert werden können.
  • Bei verschiedenen Beispielen können ein oder mehrere Kommunikationschips 806 auch physisch und/oder elektrisch mit der Hauptplatine 802 gekoppelt sein. Bei weiteren Implementierungen können Kommunikationschips 806 Teil des Prozessors 804 sein. Abhängig von ihren Anwendungen kann die Rechenvorrichtung 800 andere Komponenten umfassen, die physisch und elektrisch mit der Hauptplatine 802 gekoppelt sein können oder möglicherweise nicht. Diese anderen Komponenten umfassen, sind aber nicht beschränkt auf, flüchtige Speicher (z. B. DRAM 832), nichtflüchtiger Speicher (z. B. ROM 835), Flash-Speicher (z. B. NAND oder NOR), Magnetspeicher (MRAM 830), ein Grafikprozessor 822, ein digitaler Signalprozessor, ein Krypto-Prozessor, ein Chipsatz 812, eine Antenne 825, Touchscreen-Anzeige 815, Touchscreen-Steuerung 865, Batterie 816, Audio-Codec, Video-Codec, Leistungsverstärker 821, Globales-Positionierungssystem- (GPS-; Global Positioning System) Vorrichtung 840, Kompass 845, Beschleunigungssensor, Gyroskop, Lautsprecher 820, Kamera 841, und Massenspeichervorrichtung (z. B. Festplattenlaufwerk, Solid-State-Laufwerk (SSD), Compact Disk (CD), Digital Versatile Disk (DVD) und so weiter oder Ähnliches.
  • Die Kommunikationschips 806 können drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 800 ermöglichen. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun. Die Kommunikationschips 806 können irgendeine von einer Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend aber nicht beschränkt auf diejenigen, die anderswo hierin beschrieben sind. Wie erörtert, kann die Rechenvorrichtung 800 eine Mehrzahl von Kommunikationschips 806 umfassen. Zum Beispiel kann ein erster Kommunikationschip zweckgebunden sein für drahtlose Kommunikation mit kürzerem Bereich, wie beispielsweise Wi-Fi und Bluetooth, und ein zweiter Kommunikationschip kann zweckgebunden sein für drahtlose Kommunikation mit längerem Bereich, wie beispielsweise GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, und andere.
  • Während bestimmte Merkmale, die hierin ausgeführt sind, Bezug nehmend auf verschiedene Implementierungen beschrieben wurden, soll diese Beschreibung nicht in einem einschränkenden Sinn gesehen werden. Somit liegen verschiedene Modifikationen der hierin beschriebenen Implementierungen sowie andere Implementierungen, die für Fachleute auf dem Gebiet, auf das sich die vorliegende Offenbarung bezieht, offensichtlich sind, im Wesen und Schutzbereich der vorliegenden Offenbarung.
  • Es ist offensichtlich, dass die Erfindung nicht auf die derart beschriebenen Ausführungsbeispiele beschränkt ist, sondern in der Praxis mit Modifikation und Änderung ausgeführt werden kann, ohne von dem Schutzbereich der beigefügten Ansprüche abzuweichen. Beispielsweise können die vorangehenden Ausführungsbeispiele spezielle Kombinationen von Merkmalen umfassen, wie nachfolgend weiter bereitgestellt ist.
  • Bei ersten Beispielen umfasst eine Integrierte-Schaltungs- (IC-) Struktur eine Bauelementebene, umfassend eine Mehrzahl von Bauelementstrukturen, und elektrische Verbindungen, die die Bauelementstruktur in eine Schaltungsanordnung koppeln. Die elektrischen Verbindungen umfassen eine erste Verbindungsleitung in einer ersten Verbindungsebene, wobei die erste Verbindungsleitung eine erste Oberfläche aufweist, die eine erste Ebene definiert. Die elektrischen Verbindungen umfassen eine zweite Verbindungsleitung in einer zweiten Verbindungsebene, wobei die zweite Verbindungsleitung eine zweite Oberfläche aufweist, die eine zweite Ebene definiert, die im Wesentlichen parallel zu der ersten Ebene ist. Die elektrischen Verbindungen umfassen ein Platten-Via, das die erste Verbindungsleitung mit der zweiten Verbindungsleitung verbindet. Das Platten-Via weist einen im Wesentlichen rechteckigen Querschnitt innerhalb einer Ebene auf, die sich an einer Schnittstelle der ersten Verbindungsleitung oder der zweiten Verbindungsleitung befindet, und die im Wesentlichen parallel zu der ersten Ebene ist.
  • Bei zweiten Beispielen, für irgendeines der ersten Beispiele, erstreckt sich die erste Verbindungsleitung in einer ersten Richtung und weist eine erste Breite auf, und der Querschnitt weist eine erste Abmessung auf, die im Wesentlichen gleich der ersten Breite ist.
  • Bei dritten Beispielen, für irgendeines der zweiten Beispiele, erstreckt sich die zweite Leitung in einer zweiten Richtung, die nicht parallel zu der ersten Richtung ist, und weist eine zweite Breite auf, und wobei der Querschnitt eine zweite Abmessung aufweist, die ungleich der zweiten Breite ist.
  • Bei vierten Beispielen, für irgendeines der dritten Beispiele, ist die zweite Abmessung größer ist als die zweite Breite.
  • Bei fünften Beispielen, für irgendeines der dritten Beispiele, ist der Querschnitt ein erster Querschnitt an einer Schnittstelle mit der ersten Verbindungsleitung, wobei das Platten-Via einen im Wesentlichen rechteckigen zweiten Querschnitt an einer Schnittstelle mit der zweiten Verbindungsleitung aufweist, und wobei eine erste Abmessung des zweiten Querschnitts ebenfalls im Wesentlichen gleich der ersten Breite ist.
  • Bei sechsten Beispielen, für irgendeines der dritten Beispiele, ist der Querschnitt ein erster Querschnitt an einer Schnittstelle mit der ersten Verbindungsleitung, weist das Platten-Via einen im Wesentlichen rechteckigen zweiten Querschnitt an einer Schnittstelle mit der zweiten Verbindungsleitung auf, ist eine erste Abmessung des ersten Querschnitts im Wesentlichen gleich der ersten Breite, und ist eine zweite Abmessung des zweiten Querschnitts im Wesentlichen gleich der zweiten Breite.
  • Bei siebten Beispielen, für irgendeines der sechsten Beispiele, ist eine zweite Abmessung des ersten Querschnitts im Wesentlichen gleich der zweiten Breite, und die erste Abmessung des zweiten Querschnitts ist im Wesentlichen gleich der ersten Breite.
  • Bei achten Beispielen, für irgendeines der siebten Beispiele, weist das Platten-Via im Wesentlichen die gleiche Zusammensetzung auf wie zumindest eine der ersten oder der zweiten Verbindungsleitung.
  • Bei neunten Beispielen, für irgendeines des ersten bis achten Beispiels umfasst das Platten-Via einen Stapel aus zwei oder Material-Schichten, und einzelne Schichten des Stapels sind alle im Wesentlichen parallel zu der ersten Ebene.
  • Bei zehnten Beispielen, für irgendeines der neunten Beispiele, bildet eine erste der Materialschichten eine Schnittstelle mit der ersten Verbindungsleitung und eine zweite der Materialschichten bildet eine Schnittstelle mit der zweiten Verbindungsleitung.
  • Bei elften Beispielen, für irgendeines des ersten bis zehnten Beispiels, umfasst das Platten-Via ein Metall, Graphit oder Kohlenstoff-Nanoröhrchen.
  • Bei zwölften Beispielen, für irgendeines der elften Beispiele, umfasst das Platten-Via zumindest eines von W, Ru, Mo, Al oder Ti.
  • Bei dreizehnten Beispielen umfasst eine Integrierte-Schaltungs- (IC-) Struktur eine Bauelementebene, umfassend Transistorstrukturen, elektrische Verbindungen, die die Transistorstrukturen in eine Schaltungsanordnung koppeln. Die elektrischen Verbindungen umfassen eine erste Verbindungsleitung, die sich lateral innerhalb einer ersten Ebene erstreckt, und eine zweite Verbindungsleitung mit einem ersten Leitungssegment, das sich lateral innerhalb einer zweiten Ebene erstreckt, und einem zweiten Leitungssegment, das sich vertikal, im Wesentlichen orthogonal zu der ersten und der zweiten Ebene erstreckt. Das erste und das zweite Leitungssegment grenzen aneinander, und das zweite Leitungssegment ist in Kontakt mit der ersten Verbindungsleitung.
  • Bei vierzehnten Beispielen, für irgendeines der dreizehnten Beispiele, weist die zweite Verbindungsleitung eine andere Zusammensetzung auf als die erste Verbindungsleitung.
  • Bei fünfzehnten Beispielen, für irgendeines der dreizehnten Beispiele, ist die erste Verbindungsleitung über der zweiten Verbindungsleitung.
  • Bei sechszehnten Beispielen, für irgendeines der dreizehnten Beispiele, ist die erste Verbindungsleitung unter der zweiten Verbindungsleitung.
  • Bei siebzehnten Beispielen umfasst ein Verfahren zum Herstellen einer IC-Struktur Abscheiden eines oder mehrerer erster Metalle über einem Substrat, umfassend eine Bauelementschicht mit einer oder mehreren Bauelementstrukturen. Das Verfahren umfasst Bilden erster Leitungen durch Ätzen durch die ersten Metalle. Das Verfahren umfasst Planarisieren eines Dielektrikumsmaterials mit einer Oberseite der ersten Leitungen. Das Verfahren umfasst Abscheiden eines oder mehrerer zweiter Metalle über dem Dielektrikum und über der Oberseite der ersten Leitungen. Das Verfahren umfasst Bilden zweiter Leitungen über den ersten Leitungen durch Ätzen durch zumindest die zweiten Metalle.
  • Bei achtzehnten Beispielen, für irgendeines der siebzehnten Beispiele, umfasst das eine oder die mehreren ersten Metalle einen Stapel aus zumindest zwei ersten Metallen unterschiedlicher Zusammensetzung, und das Ätzen durch zumindest die zweiten Metalle umfasst ferner Bilden eines Platten-Vias zwischen den ersten Leitungen und den zweiten Leitungen durch Ätzen durch einen Abschnitt des obersten der ersten Metalle in dem Stapel, der durch die zweiten Metalle ungeschützt ist.
  • Bei neunzehnten Beispielen, für irgendeines der achtzehnten Beispiele, weist das oberste der ersten Metalle die gleiche Zusammensetzung auf wie zumindest eines der zweiten Metalle, das mit dem obersten der ersten Metalle in Kontakt ist.
  • Bei zwanzigsten Beispielen, für irgendeines der siebzehnten bis neunzehnten Beispiele, umfassen das eine oder die mehreren ersten Metalle einen Stapel aus zumindest zwei ersten Metallen mit unterschiedlicher Zusammensetzung. Das Ätzen durch die ersten Metalle umfasst ferner Bilden eines Platten-Vias über einem Abschnitt der ersten Leitungen durch Maskieren eines Abschnitts der ersten Leitungen und Ätzen durch ein oberstes der ersten Metalle in dem Stapel, das durch die Maske ungeschützt ist, und das Planarisieren des Dielektrikumsmaterials mit einer Oberseite der ersten Leitungen umfasst ein Planarisieren des Dielektrikumsmaterials mit einer Oberseite des Platten-Vias.
  • Bei einundzwanzigsten Beispielen, für irgendeines der siebzehnten bis zwanzigsten Beispiele, umfasst das Verfahren ferner zumindest eines von konformem Abscheiden eines Dielektrikumsmaterials über Seitenwänden der zweiten Leitungen und des Platten-Vias, oder Planarisieren eines Dielektrikumsmaterials mit der Oberseite der zweiten Leitungen.
  • Bei zweiundzwanzigsten Beispielen, für irgendeines der siebzehnten bis einundzwanzigsten Beispiele, sind die zweiten Leitungen nicht parallel zu den ersten Leitungen und das Ätzen durch die zweiten Metalle legt die ersten Leitungen frei.
  • Bei dreiundzwanzigsten Beispielen, für irgendeines der siebzehnten bis zweiundzwanzigsten Beispiele, umfassen zumindest eines der ersten Metalle oder der zweiten Metalle einen Stapel aus zumindest zwei Metallen unterschiedlicher Zusammensetzung.
  • Die obigen Ausführungsbeispiele sind jedoch diesbezüglich nicht eingeschränkt, und bei verschiedenen Implementierungen können die obigen Ausführungsbeispiele das Ausführen nur einer Teilmenge solcher Merkmale, das Ausführen einer unterschiedlichen Reihenfolge solcher Merkmale, das Ausführen einer unterschiedlichen Kombination solcher Merkmale und/oder das Ausführen zusätzlicher Merkmale zu den Merkmalen, die ausdrücklich aufgezählt sind, umfassen. Der Schutzbereich der Erfindung sollte deshalb Bezug nehmend auf die beigefügten Ansprüche bestimmt werden, zusammen mit dem vollständigen Schutzbereich von Entsprechungen, auf welche solche Ansprüche Anrecht haben.

Claims (23)

  1. Eine Integrierte-Schaltungs-, IC-, Struktur, umfassend: eine Bauelementebene, umfassend eine Mehrzahl von Bauelementstrukturen; und elektrische Verbindungen, die die Bauelementstruktur in eine Schaltungsanordnung koppeln, wobei die elektrischen Verbindungen umfassen: eine erste Verbindungsleitung in einer ersten Verbindungsebene, wobei die erste Verbindungsleitung eine erste Oberfläche aufweist, die eine erste Ebene definiert, eine zweite Verbindungsleitung in einer zweiten Verbindungsebene, wobei die zweite Verbindungsleitung eine zweite Oberfläche aufweist, die eine zweite Ebene definiert, die im Wesentlichen parallel zu der ersten Ebene ist; und ein Platten-Via, das die erste Verbindungsleitung mit der zweiten Verbindungsleitung verbindet, wobei das Platten-Via einen im Wesentlichen rechteckigen Querschnitt innerhalb einer Ebene aufweist, die sich an einer Schnittstelle der ersten Verbindungsleitung oder der zweiten Verbindungsleitung befindet, und im Wesentlichen parallel zu der ersten Ebene ist.
  2. Die IC-Struktur gemäß Anspruch 1, wobei die erste Verbindungsleitung sich in einer ersten Richtung erstreckt und eine erste Breite aufweist, und wobei der Querschnitt eine erste Abmessung aufweist, die im Wesentlichen gleich der ersten Breite ist.
  3. Die IC-Struktur gemäß Anspruch 2, wobei die zweite Leitung sich in einer zweiten Richtung erstreckt, die nicht parallel zu der ersten Richtung ist, und eine zweite Breite aufweist, und wobei der Querschnitt eine zweite Abmessung aufweist, die ungleich der zweiten Breite ist.
  4. Die IC-Struktur gemäß Anspruch 3, wobei die zweite Abmessung größer ist als die zweite Breite.
  5. Die IC-Struktur gemäß Anspruch 3 oder 4, wobei der Querschnitt ein erster Querschnitt an einer Schnittstelle mit der ersten Verbindungsleitung ist, wobei das Platten-Via einen im Wesentlichen rechteckigen zweiten Querschnitt an einer Schnittstelle mit der zweiten Verbindungsleitung aufweist, und wobei eine erste Abmessung des zweiten Querschnitts ebenfalls im Wesentlichen gleich der ersten Breite ist.
  6. Die IC-Struktur gemäß Anspruch 3, 4 oder 5, wobei der Querschnitt ein erster Querschnitt an einer Schnittstelle mit der ersten Verbindungsleitung ist, wobei das Platten-Via einen im Wesentlichen rechteckigen zweiten Querschnitt an einer Schnittstelle mit der zweiten Verbindungsleitung aufweist, wobei eine erste Abmessung des ersten Querschnitts im Wesentlichen gleich der ersten Breite ist, und wobei eine zweite Abmessung des zweiten Querschnitts im Wesentlichen gleich der zweiten Breite ist.
  7. Die IC-Struktur gemäß Anspruch 6, wobei eine zweite Abmessung des ersten Querschnitts im Wesentlichen gleich der zweiten Breite ist, und wobei die erste Abmessung des zweiten Querschnitts im Wesentlichen gleich der ersten Breite ist.
  8. Die IC-Struktur gemäß einem der Ansprüche 1-7, wobei das Platten-Via im Wesentlichen die gleiche Zusammensetzung aufweist wie zumindest eine der ersten oder der zweiten Verbindungsleitung.
  9. Die IC-Struktur gemäß einem der Ansprüche 1-8, wobei das Platten-Via einen Stapel aus zwei oder Material-Schichten umfasst, und wobei die einzelnen Schichten des Stapels alle im Wesentlichen parallel zu der ersten Ebene sind.
  10. Die IC-Struktur gemäß Anspruch 9, wobei eine erste der Materialschichten eine Schnittstelle mit der ersten Verbindungsleitung bildet und eine zweite der Materialschichten eine Schnittstelle mit der zweiten Verbindungsleitung bildet.
  11. Die IC-Struktur gemäß einem der Ansprüche 1-10, wobei das Platten-Via ein Metall, Graphit oder Kohlenstoff-Nanoröhren umfasst.
  12. Die IC-Struktur gemäß Anspruch 11, wobei das Platten-Via zumindest eines von W, Ru, Mo, Al oder Ti umfasst.
  13. Eine Integrierte-Schaltungs-, IC-, Struktur, umfassend: eine Bauelementebene, umfassend Halbleiterbauelementstrukturen; und elektrische Verbindungen, die die Halbleiterbauelementstrukturen in eine Schaltungsanordnung koppeln, wobei die elektrischen Verbindungen umfassen: eine erste Verbindungsleitung, die sich lateral innerhalb einer ersten Ebene erstreckt; und eine zweite Verbindungsleitung mit einem ersten Leitungssegment, das sich lateral innerhalb einer zweiten Ebene erstreckt, und einem zweiten Leitungssegment, das sich vertikal, im Wesentlichen orthogonal zu der ersten und der zweiten Ebene erstreckt, wobei das erste und das zweite Leitungssegment aneinander angrenzen und wobei das zweite Leitungssegment in Kontakt mit der ersten Verbindungsleitung ist.
  14. Die IC-Struktur gemäß Anspruch 13, wobei die zweite Verbindungsleitung eine andere Zusammensetzung aufweist als die erste Verbindungsleitung.
  15. Die IC-Struktur gemäß Anspruch 13 oder 14, wobei die erste Verbindungsleitung über der zweiten Verbindungsleitung ist.
  16. Die IC-Struktur gemäß Anspruch 13, 14 oder 15, wobei die erste Verbindungsleitung unter der zweiten Verbindungsleitung ist.
  17. Ein Verfahren zum Herstellen einer IC-Struktur, das Verfahren umfassend: Abscheiden eines oder mehrerer erster Metalle über einem Substrat, umfassend eine Bauelementschicht mit einer oder mehreren Bauelementstrukturen; Bilden erster Leitungen durch Ätzen durch die ersten Metalle; Planarisieren eines Dielektrikumsmaterials mit einer Oberseite der ersten Leitungen; Abscheiden eines oder mehrerer zweiter Metalle über dem Dielektrikum und über der Oberseite der ersten Leitungen; und Bilden zweiter Leitungen über den ersten Leitungen durch Ätzen durch zumindest die zweiten Metalle.
  18. Das Verfahren gemäß Anspruch 17, wobei das eine oder die mehreren ersten Metalle einen Stapel aus zumindest zwei ersten Metallen unterschiedlicher Zusammensetzung umfassen, und wobei das Ätzen durch zumindest die zweiten Metalle ferner Bilden eines Platten-Vias zwischen den ersten Leitungen und den zweiten Leitungen durch Ätzen durch einen Abschnitt des obersten der ersten Metalle in dem Stapel umfasst, der durch die zweiten Metalle ungeschützt ist.
  19. Das Verfahren gemäß Anspruch 18, wobei das oberste der ersten Metalle die gleiche Zusammensetzung aufweist wie zumindest eines der zweiten Metalle, das mit dem obersten der ersten Metalle in Kontakt ist.
  20. Das Verfahren gemäß Anspruch 18 oder 19, ferner umfassend zumindest eines von konformem Abscheiden eines Dielektrikumsmaterials über Seitenwänden der zweiten Leitungen und des Platten-Vias, oder Planarisieren eines Dielektrikumsmaterials mit der Oberseite der zweiten Leitungen.
  21. Das Verfahren gemäß einem der Ansprüche 17-20, wobei: das eine oder die mehreren ersten Metalle einen Stapel aus zumindest zwei ersten Metallen mit unterschiedlicher Zusammensetzung umfassen; das Ätzen durch die ersten Metalle ferner ein Bilden eines Platten-Vias über einem Abschnitt der ersten Leitungen durch Maskieren eines Abschnitts der ersten Leitungen und Ätzen durch ein oberstes der ersten Metalle in dem Stapel, das durch die Maske ungeschützt ist, umfasst; und das Planarisieren des Dielektrikumsmaterials mit einer Oberseite der ersten Leitungen ein Planarisieren des Dielektrikumsmaterials mit einer Oberseite des Platten-Vias umfasst.
  22. Das Verfahren gemäß einem der Ansprüche 17-21, wobei die zweiten Leitungen nicht parallel zu den ersten Leitungen sind und wobei das Ätzen durch die zweiten Metalle die ersten Leitungen freilegt.
  23. Das Verfahren gemäß einem der Ansprüche 17-22, wobei zumindest eines der ersten Metalle oder der zweiten Metalle einen Stapel aus zumindest zwei Metallen unterschiedlicher Zusammensetzung umfassen.
DE102020132370.0A 2020-03-19 2020-12-06 Planare Platten-Vias für Integrierte-Schaltungs-Verbindungen Pending DE102020132370A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/824,366 2020-03-19
US16/824,366 US11239156B2 (en) 2020-03-19 2020-03-19 Planar slab vias for integrated circuit interconnects

Publications (1)

Publication Number Publication Date
DE102020132370A1 true DE102020132370A1 (de) 2021-09-23

Family

ID=77552813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020132370.0A Pending DE102020132370A1 (de) 2020-03-19 2020-12-06 Planare Platten-Vias für Integrierte-Schaltungs-Verbindungen

Country Status (2)

Country Link
US (2) US11239156B2 (de)
DE (1) DE102020132370A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227829B2 (en) 2018-03-29 2022-01-18 Intel Corporation Device terminal interconnect structures
US11270913B2 (en) * 2020-04-28 2022-03-08 International Business Machines Corporation BEOL metallization formation
US11444024B2 (en) 2020-11-02 2022-09-13 Intel Corporation Subtractively patterned interconnect structures for integrated circuits
EP4199052B1 (de) * 2021-12-17 2024-08-21 IMEC vzw Metallisierungsschema für eine integrierte schaltung
US20240170394A1 (en) 2022-11-22 2024-05-23 Intel Corporation Integrated circuit interconnect level comprising multi-height lines & self-aligned vias

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020155693A1 (en) * 2001-04-23 2002-10-24 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned anti-via interconnects
US7224063B2 (en) 2001-06-01 2007-05-29 International Business Machines Corporation Dual-damascene metallization interconnection
US6972985B2 (en) * 2004-05-03 2005-12-06 Unity Semiconductor Corporation Memory element having islands
US6926590B1 (en) * 2004-06-25 2005-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method of improving device performance
US8432040B2 (en) * 2006-06-01 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnection structure design for low RC delay and leakage
JP6009152B2 (ja) * 2011-09-15 2016-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8848424B2 (en) * 2011-11-22 2014-09-30 Panasonic Corporation Variable resistance nonvolatile memory device, and accessing method for variable resistance nonvolatile memory device
US9761489B2 (en) 2013-08-20 2017-09-12 Applied Materials, Inc. Self-aligned interconnects formed using substractive techniques
US11227829B2 (en) 2018-03-29 2022-01-18 Intel Corporation Device terminal interconnect structures
US10825726B2 (en) * 2018-10-16 2020-11-03 International Business Machines Corporation Metal spacer self aligned multi-patterning integration
KR20200119474A (ko) * 2019-04-10 2020-10-20 에스케이하이닉스 주식회사 적층된 메모리 셀들을 포함하는 저항 변화 메모리 장치

Also Published As

Publication number Publication date
US20210296231A1 (en) 2021-09-23
US11239156B2 (en) 2022-02-01
US20220223518A1 (en) 2022-07-14

Similar Documents

Publication Publication Date Title
DE102020132370A1 (de) Planare Platten-Vias für Integrierte-Schaltungs-Verbindungen
DE112017008044B4 (de) Vertikale supraleitende kondensatoren für transmon-qubits
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
DE102019100632A1 (de) Seitenwandmetallspacer zum Ausbilden von Metallgates in Quantenvorrichtungen
DE102017117937A1 (de) Aufgeteilte Schienenstrukturen, die sich in angrenzenden Metallschichten befinden
DE102018204575A1 (de) Integriertes schaltungs-package mit mikrostreifen-leitungsführung und einer externen masseebene
DE112016007567T5 (de) Gehäusesubstrat mit hochdichte-zwischenverbindungsschicht mit säulen- und via-verbindungen zur fan-out-skalierung
DE102016114870A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE10051601A1 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur
DE112013006523T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE112013007166B4 (de) Bewahrung von Umverteilungsleitungen feiner Teilung
DE112013006462T5 (de) Eingebettete Magnettunnelkontakte umfassender Logikchip
DE112015007233B4 (de) Mikroprozessorgehäuse mit masseisolationsgewebestruktur mit kontakthöckern auf erster ebene und verfahren zur ausbildung eines masseisolationsgewebestrukturgehäuses aus leitfähigem material
DE112005001961T5 (de) Integrierte Hartmaske mit niedrigem K-Wert
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE102011007746A1 (de) Flashspeicher mit Mehrzustandsarchitektur
DE102005034665A1 (de) Ferromagnetische Liner für Leiterbahnen von magnetischen Speicherzellen und Verfahren zum Herstellen derselben
DE112016004346T5 (de) Verlustarme übertragungsleitungen mit geringem nebensprechen unterverwendung geformter durchkontaktierungen
DE112013005582T5 (de) Kontaktfleckstruktur für eine Silicium-Durchkontaktierung
DE102018215812A1 (de) Hochdichte Metall-Isolator-Metall-Kondensatoren
DE112015007202T5 (de) Mikroelektronische vorrichtungen mit eingebetteten substrathohlräumen für datenübertragungen von vorrichtung zu vorrichtung
DE102006001107B4 (de) Verfahren zum Herstellen von MRAM-Zellen
DE112016006659T5 (de) Damaszierte Stopfen- und Zungenstrukturbildung mittels Photobuckets für auf Abstandhalter basierende Back-End-of-Line (BEOL)-Verbindungen
DE112017006496T5 (de) Skalierbare eingebettete siliziumbrücken-via-säulen in lithographisch definierten vias und verfahren zum herstellen derselben
DE102014100564A1 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung