JPH11126779A - 構造化方法 - Google Patents

構造化方法

Info

Publication number
JPH11126779A
JPH11126779A JP10217939A JP21793998A JPH11126779A JP H11126779 A JPH11126779 A JP H11126779A JP 10217939 A JP10217939 A JP 10217939A JP 21793998 A JP21793998 A JP 21793998A JP H11126779 A JPH11126779 A JP H11126779A
Authority
JP
Japan
Prior art keywords
layer
mask
structured
etching
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10217939A
Other languages
English (en)
Inventor
Manfred Dr Engelhardt
エンゲルハルト マンフレート
Volker Weinrich
ワインリッヒ フォルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH11126779A publication Critical patent/JPH11126779A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 従来法の欠点を回避又は低減する構造化方法
を提供する。 【解決手段】 構造化すべき層3上に犠牲層4を施し、
犠牲層4上に無機物質を含んでいるマスク5を施し、こ
の犠牲層4と構造化すべき層3をマスクを使用して構造
化し、犠牲層及びマスクを除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、構造化方法、特に
例えば貴金属、強誘電体材料及び高い相対誘電率を有す
る誘電体材料から成る層のようなプラズマ又は乾式化学
的にはエッチングし難い又はエッチング不可能な層を構
造化するための方法に関する。
【0002】
【従来の技術】例えばDRAMもしくはFRAMのよう
な高集積化されたメモリモジュールの開発には益々小型
化されるにもかかわらずセル容量は維持又は更に改善す
ることが求められている。この目的を達成するために、
益々薄くなる誘電体層及び積み重ねコンデンサ電極(ト
レンチセル、スタックセル)が使用される。最近では従
来の酸化シリコンの代わりに新しい材料、特に常誘電体
及び強誘電体がメモリセルのコンデンサ電極間に使用さ
れる。例えばバリウムストロンチウムチタン酸塩(BS
T、BaSr)TiO3 )、鉛ジルコンチタン酸塩(P
ZT、Pb(Zr、Ti)O3 )もしくはランタンをド
ープされた鉛ジルコンチタン酸塩又はストロンチウムビ
スマスタンタル酸塩(SBT、SrBi2 Ta2 9
がDRAMもしくはFRAMのメモリセルのコンデンサ
に使用される。
【0003】その際これらの材料は通常既に存在する電
極(底面電極)上に析出される。このプロセス高温下に
行われるので、通常コンデンサ電極を形成する材料、例
えばドープされたポリシリコンが容易に酸化され、その
導電特性を失い、これがメモリセルを故障させることに
なる。
【0004】その良好な耐酸化性及び/又は導電性酸化
物の形成の故に4d及び5dの遷移金属、特に白金金属
(Ru、Rh、Pd、Os、Ir、Pt)及び特に白金
それ自体、並びにレニウムが有望な材料と見なされ、そ
れらは上記のメモリセルの電極材としてドープされたポ
リシリコンに代わり得るものとなる。
【0005】デバイスの超小型化が進むにつれて今日導
電路に使用されるアルミニウムに代わるものが求められ
ている。その際代替材料はアルミニウムよりも僅かな比
抵抗及び僅かなエレクトロ・マイグレーションを示さな
ければならない。その場合の有望な材料として銅が考え
られる。
【0006】更に磁気的“ランダム・アクセス・メモ
リ”(DRAM)の開発にはマイクロエレクトロニクス
回路に磁気層(例えば鉄、コバルト、ニッケル又はパー
マロイ)を集積することを必要とする。
【0007】これまで半導体技術分野に普及していない
上記の材料から集積回路を構成し得るようにするために
は、これらの材料の薄層を構造化しなければならない。
【0008】従来使用されてきた材料の構造化は、通常
いわゆるプラズマを利用した異方性エッチング法により
行われる。その際一般に例えば酸素、塩素、臭素、塩化
水素、臭化水素もしくはハロゲン化炭化水素のような単
数又は複数の反応ガス及び希ガス(例えばアルゴン、ヘ
リウム)から成るガス混合物を使用する物理・化学的方
法が適用される。これらのガス混合物は通常交流電磁場
において僅かな圧力で励起される。
【0009】図8は平行板反応器20を例としてそのエ
ッチング室の原理的作動方法を示している。例えばアル
ゴン(Ar)と塩素(Cl2 )のガス混合物は本来の反
応室22がガス取り入れ口21を介して供給され、ガス
排出口29を介して再び排出される。平行板反応器の下
方板24はキャパシタ27を介して高周波電源28と接
続され、基板の保持体としての役目をする。高周波の交
流電界を平行板反応器の上方及び下方板23、24に印
加することによりガス混合物はプラズマ25に運ばれ
る。電子の移動度はガスの陽イオンのそれよりも大きい
ので上方及び下方板23、24はプラズマ25に対し負
に帯電される。従って両板23、24は正に帯電された
ガスの陽イオンを強く引き付ける作用をし、その結果両
板はこのイオン、例えばAr+ の永続的な衝突に曝され
る。その上ガス圧が低く、典型的には0.1〜10Pa
に保持されているので、イオン相互間及び中性粒子に対
する散乱はごく僅かであり、イオンは平行板反応器の下
方板24上に支持されている基板26の表面にほぼ垂直
に衝突する。これによりその下にあるエッチングすべき
基板26の層上に良好なマスク(図示せず)の写像を可
能にする。
【0010】一般にマスク材料としては露光及び現像工
程により比較的容易に構造化できるのでフォトレジスト
が使用される。
【0011】エッチングの物理的部分は衝突するイオン
(例えばCl2 + 、Ar+ )の衝撃及び運動エネルギー
により引き起こされる。それにより付加的に基板と反応
ガス粒子(イオン、分子、原子、ラジカル)との間の化
学反応は揮発性反応生成物の形成下に開始又は増強され
る(エッチングの化学的側面)。基板粒子とガス粒子間
のこれらの化学反応はエッチングプロセスの高いエッチ
ング選択度に負うものである。
【0012】残念なことに、集積回路内に新たに使用さ
れた上述の材料は化学的にはエッチングが極めて困難で
あるか又は不可能な材料に属し、これらの材料ではエッ
チング研削量は“反応性”ガスを使用した場合でさえ主
として又は殆ど専らエッチングの物理的側面に基づくも
のであることが判明している。
【0013】エッチングの化学成分が僅かであるか又は
欠けているために構造化すべき層のエッチング研削量は
マスクもしくは下地(エッチングストップ層)のエッチ
ング研削量と同程度であり、即ちエッチングマスクもし
くは下地に対するエッチング選択度は一般に低い(約
0.3〜3.0)。このことは傾斜した側面を有するマ
スクの浸食及びマスクに不可避のファセット(傾斜、テ
ーパリング)が形成されることにより構造化の寸法精度
はごく僅かに保証されるに過ぎない。このファセット化
は構造化の際に達成可能の最小構造寸法を制約する。
【0014】更に構造化すべき層の構造化の際に構造化
すべき層の材料が再堆積することがある。この再堆積は
例えばレジストマスクの側壁に生じ、後に行われる処理
工程中にしばしば多大の労力を払って初めて除去できる
ものである。この再堆積はエッチングガス混合物中のア
ルゴンの分量の増加と共に増加するので、処理工程は一
般に例えば塩素−アルゴンプラズマ中のアルゴンの分量
は僅かに制限される。しかしエッチングガス混合物中の
塩素の分量が高められると再びマスクにファセットの形
成が高められることになる。
【0015】更に特に“オーバエッチング”工程で下地
は強くエッチングされ、エッチング側面部の傾斜付けが
制御しにくくなる。
【0016】
【発明が解決しようとする課題】従って本発明の課題
は、従来方法の上記の欠点を回避又は低減する構造化方
法を提供することにある。
【0017】
【課題を解決するための手段】この課題は本発明の請求
項1による方法により解決される。本発明のその他の有
利な実施形態、実施態様及び特徴は従属請求項及び添付
の図面から明らかにされる。
【0018】本発明により少なくとも1つの構造化すべ
き層を構造化するための方法が提供され、その際本方法
は以下に記載する工程、即ち構造化すべき層上に犠牲層
を施し、犠牲層上に無機物質を含んでいるマスクを施
し、この犠牲層と構造化すべき層をマスクを使用して構
造化し、犠牲層及びマスクを除去工程を含んでいる。
【0019】本発明は、無機物質を含むマスクがフォト
レジストよりも抵抗力があり、従ってマスクの化学的
“灰化”が阻止されるという利点を有する。このマスク
はエッチングプロセスの際に高い物理的部分を有しなが
ら極めて僅かな研削率を有する。このことは全体として
エッチングプロセスの選択度を高めることになる。マス
クの浸食が僅かであるために構造化物に一層高度の寸法
精度が得られる。更に本発明方法により反応ガスでも構
造化すべき層に一層急峻なエッチング側面部を得ること
が可能となる。85°以上の側面角度を有するエッチン
グ側面部を形成することができる。
【0020】犠牲層の材料はマスクの材料に比べて容易
に再除去できるものを選択する。従って本発明はマスク
もまた犠牲層により難なく再除去することができる。
【0021】構造化すべき層はしばしばSiO2 下地上
に施される。普通例えばSiO2 ハードマスクの除去の
際に生じるようなトポロジの隆起は本発明方法により確
実に回避することができる。
【0022】構造化すべき層が銅、鉄、コバルト、ニッ
ケル、4d又は5dの遷移金属、特に白金金属を含んで
いると有利である。
【0023】更に構造化すべき層が強誘電体材料、高い
相対誘電率(>20)を有する誘電体材料、これらの材
料のペロブスカイト型構造又は前駆体を含んでいると有
利である。その際上記の材料の前駆体とは、適当な熱処
理(例えば焼き鈍し)により、場合によっては酸素の供
給下に上記の材料に変換可能な材料を意味するものとす
る。
【0024】例えば構造化すべき層がストロンチウムビ
スマスタンタル酸塩(SBT、SrBi2 Ta
2 9 )、ストロンチウムビスマスニオブ酸塩タンタル
酸塩(SBNT、SrBi2 Ta2-x Nbx 9 、x=
0〜2)、鉛ジルコン酸塩チタン酸塩(PZT、Pb
(Zr、Ti)O3 )又はその誘導体又はバリウムスト
ロンチウムチタン酸塩(BST、Bax Sr1-x Ti
O、x=0〜1)、鉛ランタンチタン酸塩 (PLT、
(Pb、La)TiO3 )、鉛ランタンジルコン酸塩チ
タン酸塩(PLZT、(Pb、La)(Zr、Ti)O
3 )又はその誘導体を含んでいると有利である。
【0025】更に構造化すべき層が白金、金、銀、銅、
イリジウム、パラジウム、ルテニウム、レニウム又はそ
れらの酸化物を含んでいると有利である。
【0026】本発明方法の有利な実施形態によれば、マ
スクは酸化シリコン、特にSiO2、金属、特にアルミ
ニウム、チタン又はタングステン、金属窒化物、有利に
は窒化チタン、特にTiNx (0.8<x<1.2)又
は金属ケイ化物を含んでいる。
【0027】犠牲層が有機材料、特にポリイミド、ポリ
シリコン、少なくともスピン−オン−ガラス層又はアル
ミニウムを含んでいると有利である。
【0028】更に構造化すべき層の乾式エッチング中に
反応物質、特に反応ガスが用いられると有利である。
【0029】反応ガスを酸素(O2 )、ガス状フッ素化
合物、塩素(Cl2 )、ハロゲン化水素、ハロゲン化炭
化水素又はこれらのガスの混合物の群から選択すると有
利である。
【0030】更に構造化すべき層の乾式エッチング中に
希ガス、特にアルゴンが用いられると有利である。
【0031】構造化すべき層の乾式エッチングにプラズ
マエッチング法を使用すると有利である。
【0032】本発明方法の一実施形態によれば犠牲層及
びマスクはリフト・オフ法により除去されると有利であ
る。しかし犠牲層は灰化することもでき、その際マスク
材料は“スクラッバー”洗浄により除去される。
【0033】有利にはマスク材料はフォト技術により構
造化される。本発明方法の有利な実施形態によればマス
クはレジストマスクの使用下にまず予備構造化され、レ
ジストマスクを除去した後完全に構造化される。これは
レジストマスクの除去の際に犠牲層がまだ露出していな
いため、犠牲層の早期の損傷が回避されるので有利であ
る。
【0034】
【発明の実施の形態】本発明を図面に基づき以下に詳述
する。
【0035】図1〜7は本発明方法を概略的に示すもの
である。基板1、例えばSiO2 基板上に白金層3が構
造化すべき層として例えばスパッタリングにより施され
ている。白金層3上にポリイミド層4を犠牲層として形
成する。ポリイミド層4上にポリイミド4及び白金層3
を構造化するためのSiO2 ハードマスク6として後で
用いられるSiO2 層5を例えばTEOS又はシランプ
ロセスにより施す。このSiO2 層5上に露光及び現像
工程によりSiO2 層5を構造化するためのレジストマ
スク7の作用をするレジスト層を施す。こうして形成さ
れた構造が図1に示されている。
【0036】引続きSiO2 層5をプラズマ化学により
異方性にエッチングし、犠牲層4及び白金層3を引続き
構造化するためのマスク6として作用できるようにす
る。その際エッチングガスとしては例えばCHF3 /C
4 又はC4 8 /COを使用できる。
【0037】もちろんこの工程中にSiO2層5はまだ
完全には構造化されていない。プラズマ化学エッチング
は、犠牲層4が全ての個所でSiO2 層5により少なく
ともその薄い範囲10で覆われるように行われる。Si
2 層5の薄い範囲10の厚さはSiO2 層5の層厚の
25%であると有利である。こうして形成された構造が
図2に示されている。
【0038】引続きレジストマスク7を湿式化学プロセ
ス又は灰化により除去し、その際ポリイミド層3はSi
2 層5の薄い範囲10により保護されている。こうし
て形成された構造は図3に示されている。
【0039】しかしまた別の方法としてレジストマスク
7は白金層3を構造化してから初めて除去してもよい。
この場合残存するレジストマスク7はマスクの作用をす
るSiO2 層5を補強する。
【0040】次に残りのSiO2 層5の異方性エッチン
グを行い、SiO2 ハードマスク6が形成される。この
処理工程で構造の開口部の底面のポリイミド層4が露出
される。その後の処理工程のためなおSiO2 層5の厚
さの75%がSiO2 ハードマスク6として用いられ
る。こうして形成された図4に示されている。
【0041】引続きポリイミド層4をプラズマ化学法に
より異方性にエッチングし、それにより白金層3の除去
すべき範囲が露出される。そのためのエッチングガスと
しては酸素とアルゴンの混合物が使用される。これらか
形成される構造は図5に示されている。
【0042】その後白金層3に化学物理的乾式エッチン
グを施すために反応性イオンエッチング(RIE=Re
active Ion Etching)を行う。その
際エッチングガスとしては例えば塩素Cl2 及び酸素O
2 を添加したアルゴンを使用する。反応性イオンエッチ
ングの代わりに、例えば磁界を利用した反応性イオンエ
ッチング(MERIE=Magnetically E
nhanced RIE)、ECR−エッチング(EC
R=Electron CyclotronReson
ance)又は誘導結合プラズマエッチング法(IC
P、TCP)のような他のプラズマエッチング法を使用
することができる。こうして形成された構造は図6に示
されている。
【0043】マスク6に過剰にファセットを生じること
なくエッチングガスとして塩素Cl 2 を添加したアルゴ
ンを使用することができるので、ポリイミド層4の側壁
の白金の再堆積を回避することができる。マスクの浸食
が僅かであることにより構造化物に高い寸法精度が生じ
る。更に構造化すべき層に一層急峻なエッチング側面部
を達成することができる。85°以上の側面角度を有す
るエッチング側面部を形成することができる。従って本
発明方法により再堆積を回避しながら同時にほぼ垂直な
側面部を形成することができる。
【0044】引続きポリイミド層4とSiO2 マスク6
から成るなお残存するサンドイッチマスクもリフト・オ
フ技術により除去される。こうして形成された構造は図
7に示されている。
【0045】従って本発明は、SiO2 マスク6を犠牲
層4により容易に再除去することができるという利点を
有する。SiO2 ハードマスクを除去する際に通常生じ
るようなトポロジの隆起部は本発明により確実に回避す
ることができる。
【図面の簡単な説明】
【図1】本発明方法の一段階の概略断面図。
【図2】本発明方法の別の段階の断面図。
【図3】本発明方法の別の段階の断面図。
【図4】本発明方法の別の段階の断面図。
【図5】本発明方法の別の段階の断面図。
【図6】本発明方法の別の段階の断面図。
【図7】本発明方法の別の段階の断面図。
【図8】平行板反応器の形のエッチング室の概略断面
図。
【符号の説明】
1 基板 3 白金層(構造化すべき層) 4 ポリイミド層(犠牲層) 5 SiO2 層 6 SiO2 −ハードマスク 7 レジスト層 20 平行板反応器 21 ガス取り入れ口 22 反応室 23 上方板 24 下方板 25 プラズマ 26 基板 27 キャパシタ 28 高周波電源 29 ガス排出口

Claims (15)

    【特許請求の範囲】
  1. 【請求項1】 構造化すべき層(3)上に犠牲層(4)
    を施し、犠牲層(4)上に無機物質を含んでいるマスク
    (5)を施し、犠牲層(4)及びマスク(5)を除去す
    る工程を有する少なくとも1つの構造化すべき層の構造
    化方法。
  2. 【請求項2】 構造化すべき層が銅、鉄、コバルト、ニ
    ッケル、4d又は5dの遷移金属、特に白金金属を含ん
    でいることを特徴とする請求項1乃至6のいずれか1つ
    に記載の方法。
  3. 【請求項3】 構造化すべき層が強誘電体材料、高い相
    対誘電率を有する誘電体材料、これらの材料のペロブス
    カイト型構造又は前駆体を含んでいることを特徴とする
    請求項1記載の方法。
  4. 【請求項4】 構造化すべき層がストロンチウムビスマ
    スタンタル酸塩(SBT、SrBi2 Ta2 9 )、ス
    トロンチウムビスマスニオブ酸塩タンタル酸塩(SBN
    T、SrBi2 Ta2-x Nbx 9 、x=0〜2)、鉛
    ジルコン酸塩チタン酸塩(PZT、Pb(Zr、Ti)
    3 )又はその誘導体又はバリウムストロンチウムチタ
    ン酸塩(BST、Bax Sr1-x TiO、x=0〜
    1)、鉛ランタンチタン酸塩(PLT、(Pb、La)
    TiO3 )、鉛ランタンジルコン酸塩チタン酸塩(PL
    ZT、(Pb、La)(Zr、Ti)O3 )又はその誘
    導体を含んでいることを特徴とする請求項3記載の方
    法。
  5. 【請求項5】 構造化すべき層が白金、金、銀、イリジ
    ウム、パラジウム、ルテニウム、レニウム又はそれらの
    酸化物を含んでいることを特徴とする請求項2記載の方
    法。
  6. 【請求項6】 マスクが酸化シリコン、特にSiO2
    金属、特にアルミニウム、チタン又はタングステン、金
    属窒化物、有利には窒化チタン、特にTiNx(0.8
    <x<1.2)又は金属ケイ化物を含んでいることを特
    徴とする請求項1乃至5のいずれか1つに記載の方法。
  7. 【請求項7】 犠牲層が有機材料、特にポリイミド、ポ
    リシリコン、少なくともスピン・オン・ガラス層又はア
    ルミニウムを含んでいることを特徴とする請求項1乃至
    6のいずれか1つに記載の方法。
  8. 【請求項8】 構造化すべき層の乾式エッチング中に反
    応物質、特に反応ガスが用いられることを特徴とする請
    求項1乃至7のいずれか1つに記載の方法。
  9. 【請求項9】 反応ガスが、酸素(O2 )、窒素
    (N2 )、水素(H2 )のガス、ガス状窒素化合物、ハ
    ロゲン化水素、ハロゲン化炭化水素、塩素(Cl2)又
    はこれらのガス混合物の群から成る反応ガスから選択さ
    れていることを特徴とする請求項8記載の方法。
  10. 【請求項10】 構造化すべき層の乾式エッチング中に
    希ガス、特にアルゴンが用いられることを特徴とする請
    求項1乃至9のいずれか1つに記載の方法。
  11. 【請求項11】 乾式エッチングにプラズマエッチング
    法を使用することを特徴とする請求項1乃至10のいず
    れか1つに記載の方法。
  12. 【請求項12】 犠牲層及びマスクをリフト・オフ法に
    より除去することを特徴とする請求項1乃至11のいず
    れか1つに記載の方法。
  13. 【請求項13】 犠牲層を灰化し、マスク材料を“スク
    ラッバー”洗浄により除去することを特徴とする請求項
    1乃至11のいずれか1つに記載の方法。
  14. 【請求項14】 マスク材料をレジストマスクの使用下
    にまず予備構造化し、レジストマスクを除去した後完全
    に構造化することを特徴とする請求項1乃至14のいず
    れか1つに記載の方法。
  15. 【請求項15】 マスクをレジストマスクの使用下にま
    ず予備構造化し、レジストマスクを除去した後完全に構
    造化することを特徴とする請求項14記載の方法。
JP10217939A 1997-08-01 1998-07-31 構造化方法 Pending JPH11126779A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19733345.1 1997-08-01
DE19733345 1997-08-01

Publications (1)

Publication Number Publication Date
JPH11126779A true JPH11126779A (ja) 1999-05-11

Family

ID=7837723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10217939A Pending JPH11126779A (ja) 1997-08-01 1998-07-31 構造化方法

Country Status (6)

Country Link
US (1) US6296777B1 (ja)
EP (1) EP0895278A3 (ja)
JP (1) JPH11126779A (ja)
KR (1) KR100567748B1 (ja)
CN (1) CN1146023C (ja)
TW (1) TW426885B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038896A1 (ja) * 2003-10-16 2005-04-28 Tokyo Electron Limited プラズマエッチング方法
JP2007109718A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置の製造方法
JP2008159924A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514621B1 (en) * 1997-12-24 2003-02-04 Ppg Industries Ohio, Inc. Patterned coated articles and methods for producing the same
US6261967B1 (en) * 2000-02-09 2001-07-17 Infineon Technologies North America Corp. Easy to remove hard mask layer for semiconductor device fabrication
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
DE10154820B4 (de) * 2001-11-08 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
US7095067B2 (en) * 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US7611911B2 (en) * 2003-10-08 2009-11-03 International Business Machines Corporation Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion
DE102004004879B4 (de) * 2004-01-30 2008-03-13 Qimonda Ag Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zum Maskieren beim Trockenätzen eines zu strukturierenden Substrats
US7607214B2 (en) * 2005-02-22 2009-10-27 Hitachi Global Storage Technologies Netherlands B.V. Method of manufacturing a silicon slider by an alkaline etch
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
US20080131604A1 (en) * 2006-11-30 2008-06-05 Shuangbiao Liu Textured coating on a component surface
DE102007061485A1 (de) * 2007-12-20 2009-06-25 Altis Semiconductor Snc Verfahren zum Herstellen einer integrierten Schaltung
US7799696B2 (en) 2007-12-20 2010-09-21 Qimonda Ag Method of manufacturing an integrated circuit
CN102376567B (zh) * 2010-08-12 2013-06-26 中芯国际集成电路制造(上海)有限公司 金属刻蚀方法
RU2661025C1 (ru) * 2017-05-12 2018-07-11 Акционерное общество "Красноярская ГЭС" Способ получения крупнозернистых пленок перовскита в условиях пространственного ограниченного роста

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
JPS6083331A (ja) * 1983-10-13 1985-05-11 Nec Corp 溝形成方法
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
EP0450302A1 (en) 1990-04-03 1991-10-09 International Business Machines Corporation Method of reactive ion etching trenches
JP3041972B2 (ja) * 1991-01-10 2000-05-15 富士通株式会社 半導体装置の製造方法
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
US5883011A (en) * 1997-06-18 1999-03-16 Vlsi Technology, Inc. Method of removing an inorganic antireflective coating from a semiconductor substrate
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038896A1 (ja) * 2003-10-16 2005-04-28 Tokyo Electron Limited プラズマエッチング方法
JP2007109718A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置の製造方法
US7767582B2 (en) 2005-10-11 2010-08-03 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2008159924A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100567748B1 (ko) 2006-05-25
CN1146023C (zh) 2004-04-14
KR19990023264A (ko) 1999-03-25
EP0895278A2 (de) 1999-02-03
CN1207577A (zh) 1999-02-10
EP0895278A3 (de) 2000-08-23
US6296777B1 (en) 2001-10-02
TW426885B (en) 2001-03-21

Similar Documents

Publication Publication Date Title
US6709610B2 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
JPH11126779A (ja) 構造化方法
US6004882A (en) Method for etching Pt film of semiconductor device
KR100538910B1 (ko) 구조화방법
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
US6169009B1 (en) Methods of etching platinum group metal film and forming lower electrode of capacitor
KR100629021B1 (ko) 반도체기판에서의층구조화방법
JP2000138349A (ja) 半導体記憶装置の製造方法
JP2003282844A (ja) ハードマスク及びCl2/N2/O2及びCl2/CHF3/O2の化学的性質を利用するIr及びPZTのプラズマエッチング
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
JP2004274056A (ja) 強誘電体メモリキャパシタの形成方法
KR19990013561A (ko) 구조화 방법
JP3166746B2 (ja) キャパシタ及びその製造方法
US7045070B1 (en) Method of producing an electrode configuration and method of electrically contacting the electrode configuration
JPH11154668A (ja) 高アスペクト比を有する構造の製造方法
KR100699206B1 (ko) 강유전성 메모리 셀 제조방법
JP3166747B2 (ja) キャパシタの製造方法及びキャパシタ
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
KR19980048376A (ko) 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
US6825116B2 (en) Method for removing structures
JPH1131682A (ja) ドライエッチング方法および強誘電体メモリ素子の製造方法
JP2003031581A (ja) 半導体装置及びその製造方法
Kim et al. Reactive ion etching of Pt electrode using O2-based plasma
KR20010018060A (ko) 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법
KR20000015036A (ko) 커패시터의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070913

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071211

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071214

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080410