KR20010018060A - 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법 - Google Patents

강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법 Download PDF

Info

Publication number
KR20010018060A
KR20010018060A KR1019990033861A KR19990033861A KR20010018060A KR 20010018060 A KR20010018060 A KR 20010018060A KR 1019990033861 A KR1019990033861 A KR 1019990033861A KR 19990033861 A KR19990033861 A KR 19990033861A KR 20010018060 A KR20010018060 A KR 20010018060A
Authority
KR
South Korea
Prior art keywords
contact hole
capacitor
etching
ferroelectric capacitor
upper electrode
Prior art date
Application number
KR1019990033861A
Other languages
English (en)
Inventor
이중재
오상정
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990033861A priority Critical patent/KR20010018060A/ko
Publication of KR20010018060A publication Critical patent/KR20010018060A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성 방법을 개시한다. 본 발명의 일 관점은, 강유전체 커패시터의 상부 전극 상에 층간 절연막을 형성한다. 층간 절연막 상에 식각 마스크를 형성하고, 노출되는 층간 절연막의 표면을 헬륨 및 불소계 가스를 포함하는 혼합 가스를 식각 매개체로 건식 식각하여 하부의 상부 전극을 노출한다.

Description

강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성 방법{Method of manufacturing contact hole opening top node of ferroelectric capacitor}
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 강유전체 커패시터의 상부 전극을 노출하는 콘택홀을 형성하는 방법에 관한 것이다.
강유전체 메모리(FRAM;Ferroelectric Random Access Memory) 장치 등과 같이 강유전체막을 커패시터의 유전막으로 이용하는 반도체 장치가 제시되고 있다. 이와 같은 FRAM은 반도체 장치의 고집적화 또는 미세화에 따른 커패시터의 정전 용량 확보에 유리한 점이 있다.
즉, 커패시터가 차지하는 면적의 감소에 따른 정전 용량의 확보를 위해서 트렌치(trench)형 커패시터, 실린더(Cylinder)형 커패시터 또는 핀(fin)형 커패시터 등이 제시되고 있으나, 이러한 커패시터 구조는 공정 단계의 증가가 요구되며 기술 개발의 부담이 발생하고 있다. 그러나, 강유전체막은 실리콘 산화물이나 실리콘 산화물 및 실리콘 질화물의 적층 구조에 비해 높은 유전율을 나타낼 수 있어, 상기한 바와 같이 커패시터의 구조를 입체화시키지 않고 스택(stack)형으로 설계하여도 요구되는 정전 용량을 확보할 수 있는 커패시터를 제공할 수 있다.
이러한 강유전체막은 BST((Ba,Sr)TiO3) 또는 STO(SrTiO3) 등과 같은 고유전율 물질 또는 잔류분극(remanent polarization)을 가지는 PZT(PbZrTiO3)등과 같은 강유전체 물질을 이용한다. 이러한 강유전체 물질로 이루어지는 강유전체막을 가지는 커패시터는 잔류분극의 특성에 의해서 비휘발성 메모리 특성을 유지할 수 있다.
그러나, 후속의 공정에 의해서 유기되는 침해(damage)에 의해서 이러한 잔류 분극 특성이 열화되거나 그 분포가 나빠지는 문제가 발생할 수 있다. 특히 각각의 커패시터에서의 잔류 분극이 각각 불균일해지면, FRAM 장치의 센싱 마진(sensing margin)이 감소되는 불량이 발생할 수 있다. 이는 FRAM 장치의 데이터(data) 처리 방식이 참조 셀(reference cell)의 커패시터와 메모리 셀 내의 커패시터의 잔류 분극 값을 서로 비교하여 그 차이를 인식하는 방식인 데 기인한다.
상기한 침해는 주로 후속 공정에서 야기되는 전하 대전(charging)에 의해서 주로 유기된다. 그리고, 이러한 전하 대전은 콘택홀 등을 형성하기 위해서 수행되는 건식 식각 공정에 사용되는 플라즈마(plasma)에 의해서 주로 발생한다. 예를 들어, 커패시터의 상부 전극을 노출하는 콘택홀을 형성하기 위해서 도입되는 건식 시각 공정 등에서 발생할 수 있다. 또한, 이러한 플라즈마에 의한 전하 대전에 의해서 하부의 게이트 산화막 또한 열화될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 건식 식각 공정에 사용되는 플라즈마에 의한 침해를 방지하는 강유전체 커패시터의 상부 전극을 노출하는 콘택홀을 형성하는 방법을 제공하는 데 있다.
도 1 및 도 2는 본 발명의 실시예에 의한 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성 방법을 설명하기 위해서 개략적으로 도시한 단면도들이다.
〈도면의 주요 부호에 대한 간략한 설명〉
100; 반도체 기판, 310; 하부 전극,
330; 강유전체막, 350; 상부 전극,
400; 층간 절연막.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 강유전체 커패시터의 상부 전극 상에 층간 절연막을 형성한다. 상기 층간 절연막 상에 식각 마스크를 형성한다. 상기 식각 마스크에 의해 노출되는 상기 층간 절연막의 표면을 헬륨 및 불소계 가스를 포함하는 혼합 가스를 식각 매개체로 건식 식각하여 하부의 상기 상부 전극을 노출한다.
상기 상부 전극은 백금족 금속 또는 백금족 금속의 산화물로 이루어진다. 상기 헬륨 가스는 또는 상기 불소계 가스 각각은 대략 5sccm 내지 200sccm의 흐름 속도로 상기 건식 식각에 제공된다.
본 발명에 따르면, 강유전체 커패시터의 상부 전극을 노출하는 콘택홀을 형성할 때, 플라즈마 침해에 의해서 잔류분극값의 균일도가 저하되는 것을 방지할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 막이 다른 막 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 막이 개재되어질 수 있다.
도 1은 강유전체 커패시터의 상부 전극(350)을 노출하는 콘택홀을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 반도체 기판(100) 상에 하부 절연막(200)을 형성한다. 이후에, 사진 식각 공정 등을 이용하여 하부 절연막(200)을 패터닝한 후에, 상기 반도체 기판(100)의 활성 영역에 전기적으로 연결되는 도전성 플러그(plug;250)를 형성한다.
이후에, 상기 도전성 플러그(250)에 전기적으로 연결되는 하부 전극(310)을 형성하고, 하부 전극(310) 상에 강유전체막(330)을 형성하여 커패시터의 유전막으로 이용한다. 다음에, 상부 전극(350)을 상기 강유전체막(330) 상에 형성한다.
이때, 상기 하부 전극(310) 또는 상부 전극(350)과 같은 커패시터의 전극은 백금족 금속, 예컨대, Pt, Ir, Rh 또는 Ru 등으로 형성된다. 또는 백금족 금속의 산화물, 예컨대, IrO2, RhO2또는 RuO2등으로 형성된다. 그리고, 상기 강유전체막(330)은 PZT, PLZT((Pb,La)ZrTiO3) PNZT((Pb,Nb)ZrTiO3) 또는 SBT(SrBi2Ta2O9) 등과 같은 강유전체 물질로 형성된다.
이후에, 상기 상부 전극(350)을 덮어 보호하는 캐핑막(capping layer;370)을 형성한다. 캐핑막(370)은 강유전체막(330) 또는 하부 전극(310)의 측벽을 모두 덮도록 연장될 수 있다.
다음에, 상기 캐핑막(370) 상에 상기한 강유전체 커패시터 구조를 절연시키는 층간 절연막(400)을 형성한다. 층간 절연막(400)은 실리콘 산화물(SiO2) 등과 같은 절연 물질로 형성될 수 있다. 실리콘 산화물은 스퍼터링(sputtering) 또는 코팅(coating), 화학 기상 증착(chemical vapour deposition) 등으로 증착되어 층간 절연막(400)으로 이용된다.
층간 절연막(400) 상에 포토레지스트 등으로 이루어지는 식각 마스크(500)를 형성한다. 식각 마스크(500)는 사진 공정 등에 의해서 층간 절연막(400)의 표면을 일부 노출한다. 이때, 노출되는 부위는 상부 전극(350)에 정렬되는 것이 바람직하다.
식각 마스크(500)에 의해서 노출되는 층간 절연막(400)을, 식각 매개체로 헬륨(He) 및 불소계 가스를 포함하는 혼합 가스를 식각 매개체(etchant)로 이용하여 건식 식각 방법으로 선택적으로 식각하여 하부의 상부 전극(350)을 노출한다. 예컨대, 반응성 이온 식각(reactive ion etching) 방법으로 선택적으로 식각한다. 층간 절연막(400) 하부의 캐핑막(370) 또한 순차적으로 식각된다.
한편, 상기한 불소계 가스는 상기한 건식 식각에 대략 5sccm(Standard Cubic Centimeter per Minute) 내지 200sccm의 흐름 속도로 제공될 수 있다. 또한, 헬륨은 5sccm 내지 200sccm의 흐름 속도로 제공될 수 있다. 이와 같은 불소계 가스 및 헬륨의 혼합 가스로부터 여기되는 플라즈마는, 식각 마스크(500)에 의해 노출되는 층간 절연막(400)의 표면과 반응하여 식각 작용을 일으킨다.
불소계 가스로는 CHF3, CF4, C2F6또는 C3F6등과 같은 가스를 이용할 수 있다. 이와 같은 불소계 가스는 층간 절연막(400)을 이루는 실리콘 산화물과 반응하여 휘발성의 반응 부산물을 형성함으로써, 식각 작용이 발생하도록 한다. 그리고, 헬륨은 스퍼터링의 작용을 하여 상기한 식각 작용을 보조한다.
종래의 식각 방법에서 이러한 헬륨의 스퍼터링 작용은 주로 아르곤에 의해서 이루어진다. 아르곤은 층간 절연막(400)의 표면과 충돌하여 이온 피격(ion bombardment) 현상을 유도하여 상기한 식각을 보조한다. 그러나, 아르곤은 헬륨 등에 비해 상대적으로 매우 무거운 원소이므로, 상기한 이온 피격은 하부 막질 등에 매우 큰 플라즈마 침해를 발생시킬 수 있다.
이러한 플라즈마에 의한 침해로는 상기한 바와 같은 이온 피격에 의해 유기되는 전하 대전을 들 수 있다. 이러한 전하 대전은 하부의 강유전체 커패시터의 잔류 분극 특성에 영향을 미칠 수 있다. 예를 들어, 커패시터들 간의 잔류 분극 특성의 불균일을 야기할 수 있다. 커패시터간의 잔류분극 특성의 불균일은, FRAM 장치의 커패시터간의 잔류분극의 차이를 인식함에 의해서 데이터를 처리하는 방식에 의해서, 전체 FRAM 장치의 특성 불량을 유도할 수 있다.
이러한, 플라즈마 또는 이온 피격에 의한 침해는 플라즈마가 불균일할 때 통상 극심해진다. 즉, 국부적인 이온 전류(ion current)와 전자 전류(electron current)의 불균일이 플라즈마의 불균일에 의해서 유기되어, 절연막 등을 통해 전류가 F-N 터널링의 형태로 게이트 절연막에도 침해를 줄 수 있다. 이에 따라, 문턱 전압(VTH) 이동(shift), 또는 C-V 특성 열화 등과 같은 불량이 발생할 수 있다.
그러나, 본 발명의 실시예에서는 아르곤에 비해 가벼운 원소인 헬륨을 식각 매개체로 이용되는 혼합 가스에 사용한다. 헬륨은 아르곤에 비해 가벼우므로, 식각 공정 중에 이온 피격 효과를 상대적으로 감소시킬 수 있다. 즉, 이온 피격 효과는 여기된 헬륨 이온 또는 아르곤 이온이 층간 절연막(400) 등과의 충돌에 의해서 발생하므로, 아르곤 이온에 비해 가벼운 헬륨 이온은 아르곤 이온에 비해서 낮은 충돌 에너지를 가진다. 이에 따라, 이온 피격 효과가 억제되어 감소된다.
이와 같이 이온 피격 효과가 감소되므로, 하부의 강유전체 커패시터에 가해지는 플라즈마 침해를 억제할 수 있다. 따라서, 상기한 바와 같은 플라즈마 침해에 의한 잔류분극 특성의 불균일 등과 같은 불량을 방지할 수 있다.
이와 같이 헬륨 가스를 포함하는 혼합 가스를 식각 매개체로 하는 건식 식각 방법으로, 플라즈마 침해를 방지하며 하부의 상부 전극(350)의 표면을 노출하는 콘택홀을 형성한다.
도 2는 상부 전극(350)에 전기적으로 연결되는 금속 배선(600)을 형성하는 단계를 개략적으로 나타낸다.
구체적으로, 식각 마스크(500)를 제거한 후, 도전 물질, 예컨대, 알루미늄 또는 구리 등과 같은 금속 물질을 증착한다. 이후에, 패터닝을 수행하여 콘택홀에 의해서 노출되는 상부 전극(350)에 연결되는 플레이트 라인(plate line;600)을 형성한다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
상술한 본 발명에 따르면, 강유전체 커패시터의 상부 전극을 노출하는 콘택홀을, 헬륨 및 불소계 가스를 포함하는 혼합 가스를 식각 매개체로 하는 건식 식각 방법으로 형성할 수 있다. 아르곤에 비해 상대적으로 가벼운 헬륨을 이용함으로써, 이온 피격 효과가 억제할 수 있어 플라즈마 침해의 발생을 억제할 수 있다. 이에 따라, 플라즈마 침해에 의해서 발생하는 잔류분극값의 균일도를 개선할 수 있다.

Claims (3)

  1. 강유전체 커패시터의 상부 전극 상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막 상에 식각 마스크를 형성하는 단계;
    상기 식각 마스크에 의해 노출되는 상기 층간 절연막의 표면을 헬륨 및 불소계 가스를 포함하는 혼합 가스를 식각 매개체로 건식 식각하여 하부의 상기 상부 전극을 노출하는 단계를 포함하는 것을 특징으로 하는 커패시터의 상부 전극을 노출하는 콘택홀을 형성하는 방법.
  2. 제1항에 있어서, 상기 상부 전극은
    백금족 금속 또는 백금족 금속의 산화물로 이루어지는 것을 특징으로 하는 커패시터의 상부 전극을 노출하는 콘택홀을 형성하는 방법.
  3. 제1항에 있어서, 상기 헬륨 가스는
    대략 5sccm 내지 200sccm의 흐름 속도로 상기 건식 식각에 제공되는 것을 특징으로 하는 커패시터의 상부 전극을 노출하는 콘택홀을 형성하는 방법.
KR1019990033861A 1999-08-17 1999-08-17 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법 KR20010018060A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990033861A KR20010018060A (ko) 1999-08-17 1999-08-17 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033861A KR20010018060A (ko) 1999-08-17 1999-08-17 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20010018060A true KR20010018060A (ko) 2001-03-05

Family

ID=19607480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033861A KR20010018060A (ko) 1999-08-17 1999-08-17 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20010018060A (ko)

Similar Documents

Publication Publication Date Title
US6097051A (en) Semiconductor device and method of fabricating
US6432767B2 (en) Method of fabricating semiconductor device
US6777305B2 (en) Method for fabricating semiconductor device
KR100239417B1 (ko) 반도체 소자의 커패시터 및 그의 제조방법
US6573167B2 (en) Using a carbon film as an etch hardmask for hard-to-etch materials
JP3166746B2 (ja) キャパシタ及びその製造方法
US5849618A (en) Method for fabricating capacitor of semiconductor device
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
US7045837B2 (en) Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
KR100699206B1 (ko) 강유전성 메모리 셀 제조방법
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
JP3166747B2 (ja) キャパシタの製造方法及びキャパシタ
KR100190055B1 (ko) 반도체 장치의 백금전극 제조방법
KR20010018060A (ko) 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법
KR20020006364A (ko) 이중 식각 마스크막을 이용한 반도체 소자의 고유전체커패시터 제조방법
KR100337926B1 (ko) 반도체소자의저장전극형성방법
KR100255660B1 (ko) 이리듐막의 식각 방법
KR20000025529A (ko) 마스크 디멘션 변경에 의한 백금 식각 방법
KR20030054310A (ko) 반도체 소자의 캐패시터의 제조 방법
KR100468708B1 (ko) 강유전체커패시터및그제조방법
KR20010038612A (ko) 커패시터의 수소 차단막 식각 방법
KR100468698B1 (ko) 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
KR100801314B1 (ko) 반도체장치의 캐패시터 제조방법
KR20010004293A (ko) 상하부 전극간 단락을 방지할 수 있는 강유전체 캐패시터 형성방법
JP2000183305A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid