TW426885B - Structurizing method - Google Patents

Structurizing method Download PDF

Info

Publication number
TW426885B
TW426885B TW087111439A TW87111439A TW426885B TW 426885 B TW426885 B TW 426885B TW 087111439 A TW087111439 A TW 087111439A TW 87111439 A TW87111439 A TW 87111439A TW 426885 B TW426885 B TW 426885B
Authority
TW
Taiwan
Prior art keywords
layer
mask
structured
patent application
scope
Prior art date
Application number
TW087111439A
Other languages
English (en)
Inventor
Manfred Engelhardt
Volker Weinrich
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Application granted granted Critical
Publication of TW426885B publication Critical patent/TW426885B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

4^6885--^ a7 1 B7 經璜部t吹枕準而MJ.消贽合：？：.社印5S· 五、發明説明 ( 1 ) 1 I 本 發 明 係 關 於 一 種 結 構 化 所 用 之 方 法 特別是對 電 漿 化 1 i 學 不 易 蝕 刻 ( 或 不 可 蝕 刻 ) 之 層 進 行 结 構 化 之 方 法 這 1 1 些 餍 例 如 是 由 貴 金 圈 » m 電 性 材 料 >λ 及 具 有 較 高 介 電 常 讀 1 先 1 數 之 介 電 材 料 所 構 成 之 層 〇 閱 1 讀 1 | 在 發 展 高 m 體 記 憶 體 模 組 ( 例 如 事 Dfi Is或 FR AMs ) 時 背 ώ I | 之 1 r 單 胞 電 容 在 逐 漸 進 展 之 小 型 化 型 式 中 仍 應 保 持 或 甚 至 注 意 1 I 更 加 改 進 〇 為 了 達 到 此 棰 巨 的 * 總 是 使 用 薄 的 介 電 層 Μ 項 1 1 再 1 及 折 藿 式 電 容 器 電 極 ί 溝 渠 -單胞， 堆叠- 單 11½ 胞 ) 〇 最 近 寫 本 裝 則 使 用 新 的 材 料 9 特 別 是 頤 電 質 和 鐵 電 質 f 作 為 記 憶 體 頁 · 1 | 單 胞 之 電 容 器 電 極 之 間 的 材 料 Μ 取 代 傳 統 之 氧 化 矽 Ό 例 1 1 如 可 使 用 鋇 m 鈦 酸 鹽 (BST , (B a , S Γ ) T i 0 3 ) 鉛 m 钛 酸 1 | 練 (PZT Pb (1 r , Τ η 0 ) 或 鑭 -接離之鉛锆鈦酸鹽或緦 1 訂 m m 酸 鹽 (BST t Sr B i 2 Ta 2 〇 S? 作 為 DR AH age FRAHs 中 記 憶 1 體 單 胞 之 電 容 器 用 之 介 電 質 〇 1 1 這 呰 材 料 通 常 是 沈 積 在 已 存 在 之 電 極 ( 底 部 電 極 ) 上 1 I 〇 在 高 溫 下 進 行 處 理 過 程 因 λ 通 常 構 成 電 容 器 電 極 所 1 1 需 之 瑄 些 材 科 ( 例 如 » 摻 雑 之 多 晶 矽 ) 會 輕 易 地 被 氧 化 1 η 失 去 其 導 電 特 性 這 樣 會 専 致 記 憶 體 單 胞 之 失 效 〇 1 1 由 於 4d及 5d過 渡 金 屬 之 良 好 的 抗 氧 化 性 及 / 或 可 形 成 1 1 導 電 性 之 氧 化 物 ， 因 此 它 們 是 極 有 希 望 之 候 選 者 K 便 在 } I 上 述 之 記 憶 體 單 胞 中 取 代 摻 雜 之 多 晶 矽 ΡΛ 作 為 電 極 材 料 1 L » 這 4 d及 5d過 渡 金 m 特 刖 是 鉑 族 金 靨 I'Ru f Rh » Pd > 1 1 Os Ir t Pt ) Μ 及 特 別 是 鉑 本 身 和 辣 (R e ) 0 i | 各 組 件 之 快 速 發 展 中 之 小 型 化 型 式 同 樣 所 具 有 之 結 果 I 1 _ 3 1 1 1 1 本紙张尺度州屮(¾¾家榡蜱（（’NS )刎規格（2】〇>〇97公釐） A7 B7 426885 五、發明説明（> ) 是，需要代用材料以取代目前導電軌所使用之鋁。此 種代用材料所具有之比電阻（specific resistance)和 電子移動性應較鋁還小。銅因此是最有希望之候選者。 此外，發展此種磁性"隨機存取記億體（MRAMs)”需要 將磁性層（例如，Fe, Co, tii或合金）積體化於撤電子 電路中。 為了能由上逑之目前在半導體技術中仍未廣泛使用之 材料中構成一種積體電路，刖必須對這些材料之薄層進 行結構化。 目前所使用材料之結構化通常是藉由所謂電漿促進之非 等向性蝕刻方法來進行。於是通常使用物理化學方法， 其中使用一種或多種反應性氣體，例如，氣，氨，溴， 氣化氫，溴化氫或鹵化之碩氫化合物以及稀有氣體（例 如，Ar, He)所組成之氣體混合物。這呰氣體混合物通 常在交變之電磁場中於較小之壓力下被激發。 第8圖顯示蝕刻室在原理上之操作方式，所顯示的是 以平行板反應器20作為例子。此揮氣體混合物（例如，
Ar和C1?)經由獨立之反應室22之氣體入口 21而被導入 且經由氣體出口 29而再以泵（purp)送出去。平行板反應 器之下（lower)板24經由電容器27而與高頻電源28相連 接且作為基體保持件。藉由施加一高頻之交變電場於平 行板反應器之上板和下板2 3 , 2 4 ,則可將氣體温合物轉 換成電漿25。由於電子之移動性較氣體陽離子者還大， 上板23和下板24會充電成較電漿25還負（negative)之狀 本紙认尺度迖用屮β阁家標牟（CNS ) Μ規格（2】0X297公嫠） ---------t------ir------:線 ("先閱讀背面之注意事項再功巧本及〕 42688 5 A7 B7 五、發明説明 ( ) 1 1 態 〇 於 是 此 m 板 2 3 , 2 4對 充 正 電 之 氣 體 陽 離 子 産 生 — 1 1 種 很 大 之 吸 引 力 使它們承受- -種由這些離子 (例如， 1 I A r ) 所 造 成 之 永 性 晶 擊 〇 此 外 > 由 於 氣 體 壓 力 保 持 請 1 I 很 小 典 型 上 是 Π , 1 - 1 0 P a (巴） ) m 離 子 只 s£ir m 不 足 道 先 閱 1 I 讀 1 I 地 互 相 敢 射 成 中 性 粒 子 1 且 這 離 子 幾 乎 垂 直 地 擊 中 基 背 1¾ 1 之 I m 1 Γ 之 表 面 而 基 體 2 f 是 保 持 在 平 行 板 反 應 器 之 下 板 2 4 ;主 1 意 I 上 〇 平 行 板 反 應 器 允 許 IrfK Μ 罩 ( 未 顯 示 可 良 好 地 成 像 在 事 項 1 [ 基 體 2 fi之 位 於 遮 罩 下 方 之 待 蝕 刻 之 層 上 〇 -P] 使 為 遮 η 本 裝 通 常 疋 用 光 阻 (p h 〇 t 0 ]a c k e )作 罩 材 料 這 是 因 頁 1 為 光 可 m 由 曝 光 步 驟 及 顯 像 步 驟 而 較 容 易 地 被 结 構 化。 1 1 蝕 刻 時 之 物 理 成 份 是 由 眤 衝 和 所 産 生 之 離 子 f 例 如 1 1 | C 1 A r 的動能所造成。 ft外， 在基體和反應性氣 1 1 訂 ί 體 粒 子 ( 離 子 1 分 子 原 子 j 原 子 團 ) 之 間 的 化 學 反 應 因 此 被 起 動 或 放 大 而 形 成 揮 發 性 反 應 産 物 ( 蝕 刻 時 之 1 I 化 學 成 Ϊ 〇 此 種 在 基 體 粒 子 和 氣 p 粒 子 之 間 的 化 學 反 1 1 應 可 解 釋 此 種 蝕 刻 過 程 所 具 有 之 較 高 之 蝕 刻 選 擇 性 C 1 1 可 惜 已 證 實 的 曰 疋 ， 上 逑 新 近 使 用 在 積 體 電 路 中 之 材 料 成 I 疋 匾 於 化 學 上 不 容 易 或 不 可 蝕 刻 之 材 料 1 其 中 蝕 刻 侵 蝕 1 1 性 ( 亦 在 使 用 "反應性κ 氣 體 時 ) 主 要 是 ( 或 幾 乎 只 是 ) 1 i 由 m 刻 時 之 物 理 成 份 所 造 成 〇 由 於 蝕 刻 時 化 學 成 份 較 少 或 不 具 備 化 學 成 份 j 則 待 蝕 1 刻 之 層 的 蝕 刻 侵 蝕 性 曰 疋 和 遮 罩 或 底 層 (蝕刻停止層）之 蝕刻 1 1 侵 蝕 性 具 有 相 同 之 數 量 级 » EP 相 對 於 蝕 刻 遮 罩 或 底 層之 1 1 触 刻 m 擇 性 通 常 是 很 小 的 ( -5 介 於 大 約 0 , 3和3 .0 之 間 ) 〇 1 1 i 1 i 1 本紙張尺度違州中阀國家標準（CNS ) Λ4規格（2丨0X 297公釐） 426885 A7 B7 钤",部十决褚卑局妇-τ消贽合竹牡印來 五、發明説明（ 4 ) 1 瑄 樣 所 具 有 之 結 果 是 由 於 遮 罩 随 傾 斜 之 邊 緣 而 受 到 侵 1 1 蝕 Μ 及 m 罩 不 可 避 免 地 形 成 多 角 形 平 面 ( 斜 切 » 變 细 ) 1 1 » 因 此 1 只 能 確 保 此 種 结 構 化 有 較 小 之 尺 寸 精 確 性 〇 此 棰 1 先 1 多 角 形 平 面 在 結 構 化 過 程 中 可 限 制 此 種 可 達 成 之 最 小 結 閱 讀 1 構 大 小 Ο 背 I f 之 1 此 外 9 在 待 結 構 化 之 層 被 结 構 化 時 » 此 種 待 结 構 化 之 意 1 I 層 之 材 料 會 形 成 些 再 沈 積 位 置 (R e c e ρ 0 S i t i 〇 η ) 0 這 些 事 項 1 I 再 \ y 再 沈 積 位 置 例 如 產 生 在 漆 遮 罩 之 側 壁 上 且 它 們 在 随 後 之 填 寫 本 裝 步 驟 中 通 常 只 能 Μ 較 高 之 費 用 來 去 除 〇 由 於 此 種 再 沈 積 頁 1 I 位 置 随 蝕 刻 氣 體 混 合 物 中 逐 漸 增 加 之 氩 成 份 而 逐 漸 增 加 1 I ， 此 種 稈 序 之 進 行 大 多 限 制 在 氯 電 漿 中 之 氬 成 份 較 1 | 少 時 才 進 行 〇 但 蝕 刻 氣 體 混 合 物 中 較 高 之 氯 成 份 又 會 造 1 訂 成 遮 罩 之 較 高 的 多 角 形 平 面 〇 1 此 外 1 特 別 是 在 ”過( Ο V e r )蝕刻” 步 m 中 * 底 層 強 烈 地 1 1 被 蝕 刻 而 使 鈾 刻 邊 緣 有 — 些 不 易 控 制 之 斜 度 〇 1 1 本 發 明 之 S 的 因 此 是 提 供 一 種 結 構 化 所 用 之 方 法 » 其 1 I 可 避 免 或 減 輕 直 至 百 前 為 止 所 用 方 法 之 上 逑 缺 點 〇 I 此 Β 的 是 藉 由 申 請 專 利 範 圍 第 1 項 之 方 法 來 達 成 Ο 本 1 1 發 明 之 其 它 有 利 之 實 施 形 式 > 構 造 及 外 觀 則 描 述 在 說 明 1 i 書 中 串 謫 専 利 範 圍 之 附 靨 項 及 附 圖 中 〇 I 依 據 本 發 明 而 提 供 一 種 方 法 以便對至少 一 可 結 構 化 之 層 1 1 進 行 结 構 化 * 此 方 法 包 含 下 各 步 驟 在' 待 結 構 化 之 暦 1 1 上 沈 積 一 種 播 牲 層 9 在 犧 牲 層 上 沈 積 - m 遮 罩 ( 其 含 有 1 I 種 無 機 物 質 ) 1 此 種 犧 牲 層 和 待 结 構 化 之 層 是 使 用 遮 1 1 -6 1 1 1 1 本紙張尺度诚川中KS家) AWUi ( 210X 297公* ) 4^68 8 5 B7 紂"·部t头抒卑^θ工消抡合竹私印來 五、發明説明 ( 5 ) 1 1 罩 來 進 行 結 構 化 * 犧 牲 層 和 遮 罩 須 去 除 〇 1 1 本 發 明 之 優 點 是 此 種 含 有 無 機 物 之 遮 罩 和 光 胆 比 較 1 1 時 是 較 有 柢 抗 力 的 因 此 可 防 止 遮 罩 受 到 化 學 作 用 而 請 1 先 I ”灰化， 〇 此 種 遮 罩 在 蝕 刻 過 程 時 ( 其 含 有 很 高 之 物 理 性 閱 讀 1 成 份 ) 具 有 很 小 之 侵 蝕 速 率 〇 這 樣 在 整 體 上 所 具 有 之 结 背 面 1 | 之 [ 果 是 * 可 提 高 触 刻 遇 程 之 選 擇 性 〇 由 於 較 小 的 遮 罩 侵 蝕 注 意 1 I 性 f 於 是 结 構 化 時 可 產 生 較 高 之 尺 寸 精 確 性 〇 此 外 藉 Ψ 項 1 I 再 由 本 發 明 之 方 法 可 在 待 结 構 化 之 層 上 反 應 性 氣 體 產 生 寫 本 裝 陡 峭 之 蝕 刻 邊 緣 * 所 產 生 之 蝕 刻 邊 緣 所 具 有 之 邊 緣 角 度 頁 ί [ 可 大 於 85 ° 〇 1 1 須 選 擇 犧 牲 層 之 材 枓 使 其 和 遮 罩 之 材 料 fcb 較 時 可 更 1 1 容 易 地 再 去 除 〇 本 發 明 因 此 所 具 有 之 優 點 是 9 遮 罩 由 於 1 訂 犧 杵 層 之 存 在 可 無 困 難 地 再 被 去 除 〇 ! 待 结 構 化 之 層- a常是沈 積 在 S ί 0 2 - 底 層 上 0 拓 樸 (T op 3]〇 gy) 1 1 形 狀 之 增 高 ( 就 像 其 通 常 在 去 除 Si 0 ϊ 一 硬 遮 罩 時 所 產 生 1 的 一 樣 ) 可 藉 由 本 發 明 之 方 法 可 靠 地 避 免 〇 1 1 待 结 構 化 之 層 最 好 是 含 有 銅 嫌 • 鈷 r 鎳 t 4 d或 5d遇 I 渡 金 _ 1 特 別 是 鉑 族 金 属 〇 t 此 外 t 當 待 結 構 化 之 層 含 有 锇 電 性 材 料 » 較 高 介 電 常 1 1 數 020) 之 介 電 材 料 9 鈣 钛 確 (Ρ e r 0 V s k it e ) 或 這 些 材 料 l i 之 初 级 粒 子 (V 0 Γ s t uf e η ) 時 是 有 利 的 〇 在 這 些 材 料 之 初 1 I 鈒 η 子 中 應 了 解 有 一 種 材 料 » 此 種 材 料 可、 U 由 適 當 之 熱 1 1 處 理 ( 例 如 » 退 火 ) 在 情 況 需 要 時 須 供 應 氧 氣 而 轉 換 成 1 ί 上 述 材 料 0 1 I I -7 1 1 1 1 本紙张尺廋试州中®1¾家標彳（（'NS ) Λ4^ ( 2!0X 297公犛） 4 268 8 5 A7 B7_：__ 五、發明説明（6 ) 因此，當待结構化之賡含有緦鉍鉅酸鹽（BST,
SrB i 2 Ta 2 Ο 9 ),緦秘鈮钽酸鹽（BSNT, SrBi2Ta2_xKbx〇9 ,x = 0-2),鉛结钛酸 B(PZT, Pb(Zr, Ti)03)或衍生物 (Derivative)M 及鋇總纹酸 B(BST, BaxSi~i_xTi〇3, χ=〇 -1),鉛鑭钛酸捕（PLT, (Pb, La)Ti〇3),鉛钃锆钛酸 Df(PLZT, (Pb，La)iZr, Ti)(]3)或衍生物等等時是有 利的。 此外，當待结構化之層含有鉑，金，銀，銥.鈀，釕 (RU>，辣（Re)或其氧化物時是有利的。 依據本發明之方法的較佳實施形式，遮罩含有氧化矽 ί特別是Si02),金靨（特別是鋁，钛或鋳）,金圈 氮化物（最好是氮化鈦，特別是0·8<χ<1.2)或 金臛矽化物ΰ 犧牲層最好是含有：一種有機物質，特別是聚瞌亞胺 (polyimid),多晶砂；至少一層自轉式（spin-on)玻璃 層或鋁。 此外，在待结構化之層的乾蝕刻期間設有一種反懕性 物質ί特別是反應性氣體）是有利的。 此棟反應性氣體由一組氣體，其由氧（02),氣體形 式之氟化物，氯（C1 2),鹵素氫化物，鹵素碳氫化物或 這些氣髖之绲合物所組成，中所選取是有利的。 此外，在待蝕刻之層的乾鈾刻期間設有稀有氣體（特 別是氩）亦是有利的。 最好是使用電漿蝕刻法來對此種待蝕刻之層進行乾触 -8 - 本紙張尺度適川中阈阀家摞彳（（’NS ) Λ4规枯（2ΙΟΧ297公f ) -I n - - I I - , - - - 1___丁 —— I— ! ___yK. (讀先閱讀背面之注意事項再填寫本頁) A7 426885 ___B7_.__ 五、發明説明（7 ) 刻0 (誚先閲讀背面之注意事項再填寫本頁) 依據本發明之方法的較佳實施形式，犧牲層和遮罩是 藉由提取Hift-off)技術來去除，但摄牲層亦可灰（ash) 化，其中遮罩材科是藉由”清除式（scrubber·)”淨化過程 檮"‘而去除。 * 遮罩之材料可有利地藉由微影術來進行結構化。依據 本發明之方法的較佳實施形式，遮罩是使用漆遮罩而首 先被預結構化，在去除漆遮罩之後被完全結構化。這樣 所具有之優點是，在去除漆遮罩時仍然不會露出镦牲層 ,因此可防出犧牲膺太早受到損害。 本發明以下將依據圖式作詳细描述。圖式簡單說明如 下： 第1至第7圖本發明之方法的圖解。 第8 _平行板反應器形式之蝕刻室的_解。 第1至第7圖顯示本發明之方法的圖解。在適當之 基體1 (例如，Si02-基體）上例如藉由噴鍍法沈積一 層鉑腈3 Μ作為待結構化之層。在鉑層3上形成一層聚 醢亞胺（Ρ〇丨yigiide)層4以作為播牲層。在聚醯亞胺層 4上例如_STE0S-程序或矽烷（Silan)-程序而沈積一 層Si02-層5, Si02-層5稍後作為聚醯亞肢層4和鉑 層3結構化時所用之Si02-硬遮罩6 。在Si02-層5上 沈積一層漆層，此一漆層藉由曝光和顯像步驟而作為 SiO 2-層5结構化時所用之漆遮罩7 。瑄樣所產生之结 構顯古在第1蹰中。 -9- 本紙认又度垅州tKK家橾彳（（、NS ) Λ4規梠（2Ι〇Χ297公漦） 426885 B7 ^-¾，部屮决行卑局匁-7消於合竹社印來 五、發明説¥ ( 8 ) 1 1 然 後 對 S 0 2 _ -層 5 進 行 電 漿 化 學 式 非 等 向 性 (an s 〇 t _ 1 1 r op i C 1 蝕 刻 » Η 便 使 犧 牲 層 4 和 鉑 層 3 可 作 為 m 後 進 行 1 1 结 構 化 畤 所 用 之 遮 罩 6 〇 於 是 例 如 可 使 用 CHF 3 /CF 4 或 »Ί 請 1 先 1 C 4 F 8 /C0 作 為 蝕 刻 氣 體 〇 閱 讀 i 當 然 在 此 —. 步 驟 中 Si 0 2 - -層 5 仍 然 未 完 全 结 構 化 〇 須 背 1 I 之 1 進 行 電 m 化 學 式 蝕 刻 9 使 每 — 位 置 上 之 儀 牲 層 4 至 少 仍 Ϊ王 意 1 1 然 被 S 1 〇 2 - 層 5 之 薄 區 域 10所 覆 蓋 〇 有 利 的 方 式 是 項 I 再 Si 0 1 一 層 5 之 薄 區 域 1 0 之 厚 度 是 S i 0 1 - 層 5 之 厚 度 的 % 本 裝 25% 〇 這 樣 所 產 生 之 結 構 顬 示 在 第 2 圖 中 〇 頁 1 I 漆 趣 罩 7 随 後 藉 由 濕 化 學 程 序 或 藉 由 灰 化 m 程 而 去 除 1 1 » 其 中 聚 醢 亞 胺 層 4 是 由 Si 0 1 " 層 之 薄 區 域 10所 保 護 〇 I 1 瑄 樣 所 產 生 之 结 構 顯 示 在 第 3 1ET 圈 中 〇 1 訂 但 另 __. 種 方 式 是 * 漆 遮 罩 7 亦 可 在 m 層 3 结 構 化 之 後 1 被 去 除 〇 在 此 種 情 況 中 殘 留 之 漆 遮 罩 7 可 強 化 此 種 作 為 1 1 遮 罩 用 之 S L 0 ； — 層 5 〇 ! I 醣 後 對 m ΑΛ 除 之 si 〇 2 層 5 進 行 一 種 非 等 向 性 之 蝕 刻 > 1 使 產 生 Si 0 2 — 硬 遮 罩 6 〇 利 用 此 棰 步 软 ， 則 结 構 孔 底 部 I t 之 聚 m 亞 胺 層 4 可 裸 m 出 來 0 Si 0 2 — 層 5 仍 有 大 約 ί Γ 75% 之 厚 度 可 用 於 Si 0 2 flS 遮 罩 6 以 便 進 行 接 下 來 之 步 1 1 m 〇 這 樣 所 產 生 之 结 構 顯 示 在 第 4 圖 中 〇 ! I 然 後 對 聚 醯 亞 胺 曆 4 進 行 電 漿 化 學 式 非 等 向 性 之 触 刻 1 I \ * 使 鉑 賻 3 之 待 去 除 之 區 域 裸 m 出 來 0 此處 可 使 用 氧 和 1 1 氤 之 混 合 氣 體 作 為 蝕 刻 氣 賭 〇 瑄 樣 所 產 生 之 结 構 示 於 第 1 I 5 圖 中 0 1 1 -10- 1 1 1 1 本纸张尺度珅中阈am1 ( (’ns )八4丨见格（2]〇>< 297公釐） 42688 5 λ7 Β7 ' _ 五、發明説明（^ ) 然後進行一種反應性離子蝕刻（R I E，R e a c U v e I ο η E t. c h i n g ),以便使鉑層3承受一種化學-物理性之乾蝕 刻。可使用一種有添加氣d )和氣（Co2 )之氬作為蝕 刻氣體。若不使用度瞌性離子蝕刻，則亦可使用其它電 漿蝕刻方法，例如，磁場促進之反應性離子蝕刻（Μ E R I E ,Magnet, ically Enhanced RIE)，ECR -独刻（ECR, Electron Cyclot ron R. esonance)或感應性耦合之電漿練刻法（ICP, TCP),這樣所産生之結構顯示在第6圖中β 使免侵 ，。發再 之除 彳其發 起避罩外绨本免 留去 層像本 一 可遮此邊用避 殘而 牲就由 物樣之 。刻利可 然術 犧 fit 加這小性鈾。時 仍技 於高可 添，較確之。同 之f)由增 _ 的面於精哨8 ， 成 Ο 6 之樣 2)平由寸陡於型 構t-c 罩狀 一 12形 。尺較大外 所if中遮形的 (C角上之種可之 6{1圖_ 樸生 氣多壁大一度直 罩取 702拓産 與之側較成角垂 遮提第si。所 可顯之生達緣是2-由在 ，除時 氣明 4 産可邊乎02藉示是去罩 β 之成層會此之幾S1可顯點被遮免 體形胺此因有生 和亦構優再硬避 氣 6 亞因上具産 4 後結之地2-地 刻罩醯時層所可 層然之有易02靠 触遮聚化之緣此 。胺罩生具輕S1可 為使在構化邊因生亞遮産所可除而 作會積結構刻法發酷式所明而去法 於不沈 ，結蝕方之聚治樣發在在方 由而再性待種之稹由明造本存常之 用鉑蝕在此明沈 一二 。 之通明 丁 -115 '^閱請背而之注意事項$祕.^?本打 4 2 68 8 5 A7 五、發明説明（10 參考符號說明 1,26 3 4 5 6 7 10 20 21 22 2 3,24 25 27 28 29 基體 鉑層 聚醢亞胺層 0 層 s i 〇 2 -硬遮罩 漆遮罩 薄區域 平行板反應器 氣餺入口 反應室 板 電漿 電容器 高頻電源 氣體出口 -12- 本紙乐尺度诚州中( (’NS ) Λ心见格（210X 297公釐） --------裝------訂--1----,外 (請先閱讀背而之注意事項再填寫本頁)

Claims (1)

  1. AS 4 268 8 5 cs δ»展 m / 更 it 六、申請專利範圍 第8? 11109號「結構化所用之方法」專利案 (89年7月修正） 六申請專利範圍： (請先閲讀背面之注意事項再填寫本頁) 1.—種結構化所用之方法，其係用來對至少一層待結構 化之層進行結構化，其特徵爲以下步驟： 在待結構化之層上沈積一層犧牲層， 在搛牲層上沈積一個遮罩，遮罩含有一種無機物質， 搛牲餍和待結構化之層是在使用遮罩之情況下而被 結構化， 犧牲層和遮罩都被去除》 2如申請專利範圍第1項之方法，其中待結構化之層含 有銅，鐵，鈷，鎳，4d或Sd過渡金屬，特別是鉑族金 靥。 3. 如申請專利範困第1項之方法，其中待結構化之層含 有鐵電物質，較髙介電常數之介電物質，鈣鈦礦 (Perowskit)或這些物質之初級粒子。 經濟部智葸財產局員工消費合作社印製 4. 如申請專利範圍第3項之方法，其中待結構化之層含 有緦鉍鉅酸鹽（SBT, SrBi2Ta209),鋸鉍鈮鉅酸鹽 (SBNT，SrBi2Ta2.xNbx09，x = 0-2)，鉛锆鈦酸鹽（PZT， Pb(Zr，Ti)03)或衍生物或鋇緦鈦酸鹽（BST，BaiSri.xTi03， ι = 〇-1>，鉛鐵鈦酸鹽(PLT，（Pb, La)Ti03)，鉛鑭鍩鈦 酸鹽（PLZT，（Pb，La)(Zr，Ti)03)或衍生物。 5. 如申請專利範圍第2項之方法，其中待結構化之層含 426885 b8s C8 D8 _ 六、申請專利範圍 有鉑，金，銀，銥，鈀，釕，銶或其氧化物° 6. 如申請專利範圍第1至5項中任一項之方法，其中遮 罩含有：氧化矽；特別是Si〇2;金靥，特別是鋁，鈦 或鎢；金屬氮化物，較佳是氮化鈦，特別是 0.8<x<1.2;或金屬矽化物e 7. 如申請專利範圍第1項之方法，其中犧牲層含有一種 有機物質，特別是聚醯亞胺，多晶矽；另含有至少一 層自轉式（spU-〇n)玻璃層或鋁· 8. 如申請專利範圃第1至5項中任一項之方法，其中在 待結構化之層進行乾蝕刻期間設有一種反應性物質（特 別是反應性氣體）· 9. 如申請專利範圍第8項之方法，其中反應性氣體是由 一組由氧（〇2)，氮（N2)，氫（H2>，氣體形式之氟化物， 鹵素氫化物，鹵素碳氫化物，氯（Cl2>或這些氣體之混 合物所構成之氣體中所選取* 1CL如申請專利範圃第1至5項中任一項之方法，其中在 待蝕刻之餍進行乾蝕刻期間設置一種稀有氣體，特別 是氬· 經濟部智慧財產17員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁} 訂 線 让如申請専利範圍第1至5項中任一項之方法，其中爲 了乾蝕刻須使用一種電漿蝕刻方法* 12如申請専利範圍第8項之方法，其中爲了乾触刻須使 用一種電漿蝕刻方法· 边如申請專利範圍第10項之方法，其中爲了乾触刻須使 8 8 8 8 ABCD 426885 六、申請專利範圍 用一種電漿蝕刻方法* 14.如申請專利範圍第1或第7項之方法，其中犧牲層和 遮罩是藉由提取（Hft-off)技術來去除* 瓜如申請專利範圍第6項之方法，其中犧牲層和遮罩是 藉由提取（lift-off)技術來去除。 迅如申請專利範圍第1或第7項之方法，其中搛牲餍被 灰化且遮罩物質藉由"淸除式（scrubber)’*淨化法而去 除。 17如申請專利範圍第6項之方法，其中搛牲層被灰化且 遮罩物質藉由”淸除式（scrubber)”淨化法而去除。 迅如申請專利範围第1項之方法，其中遮罩之材料是藉 由微影術而結構化。 m如申請專利範圍第6項之方法，其中遮罩之材料是藉 由撖影術而結構化。 20.如申請專利範圔第18項之方法，其中遮罩在使用漆遮 罩之情況下首先被預結構化且在漆遮罩去除之後完全 被結構化。 t請先閲讀背面之注項再填寫本頁) 訂 € 經濟部智慧財產局員工消費合作社印製 -3-
TW087111439A 1997-08-01 1998-07-14 Structurizing method TW426885B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19733345 1997-08-01

Publications (1)

Publication Number Publication Date
TW426885B true TW426885B (en) 2001-03-21

Family

ID=7837723

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111439A TW426885B (en) 1997-08-01 1998-07-14 Structurizing method

Country Status (6)

Country Link
US (1) US6296777B1 (zh)
EP (1) EP0895278A3 (zh)
JP (1) JPH11126779A (zh)
KR (1) KR100567748B1 (zh)
CN (1) CN1146023C (zh)
TW (1) TW426885B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514621B1 (en) * 1997-12-24 2003-02-04 Ppg Industries Ohio, Inc. Patterned coated articles and methods for producing the same
US6261967B1 (en) * 2000-02-09 2001-07-17 Infineon Technologies North America Corp. Easy to remove hard mask layer for semiconductor device fabrication
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
DE10154820B4 (de) * 2001-11-08 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
US7095067B2 (en) * 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US7611911B2 (en) * 2003-10-08 2009-11-03 International Business Machines Corporation Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion
JP2005123406A (ja) * 2003-10-16 2005-05-12 Tokyo Electron Ltd プラズマエッチング方法。
DE102004004879B4 (de) * 2004-01-30 2008-03-13 Qimonda Ag Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zum Maskieren beim Trockenätzen eines zu strukturierenden Substrats
US7607214B2 (en) * 2005-02-22 2009-10-27 Hitachi Global Storage Technologies Netherlands B.V. Method of manufacturing a silicon slider by an alkaline etch
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
JP2007109718A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置の製造方法
US20080131604A1 (en) * 2006-11-30 2008-06-05 Shuangbiao Liu Textured coating on a component surface
JP2008159924A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
US7799696B2 (en) 2007-12-20 2010-09-21 Qimonda Ag Method of manufacturing an integrated circuit
DE102007061485A1 (de) * 2007-12-20 2009-06-25 Altis Semiconductor Snc Verfahren zum Herstellen einer integrierten Schaltung
CN102376567B (zh) * 2010-08-12 2013-06-26 中芯国际集成电路制造(上海)有限公司 金属刻蚀方法
RU2661025C1 (ru) * 2017-05-12 2018-07-11 Акционерное общество "Красноярская ГЭС" Способ получения крупнозернистых пленок перовскита в условиях пространственного ограниченного роста

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns
JPS6083331A (ja) * 1983-10-13 1985-05-11 Nec Corp 溝形成方法
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
EP0450302A1 (en) 1990-04-03 1991-10-09 International Business Machines Corporation Method of reactive ion etching trenches
JP3041972B2 (ja) * 1991-01-10 2000-05-15 富士通株式会社 半導体装置の製造方法
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
US5883011A (en) * 1997-06-18 1999-03-16 Vlsi Technology, Inc. Method of removing an inorganic antireflective coating from a semiconductor substrate
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment

Also Published As

Publication number Publication date
KR19990023264A (ko) 1999-03-25
CN1146023C (zh) 2004-04-14
US6296777B1 (en) 2001-10-02
CN1207577A (zh) 1999-02-10
EP0895278A3 (de) 2000-08-23
KR100567748B1 (ko) 2006-05-25
EP0895278A2 (de) 1999-02-03
JPH11126779A (ja) 1999-05-11

Similar Documents

Publication Publication Date Title
TW426885B (en) Structurizing method
TW382139B (en) Manufacturing method for pattern forming etching of semiconductor device
TW455950B (en) Method for patterned copper etch for micron and submicron features, using enhanced physical bombardment
TW512447B (en) Method for preventing corrosion of a dielectric material
TW451356B (en) Method for removing redeposited veils from etched platinum
TW574424B (en) Structuring method
TW201246360A (en) Wiggling control for pseudo-hardmask
TW412802B (en) Structuring method
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
TW384507B (en) Method of tructurization
TW200952075A (en) Selective etch of high-k dielectric material
JP4364669B2 (ja) ドライエッチング方法
TW414954B (en) Electrode arrangement, method for its generation or contact
US8809198B2 (en) Nano-crystal etch process
US6210595B1 (en) Method for producing structures having a high aspect ratio and structure having a high aspect ratio
TWI333683B (en) Method of manufacturing semiconductor device
JP2000349253A (ja) 強誘電体キャパシタ構造体の乾式蝕刻方法
TW582072B (en) Method for fabrication semiconductor device
TWI244139B (en) Method of fabricating borderless metal line
TW531847B (en) Method to produce an electrode and said electrode
JP2006245457A (ja) 半導体装置及びその製造方法
TW478066B (en) Method to remove precipitation for tungsten plug manufacture process
TW426963B (en) Manufacturing method of via opening
TW526556B (en) Method for manufacturing a semiconductor memory device
JP2003174095A (ja) 容量素子の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees