JP2007109718A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007109718A
JP2007109718A JP2005296567A JP2005296567A JP2007109718A JP 2007109718 A JP2007109718 A JP 2007109718A JP 2005296567 A JP2005296567 A JP 2005296567A JP 2005296567 A JP2005296567 A JP 2005296567A JP 2007109718 A JP2007109718 A JP 2007109718A
Authority
JP
Japan
Prior art keywords
film
etching
platinum
mask
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005296567A
Other languages
English (en)
Inventor
Kazuhiro Tomioka
和広 冨岡
Norihisa Oiwa
徳久 大岩
Nobuyasu Nishiyama
伸泰 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005296567A priority Critical patent/JP2007109718A/ja
Priority to US11/525,179 priority patent/US7767582B2/en
Priority to TW095137380A priority patent/TWI333683B/zh
Publication of JP2007109718A publication Critical patent/JP2007109718A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】 エッチングマスクを容易に除去することが可能な半導体装置の製造方法を提供する。
【解決手段】 エッチング対象膜２１、２２、２３上に犠牲膜２４を形成する工程と、犠牲膜上にエッチングマスク３１を形成する工程と、エッチングマスクをマスクとして用いて、エッチング対象膜をエッチングする工程と、犠牲膜を除去して、エッチングマスクをエッチング対象膜に付着させる工程と、エッチングマスクを除去する工程と、を備える。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関する。
近年、キャパシタの誘電体膜に強誘電体膜を用いた強誘電体メモリの開発が進められている。強誘電体メモリでは、強誘電体膜の結晶化アニール時の反応を抑制するために、キャパシタの電極にプラチナ等の貴金属が用いられている（例えば、特許文献１参照）。
しかしながら、プラチナ等の貴金属は、エッチング生成物（貴金属の化合物）の飽和蒸気圧が低いため、良好な異方性エッチングを行うことが困難である。したがって、良好な異方性エッチングを行うためには、基板温度を３００〜４００℃程度に高める必要がある。そのため、エッチングマスクとしてフォトレジストを用いることが困難であり、シリコン酸化膜等のハードマスクを用いて異方性エッチングを行うことが一般的である。
ハードマスクはＣＶＤやスパッタリング等の成膜法によって形成されるが、このような成膜法によって形成された膜は一般的に密着性が高い。そのため、上述したような方法を用いた場合には、ハードマスクを除去し難いという問題がある。
一方、半導体装置の微細化に伴い、ＭＩＳトランジスタのゲート電極を異方性エッチングによって精度よく加工することが難しくなってきている。異方性エッチングによってゲート電極を形成する場合、ゲート電極膜のゲート絶縁膜に対するエッチング選択比をできるだけ高くする必要がある。
しかしながら、エッチング選択比を高くすると、ゲート電極の下部が広がった形状となり、良好なゲート電極形状が得られなくなる。良好なゲート電極形状を得るためにエッチング選択比を低くすると、ゲート絶縁膜がエッチングされて半導体基板が露出するといった問題が生じる。
以上述べたように、ハードマスク等の密着性の高い膜をエッチングマスクとして用いてエッチング対象膜をエッチングする場合、エッチングマスクを除去し難いという問題が生じる。
また、ゲート電極膜等のエッチング対象膜をエッチングする場合、ゲート絶縁膜等の下地膜に悪影響を与えずに良好なエッチング加工形状を得ることが難しいという問題が生じる。
特開平９−１６２３１１号公報
本発明は、エッチングマスクを容易に除去することが可能な半導体装置の製造方法を提供することを目的とする。
また、本発明は、下地膜に悪影響を与えずに良好なエッチング加工形状を得ることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の第１の視点に係る半導体装置の製造方法は、エッチング対象膜上に犠牲膜を形成する工程と、前記犠牲膜上にエッチングマスクを形成する工程と、前記エッチングマスクをマスクとして用いて、前記エッチング対象膜をエッチングする工程と、前記犠牲膜を除去して、前記エッチングマスクを前記エッチング対象膜に付着させる工程と、前記エッチングマスクを除去する工程と、を備える。
本発明の第２の視点に係る半導体装置の製造方法は、下地膜上に犠牲膜を形成する工程と、前記犠牲膜上にエッチング対象膜を形成する工程と、前記エッチング対象膜上にエッチングマスクを形成する工程と、前記エッチングマスクをマスクとして用いて、前記エッチング対象膜をエッチングする工程と、前記犠牲膜を除去して、前記エッチングされたエッチング対象膜を前記下地膜に付着させる工程と、を備える。
本発明によれば、犠牲膜上にエッチングマスクを形成することにより、エッチングマスクを容易に除去することが可能となる。
また、本発明によれば、下地膜とエッチング対象膜との間に犠牲膜を形成することにより、下地膜に悪影響を与えずに良好なエッチング加工形状を得ることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
（実施形態１）
図１〜図４は、本発明の第１の実施形態に係る半導体装置（強誘電体メモリ）の製造工程を模式的に示した断面図である。
まず、図１に示すように、半導体基板（例えばシリコン基板）１０の表面領域に、素子分離領域（図示せず）及びＭＩＳトランジスタ１１を形成する。続いて、半導体基板１０上に、層間絶縁膜を含む絶縁領域１２を形成する。さらに、絶縁領域１２内に、ＭＩＳトランジスタ１１と後述するキャパシタとを電気的に接続するためのプラグ１３を形成する。
次に、絶縁領域１２上に、スパッタリング法により、キャパシタの下部電極膜２１として、厚さ１２０ｎｍのイリジウム（Ｉｒ）膜２１ａ、厚さ５０ｎｍのイリジウム酸化物（ＩｒＯ2 ）膜２１ｂ及び厚さ５０ｎｍのプラチナ（Ｐｔ）膜２１ｃを形成する。続いて、プラチナ膜２１ｃ上に、スパッタリング法により、キャパシタの誘電体膜（強誘電体膜）として、厚さ１４０ｎｍのＰｂ(ＺｒxＴｉ1-x )Ｏ3 膜（ＰＺＴ膜）２２を形成する。さらに、ＰＺＴ膜２２上に、スパッタリング法により、キャパシタの上部電極膜として、厚さ７０ｎｍのプラチナ（Ｐｔ）膜２３を形成する。これらのイリジウム膜２１ａ、イリジウム酸化物膜２１ｂ、プラチナ膜２１ｃ、ＰＺＴ膜２２及びプラチナ膜２３は、後述する工程でエッチングされるエッチング対象膜となる。
次に、プラチナ膜２３上に、スパッタリング法により、犠牲膜として、厚さ５０ｎｍのチタン（Ｔｉ）膜２４を形成する。続いて、プラズマＣＶＤ（chemical vapor deposition）法により、エッチングマスク膜として、厚さ１μｍのシリコン酸化膜（ＳｉＯ2 膜）３１を形成する。このシリコン酸化膜３１は、キャパシタのパターンを形成する際のハードマスクとして用いられる。続いて、シリコン酸化膜３１上に、フォトリソグラフィによってフォトレジストパターン（図示せず）を形成する。さらに、このフォトレジストパターンをマスクとして用い、マグネトロンＲＩＥ（reactive ion etching）装置により、シリコン酸化膜３１をパターニングする。エッチングガスには、Ｃ4Ｆ8及びＡｒの混合ガスを用いる。シリコン酸化膜３１をパターニングした後、酸素ガスプラズマを用いたアッシングにより、フォトレジストパターンを除去する。このようにして、シリコン酸化膜３１で形成されたエッチングマスクが得られる。
次に、図２に示すように、シリコン酸化膜３１をマスクとして用い、誘導結合プラズマＲＩＥ装置により、チタン膜２４及びプラチナ膜２３をドライエッチングする。エッチングガスにはＣｌ2 及びＡｒの混合ガスを用い、Ｃｌ2 及びＡｒの流量をそれぞれ１６０ｓｃｃｍ及び４０ｓｃｃｍとする。ＲＩＥチャンバ内の圧力は２Ｐａとし、誘導結合コイルに供給するＲＦ電力を１ｋＷに、ウエハサセプタに供給するＲＦ電力を２００Ｗに設定する。また、ウエハサセプタの温度を３５０℃に設定し、半導体基板１０を加熱した状態でドライエッチングを行う。
上記ドライエッチング工程で生成されるプラチナ塩化物等のプラチナ化合物は、飽和蒸気圧が低いため蒸発し難い。そのため、例えば室温で上記ドライエッチング工程を行った場合には、プラチナ化合物の付着によって、プラチナ膜２３の良好な異方性エッチングが妨げられるおそれがある。本実施形態では、３００〜４００℃程度の温度で加熱した状態でドライエッチングを行うため、プラチナ膜２３を良好に異方性エッチングすることができる。
一方、上記ドライエッチング工程で生成されるチタン塩化物等のチタン化合物は、飽和蒸気圧が高いため蒸発し易い。そのため、プラズマ中の中性な活性種によって、チタン膜２４は等方的にエッチングが進行する。その結果、上記ドライエッチング工程において、チタン膜２４は全てエッチング除去される。
このように、上記ドライエッチング工程において、シリコン酸化膜３１とプラチナ膜２３との間に介在していたチタン膜２４が消失するため、シリコン酸化膜３１はプラチナ膜２３の表面に付着する。具体的には、重力によってシリコン酸化膜３１がプラチナ膜２３上に落下してシリコン酸化膜３１がプラチナ膜２３に付着する場合、シリコン酸化膜３１とプラチナ膜２３との間に働く静電気力によってシリコン酸化膜３１がプラチナ膜２３に付着する場合、或いはそれらの組み合わせによってシリコン酸化膜３１がプラチナ膜２３に付着する場合が考えられる。シリコン酸化膜３１がプラチナ膜２３に付着した後、シリコン酸化膜３１は、主として静電気力によってプラチナ膜２３に付着し続ける。
このように、上述したドライエッチング工程において、プラチナ膜２３の異方性エッチングとチタン膜２４の除去が並行して行われることとなり、図２に示したような構造が得られる。
次に、図３に示すように、プラチナ膜２３の表面に付着したシリコン酸化膜３１をエッチングマスクとして用いて、上述した誘導結合プラズマＲＩＥ装置により、ＰＺＴ膜２２及びプラチナ膜２１ｃを異方性エッチングする。エッチングガスにはＣｌ2 、Ａｒ及びＮ2 の混合ガスを用い、Ｃｌ2 、Ａｒ及びＮ2 の流量をそれぞれ１６０ｓｃｃｍ、４０ｓｃｃｍ及び１０ｓｃｃｍとする。その他の基本的なエッチング条件は、上述したプラチナ膜２３及びチタン膜２４のエッチング条件と同一である。
次に、シリコン酸化膜３１をエッチングマスクとして用いて、上述した誘導結合プラズマＲＩＥ装置により、イリジウム酸化物膜２１ｂ及びイリジウム膜２１ａを異方性エッチングする。エッチングガスにはＣｌ2 、Ａｒ、Ｎ2 及びＯ2 の混合ガスを用い、Ｃｌ2 、Ａｒ、Ｎ2 及びＯ2 の流量をそれぞれ１６０ｓｃｃｍ、２０ｓｃｃｍ、３０ｓｃｃｍ及び２０ｓｃｃｍとする。このときのチャンバ内の圧力は４Ｐａである。その他の基本的なエッチング条件は、上述したプラチナ膜２３及びチタン膜２４のエッチング条件と同一である。
次に、図４に示すように、エッチングマスクとして用いたシリコン酸化膜３１を除去する。シリコン酸化膜３１は、主として静電気力によってプラチナ膜２３に付着しているだけであるため、付着力が弱い。したがって、エッチング等の化学的方法を用いずに、非化学的方法によって容易にシリコン酸化膜３１を除去することができる。具体的には、以下のような力学的方法によってシリコン酸化膜３１を除去することができる。
第１の方法としては、粘着テープをシリコン酸化膜３１の表面に貼り付け、粘着テープとともにシリコン酸化膜３１をプラチナ膜２３から剥がす方法があげられる。第２の方法としては、水等の液体によってシリコン酸化膜３１を流し去る方法があげられる。この場合、水等の液体に界面活性剤を添加するようにしてもよい。界面活性剤の作用によって、シリコン酸化膜３１をプラチナ膜２３から剥がしやすくなる。第３の方法としては、静電気力によってシリコン酸化膜３１をプラチナ膜２３から剥がす方法があげられる。いずれの方法を用いても、シリコン酸化膜３１のプラチナ膜２３に対する付着力が弱いため、容易にプラチナ膜２３からシリコン酸化膜３１を剥がすことができる。
以上のようにして、イリジウム膜２１ａ、イリジウム酸化物膜２１ｂ及びプラチナ膜２１ｃで形成された下部電極２１と、ＰＺＴ膜２２で形成された誘電体膜（強誘電体膜）と、プラチナ膜２３で形成された上部電極とを含むキャパシタ構造が得られる。
以上のように、本実施形態によれば、シリコン酸化膜（エッチングマスク）３１とプラチナ膜（エッチング対象膜）２３との間にチタン膜（犠牲膜）２４が介在しており、チタン膜２４を除去することにより、シリコン酸化膜３１がプラチナ膜２３に付着する。そのため、シリコン酸化膜３１のプラチナ膜２３に対する付着力は弱い。したがって、エッチング等の化学的方法を用いなくても、容易にシリコン酸化膜３１を除去することができ、製造工程の容易化及び簡単化をはかることが可能となる。
また、本実施形態では、プラチナ膜２３の異方性エッチングとチタン膜２４の除去が、共通の工程で行われる。したがって、チタン膜２４を除去するための専用工程を省くことができ、このような観点からも製造工程の簡単化をはかることができる。
なお、上述した実施形態では、プラチナ膜２３を異方性エッチングする工程でチタン膜２４を全て除去するようにしたが、図５に示すように、プラチナ膜２３のエッチングが終了した時点でチタン膜２４の一部が残っていてもよい。この場合には、ＰＺＴ膜２２、プラチナ膜２１ｃ、イリジウム酸化物膜２１ｂ及びイリジウム膜２１ａのいずれかのエッチングが終了した時点で、チタン膜２４の全てが除去されていればよい。この場合にも、エッチング対象膜（イリジウム膜２１ａ、イリジウム酸化物膜２１ｂ、プラチナ膜２１ｃ、ＰＺＴ膜２２及びプラチナ膜２３）をエッチングする工程においてチタン膜（犠牲膜）２４を全て除去できるため、チタン膜２４を除去するための専用工程を省くことができ、製造工程の簡単化をはかることが可能である。
また、エッチング対象膜をエッチングする工程と犠牲膜を除去する工程とを、別々の工程で行うようにしてもよい。例えば、シリコン酸化膜３１のエッチングマスクを形成した後、プラチナ膜２３のエッチングを行う前に、チタン膜２４を除去するようにしてもよい。また、イリジウム膜２１ａのエッチングを行った後に、チタン膜２４を除去するようにしてもよい。また、プラチナ膜２３のエッチングからイリジウム膜２１ａのエッチングまでのいずれかの段階で、エッチング対象膜のエッチング工程とは別の工程でチタン膜２４を除去するようにしてもよい。
また、上述した実施形態では、強誘電体キャパシタについて説明したが、例えばハードマスクをエッチングマスクとして用いて配線パターンを形成するような場合にも、上述した方法と同様の方法を用いることが可能である。
また、上述した実施形態では、犠牲膜としてチタン膜を用いたが、犠牲膜の材料には、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、或いはそれらの酸化物又は窒化物を用いることが可能である。
また、エッチングマスクの材料には、上述したシリコン酸化物の他、シリコン（例えばポリシリコン）或いはシリコン窒化物を用いることが可能である。
また、エッチング対象膜の材料には、上述した実施形態の材料の他、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）或いは金（Ａｕ）を用いることが可能である。さらに、エッチング対象膜の材料には、ベリリウム（Ｂｅ）、アルミニウム（Ａｌ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、或いはそれらの酸化物又は窒化物を用いることが可能である。
（実施形態２）
図６〜図８は、本発明の第２の実施形態に係る半導体装置（ＭＩＳトランジスタ）の製造工程を模式的に示した断面図である。
まず、図６に示すように、半導体基板（例えばシリコン基板）５０の表面領域に、素子分離領域（図示せず）を形成する。続いて、半導体基板５０上に、下地膜としてゲート絶縁膜５１を形成する。ゲート絶縁膜５１には、シリコン酸化膜（ＳｉＯ2膜）やシリコン酸窒化膜（ＳｉＯＮ膜）を用いることができる。また、アルミナ膜（Ａｌ2Ｏ3膜）、ＨｆＳｉＯ膜やＨｆＡｌＯ膜等の、いわゆるＨｉｇｈ−ｋ膜をゲート絶縁膜５１として用いてもよい。続いて、ゲート絶縁膜５１上に、犠牲膜５２として、例えばポリシリコン膜或いはアモルファスシリコン膜を形成する。犠牲膜５２の厚さは、例えば後述するゲート電極膜５３の厚さの半分程度とする。続いて、犠牲膜５２上に、エッチング対象膜としてゲート電極膜５３を形成する。ゲート電極膜５３には、例えばタングステン（Ｗ）等の金属膜を用いる。
次に、ゲート電極膜５３上に、エッチングマスク膜としてハードマスク膜５４を形成する。ハードマスク膜５４には、例えばシリコン酸化膜或いはシリコン窒化膜を用いることができる。続いて、ハードマスク膜５４上に、フォトリソグラフィによってフォトレジストパターン（図示せず）を形成する。続いて、このフォトレジストパターンをマスクとして用いて、ドライエッチングによってハードマスク膜５４をパターニングする。エッチングガスには、フルオロカーボン系（ＣＦ系）のガスを用いる。さらに、フォトレジストパターンを除去する。このようにして、図６に示すように、ハードマスク膜５４で形成されたエッチングマスクが得られる。
次に、図７に示すように、ハードマスク膜５４をマスクとして用い、ＲＩＥによってゲート電極膜５３を異方性エッチングして、ゲート電極を形成する。エッチングガスには、ＮＦ3、Ｃｌ2 又はＢＣｌ3 等のガスと、ＣＨ4、ＣＯ、Ｏ2 又はＮ2 等のガスとを含んだ混合ガスを用いる。この異方性エッチングでは、ゲート絶縁膜５１の表面が露出しなければ、犠牲膜５２はある程度エッチングされてもよい。そのため、エッチング選択比よりも加工形状に重点を置いたエッチング条件で、ゲート電極膜５３を異方性エッチングすることができる。したがって、従来のようにゲート電極の下部が広がった形状とはならず、垂直性の高い良好なゲート電極形状を得ることができる。また、ゲート絶縁膜５１は犠牲膜５２によって保護されるため、異方性エッチングによるゲート絶縁膜５１のダメージを防止することができる。
次に、図８に示すように、化学的ドライエッチング（ＣＤＥ）によって犠牲膜５２を選択的にエッチング除去する。エッチングガスには、ＳＦ6 やＮＦ3 を用いる。このドライエッチングにより、ゲート絶縁膜５１とゲート電極膜５３との間に介在していた犠牲膜５２が消失するため、ゲート電極膜５３はゲート絶縁膜５１の表面に付着する。具体的には、重力によってゲート電極膜５３がゲート絶縁膜５１上に落下してゲート電極膜５３がゲート絶縁膜５１に付着する場合、ゲート電極膜５３とゲート絶縁膜５１との間に働く静電気力によってゲート電極膜５３がゲート絶縁膜５１に付着する場合、或いはそれらの組み合わせによってゲート電極膜５３がゲート絶縁膜５１に付着する場合が考えられる。
このようにして、ゲート電極膜５３をゲート絶縁膜５１に付着させた後、熱処理を行う。この熱処理により、ゲート絶縁膜５１に対するゲート電極膜５３の付着力が高まる。したがって、ゲート絶縁膜５１からゲート電極膜５３が剥がれることなく、ゲート電極膜５３をゲート絶縁膜５１に強固に固定し続けることができる。
以上のように、本実施形態によれば、ゲート絶縁膜５１とゲート電極膜５３との間に犠牲膜５２を介在させた状態で、ゲート電極膜５３を異方性エッチングする。そのため、ゲート絶縁膜５１にダメージを与えずに、良好なゲート電極形状を得ることができる。また、犠牲膜５２を除去することでゲート電極膜５３をゲート絶縁膜５１に付着させることができるため、ＭＩＳ構造を確実に形成することができる。
なお、上述した実施形態では、ゲート電極膜５３として金属膜を用いたが、ゲート電極膜５３としてポリシリコン膜を用いることも可能である。この場合、ゲート絶縁膜５１にシリコン酸化膜を用いたときには、犠牲膜５２には例えばシリコン窒化膜を用いることが可能である。また、ゲート絶縁膜５１にアルミナ等のＨｉｇｈ−ｋ膜を用いたときには、犠牲膜５２にはシリコン酸化膜或いはシリコン窒化膜を用いることが可能である。
また、上述した実施形態では、犠牲膜５２を除去する際にドライエッチングを用いたが、蒸気によるウェットエッチングを用いることも可能である。
また、上述した実施形態では、エッチングマスクとしてシリコン酸化膜やシリコン窒化膜を用いたが、フォトレジスト膜を用いることも可能である。
また、上述した実施形態では、下地膜としてゲート絶縁膜を、エッチング対象膜としてゲート電極膜を用いたＭＩＳトランジスタについて説明したが、下地膜に悪影響を与えずに良好なエッチング加工形状を得る必要がある場合には、上述した方法と同様の方法を用いることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。例えば、エッチング対象膜の上下に犠牲膜を介在させた構造において、ハードマスク膜やエッチング対象膜をエッチングした後に犠牲膜を除去することもできる。
さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変更例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
符号の説明
１０…半導体基板 １１…ＭＩＳトランジスタ
１２…絶縁領域 １３…プラグ
２１…下部電極膜 ２１ａ…イリジウム膜
２１ｂ…イリジウム酸化物膜 ２１ｃ…プラチナ膜
２２…ＰＺＴ膜 ２３…プラチナ膜（上部電極膜）
２４…チタン膜（犠牲膜）
３１…シリコン酸化膜（エッチングマスク）
５０…半導体基板 ５１…ゲート絶縁膜
５２…犠牲膜 ５３…ゲート電極膜
５４…ハードマスク膜（エッチングマスク）

Claims (5)

  1. エッチング対象膜上に犠牲膜を形成する工程と、
    前記犠牲膜上にエッチングマスクを形成する工程と、
    前記エッチングマスクをマスクとして用いて、前記エッチング対象膜をエッチングする工程と、
    前記犠牲膜を除去して、前記エッチングマスクを前記エッチング対象膜に付着させる工程と、
    前記エッチングマスクを除去する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記エッチング対象膜をエッチングする工程で前記犠牲膜が除去される
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記エッチングマスクを除去する工程は、非化学的方法によって行われる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 下地膜上に犠牲膜を形成する工程と、
    前記犠牲膜上にエッチング対象膜を形成する工程と、
    前記エッチング対象膜上にエッチングマスクを形成する工程と、
    前記エッチングマスクをマスクとして用いて、前記エッチング対象膜をエッチングする工程と、
    前記犠牲膜を除去して、前記エッチングされたエッチング対象膜を前記下地膜に付着させる工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  5. 前記エッチング対象膜をエッチングする工程で前記エッチング対象膜は異方性エッチングされる
    ことを特徴とする請求項１又は４に記載の半導体装置の製造方法。
JP2005296567A 2005-10-11 2005-10-11 半導体装置の製造方法 Pending JP2007109718A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005296567A JP2007109718A (ja) 2005-10-11 2005-10-11 半導体装置の製造方法
US11/525,179 US7767582B2 (en) 2005-10-11 2006-09-22 Method of manufacturing semiconductor device
TW095137380A TWI333683B (en) 2005-10-11 2006-10-11 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005296567A JP2007109718A (ja) 2005-10-11 2005-10-11 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007109718A true JP2007109718A (ja) 2007-04-26

Family

ID=37945335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296567A Pending JP2007109718A (ja) 2005-10-11 2005-10-11 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7767582B2 (ja)
JP (1) JP2007109718A (ja)
TW (1) TWI333683B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888139B2 (en) 2008-12-04 2011-02-15 Kabushiki Kaisha Toshiba Fabricating method of nonvolatile semiconductor storage apparatus
US9218972B1 (en) 2014-07-07 2015-12-22 Kabushiki Kaisha Toshiba Pattern forming method for manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100456829B1 (ko) * 2002-06-17 2004-11-10 삼성전자주식회사 듀얼다마신공정에 적합한 엠아이엠 캐패시터 및 그의제조방법
US8043950B2 (en) 2005-10-26 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126779A (ja) * 1997-08-01 1999-05-11 Siemens Ag 構造化方法
JP2000196106A (ja) * 1998-12-24 2000-07-14 Fuji Electric Co Ltd 半導体力学量センサの製造方法およびその製造装置
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001313282A (ja) * 2000-04-28 2001-11-09 Nec Corp ドライエッチング方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658698A (en) * 1994-01-31 1997-08-19 Canon Kabushiki Kaisha Microstructure, process for manufacturing thereof and devices incorporating the same
JP3182301B2 (ja) * 1994-11-07 2001-07-03 キヤノン株式会社 マイクロ構造体及びその形成法
US5661592A (en) * 1995-06-07 1997-08-26 Silicon Light Machines Method of making and an apparatus for a flat diffraction grating light valve
JP3504046B2 (ja) 1995-12-05 2004-03-08 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19819456B4 (de) * 1998-04-30 2011-06-09 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Bauelements

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126779A (ja) * 1997-08-01 1999-05-11 Siemens Ag 構造化方法
JP2000196106A (ja) * 1998-12-24 2000-07-14 Fuji Electric Co Ltd 半導体力学量センサの製造方法およびその製造装置
JP2001015479A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置の製造方法
JP2001313282A (ja) * 2000-04-28 2001-11-09 Nec Corp ドライエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888139B2 (en) 2008-12-04 2011-02-15 Kabushiki Kaisha Toshiba Fabricating method of nonvolatile semiconductor storage apparatus
US9218972B1 (en) 2014-07-07 2015-12-22 Kabushiki Kaisha Toshiba Pattern forming method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US7767582B2 (en) 2010-08-03
TW200721388A (en) 2007-06-01
TWI333683B (en) 2010-11-21
US20070082493A1 (en) 2007-04-12

Similar Documents

Publication Publication Date Title
US7368392B2 (en) Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode
JP4562482B2 (ja) 強誘電体キャパシタ構造およびその作製方法
JPH09266200A (ja) 半導体装置の製造方法
US20070298521A1 (en) Method for cleaning post-etch noble metal residues
TW444380B (en) Semiconductor integrated circuit device and the manufacturing method thereof
JP2007109718A (ja) 半導体装置の製造方法
JP2001060672A (ja) エッチング方法およびエッチングマスク
JP2007123548A (ja) 半導体装置の製造方法
JP2009289919A (ja) 半導体装置とその製造方法
JP5130652B2 (ja) 金属膜のエッチング方法及び半導体装置の製造方法
JP2005302897A (ja) ハードエッチングマスクの除去方法および半導体装置の製造方法
JP2001036024A (ja) 容量及びその製造方法
JP4853057B2 (ja) 強誘電体メモリ装置の製造方法
JP2003059906A (ja) エッチング方法およびキャパシタを形成する方法
TWI284250B (en) Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
JP2006060203A (ja) ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス
JP3367600B2 (ja) 誘電体薄膜素子の製造方法
KR20060001362A (ko) 반도체 소자의 캐패시터 및 그 제조방법
TW582072B (en) Method for fabrication semiconductor device
JP2005136097A (ja) 半導体装置の製造方法
US7811882B2 (en) Hardmask manufacture in ferroelectric capacitors
JP4861627B2 (ja) 強誘電体キャパシタの製造方法
JP2004172311A (ja) 半導体装置の製造方法
JP2006093451A (ja) 半導体装置
JP2000183287A (ja) 誘電体薄膜のエッチング方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727