KR100567748B1 - 구조화방법 - Google Patents

구조화방법 Download PDF

Info

Publication number
KR100567748B1
KR100567748B1 KR1019980031013A KR19980031013A KR100567748B1 KR 100567748 B1 KR100567748 B1 KR 100567748B1 KR 1019980031013 A KR1019980031013 A KR 1019980031013A KR 19980031013 A KR19980031013 A KR 19980031013A KR 100567748 B1 KR100567748 B1 KR 100567748B1
Authority
KR
South Korea
Prior art keywords
layer
structured
mask
sacrificial layer
structuring
Prior art date
Application number
KR1019980031013A
Other languages
English (en)
Other versions
KR19990023264A (ko
Inventor
만프레트 엥엘하르트
폴커 바인리히
Original Assignee
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 악티엔게젤샤프트 filed Critical 지멘스 악티엔게젤샤프트
Publication of KR19990023264A publication Critical patent/KR19990023264A/ko
Application granted granted Critical
Publication of KR100567748B1 publication Critical patent/KR100567748B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

구조화될 적어도 하나의 층을 구조화하기 위한 방법은 본 발명에 따라 하기의 단계들을 포함한다: 구조화될 층상에 희생층을 제공하는 단계, 상기 희생층상에 무기 물질을 함유하는 마스크를 제공하는 단계, 상기 희생층 및 구조화될 층을 마스크를 사용하여 구조화하는 단계, 및 상기 희생층 및 마스크를 제거하는 단계.

Description

구조화 방법 {STRUCTURING PROCESS}
본 발명은 구조화 방법에 관한 것으로, 특히 예컨대 귀금속, 강유전성 재료 및 높은 비유전율(relative permittivity)를 갖는 유전체 재료로 이루어진 층과 같이 플라즈마 화학적으로 또는 건식 화학적으로 에칭하기 어렵거나 또는 에칭 불가능한 층을 구조화하기 위한 방법에 관한 것이다.
예컨대 DRAM 또는 FRAM과 같은 고집적 메모리 소자의 개발에 있어 소형화가 진행됨에 따라 셀 용량은 유지되거나 개선되어야 한다. 이러한 목적을 달성하기 위해 보다 더 얇은 유전체층 및 폴디드 커패시터 전극(트렌치-셀, 스택-셀)이 사용된다. 최근에는 종래의 실리콘 산화물 대신에 새로운 재료, 특히 상유전체 및 강유전체가 메모리셀의 커패시터 전극 사이에서 사용된다. 예를 들어, 바륨 스트론튬 티타네이트(BST, (Ba,Sr)TiO3), 납 지르코늄 티타네이트(PZT, Pb(Zr,Ti)O3) 혹은 란탄 도핑된 납 지르코늄 티타네이트 또는 스트론튬 비스무트 탄탈레이트(SBT, SrBi2Ta2O9)가 DRAM 또는 FRAM에서 메모리셀의 커패시터용으로 사용된다.
상기 재료들은 통상적으로 미리 제공된 전극(바닥 전극) 상에 증착된다. 공정이 고온에서 이루어지기 때문에, 예컨대 도핑된 폴리실리콘과 같이 커패시터 전극을 형성하는 재료들은 통상적으로 쉽게 산화되어 도전 특성을 상실하게 되는데, 이것은 결과적으로 메모리셀의 고장을 야기할 수 있다.
4d 및 5d 전이 금속, 특히 백금류 금속(Ru, Rh, Pd, Os, Ir, Pt) 및 특히 백금 자체, 그리고 레늄은 상기 재료들의 우수한 산화 안정성 및/또는 도전성 산화물의 형성 때문에, 도핑된 실리콘을 전술한 메모리 셀 내에 전극 재료로 사용하기에 바람직한 대체 재료로서 사용될 수 있다.
소자의 점진적인 소형화도 또한 근래에 스트립 도체용으로 사용되는 알루미늄의 대체 재료를 요구하게 되었다. 이 경우, 대체 재료들은 알루미늄 보다 비저항이 더 작고 전자이동(electro-migration)이 더 적어야 한다. 바람직한 대체 재료로서는 구리가 있다.
또한, 자기성 "Random Access Memories"(MRAMs)의 개발은 마이크로 전기 회로내에 자성층(예를 들어 Fe, Co, Ni 또는 퍼멀로이)의 집적을 요구한다.
지금까지 반도체 기술에서 보급되지 않았던 전술한 재료로 집적 회로를 구성할 수 있기 위해서는, 상기 재료로 이루어진 얇은 층이 구조화되어야 한다.
지금까지 사용된 재료의 구조화는 일반적으로 소위 플라즈마-지원 이방성 에칭 방법에 의해 이루어진다. 상기 방법에서는 통상적으로 물리적-화학적 방법이 이용되는데, 예를 들어 산소, 염소, 브롬, 염화수소, 브롬화수소 또는 할로겐화 탄화수소와 같은 하나 또는 다수의 반응성 가스 및 불활성 가스(예컨대 Ar, He)로 이루어진 가스 혼합물이 사용된다. 상기 가스 혼합물은 일반적으로 전자(electromagnetic) 교번 자장에서 적은 압력으로 여기된다.
도 8은 평행 플레이트 반응기(20)의 예에 도시된 에칭 챔버의 기본적인 작동 방식을 보여준다. 예를 들어 Ar 및 Cl2와 같은 가스 혼합물은 가스 유입구(21)를 통해 고유의 반응기 챔버(22)에 공급되고, 펌프에 의해 가스 배출구(29)를 통해 재차 빼내진다. 평행 플레이트 반응기의 하부 플레이트(24)는 커패시터(27)를 통해 고주파수 소스(28)에 접속되고 기판 홀더로서 이용된다. 고주파 전기 교번 자장을 평행 플레이트 반응기의 상부 및 하부 플레이트(23, 24)에 인가함으로써, 가스 혼합물이 플라즈마(25) 내부로 흐르게 된다. 전자 운동이 가스 양이온의 운동보다 더 크기 때문에, 상부 및 하부 플레이트(23, 24)는 플라즈마(25)에 대해 네거티브하게 충전된다. 따라서 2개 플레이트를 통해 포지티브하게 충전된 가스 양이온 상에는 높은 인력이 가해지며, 결과적으로 평행 플레이트는 예컨대 Ar+와 같은 이온에 의해 영구적으로 충격을 받는다. 가스 압력도 또한 통상적으로 0.1 - 10 Pa로 낮게 유지되기 때문에, 이온 서로 간에 그리고 중성 입자에서는 약간의 이온 분산만이 나타나며, 상기 이온들은 평행 플레이트 반응기의 하부 플레이트(24) 상에 지지되어 있는 기판(26)의 표면에 거의 수직으로 부딪친다. 그에 의해, (도시되지 않은) 마스크의 패턴이 그 하부에 배치되어 있는, 기판(26)의 에칭될 층 상에 양호하게 전사될 수 있다.
마스크 재료로서는 통상적으로 포토 레지스트가 사용되는데, 그 이유는 상기 포토 레지스트가 노광 단계 및 현상 단계에 의해 비교적 간단하게 구조화될 수 있기 때문이다.
에칭의 물리적 부분은 펄스 및 충돌하는 이온(예컨대 Cl2 +, Ar+)의 역학 에너지에 의해 야기된다. 그로 인해, 기판과 반응성 가스 입자(이온, 분자, 원자, 기) 사이의 화학적 반응이 휘발성 반응 생성물의 형성하면서 부가적으로 개시되거나 또는 강화된다(에칭의 화학적 부분). 기판 부분과 가스 부분 사이의 이러한 화학 반응에 의해 에칭 공정의 높은 에칭 선택성이 얻어진다.
그러나 유감스럽게도, 집적 회로에 새롭게 사용된 전술한 재료들은 화학적으로 에칭하기 어렵거나 또는 에칭 불가능한 재료에 속한다고 알려졌다. 상기 재료에서 에칭 제거는 "반응성" 가스를 사용하는 경우에도 주로 또는 거의 독점적으로 에칭의 물리적인 부분에만 기인한다.
에칭의 화학적 성분이 적거나 또는 없음으로 인해, 구조화될 층의 에칭 제거는 마스크 또는 베이스(에칭 정지층)의 에칭 제거와 동일한 정도로 이루어진다. 즉, 에칭 마스크 또는 베이스에 대한 에칭 선택성은 일반적으로 작다(약 0.3 내지 3.0). 그 결과, 경사진 에지를 갖는 마스크의 부식 및 불가피한 마스크의 깍은면(facet) 형성(베벌링(bevel), 테이퍼링(taper))에 의해 치수 정확도가 낮은 구조화가 이루어질 수 있다. 상기 깍은면 형성은 구조화시 최소로 이루어질 수 있는 피처 치수를 제한한다.
또한 구조화될 층을 구조화할 때는 구조화될 층의 재료가 재증착물(redeposition)로 될 수 있다. 상기 재증착물은 예를 들어 레지스트 마스크의 측벽에서 나타날 수 있고, 다음 프로세스 단계에서 큰비용을 들여서 제거될 수 있다. 에칭 가스 혼합물내의 아르곤 함량이 증가함에 따라 재증착물도 증가하기 때문에, 공정의 진행은 대부분 예를 들어 클로르-아르곤-플라즈마내의 적은 아르곤 함량에 제한된다. 그러나 에칭 가스 혼합물내의 클로르 함량의 증가에 의해 재차 마스크의 깍은면 형성이 증가된다.
또한, 특히 "오버 에치(overetch)"-단계에서는 하부층이 심하게 에칭되어 에칭 측면이 조절하기 어려울 정도로 경사지게 된다.
본 발명의 과제는, 지금까지의 방법에서 나타난 전술한 단점들이 나타나지 않거나 또는 그러한 단점들을 줄일 수 있는 구조화 방법을 제공하는 것이다.
상기 과제는 청구항 1에 따른 방법에 의해 해결된다. 본 발명의 다른 바람직한 실시예 및 개선예는 명세서의 종속항 및 첨부된 도면에 나타나 있다.
적어도 하나의 구조화될 층을 구조화하기 위한 방법은 본 발명에 따라, 구조화될 층상에 희생층을 제공하는 단계, 상기 희생층상에 무기 재료를 함유하는 마스크를 제공하는 단계, 상기 희생층 및 구조화될 층을 마스크를 사용하여 구조화하는 단계, 및 상기 희생층 및 마스크를 제거하는 단계를 포함한다.
본 발명은, 무기 재료를 함유하는 마스크가 포토 레지스트에 비해 더 높은 저항성을 가짐으로써, 상기 마스크의 화학적인 "회화(灰化)(incinerate)"가 저지된다는 장점을 갖는다. 마스크는 높은 물리적 성분을 갖는 에칭 공정시 제거율이 매우 낮다. 이것은 전체적으로 에칭 공정의 선택성을 증가시킨다. 마스크가 더 적게 부식됨으로써 구조화의 치수 정확도가 더 높아진다. 또한, 본 발명에 따른 방법에 의해서는 반응성 가스에 의해서도 구조화될 층에서 더 가파른 에칭 측면을 얻을 수 있다. 85˚이상의 측면각을 갖는 에칭 측면이 형성될 수 있다.
희생층의 재료로서는, 마스크의 재료에 비해 보다 쉽게 재차 제거될 수 있는 재료가 선택된다. 따라서 본 발명의 장점은, 희생층으로 인해 마스크도 또한 별 어려움 없이 재차 제거될 수 있다는 것이다.
구조화될 층은 대개 SiO2 하부층 상에 제공된다. 또한, 예를 들어 SiO2 하드 마스크를 제거할 때 형성되는 것과 같은 토폴로지 상승이 본 발명에 따른 방법에 의해 확실하게 피해질 수 있다.
구조화될 층이 구리, 철, 코발트, 니켈, 4d 또는 5d 전이 금속, 특히 백금류 금속을 함유하면 더욱 바람직하다.
그 밖에, 구조화될 층이 강유전성 재료, 높은 비유전율(> 20)을 갖는 유전체 재료, 희티탄석 또는 상기 재료들의 선구 물질을 함유하면 바람직하다. 이 경우, 적절한 열처리(예컨대 텀퍼링)에 의해, 경우에 따라서는 산소의 공급하에서 전술한 재료로 변환될 수 있는 재료들이 전술한 재료들의 선구 물질로 이해되어야 한다.
따라서, 구조화될 층은 스트론튬 비스무트 탄탈레이트(SBT, SrBi2Ta2O9), 스트론튬 비스무트 니오브산 탄탈레이트(SBNT, SrBi2Ta2-xNbxO9, x=0-2), 납 지르코늄 티타네이트(PZT, Pb(Zr,Ti)O3) 또는 그 유도체 및 바륨 스트론튬 티타네이트(BST, (Bax,Sr1-xTiO3, x=0-1), 납 란탄 티타네이트(PLT, (Pb, La)TiO3), 납 란탄 지르코늄티타네이트(PLZT, (Pb, La)(Zr, Ti)O3) 또는 그 유도체를 함유하는 것이 바람직하다.
또한, 구조화될 층이 백금, 금, 은, 이리듐, 팔라듐, 루테늄, 레늄 또는 그들의 산화물을 함유하는 것도 바람직하다.
본 발명에 따른 방법의 바람직한 실시예에 따라, 마스크는 실리콘 산화물, 특히 SiO2, 금속, 특히 알루미늄, 티탄, 또는 텅스텐, 금속 질화물, 바람직하게는 티탄 질화물, 특히 TiNX 0.8 < x < 1.2, 또는 금속 규화물을 함유한다.
희생층은 바람직하게 유기 재료, 특히 폴리이미드, 폴리실리콘, 적어도 하나의 스핀-온-유리층 또는 알루미늄을 함유한다.
또한, 건식 에칭 동안 구조화될 층에는 반응성 물질, 특히 반응성 가스가 제공되는 것이 바람직하다.
상기 반응성 가스는 바람직하게, 산소(O2), 가스 형태의 플루오르 화합물, 클로르(Cl2), 할로겐 수소, 할로겐 탄화수소 또는 상기 기체들의 혼합물로 이루어진 그룹으로부터 선택된다.
또한, 건식 에칭 동안에는 불활성 가스, 특히 아르곤이 구조화될 층에 제공되는 것이 바람직하다.
구조화될 층을 건식 에칭하기 위해서는 플라즈마 에칭 방법을 사용하는 것이 바람직하다.
본 발명에 따른 방법의 바람직한 실시예에 따라 희생층 및 마스크는 리프트 오프(lift-off) 기술로 제거된다. 희생층은 또한 회화될 수도 있는데, 이 경우에는 마스크 재료가 "스크루버(scrubber)"-세정에 의해 제거된다.
마스크의 재료는 바람직하게 포토 기술로 구조화된다. 본 발명에 따른 방법의 바람직한 실시예에 따라, 마스크는 레지스트 마스크를 사용하여 예비 구조화되고, 상기 레지스트 마스크를 제거한 후에 완전히 구조화된다. 상기 방법에서는, 레지스트 마스크를 제거할 때 희생층이 아직 노출되지 않음으로써 희생층이 너무 이르게 손상되는 것이 피해진다는 장점이 있다.
본 발명은 도면을 참조하여 하기에 자세히 기술된다.
도 1 내지 도 7은 본 발명에 따른 방법의 개략도이다. 적합한 기판(1), 예컨대 SiO2-기판 상에는 구조화될 층으로서의 백금층(3)이 예를 들어 스퍼터링에 의해 제공된다. 백금층(3) 상에는 희생층으로서의 폴리이미드층(4)이 형성된다. 상기 폴리이미드층(4) 상에는 예를 들어 TEOS-프로세스 또는 실란-프로세스에 의해 SiO2-층(5)이 제공되는데, 상기 층은 나중에 폴리이미드층(4) 및 백금층(3)을 구조화하기 위한 SiO2-하드 마스크(6)로서 이용된다. 상기 SiO2-층(5) 상에는 노광 단계 및 현상 단계에 의해 SiO2-층(5)을 구조화하기 위한, 레지스트 마스크(7)로서 이용되는 레지스트층이 제공된다. 결과적으로 얻어지는 구조물은 도 1에 도시되어 있다.
이어서, 희생층(4) 및 백금층(3)을 후속적으로 구조화하기 위한 마스크(6)로서 이용될 수 있도록 하기 위해 SiO2-층(5)이 플라즈마 화학적으로 이방성 에칭된다. 에칭 가스로서는 예를 들어 CHF3/CF4 또는 C4F8/CO가 사용될 수 있다.
물론, 상기 단계에서는 SiO2-층(5)이 아직 완전하게 구조화되지 않는다. 플라즈마 화학 에칭 공정은, 희생층(4)의 모든 장소가 적어도 SiO2-층(5)의 얇은 영역(10)에 의해 커버되도록 이루어진다. SiO2-층(5)의 상기 얇은 영역(10)의 두께는 바람직하게 SiO2-층(5)의 두께의 25%이다. 결과적으로 얻어지는 구조물은 도 2에 도시되어 있다.
그 다음에 레지스트 마스크(7)가 습식 화학 공정에 의해서 또는 회화에 의해서 제거되는데, 이 경우 폴리이미드층(3)은 SiO2-층의 얇은 영역(10)에 의해 보호된다. 결과적으로 얻어지는 구조물은 도 3에 도시되어 있다.
대안적으로 상기 레지스트 마스크(7)는 백금층(3)을 구조화한 후에 제거될 수도 있다. 이 경우에는 남겨진 레지스트 마스크(7)가 마스크로서 사용되는 SiO2-층(5)을 보강한다.
나머지 SiO2-층(5)이 이방성으로 완전히 에칭됨으로써, SiO2 하드 마스크(6)가 형성된다. 상기 프로세스 단계에 의해 폴리이미드층(4)이 구조물 개구의 바닥에서 노출된다. SiO2 하드 마스크(6)를 위한 SiO2-층(5)의 두께의 약 75%는 다음 프로세스 단계를 위해서 사용된다. 결과적으로 얻어지는 구조물은 도 4에 도시되어 있다.
이어서 폴리이미드층(4)이 플라즈마 화학적으로 이방성 에칭됨으로써, 백금층(3)의 제거될 영역이 노출된다. 에칭 가스로서는 산소와 아르곤의 혼합물이 사용된다. 결과적으로 얻어지는 구조물은 도 5에 도시되어 있다.
그 다음에, 백금층(3)을 화학적-물리적으로 건식 에칭하기 위해 반응성 이온 에칭(RIE, Reactive Ion Etching)이 실시된다. 이 때 에칭 가스로서는 예컨대 클로르(Cl2) 및 산소(O2)가 부가된 예컨대 아르곤이 사용된다. 반응성 이온 에칭 대신에, 예를 들어 자기적으로 강화된 반응성 이온 에칭(MERIE, Magnetically Enhanced RIE), ECR-에칭(ECR, Electron Cyclotron Resonance) 또는 유도성으로 커플링된 플라즈마 에칭 방법(ICP, TCP)과 같은 다른 플라즈마 에칭 방법들도 사용될 수 있다. 결과적으로 얻어지는 구조물은 도 6에 도시되어 있다.
클로르(Cl2)가 부가된 아르곤은 마스크(6)에 지나치게 강한 깍은면을 형성하지 않으면서도 에칭 가스로서 사용될 수 있기 때문에, 폴리이미드층(4)의 측벽에 대한 백금의 재증착이 회피될 수 있다. 마스크가 더 적게 부식됨으로써 구조화의 치수 정확도는 더 높아진다. 그렇게 함으로써 또한 구조화될 층에서 더 가파른 에칭 측면이 얻어질 수 있다. 85˚ 이상의 측면각을 갖는 에칭 측면이 형성될 수 있다. 따라서, 본 발명에 따른 방법에 의해서는 재증착이 피해지는 동시에 거의 수직의 프로필이 형성될 수 있다.
이어서, 폴리이미드층(4) 및 SiO2 마스크(6)로 이루어진 아직 남겨진 샌드위치 마스크도 리프트 오프 기술에 의해 제거된다. 결과적으로 얻어지는 구조물은 도 7에 도시되어 있다.
따라서 본 발명의 장점은, 희생층(4) 때문에 SiO2 마스크(6)를 쉽게 재차 제거할 수 있다는 점이다. SiO2 하드 마스크(6)의 제거시 형성되는 것과 같은 토폴로지 상승은 본 발명에 따른 방법에 의해 확실하게 피해질 수 있다.
본 발명에 따른 구조화 방법에 의해 지금까지의 방법에서 나타난 전술한 단점들이 나타나지 않거나 감소되었다.
도 1 내지 도 7은 본 발명에 따른 방법의 개략도이다.
도 8은 평행 플레이트 반응기의 형태로 된 에칭 챔버의 개략도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 기판 3 : 백금층
4 : 폴리이미드층 5 : SiO2
6 : SiO2 하드 마스크 7 : 레지스트 마스크
20 : 평행 플레이트 반응기 21 : 가스 유입
22 : 반응기 챔버 23 : 상부 평행 플레이트
24 : 하부 평행 플레이트 25 : 플라즈마
26 : 기판 27 : 커패시터
28 : 고주파수 소스 29 : 가스 배출구

Claims (19)

  1. 적어도 하나의 구조화될 층을 구조화하는 방법으로서, 상기 방법은
    구조화될 층 상에 희생층을 제공하는 단계;
    상기 희생층 상에 무기 재료를 함유하는 마스크층을 제공하는 단계;
    레지스트 마스크를 사용하여 상기 마스크층을 예비적으로 구조화하고, 상기 레지스트 마스크를 제거한 후에, 상기 마스크층을 완전히 구조화하는 단계;
    상기 희생층 및 상기 구조화될 층을 상기 마스크층을 사용하여 구조화하는 단계; 및
    상기 희생층 및 상기 마스크층을 제거하는 단계를 포함하며,
    상기 구조화될 층은 구리, 철, 코발트, 니켈, 4d 또는 5d 전이 금속을 함유하는 것을 특징으로 하는 구조화 방법.
  2. 제 1항에 있어서, 상기 4d 또는 5d 전이 금속이 백금류 금속인 것을 특징으로 하는 구조화 방법.
  3. 제 1항에 있어서, 상기 구조화될 층은 강유전체 재료, 20 이상의 비유전율(relative permittivity)을 갖는 유전체 재료, 희탄석 또는 상기 재료들의 선구 물질을 함유하는 것을 특징으로 하는 구조화 방법.
  4. 제 3항에 있어서, 상기 구조화될 층은 스트론튬 비스무트 탄탈레이트(SBT, SrBi2Ta2O9), 스트론튬 비스무트 니오브산 탄탈레이트(SBNT, SrBi2Ta2-xNbxO9, x=0-2), 납 지르코늄 티타네이트(PZT, Pb(Zr,Ti)O3) 또는 그 유도체 및 상유전성 바륨 스트론튬 티타네이트(BST, (Bax,Sr1-xTiO3, x=0-1), 납 란탄 티타네이트(PLT, (Pb, La)TiO3), 납 란탄 지르코늄티타네이트(PLZT, (Pb, La)(Zr, Ti)O3) 또는 그 유도체를 함유하는 것을 특징으로 하는 구조화 방법.
  5. 제 1항에 있어서, 상기 구조화될 층은 백금, 금, 은, 이리듐, 팔라듐, 루테늄, 레늄 또는 그들의 산화물을 함유하는 것을 특징으로 하는 구조화 방법.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 마스크는 실리콘 산화물, 금속, 금속 질화물 또는 금속 규화물을 함유하는 것을 특징으로 하는 구조화 방법.
  7. 제 6항에 있어서, 상기 실리콘 산화물은 SiO2이고, 금속은 알루미늄, 티탄 또는 텅스텐이며, 금속 질화물은 티탄 질화물이고, 상기 티탄 질화물의 경우에는 TiNX 0.8 < x < 1.2가 적용되는 것을 특징으로 하는 구조화 방법.
  8. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 희생층은 유기 물질, 폴리실리콘, 적어도 하나의 스핀-온-유리층 또는 알루미늄을 함유하는 것을 특징으로 하는 구조화 방법.
  9. 제 8항에 있어서, 상기 유기 물질은 폴리이미드인 것을 특징으로 하는 구조화 방법.
  10. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 구조화 단계는 반응성 물질로 건식 에칭하는 단계를 포함하는 것을 특징으로 하는 구조화 방법.
  11. 제 10항에 있어서, 상기 반응성 물질은 반응성 가스인 것을 특징으로 하는 구조화 방법.
  12. 제 10항에 있어서, 상기 반응성 가스는 산소(O2), 질소(N2), 수소(H2), 가스 형태의 플루오르 화합물, 할로겐화 수소, 할로겐화 탄화수소, 클로르(Cl2) 또는 상기 기체들의 혼합물로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 구조화 방법.
  13. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 구조화 단계는 불활성 가스로 상기 구조화될 층을 건식 에칭하는 단계를 포함하는 것을 특징으로 하는 구조화 방법.
  14. 제 13항에 있어서, 상기 불활성 가스는 아르곤인 것을 특징으로 하는 구조화 방법.
  15. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 건식 에칭하기 위해 플라즈마 에칭 방법을 사용하는 것을 특징으로 하는 구조화 방법.
  16. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 희생층 및 상기 마스크층을 리프트 오프 기술로 제거하는 것을 특징으로 하는 구조화 방법.
  17. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 희생층은 회화(incinerate)되고, 마스크 재료는 "스크루버"- 세정에 의해 제거되는 것을 특징으로 하는 구조화 방법.
  18. 제 1항 내지 제 5항 중 어느 한 항에 있어서, 상기 마스크층의 재료를 포토 기술로 구조화하는 것을 특징으로 하는 구조화 방법.
  19. 제 18항에 있어서, 상기 마스크층을 우선 레지스트 마스크를 사용하여 예비적으로 구조화하고, 상기 레지스트 마스크를 제거한 후에 상기 마스크층을 완전히 구조화하는 것을 특징으로 하는 구조화 방법.
KR1019980031013A 1997-08-01 1998-07-31 구조화방법 KR100567748B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19733345 1997-08-01
DE19733345.1 1997-08-01

Publications (2)

Publication Number Publication Date
KR19990023264A KR19990023264A (ko) 1999-03-25
KR100567748B1 true KR100567748B1 (ko) 2006-05-25

Family

ID=7837723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980031013A KR100567748B1 (ko) 1997-08-01 1998-07-31 구조화방법

Country Status (6)

Country Link
US (1) US6296777B1 (ko)
EP (1) EP0895278A3 (ko)
JP (1) JPH11126779A (ko)
KR (1) KR100567748B1 (ko)
CN (1) CN1146023C (ko)
TW (1) TW426885B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6514621B1 (en) * 1997-12-24 2003-02-04 Ppg Industries Ohio, Inc. Patterned coated articles and methods for producing the same
US6261967B1 (en) * 2000-02-09 2001-07-17 Infineon Technologies North America Corp. Easy to remove hard mask layer for semiconductor device fabrication
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
DE10154820B4 (de) * 2001-11-08 2005-06-02 Infineon Technologies Ag Verfahren zum Herstellen einer Maske für Halbleiterstrukturen
US7095067B2 (en) * 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
US7611911B2 (en) * 2003-10-08 2009-11-03 International Business Machines Corporation Method and system for patterning of magnetic thin films using gaseous transformation to transform a magnetic portion to a non-magnetic portion
JP2005123406A (ja) * 2003-10-16 2005-05-12 Tokyo Electron Ltd プラズマエッチング方法。
DE102004004879B4 (de) * 2004-01-30 2008-03-13 Qimonda Ag Maskierungsvorrichtung zur Maskierung beim Trockenätzen und Verfahren zum Maskieren beim Trockenätzen eines zu strukturierenden Substrats
US7607214B2 (en) * 2005-02-22 2009-10-27 Hitachi Global Storage Technologies Netherlands B.V. Method of manufacturing a silicon slider by an alkaline etch
JP2007013081A (ja) * 2005-06-30 2007-01-18 Hynix Semiconductor Inc 深いコンタクトホールを有する半導体素子の製造方法
JP2007109718A (ja) * 2005-10-11 2007-04-26 Toshiba Corp 半導体装置の製造方法
US20080131604A1 (en) * 2006-11-30 2008-06-05 Shuangbiao Liu Textured coating on a component surface
JP2008159924A (ja) * 2006-12-25 2008-07-10 Fujitsu Ltd 半導体装置の製造方法
US7799696B2 (en) 2007-12-20 2010-09-21 Qimonda Ag Method of manufacturing an integrated circuit
DE102007061485A1 (de) * 2007-12-20 2009-06-25 Altis Semiconductor Snc Verfahren zum Herstellen einer integrierten Schaltung
CN102376567B (zh) * 2010-08-12 2013-06-26 中芯国际集成电路制造(上海)有限公司 金属刻蚀方法
RU2661025C1 (ru) * 2017-05-12 2018-07-11 Акционерное общество "Красноярская ГЭС" Способ получения крупнозернистых пленок перовскита в условиях пространственного ограниченного роста

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083331A (ja) * 1983-10-13 1985-05-11 Nec Corp 溝形成方法
US5071714A (en) * 1989-04-17 1991-12-10 International Business Machines Corporation Multilayered intermetallic connection for semiconductor devices
EP0450302A1 (en) 1990-04-03 1991-10-09 International Business Machines Corporation Method of reactive ion etching trenches
JP3041972B2 (ja) * 1991-01-10 2000-05-15 富士通株式会社 半導体装置の製造方法
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
US5883011A (en) * 1997-06-18 1999-03-16 Vlsi Technology, Inc. Method of removing an inorganic antireflective coating from a semiconductor substrate
US6010603A (en) * 1997-07-09 2000-01-04 Applied Materials, Inc. Patterned copper etch for micron and submicron features, using enhanced physical bombardment

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244799A (en) * 1978-09-11 1981-01-13 Bell Telephone Laboratories, Incorporated Fabrication of integrated circuits utilizing thick high-resolution patterns

Also Published As

Publication number Publication date
EP0895278A3 (de) 2000-08-23
TW426885B (en) 2001-03-21
JPH11126779A (ja) 1999-05-11
EP0895278A2 (de) 1999-02-03
CN1207577A (zh) 1999-02-10
US6296777B1 (en) 2001-10-02
CN1146023C (zh) 2004-04-14
KR19990023264A (ko) 1999-03-25

Similar Documents

Publication Publication Date Title
KR100567748B1 (ko) 구조화방법
US5254217A (en) Method for fabricating a semiconductor device having a conductive metal oxide
US6004882A (en) Method for etching Pt film of semiconductor device
KR100538910B1 (ko) 구조화방법
KR100629021B1 (ko) 반도체기판에서의층구조화방법
US6670233B2 (en) Methods of patterning a multi-layer film stack and forming a lower electrode of a capacitor
KR19990013561A (ko) 구조화 방법
KR100446580B1 (ko) 전극장치
KR100224730B1 (ko) 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
KR100338808B1 (ko) 이리듐(Ir) 전극의 건식 식각방법
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
KR100269298B1 (ko) 반도체장치의백금막식각방법
KR20020010574A (ko) 고밀도 ram 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정
KR100255660B1 (ko) 이리듐막의 식각 방법
KR20000025529A (ko) 마스크 디멘션 변경에 의한 백금 식각 방법
KR20020014228A (ko) 하드마스크를 이용한 캐패시터 전극 형성 방법
KR20010018060A (ko) 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법
DE19906814A1 (de) Verfahren zur Entfernung von Material von einer Oberfläche
KR20000015036A (ko) 커패시터의 형성 방법
JP2000183305A (ja) 半導体装置およびその製造方法
KR20020058566A (ko) 캐패시터 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee