DE19906814A1 - Verfahren zur Entfernung von Material von einer Oberfläche - Google Patents

Verfahren zur Entfernung von Material von einer Oberfläche

Info

Publication number
DE19906814A1
DE19906814A1 DE1999106814 DE19906814A DE19906814A1 DE 19906814 A1 DE19906814 A1 DE 19906814A1 DE 1999106814 DE1999106814 DE 1999106814 DE 19906814 A DE19906814 A DE 19906814A DE 19906814 A1 DE19906814 A1 DE 19906814A1
Authority
DE
Germany
Prior art keywords
layer
protective layer
etching
structured
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1999106814
Other languages
English (en)
Inventor
Manfred Engelhardt
Volker Weinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1999106814 priority Critical patent/DE19906814A1/de
Publication of DE19906814A1 publication Critical patent/DE19906814A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Erfindungsgemäß wird ein Verfahren zur Entfernung von Material von einer Oberfläche bereitgestellt, das die folgenden Schritte umfaßt: DOLLAR A (a) die Oberfläche (4, 5) mit dem zu entfernenden Material (6) wird bereitgestellt; DOLLAR A (b) auf die Oberfläche wird eine Schutzschicht (7) so aufgebracht, daß eine Oberfläche (8) des zu entfernenden Materials (6) freiliegt; DOLLAR A (c) das zu entfernende Material (6) wird entfernt, wobei der von dem zu entfernenden Material (6) nicht bedeckte Teil der Oberfläche (4) durch die Schutzschicht (7) geschützt ist; und DOLLAR A (d) die Schutzschicht (7) wird entfernt.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Entfer­ nung von Material von einer Oberfläche, insbesondere zur Ent­ fernung einer Strukturierungsmaske von einer Halbleiterober­ fläche.
Bei der Entwicklung von hochintegrierten Speicherbausteinen, wie z. B. DRANs bzw. FeRANs sollte die Zellkapazität bei der fortschreitenden Miniaturisierung beibehalten oder sogar noch verbessert werden. Zur Erreichung dieses Ziels werden immer dünnere dielektrische Schichten und gefaltete Kondensatore­ lektroden (Trench-Zelle, Stack-Zelle) verwendet. In letzter Zeit werden anstatt des herkömmlichen Siliziumoxids neue Ma­ terialien, insbesondere Paraelektrika und Ferroelektrika, zwischen den Kondensatorelektroden einer Speicherzelle ver­ wendet. Beispielsweise kommen Bariumstrontiumtitanat (BST, (Ba, Sr) TiO3), Bleizirkontitanat (PZT, Pb (Zr, Ti) O3) bzw. Lanthan-dotiertes Bleizirkontitanat oder Strontiumwismuttan­ talat (SBT, SrBi2Ta2O9) für die Kondensatoren der Speicherzel­ len bei DRAMs bzw. FRAMs zum Einsatz.
Dabei werden diese Materialien üblicherweise auf bereits vor­ handenen Elektroden (Bodenelektroden) abgeschieden. Die Pro­ zessierung erfolgt unter hohen Temperaturen in einer Sauer­ stoffatmosphäre, so daß die Materialien, aus denen normaler­ weise die Kondensatorelektroden bestehen, so z. B. dotiertes Polysilizium, leicht oxidiert werden und ihre elektrisch lei­ tenden Eigenschaften verlieren, was zum Ausfall der Speicher­ zelle führen würde.
Wegen ihrer guten Oxidationsbeständigkeit und/oder der Aus­ bildung elektrisch leitfähiger Oxide gelten 4d und 5d Über­ gangsmetalle, insbesondere Platinmetalle (Ru, Rh, Pd, Os, Ir, Pt) und insbesondere Platin selbst, sowie Rhenium als aus­ sichtsreiche Kandidaten, die dotiertes Polysilizium als Elek­ trodenmaterial in den obengenannten Speicherzellen ersetzen könnten.
Die fortschreitende Miniaturisierung der Bauelemente hat ebenfalls zur Folge, daß Ersatzmaterialien für das heute für die Leiterbahnen verwendete Aluminium erforderlich werden. Dabei sollte das Ersatzmaterial einen geringeren spezifischen Widerstand und eine geringere Elektromigration als Aluminium aufweisen. Als aussichtsreichster Kandidat gilt dabei Kupfer.
Weiterhin erfordert die Entwicklung magnetischer "Random Access Memories" (MRAMs) die Integration magnetischer Schich­ ten (z. B. Fe, Co, Ni oder Permalloy) in mikroelektronische Schaltungen.
Um aus den genannten, bisher in der Halbleitertechnologie noch nicht verbreiteten Materialien eine integrierte Schal­ tung aufbauen zu können, müssen dünne Schichten dieser Mate­ rialien strukturiert werden.
Die Strukturierung der bisher verwendeten Materialien erfolgt in der Regel durch sogenannte plasmaunterstützte anisotrope Ätzverfahren. Dabei werden üblicherweise physikalisch- chemische Verfahren angewandt, bei denen Gasgemische aus ei­ nem oder mehreren reaktiven Gasen, wie z. B. Sauerstoff, Chlor, Brom, Chlorwasserstoff, Bromwasserstoff bzw. haloge­ nierten Kohlenwasserstoffen und aus Edelgasen (z. B. Ar, He) verwendet werden. Diese Gasgemische werden in der Regel in einem elektromagnetischen Wechselfeld bei geringen Drücken angeregt.
Fig. 2 zeigt die prinzipielle Arbeitsweise einer Ätzkammer, dargestellt am Beispiel eines Parallelplattenreaktors 20. Das Gasgemisch, z. B. Ar und Cl2, wird über den Gaseinlaß 21 der eigentlichen Reaktorkammer 22 zugeführt und durch den Gasaus­ laß 29 wieder abgepumpt. Die untere Platte 24 des Parallel­ plattenreaktors ist über eine Kapazität 27 mit einer Hochfre­ quenzquelle 28 verbunden und dient als Substrathalter. Durch das Anlegen eines hochfrequenten elektrischen Wechselfeldes an die obere und die untere Platte 23, 24 des Parallelplat­ tenreaktors wird das Gasgemisch in ein Plasma 25 überführt. Da die Beweglichkeit der Elektronen größer als die der Gaska­ tionen ist, laden sich die obere und die untere Platte 23, 24 gegenüber dem Plasma 25 negativ auf. Daher üben beide Platten 23, 24 auf die positiv geladenen Gaskationen eine hohe Anzie­ hungskraft aus, so daß sie einem permanenten Bombardement durch diese Ionen, z. B. Ar+ ausgesetzt sind. Da der Gasdruck zudem niedrig gehalten wird, typischerweise 0.1-10 Pa, fin­ det nur eine geringfügige Streuung der Ionen untereinander und an den Neutralteilchen statt, und die Ionen treffen nahe­ zu senkrecht auf die Oberfläche eines Substrats 26, das auf der unteren Platte 24 des Parallelplattenreaktors gehalten ist. Dies erlaubt eine gute Abbildung einer Maske (nicht ge­ zeigt) auf die darunterliegende, zu ätzende Schicht des Sub­ strats 26.
Üblicherweise werden als Maskenmaterialien Photolacke verwen­ det, da diese durch einen Belichtungsschritt und einen Ent­ wicklungsschritt relativ einfach strukturiert werden können.
Der physikalische Teil der Ätzung wird durch Impuls und kine­ tische Energie der auftreffenden Ionen (z. B. Cl2 +, Ar+) be­ wirkt. Zusätzlich werden dadurch chemische Reaktionen zwi­ schen dem Substrat und den reaktiven Gasteilchen (Ionen, Mo­ leküle, Atome, Radikale) unter Bildung flüchtiger Reaktions­ produkte initiiert oder verstärkt (chemischer Teil der Ät­ zung). Diese chemischen Reaktionen zwischen den Substratteil­ chen und den Gasteilchen sind verantwortlich für hohe Ätzse­ lektivitäten des Ätzprozesses.
Leider hat sich herausgestellt, daß die oben genannten, in integrierten Schaltungen neu eingesetzten Materialien zu den chemisch nur schwer oder nicht ätzbaren Materialien gehören, bei denen der Ätzabtrag, auch bei der Verwendung "reaktiver" Gase, überwiegend oder fast ausschließlich auf dem physikali­ schen Anteil der Ätzung beruht.
Wegen der geringen oder fehlenden chemischen Komponente der Ätzung liegt der Ätzabtrag der zu strukturierenden Schicht in derselben Größenordnung wie der Ätzabtrag der Maske bzw. der Unterlage (Ätzstoppschicht), d. h. die Ätzselektivität zur Ätzmaske bzw. Unterlage ist im allgemeinen klein (zwischen etwa 0,3 und 3,0). Dies hat zur Folge, daß durch die Erosion von Masken mit geneigten Flanken und die unvermeidliche Fa­ cettenbildung (Abschrägung, Taperung) der Masken nur eine ge­ ringe Maßhaltigkeit der Strukturierung gewährleistet werden kann. Diese Facettierung beschränkt die bei der Strukturie­ rung kleinsten erzielbaren Strukturgrößen. Auch die Ablage­ rung von Redepositionen auf der Seitenwand der Maske kann zu einer Maßaufweitung führen.
Um dieses Problem zu mildern, wird durch Verwendung von soge­ nannten "Hard-Masken", beispielsweise SiO2-Masken, versucht die Erosion der Masken zu verringern. Diese Masken setzen dem Ätzabtrag einen größeren Widerstand als gewöhnliche Lackmas­ ken entgegen. Dementsprechend kann so die Facettenbildung (Abschrägung, Taperung) der Masken vermindert und die Maßhal­ tigkeit der Strukturierung erhöht werden. Hard-Masken ermög­ lichen weiterhin auch eine Ätzung bei erhöhten Temperaturen mit verringerten Redeposition.
Nach Abschluß der Strukturierung müssen die Strukturierungs­ masken jedoch wieder von der strukturierten Schicht entfernt werden. Bei gewöhnlichen Lackmasken kann dies auf relativ einfache Weise durch eine sogenannte Lackveraschung durchge­ führt werden. Eine derartige Lackveraschung besitzt die ange­ nehme Eigenschaft, daß die übrigen Schichten an der Oberflä­ che nicht in Mitleidenschaft gezogen werden.
Im Gegensatz dazu läßt sich eine Hard-Maske (beispielsweise SiO2) üblicherweise nur durch einen weiteren Ätzschritt von der strukturierten Schicht entfernen. Dies hat jedoch zur Folge, daß die sich unter der strukturierten Schicht befin­ dende Schicht (üblicherweise ebenfalls SiO2) ebenfalls abge­ tragen wird. Der Abtrag dieser Schicht liegt dabei in der Größenordnung der Dicke der Hard-Maske, was zu einer deutli­ chen Verstärkung der Höhenunterschiede auf der Waferoberflä­ che führt. Diese Verstärkung der Höhenunterschiede auf der Waferoberfläche hat jedoch negative Auswirkungen auf nachfol­ genden Prozeßschritte, insbesondere Belichtungsschritte, da die heutzutage eingesetzten Belichtungsanlagen (sogenannte "Hochaperturstepper") nur eine geringe Tiefenschärfe besitzen und daher die zu belichtende Oberfläche möglichst eben gehal­ ten werden muß.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Ver­ fahren zur Entfernung von Material von einer Oberfläche be­ reitzustellen, das die genannten Nachteile der bisherigen Verfahren vermeidet oder mindert.
Diese Aufgabe wird von dem Verfahren gemäß Patentanspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestaltun­ gen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Entfernung von Materi­ al von einer Oberfläche bereitgestellt, das die folgenden Schritte umfaßt:
  • a) die Oberfläche mit dem zu entfernenden Material wird be­ reitgestellt;
  • b) auf die Oberfläche wird eine Schutzschicht so aufge­ bracht, daß eine Oberfläche des zu entfernenden Materials freiliegt;
  • c) das zu entfernende Material wird entfernt, wobei der von dem zu entfernenden Material nicht bedeckte Teil der Oberflä­ che durch die Schutzschicht geschützt ist; und (d) die Schutzschicht wird entfernt.
Die Erfindung hat den Vorteil, daß Topologieerhöhungen, wie sie sonst bei der Entfernung einer Hard-Maske entstehen, durch das erfindungsgemäße Verfahren sicher vermieden werden können. Die Planarität der Oberfläche bleibt im wesentlichen erhalten und es ergeben sich keine negativen Auswirkungen auf nachfolgende Belichtungsschritte.
Mit dem Auftragen der Schutzschicht auf die Oberfläche bei­ spielsweise eines Substrats wird der Schutz dieser Oberfläche beim Entfernen des zu entfernenden Materials angestrebt. Da­ bei sollte die Schutzschicht z. B. nur die Oberfläche des Sub­ strats, nicht jedoch die Oberfläche des zu entfernenden Mate­ rials bedecken. Ist das zu entfernende Material beispielswei­ se eine Maske, so bedeckt die Schutzschicht die nicht von der Maske bedeckten Bereiche des Substrats, d. h. die Schutz­ schicht bedeckt bezüglich der Maske komplementär die Oberflä­ che des Substrats. Dadurch kann die Maske vollständig von der Oberfläche des Substrats entfernt werden, ohne daß von der Maske nicht bedeckte Bereiche der Oberfläche des Substrats in Mitleidenschaft gezogen werden. Eine Vergrößerung von Höhen­ unterschieden auf der Oberfläche des Substrats wird damit vermieden.
Unter einem Substrat wird im Sinne der Erfindung auch ein mit ggf. bereits strukturierten Schichten versehenes Grundsub­ strat verstanden.
Bevorzugt enthält die zu strukturierende Schicht Kupfer, Ei­ sen, Kobalt, Nickel, ein 4d oder 5d Übergangsmetall, insbe­ sondere ein Platinmetall.
Weiterhin ist es bevorzugt, wenn die zu strukturierende Schicht ein ferroelektrisches Material, ein dielektrisches Material hoher relativer Dielektrizitätskonstante (< 20), ei­ nen Perowskit oder Vorstufen dieser Materialien enthält. Da­ bei soll unter einer Vorstufe der genannten Materialien ein Material verstanden werden, das durch eine geeignete Wärmebe­ handlung (z. B. Tempern), gegebenenfalls unter Zuführung von Sauerstoff, in die genannten Materialien umgewandelt werden kann.
So ist es bevorzugt, wenn die zu strukturierende Schicht Strontiumwismuttantalat (SBT, SrBi2Ta2O9), Strontiumwismutni­ obattantalat (SBNT, SrBi2Ta2-xNbxO9, x = 0-2) Bleizirkonattitanat (PZT, Pb(Zr,Ti)O3) oder Derivate sowie Bariumstrontiumtitanat (BST, BaxSr1-xTiO3, x = 0-1), Bleilanthantitanat (PLT, (Pb, La)TiO3), Bleilanthanzirkonattitanat (PLZT, (Pb, La) (Zr, Ti)O3) oder Derivate enthält.
Weiterhin ist es bevorzugt, wenn die zu strukturierende Schicht Platin, Gold, Silber, Iridium, Palladium, Ruthenium, Rhenium oder deren Oxide enthält.
Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens enthält das zu entfernende Material ein Silizium­ oxid, insbesondere SiO2, Siliziumnitrid, ein Metall, insbe­ sondere Aluminium, Titan oder Wolfram, ein Metallnitrid, be­ vorzugt ein Titannitrid, insbesondere TiNx 0.8 < x < 1.2, oder ein Metallsilizid.
Bevorzugt wird das zu entfernende Material durch eine Troc­ kenätzung, insbesondere ein Plasmaätzverfahren, entfernt. Da­ bei ist es insbesondere bevorzugt, wenn das zu entfernende Material durch eine Trockenätzung entfernt wird, welche eine hohe Selektivität gegenüber der Schutzschicht aufweist. Wei­ terhin ist es bevorzugt, wenn beim Entfernen des Materials eine optische Endpunkterkennung eingesetzt wird.
Gemäß einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist die Schutzschicht eine Lackschicht, welche durch Veraschen entfernt wird.
Weiterhin ist bevorzugt, wenn bei Schritt (b) die Schutz­ schicht so aufgebracht wird, daß das zu entfernenden Material von der Schutzschicht bedeckt ist, und daß anschließend die Schutzschicht soweit abgetragen wird, daß die Oberfläche des zu entfernenden Materials freigelegt wird. Dabei ist es ins­ besondere bevorzugt, wenn die Schutzschicht durch eine Rückätzung, insbesondere mit einer optischen Endpunkterken­ nung, abgetragen wird.
Die Erfindung wird nachfolgend anhand von Figuren der Zeich­ nung näher dargestellt. Es zeigen:
Fig. 1a bis 1e eine schematische Darstellung des erfindungs­ gemäßen Verfahrens, und
Fig. 2 eine schematische Darstellung einer Ätzkammer in Form eines Parallelplattenreaktors.
Die Fig. 1a bis 1e zeigen eine schematische Darstellung des erfindungsgemäßen Verfahrens. Auf die Oberfläche 4 eines geeigneten Substrats 1, z. B. einer SiO2-Schicht, wird eine Platinschicht 3 als zu strukturierende Schicht beispielsweise durch Sputtern aufgebracht. Auf die Platinschicht 3 wird eine SiO2-Schicht 6 beispielsweise durch einen TEOS- oder Silan- Prozeß aufgebracht, welche später als SiO2-Hardmask 6 für die Strukturierung der Platinschicht 3 dient und nach der Struk­ turierung der Platinschicht 3 als zu entfernendes Material 6 wieder von der Oberfläche 5 der Platinschicht 3 entfernt wer­ den muß.
Auf die SiO2-Schicht 6 wird eine Lackschicht (nicht gezeigt) aufgebracht, welche durch einen Belichtungs- und einen Ent­ wicklungsschritt als Lackmaske für die Strukturierung der SiO2-Schicht dient. Anschließend wird die SiO2-Schicht plas­ machemisch anisotrop geätzt, um als Maske 6 für die anschlie­ ßende Strukturierung der Platinschicht 3 dienen zu können. Als Ätzgase können dabei beispielsweise CHF3/CF4 oder C4Fe/CO verwendet werden. Anschließend wird die Lackmaske durch einen naßchemischen Prozeß oder durch Veraschen entfernt.
Als Alternative kann die Lackmaske aber auch erst nach der Strukturierung der Platinschicht 3 entfernt werden. In diesem Fall verstärkt die verbliebene Lackmaske die als Maske die­ nende SiO2-Schicht.
Nachfolgend wird ein reaktives Ionenätzen (RIE, Reactive Ion Etching) durchgeführt, um die Platinschicht 3 einem chemisch­ physikalischen Trockenätzen zu unterziehen. Als Ätzgas wird dabei beispielsweise Argon mit einem Zusatz von Chlor (Cl2) und Sauerstoff (O2) verwendet. Anstatt des reaktiven Io­ nenätzens können auch andere Plasmaätzverfahren wie bei­ spielsweise das magnetfeldunterstützte reaktive Ionenätzen (MERIE, Magnetically Enhanced RIE), das ECR-Ätzen (ECR, Elec­ tron Cyclotron Resonance) oder induktiv gekoppelte Plasmaätz­ verfahren (ICP, TCP) eingesetzt werden.
Da als Ätzgas Argon mit einem Zusatz von Chlor (Cl2) einge­ setzt werden kann, ohne daß es zu einer zu starken Facettie­ rung der Maske 6 kommt, können Redepositionen von Platin an den Seitenwänden der Maske 6 vermieden werden. Durch die ge­ ringere Maskenerosion ergibt sich eine höhere Maßhaltigkeit der Strukturierung. Auch kann die Ätzung jetzt bei erhöhter Temperatur (200-500°C) mit entsprechend verbesserter Desorp­ tion der Reaktionsprodukte erfolgen, so daß sich steilere Ätzflanken an der zu strukturienden Schicht erzielen lassen. Ätzflanken mit einem Flankenwinkel von über 85° können er­ zeugt werden. Die sich daraus ergebende Struktur ist in Fig. 1a gezeigt.
Auf die in Fig. 1a gezeigte Struktur wird anschließend eine Lackschicht als Schutzschicht 7 aufgebracht. Die Lackschicht 7 wird ganzflächig aufgebracht und bedeckt die SiO2-Hardmask 6 vollständig. Die sich daraus ergebende Struktur ist in Fig. 1b gezeigt.
Es folgt eine anisotrope oder isotrope Rückätzung der Lack­ schicht 7. Mit diesem Prozeßschritt wird die Oberfläche 8 der SiO2-Hardmask 6 freigelegt. Die Rückätzung der Lackschicht 7 kann dabei entweder mit einem speziellen Lack-Plasmaätzprozeß oder mit einem SiO2-Plasmaätzprozeß (z. B. SiO2/Lack- Planarisierungsätzprozeß) durch geführt werden, der sich durch eine geringe Selektivität zu der Lackschicht auszeich­ net. Durch eine Endpunkterkennung (z. B. optisch), die während der Plasmaätzung eingesetzt wird, wird angezeigt, wann die Oberfläche 8 der SiO2-Hardmask 6 freigelegt wird. Dementspre­ chend wird der Plasmaätzprozeß beendet. Die sich daraus erge­ bende Struktur ist in Fig. 1c gezeigt.
Mit einem anschließenden SiO2-Ätzprozeß (isotrop oder ani­ sotrop), der mit hoher Selektivität zu der verbliebenen Lack­ schicht 7 durchgeführt wird, wird schließlich trocken- und/oder naßchemisch die SiO2-Maske 6 im wesentlichen rest­ frei entfernt. Auch bei diesem Prozeßschritt kann eine End­ punkterkennung eingesetzt werden. Bedingt durch die Lack­ schicht 7 wird die SiO2-Schicht 1 durch das Entfernen der SiO2-Maske 6 nicht angegriffen. Die Erfindung hat somit den Vorteil, daß die SiO2-Maske 6 aufgrund der Lackschicht 7 leicht wieder entfernt werden kann. Topologieerhöhungen, wie sie sonst bei der Entfernung einer SiO2-Hardmask entstehen, können durch das erfindungsgemäße Verfahren sicher vermieden werden. Die sich daraus ergebende Struktur ist in Fig. 1d ge­ zeigt.
Schließlich wird noch die verbliebene Lackschicht 7 entfernt, so daß nur die strukturierte Platinschicht 3 übrigbleibt, die beispielsweise als untere Elektrode eines Speicherkondensa­ tors dienen kann. Die sich daraus ergebende Struktur ist in Fig. 1d gezeigt.

Claims (14)

1. Verfahren zur Entfernung von Material (6) von einer Ober­ fläche (4, 5) mit den Schritten:
  • a) die Oberfläche (4, 5) mit dem zu entfernenden Material (6) wird bereitgestellt;
  • b) auf die Oberfläche (4, 5) wird eine Schutzschicht (7) so aufgebracht, daß eine Oberfläche (8) des zu entfernenden Ma­ terials (6) freiliegt;
  • c) das zu entfernende Material (6) wird entfernt, wobei der von dem zu entfernenden Material (6) nicht bedeckte Teil der Oberfläche (4) durch die Schutzschicht (7) geschützt ist; und
  • d) die Schutzschicht (7) wird entfernt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schutzschicht (7) die Oberfläche (4) bis auf das zu ent­ fernende Material (6) vollständig bedeckt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das zu entfernende Material (6) als Maske auf einer zu struk­ turierenden Schicht (3) angeordnet ist.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zu strukturierende Schicht (3) Kupfer, Eisen, Kobalt, Nickel, ein 4d oder 5d Übergangsmetall, insbesondere ein Pla­ tinmetall, enthält.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zu strukturierende Schicht (3) ein ferroelektrisches Ma­ terial, ein dielektrisches Material hoher relativer Dielek­ trizitätskonstante, einen Perowskit oder Vorstufen dieser Ma­ terialien enthält.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die zu strukturierende Schicht (3) Strontiumwismuttantalat (SBT, SrBi2Ta2O9), Strontiumwismutniobattantalat (SBNT, SrBi2Ta2-xNbxO9, x = 0-2), Bleizirkonattitanat (PZT, Pb (Zr, Ti) O3) oder Derivate oder Bariumstrontiumtitanat (BST, BaXSrl XTiO3, x = 0-1), Bleilanthantitanat (PLT, (Pb, La)TiO3), Bleilanthan­ zirkonattitanat (PLZT, (Pb, La)(Zr, Ti)O3) oder Derivate ent­ hält.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die zu strukturierende Schicht (3) Platin, Gold, Silber, Iri­ dium, Palladium, Ruthenium, Rhenium oder deren Oxide enthält.
8. Verfahren nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, daß das zu entfernende Material (6) Siliziumoxid, insbesondere SiO2, ein Metall, insbesondere Aluminium, Titan oder Wolfram, Siliziumnitrid, ein Metallnitrid, bevorzugt ein Titannitrid, insbesondere TiNx 0.8 < x < 1.2, oder ein Metallsilizid ent­ hält.
9. Verfahren nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, daß das zu entfernende Material (6) durch eine Trockenätzung, welche eine hohe Selektivität gegenüber der Schutzschicht aufweist, entfernt wird.
10. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das zu entfernende Material (6) durch eine naßchemische Ät­ zung oder durch eine Kombination von Trocken- und Naßätzung entfernt wird.
11. Verfahren nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, daß die Schutzschicht (7) eine Lackschicht ist.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die Lackschicht (7) durch Veraschen entfernt wird.
13. Verfahren nach einem der vorherstehenden Ansprüche, dadurch gekennzeichnet, daß bei Schritt (b) die Schutzschicht (7) so aufgebracht, daß das zu entfernenden Material (6) von der Schutzschicht (7) be­ deckt ist, und daß anschließend die Schutzschicht (7) soweit abgetragen wird, daß die Oberfläche (8) des zu entfernenden Materials (6) freigelegt wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Schutzschicht (7) durch eine Rückätzung, insbesondere mit einer Endpunkterkennung, abgetragen wird.
DE1999106814 1999-02-18 1999-02-18 Verfahren zur Entfernung von Material von einer Oberfläche Ceased DE19906814A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1999106814 DE19906814A1 (de) 1999-02-18 1999-02-18 Verfahren zur Entfernung von Material von einer Oberfläche

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1999106814 DE19906814A1 (de) 1999-02-18 1999-02-18 Verfahren zur Entfernung von Material von einer Oberfläche

Publications (1)

Publication Number Publication Date
DE19906814A1 true DE19906814A1 (de) 2000-08-31

Family

ID=7897918

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1999106814 Ceased DE19906814A1 (de) 1999-02-18 1999-02-18 Verfahren zur Entfernung von Material von einer Oberfläche

Country Status (1)

Country Link
DE (1) DE19906814A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10230354A1 (de) * 2002-07-05 2004-01-22 Promos Technologies, Inc. Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2206540A (en) * 1987-06-30 1989-01-11 British Aerospace Aperture forming method
EP0250611B1 (de) * 1986-06-21 1990-12-19 Deutsche ITT Industries GmbH Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0250611B1 (de) * 1986-06-21 1990-12-19 Deutsche ITT Industries GmbH Verfahren zum Entfernen einer strukturierten Maskierungsschicht
GB2206540A (en) * 1987-06-30 1989-01-11 British Aerospace Aperture forming method
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10230354A1 (de) * 2002-07-05 2004-01-22 Promos Technologies, Inc. Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat

Similar Documents

Publication Publication Date Title
DE19733391C2 (de) Strukturierungsverfahren
EP0895278A2 (de) Strukturierungsverfahren
JP3101685B2 (ja) 再蒸着を用いた構造体の形成方法
DE19728473A1 (de) Strukturierungsverfahren
DE10256964A1 (de) Plasmaätzen von Ir und PZT unter Verwendung einer Hartmaske und einer chemischen Zusammensetzung aus CL¶2¶/N¶2¶/O¶2¶ und CL¶2¶/CHF¶3¶/O¶2¶
EP0907203A2 (de) Strukturierungsverfahren
EP0889506A2 (de) Strukturierungsverfahren
EP0889508B1 (de) Verfahren zum Trockenätzen einer Elektrodenanordnung
US6586816B2 (en) Semiconductor structures formed using redeposition of an etchable layer
US6210595B1 (en) Method for producing structures having a high aspect ratio and structure having a high aspect ratio
DE19906814A1 (de) Verfahren zur Entfernung von Material von einer Oberfläche
Chung et al. Platinum etching using a TiO 2 hard mask in an O 2/Cl 2/Ar plasma
DE112004000192T5 (de) Hartmaske mit hoher Selektivität für IR-Sperrschichten zur Herstellung eines ferroelektrischen Kondensators
US6753262B2 (en) Methods of etching insulative materials, of forming electrical devices, and of forming capacitors
DE112004001585T5 (de) Zaunfreies Ätzen einer Iridium-Barriere mit einem steilen Böschungswinkel
DE10118422B4 (de) Verfahren zur Herstellung einer strukturierten metallhaltigen Schicht auf einem Halbleiterwafer
DE10022656B4 (de) Verfahren zum Entfernen von Strukturen
DE10058886C1 (de) Verfahren zur Herstellung eines integrierten Halbleiter-Produkts
JP2003282839A (ja) 強誘電体メモリ装置の製造方法
WO2001001462A1 (de) Verfahren zur herstellung einer edelmetallelektrode
US20050263807A1 (en) Semiconductor device and method for forming a ferroelectric capacitor of the semiconductor device
DE19929723A1 (de) Verfahren zur Herstellung einer Elektrode
KR20010018060A (ko) 강유전체 커패시터의 상부 전극을 노출하는 콘택홀 형성방법

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection