DE10230354A1 - Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat - Google Patents

Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat Download PDF

Info

Publication number
DE10230354A1
DE10230354A1 DE2002130354 DE10230354A DE10230354A1 DE 10230354 A1 DE10230354 A1 DE 10230354A1 DE 2002130354 DE2002130354 DE 2002130354 DE 10230354 A DE10230354 A DE 10230354A DE 10230354 A1 DE10230354 A1 DE 10230354A1
Authority
DE
Germany
Prior art keywords
layer
photoresist
polysilicon
etching
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2002130354
Other languages
English (en)
Inventor
Chun-Wei Chen
Hong-Long Chang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Promos Technologies Inc
Original Assignee
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Promos Technologies Inc filed Critical Promos Technologies Inc
Priority to DE2002130354 priority Critical patent/DE10230354A1/de
Publication of DE10230354A1 publication Critical patent/DE10230354A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Ein Verfahren zur Ausbildung einer Halbleiteranordnung auf einem Substrat umfaßt die Ablagerung einer ersten Schicht aus einem ersten Material über dem Substrat, die Ablagerung einer zweiten Schicht aus einem zweiten Material über der ersten Schicht, wobei das zweite Material ätzselektiv in Bezug auf das erste Material ist, die Ausbildung eines Durchgangskontakts durch die zweite und die erste Schicht, die Bereitstellung einer ersten Photolackschicht über dem Substrat zum Füllen des Durchgangskontakts, das Ätzen eines Abschnitts der ersten Photolackschicht zum Freilegen der zweiten Schicht und das Entfernen der zweiten Schicht.

Description

  • Die vorliegende Erfindung betrifft allgemein ein Verfahren zur Herstellung von Halbleiterbauelementen, und insbesondere ein Verfahren zum Entfernen einer harten Maske bei der Herstellung einer Halbleiteranordnung.
  • Bei der Halbleitertechnologie im niedrigen Submikrometerbereich, bei welcher Lithographie- und Ätzprozesse zur Ausbildung einer Halbleiteranordnung eingesetzt werden, ersetzt häufig eine harte Maske eine Photolackschicht, da eine harte Maske eine höhere Ätzselektivität aufweist als herkömmliche Photolacke. Eine harte Maske, die Polysilizium enthalten kann, wird bei der Ausbildung einer Halbleiteranordnung eingesetzt. Nachdem eine gewünschte Anordnung hergestellt wurde, wird die harte Maske entfernt, beispielsweise durch chemisch-mechanisches Polieren ("CMP"), oder einen Plasmaprozess mit reaktiver Ionenätzung ("RIE"). Allerdings kann es bei diesen Prozessen geschehen, dass die harte Maske nicht vollständig entfernt wird, und das übrigbleibende Material der harten Maske die darauffolgenden Herstellungsprozesse negativ beeinflußt.
  • Wenn beispielsweise während der Ausbildung eines Verbindungsleitungskontakts, beispielsweise eines Stopfens in einem Halbleiterbauelement, eine harte Maske aus Polysilizium nicht vollständig entfernt wird, kann das verbleibende Polysilizium mit Titan und Titannitrid reagieren, die als Haftschicht bzw. Diffusionssperrschicht für den Stopfen dienen. Die Reaktion kann zu einem Silizidmaterial führen, das nicht gut durch den folgenden WCMP- oder Rückätzprozess entfernt werden kann, und einen elektrischen Kurzschluß in dem Bauelement hervorrufen kann. Weiterhin kann im Falle der Ausbildung eines tiefen Grabens in einem DRAM-Bauelement die restliche harte Maske aus Polysilizium ein streifenförmiges Ätzmuster in dem Graben hervorrufen, was zu einem elektrischen Kurzschluß zwischen benachbarten Gräben führt.
    •
  • Daher betrifft die vorliegende Erfindung Verfahren, die eines oder mehrere der Probleme infolge von Einschränkungen und Nachteilen beim Stand der Technik überwinden.
  • Zusätzliche Merkmale und Vorteile der Erfindung werden in der nachstehenden Beschreibung angegeben, ergeben sich teilweise aus der Beschreibung, oder lassen sich bei der Umsetzung der Erfindung in die Praxis lernen. Die Ziele und weitere Vorteile der Erfindung werden durch die Verfahren erreicht und erzielt, die speziell in der Beschreibung und den Patentansprüchen hervorgehoben sind, sowie in den beigefügten Zeichnungen.
  • Um diese und weitere Vorteile zu erzielen, und gemäß dem Zweck der Erfindung, wird ein Verfahren zur Ausbildung einer Halbleiteranordnung auf einem Substrat zur Verfügung gestellt, welches die Schritte umfaßt, eine harte Maskenschicht zur Verfügung zu stellen, die harte Maskenschicht festzulegen und mit einem Muster zu versehen, eine Photolackschicht über der gemusterten harten Maskenschicht zur Verfügung zu stellen, einen Abschnitt der Photolackschicht zu ätzen, um die gemusterte harte Maskenschicht freizulegen, und die gemusterte harte Maskenschicht zu entfernen.
  • Bei einem Aspekt der vorliegenden Erfindung wird die harte Maske entweder aus Polysilizium oder Oxid ausgewählt.
  • Weiterhin wird gemäß der vorliegenden Erfindung ein Verfahren zur Ausbildung einer Halbleiteranordnung auf einem Substrat zur Verfügung gestellt, welches die Schritte umfaßt, eine erste Schicht aus einem ersten Material über dem Substrat abzulagern, eine zweite Schicht aus einem zweiten Material über der ersten Schicht abzulagern, wobei das zweite Material für das erste Material ätzselektiv ist, einen Durchgangskontakt durch die zweite und die erste Schicht auszubilden, eine erste Photolackschicht über dem Substrat zur Verfügung zu stellen, um den Durchgangskontakt zu füllen, einen Abschnitt der ersten Photolackschicht zu ätzen, um die zweite Schicht freizulegen, und die zweite Schicht zu entfernen.
  • Bei einem Aspekt der vorliegenden Erfindung umfaßt der Schritt der Ausbildung eines Durchgangskontakts die Bereitstellung einer zweiten Photolackschicht über der zweiten Schicht, das Versehen der zweiten Photolackschicht mit einem Muster, das Ätzen der zweiten Schicht unter Verwendung der gemusterten Photolackschicht als Maske, und das Ätzen der ersten Schicht unter Verwendung der maskierten zweiten Schicht als Maske.
  • Weiterhin wird gemäß der vorliegenden Erfindung ein Verfahren zur Ausbildung einer Halbleiteranordnung auf einem Substrat zur Verfügung gestellt, welches die Schritte umfaßt, eine dielektrische Schicht über dem Substrat abzulagern, eine Polysiliziumschicht über der dielektrischen Schicht abzulagern, einen Durchgangskontakt durch die Polysiliziumschicht und die dielektrische Schicht auszubilden, eine erste Photolackschicht über dem Substrat zur Verfügung zu stellen, um den Durchgangskontakt zufüllen, einen Abschnitt der ersten Photolackschicht zu ätzen, um die Polysiliziumschicht freizulegen, und die Polysiliziumschicht zu entfernen.
  • Es wird darauf hingewiesen, dass sowohl die voranstehende, allgemeine Beschreibung als auch die folgende, detaillierte Beschreibung als beispielhaft und erläuternd zu verstehen sind, und eine weitere Erläuterung der beanspruchten Erfindung bereitstellen sollen.
    •
  • Die beigefügten Zeichnungen, die einen Teil der Beschreibung bilden und in diese eingeschlossen werden sollen, erläutern Ausführungsformen der Erfindung, und dienen, zusammen mit der Beschreibung, zur Erläuterung der Ziele, Vorteile und Grundlagen der Erfindung. Es zeigt:
  • 1A bis 1D ein Verfahren gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 2A bis 2D schematisch ein Verfahren gemäß einer anderen Ausführungsform der vorliegenden Erfindung.
  • Nunmehr wird im Einzelnen Bezug auf die vorliegenden Ausführungsformen der Erfindung genommen, von denen Beispiele in den beigefügten Zeichnungen dargestellt sind. Soweit möglich werden dieselben Bezugszeichen in den gesamten Zeichnungen dazu verwendet, gleiche oder ähnliche Teile zu bezeichnen.
  • Die 1A bis 1D zeigen ein Verfahren gemäß einer Ausführungsform der Erfindung, zum Entfernen einer harten Maske aus Polysiliziummaterial, die eine Oxidschicht überlagert, während die 2A bis 2D ein Verfahren gemäß einer anderen Ausführungsform der Erfindung zeigen, zum Entfernen einer harten Maske aus Oxidmaterial, die eine Polysiliziumschicht überlagert. Fachleute auf diesem Gebiet werden erkennen, dass ein hartes Maskenmaterial aus folgenden Materialien ausgewählt werden kann, jedoch nicht hierauf beschränkt ist, nämlich Polysilizium, Oxid, Siliziumnitrid, Siliziumoxynitrid, Titannitrid, Titanoxynitrid, Aluminiumoxid und Siliziumcarbid, soweit die ausgewählte harte Maske ausreichend selektiv in Bezug auf die darunterliegende Schicht in einem Ätzprozess ist.
  • In 1A wird ein Substrat 10 mit einer gemusterten, dielektrischen Schicht 20 und einer gemusterten harten Maske 30 aus Polysilizium durch herkömmliche Prozesse versehen. Durchgangskontakte 32 werden durch die gemusterte, dielektrische Schicht 20 und die harte Maske 30 festgelegt. Obwohl nur drei Durchgangskontakte 32 gezeigt sind, werden Fachleute auf diesem Gebiet verstehen, dass das Verfahren ebenso bei Anordnungen einsetzbar ist, die mehr als drei Durchgangskontakte aufweisen. Das Substrat 10 kann ein undotiertes, ein schwer dotiertes, oder ein leicht dotiertes Substrat sein, oder ein Substrat, welches darüberliegende Bauelemente, Isolier- und Verbindungsleitungsschichten aufweist. Die dielektrische Schicht 20 kann eine Oxidschicht oder ein Stapel sein, der eine Nitridschicht und eine über der Nitridschicht liegende Oxidschicht aufweist.
  • Zur Herstellung der in 1A dargestellten Anordnung werden eine Oxidschicht und danach eine Polysiliziumschicht auf einem Substrat abgelagert. Die Polysiliziumschicht wird mit einem ersten Photolack (nicht gezeigt) beschichtet, und dann mittels Belichtung mit einem Strahlungsmuster festgelegt und mit einem Muster versehen. Der gemusterte, erste Photolack wird als Maske verwendet, um die Polysiliziumschicht zu ätzen, um so eine gemusterte Polysiliziumschicht 30 auszubilden. Die gemusterte Polysiliziumschicht 30 wiederum wird als Maske zum Ätzen der Oxidschicht verwendet, um eine gemusterte Oxidschicht 20 herzustellen. Dann wird der erste Photolack entfernt.
  • Gemäß 1B wird gemäß einer Ausführungsform der Erfindung ein zweiter Photolack 40 über der gemusterten Polysiliziumschicht 30 abgelagert. Bei einer Ausführungsform weist der zweite Photolack 40 eine Dicke von annähernd 1 bis 3 μm auf. Wie aus 1C hervorgeht, wird der zweite Photolack 40 geätzt, um zumindest die Polysiliziumschicht 30 freizulegen. Bei einer Ausführungsform wird der zweite Photolack 40 um annähernd 0,5 bis 1,5 μm geätzt. Der zweite Photolack 40 kann ebenfalls geätzt werden, um einen Abschnitt der gemusterten Oxidschicht 20 freizulegen, so dass die Oberfläche der Polysiliziumschicht 30 keinen zweiten Photolack 40 aufweist.
  • Wie in 1D gezeigt, wird die gemusterte Polysiliziumschicht 30 durch eine Plasmaätzung entfernt, wobei beispielsweise Bromwasserstoff (HBr) und Chlor (Cl2) als Ätzmittel verwendet werden. Die Ätzung ist selektiv zwischen dem Oxid und dem Photolack. Nach dem Entfernen der Polysiliziumschicht 30 wird der verbleibende, zweite Photolack 40 durch einen Trockenätzprozess unter Verwendung von O2-Gas entfernt, oder durch einen Naßätzprozess unter Verwendung einer H2SO4-Lösung. Die sich ergebende Anordnung, die in 1D gezeigt ist, ist verfügbar für die Ausbildung eines Verbindungsleitungsstopfens oder Grabens, durch herkömmliche Prozesse.
  • Die 2A bis 2D zeigen ein Verfahren gemäß einer anderen Ausführungsform der Erfindung, zum Entfernen einer harten Maske aus Oxidmaterial, die über einer Polysiliziumschicht liegt. Wie in 2A gezeigt, wird ein Substrat 50 mit einer gemusterten Polysiliziumschicht 60 versehen, und wird darauf eine gemusterte Oxidschicht 70 durch herkömmliche Prozesse hergestellt. Ein Durchgangskontakt 72 wird durch die gemusterte Polysiliziumschicht 60 und die Oxidschicht 70 festgelegt. Die Lithographie- und Ätzprozesse zur Ausbildung der in 2A dargestellten Anordnung wurden bereits unter Bezugnahme auf 1A beschrieben.
  • Wie aus 2B hervorgeht, wird ein Photolack 80 über der gemusterten Oxidschicht 70 abgelagert. Bei einer Ausführungsform weist der Photolack 80 eine Dicke von annähernd 1 bis 3 μm auf. Gemäß 2C wird der Photolack 80 geätzt, um zumindest die Oxidschicht 70 freizulegen. Bei einer Ausführungsform wird der Photolack 80 um annähernd 0,5 bis 1,5 μm geätzt. Der Photolack 80 kann ebenfalls geätzt werden, um einen Teil der gemusterten Polysiliziumschicht 60 freizulegen, so dass die Oberfläche der Oxidschicht 70 keinen Photolack 80 aufweist.
  • Gemäß 2D wird die gemusterte Oxidschicht 70 durch eine herkömmliche Plasmaätzung entfernt. Nach dem Entfernen der Oxidschicht 70 wird der übrigbleibende Photolack 80 durch einen Trockenätzprozess unter Verwendung von O2-Gas entfernt, oder durch einen Naßätzprozess unter Verwendung einer H2SO4-Lösung. Die sich ergebende Anordnung, die in 2D gezeigt ist, ist zur Ausbildung eines Grabens durch herkömmliche Prozesse verfügbar.
  • Fachleuten auf diesem Gebiet wird auffallen, dass verschiedene Modifikationen und Abänderungen bei dem geschilderten Prozess vorgenommen werden können, ohne vom Wesen oder Umfang der Erfindung abzuweichen. Andere Ausführungsformen der Erfindung werden Fachleuten auf diesem Gebiet auf der Grundlage des Anmeldungstextes und der Umsetzung der hier beschriebenen Erfindung in die Praxis auffallen. Hierbei sollen die Beschreibung und die Beispiele nur als beispielhaft verstanden werden, da sich das wahre Wesen und der wahre Umfang der Erfindung aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben und von den beigefügten Patentansprüchen umfaßt sein sollen.

Claims (14)

  1. Verfahren zur Ausbildung einer Halbleiteranordnung auf einem Substrat mit folgenden Schritten: Bereitstellung einer harten Maskenschicht; Festlegung und Musterbildung bei der harten Maskenschicht; Bereitstellung einer Photolackschicht über der gemusterten harten Maskenschicht; Ätzen eines Abschnitts der Photolackschicht zum Freilegen der gemusterten harten Maskenschicht; und Entfernen der gemusterten harten Maskenschicht.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die harte Maske unter entweder Polysilizium oder Oxid ausgesucht wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Entfernen der gemusterten, harten Maskenschicht eine Plasmaätzung der gemusterten, harten Maskenschicht umfaßt.
  4. Verfahren zur Ausbildung einer Halbleiteranordnung auf einem Substrat mit folgenden Schritten: Ablagerung einer ersten Schicht aus einem ersten Material über dem Substrat; Ablagern einer zweiten Schicht aus einem zweiten Material über der ersten Schicht, wobei das zweite Material in Bezug auf das erste Material ätzselektiv ist; Ausbildung eines Durchgangskontakts durch die zweite und die erste Schicht; Bereitstellung einer ersten Photolackschicht über dem Substrat zum Füllen des Durchgangskontakts; Ätzen eines Abschnitts der ersten Photolackschicht zum Freilegen der zweiten Schicht; und Entfernen der zweiten Schicht.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das erste Material unter entweder Oxid oder Polysilizium ausgewählt wird.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das zweite Material unter entweder Oxid oder Polysilizium ausgewählt wird.
  7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die erste Schicht eine Oxidschicht aufweist, und die zweite Schicht eine Polysiliziumschicht aufweist.
  8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die erste Schicht eine Polysiliziumschicht aufweist, und die zweite Schicht eine Oxidschicht aufweist.
  9. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Ausbildung eines Durchgangskontakts umfaßt: Bereitstellung einer zweiten Photolackschicht über der zweiten Schicht; Versehen der zweiten Photolackschicht mit einem Muster; Ätzen der zweiten Schicht unter Verwendung der gemusterten Photolackschicht als Maske; und Ätzen der ersten Schicht unter Verwendung der maskierten, zweiten Schicht als Maske.
  10. Verfahren zur Ausbildung einer Halbleiteranordnung auf einem Substrat mit folgenden Schritten: Ablagerung einer dielektrischen Schicht über dem Substrat; Ablagern einer Polysiliziumschicht über der dielektrischen Schicht; Ausbildung eines Durchgangskontakts durch die Polysiliziumschicht und die dielektrische Schicht; Bereitstellung einer ersten Photolackschicht über dem Substrat zum Füllen des Durchgangskontakts; Ätzen eines Abschnitts der ersten Photolackschicht zum Freilegen der Polysiliziumschicht; und Entfernen der Polysiliziumschicht.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die dielektrische Schicht eine Nitridschicht und eine Oxidschicht aufweist.
  12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Ausbildung eines Durchgangskontakts umfaßt: Bereitstellung einer zweiten Photolackschicht über der Polysiliziumschicht; Versehen der zweiten Photolackschicht mit einem Muster; Ätzen der Polysiliziumschicht unter Verwendung der gemusterten Photolackschicht als Maske; und Ätzen der dielektrischen Schicht unter Verwendung der maskierten Polysiliziumschicht als Maske.
  13. Verfahren nach Anspruch 10, dadurch gekennzeichnet , dass das Ätzen der ersten Photolackschicht das Ätzen der ersten Photolackschicht zum Freilegen eines Abschnitts der dielektrischen Schicht umfaßt.
  14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das Entfernen der Polysiliziumschicht eine Plasmaätzung der Polysiliziumschicht umfaßt.
DE2002130354 2002-07-05 2002-07-05 Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat Ceased DE10230354A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2002130354 DE10230354A1 (de) 2002-07-05 2002-07-05 Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2002130354 DE10230354A1 (de) 2002-07-05 2002-07-05 Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat

Publications (1)

Publication Number Publication Date
DE10230354A1 true DE10230354A1 (de) 2004-01-22

Family

ID=29761687

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002130354 Ceased DE10230354A1 (de) 2002-07-05 2002-07-05 Verfahren zur Herstellung einer Halbleiteranordnung auf einem Substrat

Country Status (1)

Country Link
DE (1) DE10230354A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2206540A (en) * 1987-06-30 1989-01-11 British Aerospace Aperture forming method
EP0250611B1 (de) * 1986-06-21 1990-12-19 Deutsche ITT Industries GmbH Verfahren zum Entfernen einer strukturierten Maskierungsschicht
DE19906814A1 (de) * 1999-02-18 2000-08-31 Siemens Ag Verfahren zur Entfernung von Material von einer Oberfläche

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0250611B1 (de) * 1986-06-21 1990-12-19 Deutsche ITT Industries GmbH Verfahren zum Entfernen einer strukturierten Maskierungsschicht
GB2206540A (en) * 1987-06-30 1989-01-11 British Aerospace Aperture forming method
DE19906814A1 (de) * 1999-02-18 2000-08-31 Siemens Ag Verfahren zur Entfernung von Material von einer Oberfläche

Similar Documents

Publication Publication Date Title
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102017126236B3 (de) Verfahren zum Bilden einer Halbleitervorrichtung für Metallgates mit aufgerauter Barrierenschicht
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102011054757B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, die Metall-Gate-Elektroden aufweist
DE69836943T2 (de) Planarisierung von einer nicht-konformen Vorrichtungsschicht in Halbleiterherstellung
DE102008007671B4 (de) Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
DE19929239B4 (de) Verfahren zur Herstellung von MOS-FET-Halbleiterelementen
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102005028630A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102007035898B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102005030449B4 (de) Verfahren zur Bildung einer Floating-Gate-Elektrode in einem Flash-Speicherbauelement
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19716687B4 (de) Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung
DE102008026211B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Metallleitungen mit einer selektiv gebildeten dielektrischen Deckschicht
DE69534412T2 (de) III-V-Halbleiterstruktur und Verfahren zu deren Herstellung
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE112008000100T5 (de) Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen
DE69935401T2 (de) Herstellungsverfahren für ein Zwischenmetalldielektrikum aus Luft in einer integrierten Schaltung
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection