JP2006032592A - 表示装置の製造方法および表示装置の製造装置 - Google Patents
表示装置の製造方法および表示装置の製造装置 Download PDFInfo
- Publication number
- JP2006032592A JP2006032592A JP2004208206A JP2004208206A JP2006032592A JP 2006032592 A JP2006032592 A JP 2006032592A JP 2004208206 A JP2004208206 A JP 2004208206A JP 2004208206 A JP2004208206 A JP 2004208206A JP 2006032592 A JP2006032592 A JP 2006032592A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- electrodes
- insulating substrate
- insulating
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000005530 etching Methods 0.000 claims abstract description 44
- 239000011810 insulating material Substances 0.000 claims abstract description 25
- 230000005684 electric field Effects 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000011347 resin Substances 0.000 claims description 12
- 229920005989 resin Polymers 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 8
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000010453 quartz Substances 0.000 claims description 8
- 229910052731 fluorine Inorganic materials 0.000 claims description 4
- 239000011737 fluorine Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 239000004411 aluminium Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 55
- 239000011229 interlayer Substances 0.000 description 11
- 239000007795 chemical reaction product Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 9
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 8
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 6
- 239000000428 dust Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005299 abrasion Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10S156/916—Differential etching apparatus including chamber cleaning means or shield for preventing deposits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Drying Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Gas-Filled Discharge Tubes (AREA)
- Manufacture Of Switches (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】
エッチングの均一性を保持し、信頼性の高いエッチングを行うことが可能な表示装置の製造方法および製造装置を提供する。
【解決手段】
一対の電極間に電界を生じさせて、少なくとも表面にアルミニウムを含む下部電極２上の絶縁性基板３の表面に形成された絶縁膜にコンタクトホールを形成する表示装置の製造方法であって、前記下部電極２上において、前記絶縁性基板３を載置した領域を囲む外周部が、絶縁材料により被覆された状態で、前記絶縁膜にコンタクトホールを形成する工程を含むことを特徴とする。
【選択図】 図１
エッチングの均一性を保持し、信頼性の高いエッチングを行うことが可能な表示装置の製造方法および製造装置を提供する。
【解決手段】
一対の電極間に電界を生じさせて、少なくとも表面にアルミニウムを含む下部電極２上の絶縁性基板３の表面に形成された絶縁膜にコンタクトホールを形成する表示装置の製造方法であって、前記下部電極２上において、前記絶縁性基板３を載置した領域を囲む外周部が、絶縁材料により被覆された状態で、前記絶縁膜にコンタクトホールを形成する工程を含むことを特徴とする。
【選択図】 図１
Description
本発明は、表示装置を構成する絶縁性基板表面に形成された絶縁膜に、エッチングによってコンタクトホールを形成する製造方法と製造装置に関する。
表示装置の形成方法としては、まずガラス基板などの絶縁性基板表面に、ゲート電極配線およびゲート電極を形成した後、ゲート絶縁膜、半導体層を形成し、その後ソース電極配線、ソース電極およびドレイン電極を形成して、ＴＦＴ（薄膜トランジスタ）が完成される。次に、ＴＦＴを保護するために窒化シリコン膜などからなるパッシベーション膜を成膜する。その後、透明樹脂からなる層間絶縁膜を形成し、パッシベーション膜および層間絶縁膜にコンタクトホールを形成する。最後に層間絶縁膜上に画素電極を形成し、ＴＦＴアレイを形成する。なお、画素電極はパッシベーション膜および層間絶縁膜に形成されたコンタクトホールを介してドレイン電極と電気的に接続される。
しかしながら、絶縁膜にコンタクトホールを形成する工程において、次のような問題が生じている。従来、コンタクトホールを形成する工程には、一対の電極間に電圧を印加して両電極間に電界を生じさせることにより、一方の電極上に配置したエッチング対象の絶縁性基板上にプラズマを発生させて反応性イオンエッチングする、いわゆるドライエッチング法が一般的に用いられていた。また、窒化シリコン膜や酸化シリコン膜などの絶縁膜にコンタクトホールを形成する場合は、安定した高精度エッチングが可能なフッ素を含むエッチングガスが使用されることが一般的である。ドライエッチング装置の電極材料としては、安価、加工性に富む、軽量、陽極酸化で表面にアルマイト形成が可能という理由で、一般的にアルミニウム合金が母材として用いられることが多い。さらに、エッチングの均一性を向上させるため、電極はエッチング対象の絶縁性基板より大きく形成されている。
このようなドライエッチングを行う表示装置の製造装置において、コンタクトホールのエッチングを行うと、絶縁性基板が載置されておらず露出した（はみ出した）下部電極表面がプラズマにさらされ、電極のアルミニウム成分とエッチングガスのフッ素が反応して不揮発性のフッ化アルミニウムなどの不揮発性反応生成物が発生し、絶縁性基板の表面や周囲に付着する。エッチング中に、この不揮発性反応生成物が絶縁性基板のコンタクトホール側面のパッシベーション膜、コンタクトホール底面の露出した金属膜、または層間絶縁膜に付着すると、エッチング時のマスクとなり、膜の表面に荒れ（凹凸部）が生じてしまう。表面が荒れた場合には、画素電極形成時にカバレッジ不良の発生により、断線し、表示不良が発生する問題点を有していた。
図７に従来の表示装置のコンタクトホール形成工程の断面図を示す。図７は、絶縁性基板３上にゲート配線１５を形成し、該ゲート配線を覆うようにゲート絶縁膜となる第１の絶縁膜１６を形成し、次にソース配線１７を形成する。さらに、パッシベーション膜となる第２の絶縁膜１８を形成した後、透明樹脂からなる層間絶縁膜１９を形成する。図７（ａ）はコンタクトホールをエッチング前の断面図、図７（ｂ）はエッチング途中の断面図、図７（ｃ）はエッチング完了後の断面図、図７（ｄ）はウエット薬液処理後の断面図である。図７に示されるように、エッチング中に飛散した電極のフッ化アルミニウムなどの不揮発性反応生成物２０により、層間絶縁膜１９、第２の絶縁膜１８およびソース配線１７、並びに、層間絶縁膜１９、第２の絶縁膜１８、第１の絶縁膜１６およびゲート配線１５の表面に凹凸部２１が形成される。このような状態では、次の工程で画素電極を形成する際に、カバレッジ不良により断線してしまうという問題があった。これらの問題解決には、エッチング均一性の向上、不揮発性反応生成物の付着防止が必要となる。
上記問題を解決するために、従来の表示装置を構成する絶縁性基板の製造方法および製造装置としては、一対の電極間に電圧を印加して両電極間に電界を生じさせることにより、一方の電極上に配置したエッチング対象の絶縁性基板上にプラズマを発生させて反応性イオンエッチングする方法において、基板配置側の電極上にこの電極全体を覆う絶縁体を配置し、この絶縁体の表面に形成した凹部に前記絶縁性基板をその表面が絶縁体の表面と面一となるように配置し、エッチング試料である絶縁性基板上の全域にわたってエッチングレートを均一にするとともに、絶縁性基板に反応生成物が付着するのを防止するものであった（例えば、特許文献１参照）。
しかしながら、上記した従来の表示装置の製造方法および製造装置においては、基板配置側の電極上にこの電極全体を覆う絶縁体を配置し、この絶縁体の表面に形成した凹部に前記絶縁性基板をその表面が絶縁体の表面と面一になるように配置するものであることから、絶縁性基板の厚みと同一の高さを有し、且つ該絶縁性基板が収納可能な凹部を形成する必要があることから、絶縁体の加工が煩雑となってしまうという問題点があった。また、エッチングを繰り返して行う場合、面一に設定した絶縁体の表面もエッチングされて、絶縁性基板の表面よりも低くなってしまい、エッチングレートを均一に保持することが困難であるという問題点を有していた。
本発明はこのような問題点に鑑みてなされたものであり、表示装置を構成する絶縁性基板表面に形成された絶縁膜にコンタクトホールを形成する際に、前記絶縁性基板上に設けた層間絶縁膜、絶縁膜、ゲート配線およびソース配線の表面荒れを防ぎ、均一なエッチングが可能な表示装置の製造方法および製造装置を提供することを目的とする。
本発明は、絶縁性基板表面に金属パターンを形成する工程と、前記金属パターン上に絶縁膜を形成する工程と、前記絶縁膜上に感光性樹脂のパターンを形成する工程と、前記感光性樹脂膜をマスクに前記絶縁膜にコンタクトホールを形成する工程とを少なくとも備えた表示装置の製造方法であって、前記コンタクトホールの形成方法が、対向する一対の電極間において、少なくとも表面にアルミニウムを含む一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電界を生じさせるドライエッチング方法であって、且つ前記一方の電極上において、前記絶縁性基板を載置した領域を囲む外周部が、絶縁材料により被覆された状態で、前記絶縁膜にコンタクトホールを形成する工程を含むことを特徴とするものである。
本発明によれば、表示装置を構成する絶縁性基板表面に形成された絶縁膜を、簡単な構成にて、効率よく良好にエッチングすることが可能となる。
実施の形態１．
本発明の実施の形態１を図１により説明する。図１は本発明の実施の形態１における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図１はプラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜のドライエッチングを行うものである。下部電極２は、少なくともその表面にアルミニウムを含むように形成されている。本実施の形態において絶縁性基板３上に形成された金属パターンは、Ｍｏ、Ｔａ、Ｗ、Ｔｉまたはそれらの合金から選択され、該金属パターン上に絶縁膜が形成されている。下部電極２表面において、絶縁性基板が載置された外周部には、絶縁材料４が配設されている。絶縁材料４には、石英、ＳｉＣ、ポリイミド、アルミニウムを含まないセラミック材料で耐プラズマ性を有するものなど、プラズマに対して反応し難い材料から選択される。該絶縁材料４が配設される領域の幅Ｗは、図１においては、下部電極２表面の、前記絶縁性基板３を載置した外周部から下部電極２の外周部まで形成されているが、ドライエッチング時における絶縁性基板３が載置された外周部の下部電極の不揮発性反応生成物２０が絶縁性基板上に飛散しない程度の幅を有すればよい。なお、図１において、バッファー板５は、エッチング室６内のエッチングガスの気流７を安定させ、絶縁性基板３のエッチングの均一性を確保するために設けられるものである。該バッファー板５は絶縁材料から形成されることが好ましい。
本発明の実施の形態１を図１により説明する。図１は本発明の実施の形態１における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図１はプラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜のドライエッチングを行うものである。下部電極２は、少なくともその表面にアルミニウムを含むように形成されている。本実施の形態において絶縁性基板３上に形成された金属パターンは、Ｍｏ、Ｔａ、Ｗ、Ｔｉまたはそれらの合金から選択され、該金属パターン上に絶縁膜が形成されている。下部電極２表面において、絶縁性基板が載置された外周部には、絶縁材料４が配設されている。絶縁材料４には、石英、ＳｉＣ、ポリイミド、アルミニウムを含まないセラミック材料で耐プラズマ性を有するものなど、プラズマに対して反応し難い材料から選択される。該絶縁材料４が配設される領域の幅Ｗは、図１においては、下部電極２表面の、前記絶縁性基板３を載置した外周部から下部電極２の外周部まで形成されているが、ドライエッチング時における絶縁性基板３が載置された外周部の下部電極の不揮発性反応生成物２０が絶縁性基板上に飛散しない程度の幅を有すればよい。なお、図１において、バッファー板５は、エッチング室６内のエッチングガスの気流７を安定させ、絶縁性基板３のエッチングの均一性を確保するために設けられるものである。該バッファー板５は絶縁材料から形成されることが好ましい。
本実施の形態１は、上述のように、下部電極２表面において、絶縁性基板３が載置された外周部に、絶縁材料４が配設された状態でエッチングを行うことから、下部電極２をプラズマに暴露することなくエッチングを行うことが可能となり、下部電極２からのアルミニウム成分の飛散、放出を防止することができる。これにより、フッ素系ガス（ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、Ｃ４Ｆ８、Ｃ５Ｆ６など）にてドライエッチング可能なＭｏ、Ｔａ、Ｗ、Ｔｉまたはそれらの合金で金属パターンが形成された絶縁性基板のコンタクトホール形成においても、エッチング室内におけるフッ化アルミニウムの発生を抑制し、フッ化アルミニウム起因の発塵やエッチング形状の異常を回避し、図８に示すように、ソース配線１７、第２の絶縁膜１８、および層間絶縁膜１９に凹凸部は形成されておらず、良好なエッチングが可能となる。
実施の形態２．
本発明の実施の形態２を図２〜図４により説明する。図２〜図４は本発明の実施の形態２における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図２〜図４は、実施の形態１と同様に、プラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜をドライエッチングするものである。
本発明の実施の形態２を図２〜図４により説明する。図２〜図４は本発明の実施の形態２における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図２〜図４は、実施の形態１と同様に、プラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜をドライエッチングするものである。
図２〜図４において、図１と同じ構成部分については同一の符号を付し、差異について説明する。図２は下部電極２上において、絶縁性基板３が載置された外周部を、絶縁性基板表面上方から覆うカバー８を取り付けたものである。該カバー８は、石英、ＳｉＣ、ポリイミド、アルミニウムを含まないセラミック材料で耐プラズマ性を有するものなど、プラズマに対して反応し難い絶縁材料から選択される。さらに、該カバー８における下部電極表面上の部位は、昇降機構９などにより、その上下方向の高さが調節可能であることが好ましく、下部電極２の表面には、一般的にアルミニウムを含むものが使用される。
このような構成とすることにより、下部電極２をプラズマに暴露することなくエッチングを行うことが可能となり、下部電極２からのアルミニウム成分の飛散、放出を防止することができる。これにより、エッチング室内におけるフッ化アルミニウムの発生を抑制し、フッ化アルミニウム起因の発塵やエッチング形状の異常を回避できる。また、絶縁材料によるカバーは、上述のように上下方向に位置調整が可能であるため、印加電圧と該カバーの位置を調整、制御することによりＶｐｐなどのプラズマパラメーターを制御して、高精度なエッチングが可能となる。また、ドライエッチング時における下部電極の不揮発性反応生成物の飛散、放出を抑制可能となる。なお、絶縁性基板のエッチング時に絶縁物カバーもエッチングされて徐々に寸法が小さくなるが、上述のように高さの調整が可能であるため、絶縁性基板に対して適宜所定の位置にカバーを設置可能であり、高品質、高精度なエッチングが可能となる。
次に、図３は、図２に加えて、カバー８の絶縁性基板３との近接部に突起部１０を設け、さらに、下部電極２に該突起部１０と嵌合する溝１１を配設する。該溝１１は、下部電極２上において、絶縁性基板３の外周部を取り囲むように配設されている。このように、カバー８に形成された突起部１０と下部電極の溝１１とが嵌合するように、上下に位置調整可能なカバー８を制御することで、上述の図２の構成による効果に加えて、カバー８と下部電極２との間に堆積する不揮発性反応生成物に起因する発塵や、カバー８と下部電極２との間での異常放電を無くすことが可能となり、より高品質、高精度なエッチングが可能となる。
次に、図４は、図２に加えて、カバー８のシャフト部を下部電極２に形成した穴を貫通させて構成したものであり、且つ下部電極２における絶縁性基板３の外周部は、カバー８を格納すべく切欠部１２を有している。このような構成とすることで、上記図２、図３の構成と同様の効果を奏することが可能である。なお、図４の場合、シャフトがカバー部の略中心部に形成することが可能であるため、カバーにおける下部電極を覆う部分の厚みを大きくしても、カバーが撓むこともなく強度を確保可能であり、エッチングによりカバーの厚みが減少した際、該カバーの位置を昇降機構９により調整することで、一つのカバーでより長時間の使用が可能となり、生産性を向上させることができる。
実施の形態３．
本発明の実施の形態３を図５により説明する。図５は本発明の実施の形態３における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図５は、実施の形態１、２と同様に、プラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜をドライエッチングするものである。
本発明の実施の形態３を図５により説明する。図５は本発明の実施の形態３における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図５は、実施の形態１、２と同様に、プラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜をドライエッチングするものである。
図５において、図１〜図４と同じ構成部分については同一の符号を付し、差異について説明する。図５は下部電極２上において、絶縁性基板３が載置された外周部に、絶縁材料からなるフィルム１３を配設したものである。このような構成とすることで、安価なフィルムの貼付により、アルミニウム合金の下部電極をプラズマに暴露することなくエッチングが可能であり、下部電極からのアルミニウム成分の飛散、放出を防止可能である。これにより、エッチング室内におけるフッ化アルミニウムの発生を阻止し、フッ化アルミニウムに起因する発塵やエッチングの形状異常を、簡単な構成で回避可能となる。なお、フィルムの欠陥または磨耗などにより、新規のフィルムに交換する場合、着脱が容易で、作業性が向上する。ここで、フィルムを構成する絶縁材料は、石英、ＳｉＣ、ポリイミド、アルミニウムを含まないセラミック材料で耐プラズマ性を有するものなど、プラズマに対して反応し難い絶縁材料で構成することで、より信頼性の高いエッチングが可能となる。
実施の形態４．
本発明の実施の形態４を図６により説明する。図６は本発明の実施の形態４における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図６は、実施の形態１〜３と同様に、プラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜をドライエッチングするものである。
本発明の実施の形態４を図６により説明する。図６は本発明の実施の形態４における表示装置を構成する絶縁性基板の製造方法および製造装置を説明する図である。図６は、実施の形態１〜３と同様に、プラズマを発生させて反応性イオンエッチングを行うドライエッチング装置の概略を示しており、上部電極１と下部電極２間に電界を生じさせて、下部電極２上に載置された絶縁性基板３の表面に形成された絶縁膜をドライエッチングするものである。
図６において、図１〜図５と同じ構成部分については同一の符号を付し、差異について説明する。図６は下部電極２上において、絶縁性基板３が載置された外周部に、エッチング室６内の気流を安定させ、絶縁性基板３上の均一性を確保するために設けられたバッファー板５を延設させ、バッファー板の延長部１４を形成したものである。図６においては、下部電極２上の絶縁性基板が載置された領域以外の外周部に切欠部を設けて、該切欠部にバッファー板の延長部１４を配設するように構成しているが、下部電極は切欠部を有さず、下部電極の表面側から覆うように配設されてもよい。バッファー板の延長部１４の材質としては石英、ＳｉＣ、ポリイミド、アルミニウムを含まないセラミック材料で耐プラズマ性を有するものなどの絶縁材料から選択されるのが好ましい。このような構成とすることにより、バッファー板と絶縁材料との隙間に堆積する不揮発性反応生成物に起因する発塵を防止することが可能になるため、エッチング不良を抑制できる。
上記実施の形態１〜４は、表示装置の製造方法および製造装置について示しており、表示装置としては、例えば液晶またはエレクトロルミネセンス（ＥＬ）素子など、絶縁膜にコンタクトホールが形成された絶縁性基板を用いたあらゆる表示装置に適用可能なものである。
１ 上部電極、２ 下部電極、３ 絶縁性基板、４ 絶縁材料、５ バッファー板、６ エッチング室、７ 気流、８ カバー、９ カバー昇降機構、１０ カバーの突起部、１１ 溝、１２ 下部電極の切欠部、１３ フィルム、１４ バッファー板の延長部、１５ ゲート配線、１６ 第１の絶縁膜、１７ ソース配線、１８ 第２の絶縁膜、１９ 層間絶縁膜、２０ 不揮発性反応生成物、２１ 凹凸部
Claims (15)
- 絶縁性基板表面に金属パターンを形成する工程と、前記金属パターン上に絶縁膜を形成する工程と、前記絶縁膜上に感光性樹脂のパターンを形成する工程と、前記感光性樹脂膜をマスクに前記絶縁膜にコンタクトホールを形成する工程とを少なくとも備えた表示装置の製造方法であって、
前記コンタクトホールの形成方法が、対向する一対の電極間において、少なくとも表面にアルミニウムを含む一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電界を生じさせるドライエッチング方法であって、且つ前記一方の電極上において、前記絶縁性基板を載置した領域を囲む外周部が、絶縁材料により被覆された状態で、前記絶縁膜にコンタクトホールを形成する工程を含むことを特徴とする表示装置の製造方法。 - 前記一方の電極上において、前記絶縁性基板を載置した領域を囲む外周部を被覆すべく配設された絶縁材料は、石英、ＳｉＣまたはポリイミドを含むことを特徴とする請求項１記載の表示装置の製造方法。
- 絶縁性基板表面に金属パターンを形成する工程と、前記金属パターン上に絶縁膜を形成する工程と、前記絶縁膜上に感光性樹脂のパターンを形成する工程と、前記感光性樹脂膜をマスクに前記絶縁膜にコンタクトホールを形成する工程とを少なくとも備えた表示装置の製造方法であって、
前記コンタクトホールの形成方法が、対向する一対の電極間において、前記電極のうち一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電圧を印加して両電極間に電界を生じさせることにより、前記絶縁性基板の表面に形成された絶縁膜にコンタクトホールを形成する方法であって、
前記一方の電極上において、絶縁材料により形成されたカバーにより前記絶縁性基板の表面上方から、前記絶縁性基板を載置した領域の外周部を被覆した状態で、前記絶縁膜にコンタクトホールを形成する工程を含むことを特徴とする表示装置の製造方法。 - 前記絶縁材料により形成されたカバーは、上下方向の位置を調整可能としたことを特徴とする請求項３記載の表示装置の製造方法。
- 前記絶縁材料は石英、ＳｉＣまたはポリイミドを含むことを特徴とする請求項３または４記載の表示装置の製造方法。
- 絶縁性基板表面に金属パターンを形成する工程と、前記金属パターン上に絶縁膜を形成する工程と、前記絶縁膜上に感光性樹脂のパターンを形成する工程と、前記感光性樹脂膜をマスクに前記絶縁膜にコンタクトホールを形成する工程とを少なくとも備えた表示装置の製造方法であって、
前記コンタクトホールの形成方法が、対向する一対の電極間において、前記電極のうち一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電圧を印加して両電極間に電界を生じさせることにより、前記絶縁性基板の表面に形成された絶縁膜にコンタクトホールを形成する方法であって、
前記一方の電極上において、前記絶縁性基板を載置した領域の外周部に、絶縁材料により形成されたフィルムを配設した状態で、前記絶縁膜にコンタクトホールを形成する工程を含むことを特徴とする表示装置の製造方法。 - 前記フィルムは石英、ＳｉＣまたはポリイミドを含むことを特徴とする請求項６記載の表示装置の製造方法。
- 絶縁性基板表面に金属パターンを形成する工程と、前記金属パターン上に絶縁膜を形成する工程と、前記絶縁膜上に感光性樹脂のパターンを形成する工程と、前記感光性樹脂膜をマスクに前記絶縁膜にコンタクトホールを形成する工程とを少なくとも備えた表示装置の製造方法であって、
前記コンタクトホールの形成方法が、対向する一対の電極間において、前記電極のうち一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電圧を印加して両電極間に電界を生じさせ、且つ絶縁材料よりなるバッファー板を前記電極の周辺部に配設することによりエッチング室内の気流を制御し、前記絶縁性基板の表面に形成された絶縁膜にコンタクトホールを形成する方法であって、
前記バッファー板は、前記一方の電極と重畳する位置まで延設され、前記一方の電極上において、前記絶縁性基板の表面上方から、前記絶縁性基板を載置した領域の外周部が、前記バッファー板の延長部で被覆された状態で、前記絶縁膜にコンタクトホールを形成する工程を含むことを特徴とする表示装置の製造方法。 - 前記バッファー板は石英、ＳｉＣまたはポリイミドを含むことを特徴とする請求項８記載の表示装置の製造方法。
- 前記一方の電極は少なくとも表面にアルミニウムを含むことを特徴とする請求項１乃至９のいずれかに記載の表示装置の製造方法。
- 前記金属パターンは、Ｍｏ、Ｔａ、Ｗ、Ｔｉまたはそれらの合金から選択されることを特徴とする請求項１乃至９のいずれかに記載の表示装置の製造方法。
- 前記ドライエッチングのガスは、フッ素を含むガスであることを特徴とする請求項1乃至９のいずれかに記載の表示装置の製造方法。
- 対向する一対の電極間において、前記電極のうち一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電圧を印加して両電極間に電界を生じさせることにより、前記絶縁性基板の表面に形成された絶縁膜にコンタクトホールを形成する表示装置の製造装置であって、
前記一方の電極上において、前記絶縁性基板を載置した領域の外周部を前記絶縁性基板の表面上方から覆う絶縁材料により形成されたカバーを備え、前記カバーは上下方向の位置を調整可能であることを特徴とする表示装置の製造装置。 - 対向する一対の電極間において、前記電極のうち一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電圧を印加して両電極間に電界を生じさせることにより、前記絶縁性基板の表面に形成された絶縁膜にコンタクトホールを形成する表示装置の製造装置であって、
前記一方の電極上において、前記絶縁性基板を載置した領域の外周部に、絶縁材料により形成されたフィルムを配設したことを特徴とする表示装置の製造装置。 - 対向する一対の電極間において、前記電極のうち一方の電極上に絶縁性基板を載置した後に、前記一対の電極間に電圧を印加して両電極間に電界を生じさせ、
前記電極の周辺部に配設され、且つ絶縁材料よりなるバッファー板により、エッチング室内の気流を制御し、前記絶縁性基板の表面に形成された絶縁膜にコンタクトホールを形成する表示装置の製造装置であって、
前記バッファー板は、前記一方の電極と重畳する位置まで延設され、前記一方の電極上において、前記絶縁性基板の表面上方から、前記絶縁性基板を載置した領域の外周部が、前記バッファー板の延長部で被覆されたことを特徴とする表示装置の製造装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004208206A JP4506318B2 (ja) | 2004-07-15 | 2004-07-15 | 表示装置の製造方法および表示装置の製造装置 |
| TW094122127A TWI294686B (en) | 2004-07-15 | 2005-06-30 | Method of manufacturing displays and apparatus for manufacturing displays |
| KR1020050062121A KR100754958B1 (ko) | 2004-07-15 | 2005-07-11 | 표시장치의 제조 방법 및 표시장치의 제조 장치 |
| US11/179,527 US7527658B2 (en) | 2004-07-15 | 2005-07-13 | Method of manufacturing displays and apparatus for manufacturing displays |
| CNB2005100844307A CN100388502C (zh) | 2004-07-15 | 2005-07-15 | 显示装置的制造方法和显示装置的制造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004208206A JP4506318B2 (ja) | 2004-07-15 | 2004-07-15 | 表示装置の製造方法および表示装置の製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006032592A true JP2006032592A (ja) | 2006-02-02 |
| JP4506318B2 JP4506318B2 (ja) | 2010-07-21 |
Family
ID=35600027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004208206A Active JP4506318B2 (ja) | 2004-07-15 | 2004-07-15 | 表示装置の製造方法および表示装置の製造装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7527658B2 (ja) |
| JP (1) | JP4506318B2 (ja) |
| KR (1) | KR100754958B1 (ja) |
| CN (1) | CN100388502C (ja) |
| TW (1) | TWI294686B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4506318B2 (ja) * | 2004-07-15 | 2010-07-21 | 三菱電機株式会社 | 表示装置の製造方法および表示装置の製造装置 |
| US10057333B2 (en) | 2009-12-10 | 2018-08-21 | Royal Bank Of Canada | Coordinated processing of data by networked computing resources |
| CN108417490B (zh) * | 2018-03-15 | 2021-01-19 | 京东方科技集团股份有限公司 | 蚀刻金属工件的方法和显示面板的制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07310187A (ja) * | 1994-05-16 | 1995-11-28 | Kobe Steel Ltd | プラズマ処理装置 |
| JPH11204297A (ja) * | 1998-01-19 | 1999-07-30 | Hitachi Ltd | プラズマ処理装置及びプラズマ処理方法 |
| JP2001230239A (ja) * | 2000-02-15 | 2001-08-24 | Tokyo Electron Ltd | 処理装置及び処理方法 |
| JP2001308077A (ja) * | 2000-04-27 | 2001-11-02 | Toshiba Corp | 半導体製造装置 |
| JP2002111001A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 配線基板及び配線基板の製造方法 |
| JP2002198356A (ja) * | 2000-12-26 | 2002-07-12 | Tokyo Electron Ltd | プラズマ処理装置 |
| JP2002268085A (ja) * | 2001-03-09 | 2002-09-18 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法および製造装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129242A (ja) | 1991-11-05 | 1993-05-25 | Sharp Corp | ドライエツチング方法 |
| JP3585606B2 (ja) * | 1995-09-19 | 2004-11-04 | アネルバ株式会社 | Ｃｖｄ装置の電極装置 |
| US6391216B1 (en) * | 1997-09-22 | 2002-05-21 | National Research Institute For Metals | Method for reactive ion etching and apparatus therefor |
| TW394989B (en) * | 1997-10-29 | 2000-06-21 | Matsushita Electronics Corp | Semiconductor device manufacturing and reaction room environment control method for dry etching device |
| JPH10229074A (ja) * | 1998-03-09 | 1998-08-25 | Hitachi Ltd | マイクロ波プラズマエッチング装置 |
| JP3489494B2 (ja) | 1999-07-13 | 2004-01-19 | 株式会社デンソー | 半導体基板の製造方法 |
| JP2002090774A (ja) * | 2000-09-14 | 2002-03-27 | Hitachi Ltd | 液晶表示装置とその製造方法および装置 |
| JP4054633B2 (ja) * | 2002-08-20 | 2008-02-27 | シャープ株式会社 | アクティブマトリクス基板及びその製造方法、並びに、それを備えた液晶表示装置 |
| JP4506318B2 (ja) * | 2004-07-15 | 2010-07-21 | 三菱電機株式会社 | 表示装置の製造方法および表示装置の製造装置 |
-
2004
- 2004-07-15 JP JP2004208206A patent/JP4506318B2/ja active Active
-
2005
- 2005-06-30 TW TW094122127A patent/TWI294686B/zh active
- 2005-07-11 KR KR1020050062121A patent/KR100754958B1/ko active IP Right Grant
- 2005-07-13 US US11/179,527 patent/US7527658B2/en active Active
- 2005-07-15 CN CNB2005100844307A patent/CN100388502C/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07310187A (ja) * | 1994-05-16 | 1995-11-28 | Kobe Steel Ltd | プラズマ処理装置 |
| JPH11204297A (ja) * | 1998-01-19 | 1999-07-30 | Hitachi Ltd | プラズマ処理装置及びプラズマ処理方法 |
| JP2001230239A (ja) * | 2000-02-15 | 2001-08-24 | Tokyo Electron Ltd | 処理装置及び処理方法 |
| JP2001308077A (ja) * | 2000-04-27 | 2001-11-02 | Toshiba Corp | 半導体製造装置 |
| JP2002111001A (ja) * | 2000-09-29 | 2002-04-12 | Toshiba Corp | 配線基板及び配線基板の製造方法 |
| JP2002198356A (ja) * | 2000-12-26 | 2002-07-12 | Tokyo Electron Ltd | プラズマ処理装置 |
| JP2002268085A (ja) * | 2001-03-09 | 2002-09-18 | Matsushita Electric Ind Co Ltd | 液晶表示装置の製造方法および製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100754958B1 (ko) | 2007-09-04 |
| KR20060050036A (ko) | 2006-05-19 |
| US20060014395A1 (en) | 2006-01-19 |
| CN1722451A (zh) | 2006-01-18 |
| CN100388502C (zh) | 2008-05-14 |
| TW200608578A (en) | 2006-03-01 |
| JP4506318B2 (ja) | 2010-07-21 |
| US7527658B2 (en) | 2009-05-05 |
| TWI294686B (en) | 2008-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI360850B (en) | Semiconductor device and method of manufacturing t | |
| TWI564433B (zh) | 用於電子裝置中金屬化作用之蝕刻化學 | |
| CN1727976A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| US20050095754A1 (en) | Method for fabricating liquid crystal display device | |
| JP2007531247A (ja) | 側壁用絶縁体を有する金属バンプ及びこのような金属バンプを有するチップを製造する方法 | |
| JP5354383B2 (ja) | 電子装置の製造方法 | |
| CN106340543B (zh) | 薄膜晶体管、阵列基板极其制造方法和显示面板 | |
| JP4506318B2 (ja) | 表示装置の製造方法および表示装置の製造装置 | |
| JP3050199B2 (ja) | 配線端子およびその形成方法 | |
| WO2022077708A1 (zh) | 显示面板及其制作方法 | |
| JP2009076785A (ja) | 半導体装置の製造方法 | |
| JP4278481B2 (ja) | 半導体装置の製造方法 | |
| EP1019935B1 (en) | Row electrode anodization | |
| US20180374878A1 (en) | Method for manufacturing metal wire and array substrate using the same | |
| KR20060135973A (ko) | 정전척 제조방법 | |
| JP2019087768A (ja) | 半導体装置 | |
| JP2006086378A (ja) | 半導体装置及びその製造方法 | |
| JP2000038685A (ja) | 基板をコ―ティングする方法 | |
| TWI410527B (zh) | 電鍍輔助裝置及於基板上電鍍導電層之方法 | |
| JP4438566B2 (ja) | 電気光学装置の製造方法 | |
| JP4153800B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2007027400A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20200098652A1 (en) | Repair method and apparatus for flexible display panel and the flexible display panel thereof | |
| JP2002333845A (ja) | 表示パネル用基板、その製造方法およびそれに用いる薄膜形成装置 | |
| JP2006049461A (ja) | ドライエッチング装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080828 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100308 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100419 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4506318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |