CN106340543B - 薄膜晶体管、阵列基板极其制造方法和显示面板 - Google Patents

薄膜晶体管、阵列基板极其制造方法和显示面板 Download PDF

Info

Publication number
CN106340543B
CN106340543B CN201610873680.7A CN201610873680A CN106340543B CN 106340543 B CN106340543 B CN 106340543B CN 201610873680 A CN201610873680 A CN 201610873680A CN 106340543 B CN106340543 B CN 106340543B
Authority
CN
China
Prior art keywords
layer
material layer
conductive material
electrode
protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610873680.7A
Other languages
English (en)
Other versions
CN106340543A (zh
Inventor
崔承镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610873680.7A priority Critical patent/CN106340543B/zh
Publication of CN106340543A publication Critical patent/CN106340543A/zh
Application granted granted Critical
Publication of CN106340543B publication Critical patent/CN106340543B/zh
Priority to US15/708,784 priority patent/US10312272B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极，其中，所述栅电极、源电极和漏电极中的至少一个电极的上表面上形成有多个第一凹槽。本发明还提供一种阵列基板、一种显示面板、一种阵列基板的制造方法。制造所述薄膜晶体管时，图形精确，产品良率高。

Description

薄膜晶体管、阵列基板极其制造方法和显示面板
技术领域
本发明涉及显示领域，具体地，涉及一种薄膜晶体管、一种包括该薄膜晶体管的阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示面板。
背景技术
现有技术中，通常使用光刻构图工艺来制造显示装置中的阵列基板。具体地，在形成导电图形层时，首先会沉积形成导电材料层；然后在导电材料层上涂覆光刻胶层，并对光刻胶层进行曝光显影；进行刻蚀工艺，以获得所述导电图形层；剥离光刻胶层。
但是，光刻胶可能在刻蚀的过程中剥落，从而导致最终刻蚀获得的图形不够精确。
因此，如何防止光刻胶在刻蚀过程中剥落成为本领域亟待解决的技术问题。
发明内容
本发明的目的在于提供一种薄膜晶体管、一种包括所述薄膜晶体管的阵列基板、该阵列基板的制造方法和包括所述阵列基板的显示面板。
为了实现上述目的，作为本发明的一个方面，提供一种薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极，其中，所述栅电极、源电极和漏电极中的至少一个电极的上表面上形成有多个第一凹槽。
优选地，上表面形成有所述多个第一凹槽的电极包括主电极层和设置在所述主电极层上面的保护电极层，所述多个第一凹槽形成在所述保护电极层的上表面上。
优选地，所述保护电极层包括设置在所述主电极层表面的第一保护电极层和设置在所述第一保护电极层表面的第二保护电极层，所述第二保护电极层的表面设置有所述第一凹槽，所述第二保护电极层的成分与所述第一保护电极层的成分相同，所述第二保护电极层的密度小于所述第一保护电极层的密度。
优选地，所述主电极层的材料包括铜，所述第一保护电极层和所述第二保护电极层的材料包括钼铌合金。
优选地，上表面形成有所述多个第一凹槽的电极还包括设置在所述主电极层下方的第三保护电极层，所述第三保护电极层的材料与所述第一保护电极层的材料相同。
优选地，所述源电极和所述漏电极的上表面均形成有所述第一凹槽。
优选地，所述薄膜晶体管包括设置在所述源电极和所述漏电极下方的有源层，所述有源层为氧化物半导体。
作为本发明的第二个发明，提供一种阵列基板，所述阵列基板包括多个薄膜晶体管，其中，所述薄膜晶体管为本发明所提供的上述薄膜晶体管，所述阵列基板还包括多组电极线，多组电极线包括与所述栅电极同层设置的栅线和与所述源电极和所述漏电极同层设置的数据线，至少一组所述电极线的上表面形成有多个第二凹槽。
作为本发明的第三个方面，提供一种显示面板，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
作为本发明的第四个方面，提供一种阵列基板的制造方法，所述阵列基板包括多条栅线和多条数据线，多条栅线和多条数据线相交错将所述阵列基板划分为多个像素单元，每个像素单元内均设置有薄膜晶体管，其中，所述制造方法包括形成第一图形的步骤和形成第二图形的步骤，所述第一图形包括所述栅线和所述薄膜晶体管的栅电极，所述第二图形包括所述数据线和所述薄膜晶体管的源电极和漏电极的图形，形成所述第一图形和所述第二图形中的至少一者包括：
形成导电材料层；
在所述导电材料层的上表面上形成多个凹槽；
在形成有凹槽的导电材料层上涂敷光刻胶层；
对光刻胶进行曝光显影，以在所述导电材料层的上表面上形成遮挡图形；
对形成有遮挡图形的导电材料层进行刻蚀。
优选地，形成导电材料层的步骤包括：
形成主导电材料层；
在所述主导电材料层上形成保护导电材料层；
在所述导电材料层的上表面形成多个凹槽的步骤包括在所述保护导电材料层的上表面上形成多个凹槽。
优选地，所述保护导电材料层包括第一保护导电材料层和第二保护导电材料层，形成保护导电材料层的步骤包括：
在所述主导电材料层的表面上形成第一保护导电材料层；
在所述第一保护导电材料层的表面上形成第二保护导电材料层，所述第一保护导电材料层的成分与所述第二保护导电材料层的成分相同，且所述第二保护导电材料层的密度小于所述第一保护导电材料层的密度；
在所述导电材料层的上表面形成多个凹槽的步骤包括在所述第二保护导电材料层的上表面上形成多个凹槽。
优选地，利用相同的靶材形成所述第一保护导电层和所述第二保护导电层，且形成所述第一保护导电材料层时的溅射功率为小于形成第二保护导电材料层时的功率，且形成第一保护导电材料层时的腔室压力大于形成第二保护导电材料层时的腔室压力。
优选地，所述主导电材料层的材料包括铜，所述第一保护导电材料层和所述第二保护导电材料层的材料包括钼铌合金；
在形成所述第一保护导电材料层时，溅射功率在4kW至5kW之间，腔室内压力在0.2Pa至0.3Pa之间；
在形成所述第二保护导电材料层时，溅射功率在6kW至7kW之间，腔室内压力在0.1Pa至0.2Pa之间；
在所述保护导电材料层的表面形成多个凹槽的步骤包括：向腔室中通入工艺气体，其中工艺气体包括氟化氢气体，氟化氢气体在工艺气体中的体积含量在1％至10％之间，通入所述工艺气体持续的时间为3s至5s。
优选地，上表面形成有多个凹槽的导电图形层为源漏极图形，所述制造方法还包括在形成所述源漏图形之前进行的：
形成有源材料层，所述有源材料层由氧化物半导体材料制成；
对光刻胶进行曝光显影的步骤中利用半色调掩膜板对所述光刻胶层进行曝光显影获得所述遮挡图形，所述遮挡图形有源遮挡图形，所述有源遮挡图形覆盖的区域与有源图形一致，且所述有源遮挡图形包括源电极区、漏电极区和位于所述源电极区和所述漏电极区之间的间隔区，所述间隔区的厚度小于所述源电极区和所述漏电极区的厚度；
对形成有所述遮挡图形的导电材料层进行刻蚀的步骤包括：
对所述导电材料层和所述有源材料层进行湿刻，以获得中间图形，所述中间图形包括有源层和覆盖在所述有源层上的中间导电图形；
对所述遮挡图形进行灰化，以刻蚀所述间隔区，并进一步刻蚀所述中间导电图形，使得中间导电图形在对应于所述间隔区的位置断开，以获得源电极和漏电极。
优选地，形成所述导电图形的步骤还包括在形成主导电图形层的步骤之前进行的：
形成第三保护导电材料层。
在制造所述薄膜晶体管时，在对导电材料层进行刻蚀时，由于光刻胶的一部分填充在所述第一凹槽内，因此，光刻胶不容易从导电图形层的上表面剥离，从而可以得到将为精确的电极图形。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1是本发明所提供的薄膜晶体管的第一种实施方式的示意图；
图2是本发明所提供的薄膜晶体管的第二种实施方式的示意图；
图3a是本发明所提供的阵列基板的制造方法中，形成导电材料层的步骤中，形成有主导电材料层和第一保护材料层的步骤；
图3b是本发明所提供的阵列基板的制造方法中，形成导电材料层的步骤结束后获得的导电材料层；
图3c是导电材料层的上表面上形成有多个凹槽的示意图；
图3d是导电材料层上设置有光刻胶层的示意图；
图3e是对光刻胶层进行曝光显影获得遮挡图形的示意图。
附图标记说明
110：源电极 111、121：主电极层
112、122：第一保护电极层 113、123：第二保护电极层
114、124：第三保护电极层 120：漏电极
200：有源层 310：主导电材料层
321：第一保护导电材料层 322：第二保护导电材料层
330：第三保护导电材料层 340：光刻胶层
341：遮挡图形 101：第一凹槽
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明中用到的方位词“上”、“下”是指附图中的“上”、“下”方向。
作为本发明的一个方面，提供一种薄膜晶体管，如图1所示，所述薄膜晶体管包括栅电极、源电极和漏电极，其中，所述栅电极、源电极和漏电极中的至少一个电极的上表面上形成有多个第一凹槽。
在通过构图工艺形成表面上形成有第一凹槽的导电图形时，包括以下步骤：
形成导电材料层；
在导电材料层的上表面上形成第一凹槽；
在形成有第一凹槽的导电材料层上涂敷光刻胶，此时，光刻胶填充在第一凹槽内；
对光刻胶进行曝光显影，以获得位于导电材料层上的阻挡图形；
对导电材料层进行刻蚀。
容易理解的是，对导电材料层进行刻蚀后获得的图形可以是栅电极，也可以是源电极，也可以是漏电极。
在对导电材料层进行刻蚀时，由于光刻胶的一部分填充在所述第一凹槽内，因此，光刻胶不容易从导电图形层的上表面剥离，从而可以得到将为精确的导电图形。
在图1中所示的实施方式中，包括源电极110和漏电极120的的上表面形成有第一凹槽101。在形成源电极和漏电极时，光刻胶会部分填充在第一凹槽101中，从而不会在后续的刻蚀过程中脱落。
为了提高导电图形的导电率，通常使用电阻率较低的材料制成栅电极、源电极和漏电极。
由于电阻率较低的材料通常较为活泼，容易在制备过程中氧化，因此，优选地，上表面形成有多个第一凹槽的电极可以包括主电极层和形成在主电极层上表面的保护电极层。多个第一凹槽形成在所述保护电极层的上表面上。可以利用电阻率较低的材料(例如，铜)制成主电极层，利用不易被氧化的材料(例如，钼铌合金)制成保护电极层。
为了便于制造，优选地，所述保护电极层包括设置在所述主电极层表面的第一保护电极层和设置在所述第一保护电极层表面的第二保护电极层，所述第二保护电极层的表面设置有所述第一凹槽，所述第二保护电极层的成分与所述第一保护电极层的成分相同，所述第二保护电极层的密度小于所述第一保护电极层的密度。
通常，可以利用同一个靶材通过溅射工艺分别形成第一保护电极层和第二保护电极层。在形成第一保护电极层和第二保护电极层时，虽靶材相同，但是工艺参数不同，从而可以使得第二保护电极层的密度小于第一保护电极层的密度。下文中将详细描述如何形成第一保护电极层和第二保护电极层，这里先不赘述。由于第二保护电极层的密度较小，分子之间的空隙较大，类似于多孔材料，因此能够容易地在第二保护层的表面形成所述第一凹槽。
如上文中所述，优选地，所述主电极层的材料包括铜，所述第一保护电极层和所述第二保护电极层的材料包括钼铌合金。
为了防止与导电图形层相邻的层中的氧原子对上表面形成有多个第一凹槽的电极的主电极层造成氧化，优选地，所述上表面形成有多个第一凹槽的还包括设置在所述主电极层下方的第三保护电极层，所述第三保护电极层的材料与所述第一保护电极层的材料相同。
本发明所提供的薄膜晶体管可以为背沟道刻蚀形成的氧化物薄膜晶体管。
具体地，如图1和图2所示中，所述薄膜晶体管包括设置在所述源电极和所述漏电极下方的有源层200，该有源层200为氧化物半导体，可以有诸如IGZO等氧化物制成。
在图1和图2所示的实施方式中，源漏电极图形为上表面形成有第一凹槽101的导电图形。在图2所示的实施方式中，源电极110包括第三保护电极层114、主电极层111、第一保护电极层113和第二保护电极层112，第二保护电极层112的上表面形成有多个第一凹槽101。漏电极120包括第三保护电极层124、主电极层121、第一保护电极层122和第二保护电极层123，第二保护电极层123的上表面形成有多个第一凹槽。
由于源电极和漏电极上形成有多个第一凹槽，因此，可以利用背沟道刻蚀的方法制造图1和图2中所示的有源层由氧化物制成的薄膜晶体管时，无需再制造刻蚀阻挡层，降低了所述薄膜晶体管的成本。
具体地，在制造图1和图2中所示的薄膜晶体管可以包括以下步骤：
形成导电材料层；
在导电材料层的上表面上形成多个第一凹槽；
在形成有第一凹槽的导电材料层上涂敷光刻胶层；
对利用半色调掩膜板对光刻胶层进行曝光显影，以获得遮挡图形，所述遮挡图形所覆盖的区域的形状与所述有源层的形状一致；
对形成有遮挡图形的导电材料层进行湿刻，以获得中间图形；
对所述遮挡图形进行灰化，以将所述中间图形上对应于源电极和漏电极之间间隔的位置蚀除。
在对导电材料层进行湿刻的过程中，遮挡图形不容易剥落，并且在对遮挡图形进行灰化的步骤中，对应于源电极和漏电极的光刻胶也不容易剥落。
因此，本发明所提供的薄膜晶体管中，导电图形的形状更加精确，使得所述薄膜晶体管具有较高的良率。并且，在所述薄膜晶体管中不存在刻蚀阻挡层，从而可以降低所述薄膜晶体管的成本。
作为本发明的另一个方面，提供一种阵列基板，所述阵列基板包括薄膜晶体管，其中，所述薄膜晶体管为本发明所提供的上述薄膜晶体管，所述阵列基板包括多组电极线，每组电极线包括多条电极线，至少一组所述电极线的上表面形成有多个第二凹槽。
需要指出的是，多组电极线分别与栅极同层，以及与源极和漏极同层。具体地，其中一组电极线为与栅电极同层的栅线，其中另一组电极线为与所述源电极和所述漏电极同层的数据线。
当栅电极的上表面包括多个第一凹槽时，栅线的上表面也包括多个第二凹槽。当源漏电极的表面包括多个第一凹槽时，数据线的表面也包括多个第二凹槽。
与上文中薄膜晶体管类似，由于电极上形成有第一凹槽、电极线上形成有第二凹槽，因此，在利用光刻构图工艺制造所述阵列基板时，能够得到形状精确的电极和电极线，从而可以提高制造所述阵列基板的良率。
作为本发明的还一个方面，提供一种显示面板，所述显示装置包括阵列基板，其中，所述阵列基板为本发明所提供的上述阵列基板。
如上文中所述，所述阵列基板中，电极线和电极精确，良率较高，因此，所述显示面板也具有较高的良率。
所述显示面板可以为液晶显示面板，相应地，所述显示面板还可以包括与所述阵列基板对盒设置的对盒基板以及设置在所述阵列基板和所述对盒基板之间的液晶材料层。
作为本发明的有一个方面，提供一种阵列基板的制造方法，所述阵列基板包括多条栅线和多条数据线，多条栅线和多条数据线相交错将所述阵列基板划分为多个像素单元，每个像素单元内均设置有薄膜晶体管，其特征在于，所述制造方法包括形成第一图形的步骤和形成第二图形的步骤，所述第一图形包括所述栅线和所述薄膜晶体管的栅电极，所述第二图形包括所述数据线和所述薄膜晶体管的源电极和漏电极的图形，形成所述第一图形和所述第二图形中的至少一者包括：
形成导电材料层，如图3b所示；
在所述导电材料层的上表面上形成多个凹槽301，如图3c所示；
在形成有凹槽301的导电材料层上涂敷光刻胶层340，如图3d所示；
对光刻胶进行曝光显影，以在所述导电材料层的上表面上形成遮挡图形341，如图3e所示；
对形成有遮挡图形的导电材料层进行刻蚀。
所述导电材料层可以用于形成第一图形，也可以用于形成第二图形。对形成有遮挡图形的导电材料层进行刻蚀形成的图形是第一图形还是第二图形，则由制造者根据需求来选定。
如上文中所述，在制造阵列基板的过程中，由于导电材料层上形成有凹槽，因此，在向导电材料层上涂敷光刻胶时，光刻胶会填充在所述凹槽中。因此，光刻胶将更加牢固地附着在导电材料层的上表面上。在刻蚀过程中，显影后获得的阻挡图形也将更加牢固地附着在导电材料层上，从而可以获得形状更加精确的图形。
与上文中对薄膜晶体管的描述相类似，为了使得所述导电图形层具有较好的导电性能，并且防止所述导电图形层在制造的过程中被过度氧化，优选地，形成导电材料层的步骤包括：
形成主导电材料层310；
在主导电材料层310上形成保护导电材料层；
在所述导电材料层的上表面形成多个凹槽的步骤包括在所述保护导电材料层的上表面上形成多个凹槽。
主导电材料层310的电阻率低于保护导电材料层的电阻率，且保护导电材料层的抗氧化能力高于主导电材料层310的抗氧化能力。
为了便于形成多个凹槽301，优选地，所述保护导电材料层包括第一保护导电材料层321和第二保护导电材料层322，相应地，形成保护导电材料层的步骤包括：
在主导电材料层310的表面上形成第一保护导电材料层321；
在第一保护导电材料层321的上表面上形成第二保护导电材料层322，第二保护导电材料层322的成分与第一保护导电材料层321的成分相同，且第二保护导电材料层322的密度小于第一保护导电材料层321的密度；
在所述导电材料层的上表面形成多个凹槽301的步骤包括在第二保护导电材料层321的上表面上形成多个凹槽301。
第二保护导电材料层322的成分与第一保护导电材料层321的成分相同且第二保护导电材料层密度较小，表明第二保护导电材料层的分子间存在间隙，相当于多孔材料，更容易被腐蚀形成凹槽301。
如上文中所述，第一保护导电材料层321的成分与第二保护导电材料层322的成分相同，因此，优选地，可以利用同一个的靶材分别形成第一保护导电材料层321和第二保护导电材料层322，且形成第一保护导电材料层321时的溅射功率为小于形成第二保护导电材料层322时的功率，且形成第一保护导电材料层321时的腔室压力大于形成第二保护导电材料层322时的腔室压力。
作为一种优选实施方式，主导电材料层的材料包括铜，第一保护导电材料层和第二保护导电材料层的材料包括钼铌合金，相应地，在形成所述第一保护导电材料层时，溅射功率在4kW至5kW之间，腔室内压力在0.2Pa至0.3Pa之间；
在形成所述第二保护导电材料层时，溅射功率在6kW至7kW之间，腔室内压力在0.1Pa至0.2Pa之间。
在所述保护导电材料层的表面形成多个凹槽的步骤包括：向腔室中通入工艺气体，其中工艺气体包括氟化氢(HF)气体。氟化氢气体可以腐蚀第二保护导电材料层322的表面，形成凹槽301。
为了避免第一保护导电材料层被刻蚀，优选地，HF在工艺气体中的体积含量在1％至10％之间，通入所述工艺气体持续的时间为3s至5s。
优选地，上表面形成有多个凹槽的导电图形层为第二图形，所述制造方法还包括在形成所述第二图形之前进行的：
形成有源材料层，所述有源材料层由氧化物半导体材料(例如，IGZO)制成；
对光刻胶进行曝光显影的步骤中利用半色调掩膜板对所述光刻胶层进行曝光显影获得所述遮挡图形，所述遮挡图形包括有源遮挡图形，所述有源遮挡图形覆盖的区域与有源图形一致，且所述有源遮挡图形包括源电极区、漏电极区和位于所述源电极区和所述漏电极区之间的间隔区，所述间隔区的厚度小于所述源电极区和所述漏电极区的厚度；
对形成有遮挡图形的导电材料层进行刻蚀的步骤包括：
对所述导电材料层和所述有源材料层进行湿刻，以获得中间图形，所述中间图形包括有源层和覆盖在所述有源层上的中间导电图形；
对所述遮挡图形进行灰化，以刻蚀所述间隔区，并进一步刻蚀所述中间导电图形，使得中间导电图形在对应于所述间隔区的位置断开，以获得源电极和漏电极。
由于光刻胶可以牢固地附着在导电材料层的上表面，因此，曝光显影后形成的遮挡图形可以牢固地附着在导电材料层的上表面上。在对导电材料层进行湿刻是，遮挡图形不会剥离，并且，在后续的灰化过程中，源电极区和漏电极区的遮挡图形部分也不会剥离，从而可以得到图形精确的阵列基板，从而可以提高阵列基板的良率。
需要指出的是，所述遮挡图形还包括数据线遮挡图形，所述数据线遮挡图形位于所述数据线的上方。
并且，通过在导电材料层的上表面形成凹槽后，可以通过背沟道刻蚀的方法可以获得氧化物薄膜晶体管，从而无需形成刻蚀阻挡层，降低了阵列基板的成本。
如上文中所述，有源层是由氧化物制成，为了防止有源层中的氧原子扩散至到导电图形层中，优选地，形成所述导电图形层的步骤还包括在形成主导电图形层的步骤之前进行的：
形成第三保护导电材料层。
在本发明中，第三保护导电材料层的材料可以与第一保护导电材料层、第二保护导电材料层的材料相同，均为钼铌合金。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (16)

1.一种薄膜晶体管，所述薄膜晶体管包括栅电极、源电极和漏电极，其特征在于，所述栅电极、源电极和漏电极中的至少一个电极的上表面上形成有多个第一凹槽，在形成有所述第一凹槽的电极时，通过调节沉积电极材料的腔室压力以获得表层密度低于下部密度的导电材料层，并通过腐蚀所述导电材料层的表层获得所述第一凹槽，且所述第一凹槽用于容纳形成电极的构图工艺中用到的光刻胶。
2.根据权利要求1所述的薄膜晶体管，其特征在于，上表面形成有所述多个第一凹槽的电极包括主电极层和设置在所述主电极层上面的保护电极层，所述多个第一凹槽形成在所述保护电极层的上表面上。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述保护电极层包括设置在所述主电极层表面的第一保护电极层和设置在所述第一保护电极层表面的第二保护电极层，所述第二保护电极层的表面设置有所述第一凹槽，所述第二保护电极层的成分与所述第一保护电极层的成分相同，所述第二保护电极层的密度小于所述第一保护电极层的密度。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述主电极层的材料包括铜，所述第一保护电极层和所述第二保护电极层的材料包括钼铌合金。
5.根据权利要求3所述的薄膜晶体管，其特征在于，上表面形成有所述多个第一凹槽的电极还包括设置在所述主电极层下方的第三保护电极层，所述第三保护电极层的材料与所述第一保护电极层的材料相同。
6.根据权利要求1至5中任意一项所述的薄膜晶体管，其特征在于，所述源电极和所述漏电极的上表面均形成有所述第一凹槽。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括设置在所述源电极和所述漏电极下方的有源层，所述有源层为氧化物半导体。
8.一种阵列基板，所述阵列基板包括多个薄膜晶体管，其特征在于，所述薄膜晶体管为权利要求1至7中任意一项所述的薄膜晶体管，所述阵列基板还包括多组电极线，多组电极线包括与所述栅电极同层设置的栅线和与所述源电极和所述漏电极同层设置的数据线，至少一组所述电极线的上表面形成有多个第二凹槽。
9.一种显示面板，所述显示装置包括阵列基板，其特征在于，所述阵列基板为权利要求8所述的阵列基板。
10.一种阵列基板的制造方法，所述阵列基板包括多条栅线和多条数据线，多条栅线和多条数据线相交错将所述阵列基板划分为多个像素单元，每个像素单元内均设置有薄膜晶体管，其特征在于，所述制造方法包括形成第一图形的步骤和形成第二图形的步骤，所述第一图形包括所述栅线和所述薄膜晶体管的栅电极，所述第二图形包括所述数据线和所述薄膜晶体管的源电极和漏电极的图形，形成所述第一图形和所述第二图形中的至少一者包括：
形成导电材料层；
在所述导电材料层的上表面上形成多个凹槽；
在形成有凹槽的导电材料层上涂敷光刻胶层；
对光刻胶进行曝光显影，以在所述导电材料层的上表面上形成遮挡图形；
对形成有遮挡图形的导电材料层进行刻蚀。
11.根据权利要求10所述的制造方法，其特征在于，形成导电材料层的步骤包括：
形成主导电材料层；
在所述主导电材料层上形成保护导电材料层；
在所述导电材料层的上表面形成多个凹槽的步骤包括在所述保护导电材料层的上表面上形成多个凹槽。
12.根据了要求11所述的制造方法，其特征在于，所述保护导电材料层包括第一保护导电材料层和第二保护导电材料层，形成保护导电材料层的步骤包括：
在所述主导电材料层的表面上形成第一保护导电材料层；
在所述第一保护导电材料层的表面上形成第二保护导电材料层，所述第一保护导电材料层的成分与所述第二保护导电材料层的成分相同，且所述第二保护导电材料层的密度小于所述第一保护导电材料层的密度；
在所述导电材料层的上表面形成多个凹槽的步骤包括在所述第二保护导电材料层的上表面上形成多个凹槽。
13.根据权利要求12所述的制造方法，其特征在于，利用相同的靶材形成所述第一保护导电层和所述第二保护导电层，且形成所述第一保护导电材料层时的溅射功率为小于形成第二保护导电材料层时的功率，且形成第一保护导电材料层时的腔室压力大于形成第二保护导电材料层时的腔室压力。
14.根据权利要求13所述的制造方法，其特征在于，所述主导电材料层的材料包括铜，所述第一保护导电材料层和所述第二保护导电材料层的材料包括钼铌合金；
在形成所述第一保护导电材料层时，溅射功率在4kW至5kW之间，腔室内压力在0.2Pa至0.3Pa之间；
在形成所述第二保护导电材料层时，溅射功率在6kW至7kW之间，腔室内压力在0.1Pa至0.2Pa之间；
在所述保护导电材料层的表面形成多个凹槽的步骤包括：向腔室中通入工艺气体，其中工艺气体包括氟化氢气体，氟化氢气体在工艺气体中的体积含量在1％至10％之间，通入所述工艺气体持续的时间为3s至5s。
15.根据权利要求10至14中任意一项所述的制造方法，其特征在于，上表面形成有多个凹槽的导电图形层为源漏极图形，所述制造方法还包括在形成所述源漏图形之前进行的：
形成有源材料层，所述有源材料层由氧化物半导体材料制成；
对光刻胶进行曝光显影的步骤中利用半色调掩膜板对所述光刻胶层进行曝光显影获得所述遮挡图形，所述遮挡图形有源遮挡图形，所述有源遮挡图形覆盖的区域与有源图形一致，且所述有源遮挡图形包括源电极区、漏电极区和位于所述源电极区和所述漏电极区之间的间隔区，所述间隔区的厚度小于所述源电极区和所述漏电极区的厚度；
对形成有所述遮挡图形的导电材料层进行刻蚀的步骤包括：
对所述导电材料层和所述有源材料层进行湿刻，以获得中间图形，所述中间图形包括有源层和覆盖在所述有源层上的中间导电图形；
对所述遮挡图形进行灰化，以刻蚀所述间隔区，并进一步刻蚀所述中间导电图形，使得中间导电图形在对应于所述间隔区的位置断开，以获得源电极和漏电极。
16.根据权利要求15所述的制造方法，其特征在于，形成所述导电图形的步骤还包括在形成主导电图形层的步骤之前进行的：
形成第三保护导电材料层。
CN201610873680.7A 2016-09-30 2016-09-30 薄膜晶体管、阵列基板极其制造方法和显示面板 Active CN106340543B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610873680.7A CN106340543B (zh) 2016-09-30 2016-09-30 薄膜晶体管、阵列基板极其制造方法和显示面板
US15/708,784 US10312272B2 (en) 2016-09-30 2017-09-19 Thin film transistor, array substrate and manufacturing method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610873680.7A CN106340543B (zh) 2016-09-30 2016-09-30 薄膜晶体管、阵列基板极其制造方法和显示面板

Publications (2)

Publication Number Publication Date
CN106340543A CN106340543A (zh) 2017-01-18
CN106340543B true CN106340543B (zh) 2017-09-15

Family

ID=57839789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610873680.7A Active CN106340543B (zh) 2016-09-30 2016-09-30 薄膜晶体管、阵列基板极其制造方法和显示面板

Country Status (2)

Country Link
US (1) US10312272B2 (zh)
CN (1) CN106340543B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107658228A (zh) * 2017-10-11 2018-02-02 京东方科技集团股份有限公司 一种薄膜晶体管及制备方法、阵列基板和显示面板
CN109975786B (zh) * 2019-03-25 2021-03-02 国科光芯(海宁)科技股份有限公司 一种光束成像装置以及激光雷达
CN110137074A (zh) * 2019-03-26 2019-08-16 扬州虹扬科技发展有限公司 一种半导体元件的制造方法
CN110010698B (zh) * 2019-04-09 2022-07-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示基板、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
TWI654762B (zh) * 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103762165A (zh) 2011-12-31 2014-04-30 广东中显科技有限公司 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
CN103762168A (zh) 2011-12-31 2014-04-30 广东中显科技有限公司 底栅薄膜晶体管的制造方法
CN104835851B (zh) * 2015-05-13 2017-11-07 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Also Published As

Publication number Publication date
US10312272B2 (en) 2019-06-04
US20180097023A1 (en) 2018-04-05
CN106340543A (zh) 2017-01-18

Similar Documents

Publication Publication Date Title
CN106340543B (zh) 薄膜晶体管、阵列基板极其制造方法和显示面板
US9355838B2 (en) Oxide TFT and manufacturing method thereof
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
CN103295970B (zh) 阵列基板、其制造方法及显示装置
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103715137A (zh) 阵列基板及其制造方法、显示装置
JP2010258193A (ja) 光電変換装置の製造方法
CN1727976A (zh) 液晶显示器的阵列基板及其制造方法
CN104425507B (zh) 闪存结构及其形成方法
CN104157696B (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
CN106847830A (zh) 阵列基板及其制作方法、显示面板
TWI599834B (zh) 畫素結構及其製造方法
CN102455591A (zh) 薄膜图案和阵列基板的制造方法
CN102487042A (zh) 阵列基板及其制造方法和检测方法、液晶面板
CN104952934B (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
CN106920753A (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN1901169A (zh) 制造薄膜晶体管基板的方法
CN102455593B (zh) 光刻胶图案的形成方法和阵列基板的制造方法
CN106876281A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN102655116B (zh) 阵列基板的制造方法
CN106887468A (zh) 薄膜晶体管、阵列基板及其制造方法和显示面板
WO2013042608A1 (ja) 半導体装置およびその製造方法
CN204029806U (zh) 一种阵列基板、显示面板、显示装置
CN106997903A (zh) 薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant