CN204029806U - 一种阵列基板、显示面板、显示装置 - Google Patents
一种阵列基板、显示面板、显示装置 Download PDFInfo
- Publication number
- CN204029806U CN204029806U CN201420323265.0U CN201420323265U CN204029806U CN 204029806 U CN204029806 U CN 204029806U CN 201420323265 U CN201420323265 U CN 201420323265U CN 204029806 U CN204029806 U CN 204029806U
- Authority
- CN
- China
- Prior art keywords
- thin
- insulating barrier
- film transistor
- viewing area
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 106
- 239000010409 thin film Substances 0.000 claims abstract description 71
- 239000000758 substrate Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 abstract description 28
- 230000003068 static effect Effects 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 5
- 238000007599 discharging Methods 0.000 abstract description 3
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 44
- 238000005530 etching Methods 0.000 description 15
- 239000000203 mixture Substances 0.000 description 15
- 230000000007 visual effect Effects 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本实用新型提供一种阵列基板、显示面板、显示装置，属于显示技术领域，其可解决现有技术中阵列基板的驱动区域的薄膜晶体管的栅极和源、漏极之间的绝缘层容易被击穿的问题。本实用新型的阵列基板、显示面板和显示装置包括显示区域和驱动区域；位于该显示区域和驱动区域的薄膜晶体管在栅极和有源层之间设有绝缘层，且驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。本实用新型的有益效果是驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层被击穿，栅极和源、漏极短路；同时，由于显示区域的薄膜晶体管的绝缘层厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。
Description
技术领域
本实用新型属于显示技术领域，具体涉及一种阵列基板，和包括该阵列基板的显示面板、显示装置。
背景技术
静电在薄膜晶体管阵列基板的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，放电能量可达毫焦耳，对薄膜晶体管的摧毁强度极大。
所以薄膜晶体管设计中静电保护模块的设计直接关系到芯片的功能稳定性，极为重要。随着工艺的发展，器件特征尺寸逐渐变小，栅氧也成比例缩小。二氧化硅的介电强度近似为8×106V/cm，因此厚度为10nm的栅氧击穿电压约为8V左右，尽管该击穿电压比3.3V的电源电压要高一倍多，但是各种因素造成的静电，一般其峰值电压远超过8V；而且随着多晶硅金属化(Polyside)、扩散区金属化(Silicide)、多晶硅与扩散区均金属化等新工艺的使用，器件的寄生电阻减小防止静电放电保护能力大大减弱。为适应超大规模集成电路的集成密度和工作速度的不断提高，需要提高防止静电放电保护能力。
如图1所示，阵列基板包括衬底基板1，衬底基板1包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，显示区域和驱动区域包括薄膜晶体管，所述的薄膜晶体管在栅极2和有源层5之间设有绝缘层3，在有源层5上还设有刻蚀阻挡层4，在刻蚀阻挡层4上设有源、漏极6，该源、漏极6通过过孔7与有源层5电性连接。
阵列基板的驱动区域设有静电防护结构将静电的电荷释放，但当累积电荷较大时，静电放电流较大，依然驱动区域的薄膜晶 体管的在过孔7处产生静电释放，造成绝缘层3被击穿，栅极和源、漏极短路。
因此，增加驱动区域的薄膜晶体管的绝缘层3的厚度成为防止静电放电的一个重要措施，但在阵列基板的显示区域的薄膜晶体管的中增加绝缘层的厚度会造成迁移率下降和阈值电压值漂移等不良的特性。
现有技术中在采用构图工艺形成如图1所示的阵列基板的绝缘层时，所用的掩膜板如图2所示，掩膜板包括与显示区域对应的显示区域掩膜板9和与四周的驱动区域分别对应的四个驱动区域掩膜板8。在曝光时将上述的掩膜板拼接曝光、显影、刻蚀即可获得显示区域和驱动区域的图形。
实用新型内容
本实用新型的目的是解决现有技术中阵列基板的驱动区域的薄膜晶体管的栅极和源、漏极之间的绝缘层容易被击穿的问题，提供一种防止栅极和源、漏极之间的绝缘层容易被击穿且能是显示区域的薄膜晶体管能保持较好的特性的阵列基板，和包括该阵列基板的显示面板、显示装置。
解决本实用新型技术问题所采用的技术方案是一种阵列基板，包括衬底基板，所述衬底基板包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，所述的显示区域和驱动区域包括薄膜晶体管，所述的薄膜晶体管在栅极和有源层之间设有绝缘层，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
优选的是，所述驱动区域的薄膜晶体管的绝缘层包括第一绝缘层和第二绝缘层；所述显示区域的薄膜晶体管的绝缘层包括第二绝缘层。
优选的是，所述驱动区域的薄膜晶体管的第二绝缘层相对第一绝缘层靠近有源层。
优选的是，所述的第二绝缘层的厚度为
本实用新型的另一个目的还在于提供一种包括上述阵列基板的显示面板和显示装置。
本实用新型的本实用新型的阵列基板、显示面板、显示装置包括显示区域和驱动区域；位于该显示区域和驱动区域的薄膜晶体管在栅极和有源层之间设有绝缘层，且驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度，在驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层被击穿，栅极和源、漏极短路；另外，因减薄存储电容介质层(绝缘层)的厚度，可以保持或增大存储电容值(栅极和源、漏极金属层间形成存储电容)；同时，由于显示区域的薄膜晶体管的绝缘层厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。
附图说明
图1为现有技术中制备的阵列基板结构示意图。
图2为现有技术中制备阵列基板所用的掩膜板的示意图。
图3为本实用新型实施例1中阵列基板的驱动区域的薄膜晶体管的结构示意图。
图4为本实用新型实施例1中阵列基板的显示区域的薄膜晶体管的结构示意图。
图5为本实用新型实施例1中形成绝缘层所用的掩膜板的示意图。
图6为本实用新型实施例1中构成形成第一绝缘层图形后的阵列基板俯视示意图。
图7为本实用新型实施例1中构成形成第二绝缘层图形后的阵列基板俯视示意图。
其中：
1.衬底基板；2.栅极；3.绝缘层；31.第一绝缘层；32.第二绝缘层；4.刻蚀阻挡层；5.有源层；6.源、漏极；7.过孔；8.驱动区域掩膜板；9.显示区域掩膜板；91.空白部分；92.图形部分。
具体实施方式
为使本领域技术人员更好地理解本实用新型的技术方案，下面结合附图和具体实施方式对本实用新型作进一步详细描述。
需要说明的是，本实用新型中所称的图案、图形指的是通过构图工艺形成的各种结构；
本实用新型中所称的构图工艺包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部工艺。
实施例1
如图3和图4所示，本实施例提供一种的阵列基板。
本实施例的阵列基板，包括衬底基板1，所述衬底基板1包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，显示区域和驱动区域包括薄膜晶体管，薄膜晶体管在栅极2和有源层5之间设有绝缘层3，驱动区域的薄膜晶体管的绝缘层3厚度大于显示区域的薄膜晶体管的绝缘层3厚度。
由于驱动区域的薄膜晶体管的绝缘层3厚度大于显示区域的薄膜晶体管的绝缘层3厚度，在驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层3被击穿，栅极和源、漏极短路；另外，因减薄存储电容介质层(绝缘层)的厚度，可以保持或增大存储电容值(栅极和源、漏极金属层间形成存储电容)；同时，由于显示区域的薄膜晶体管的绝缘层3厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。
具体地，如图3和图4所示，以底栅型薄膜晶体管为例介绍，顶栅型薄膜晶体管也是适用的。
在衬底基板1上设有栅极2，在栅极2的上设有绝缘层3，在绝缘层3上设有有源层5，在有源层5上设有刻蚀阻挡层4，在刻蚀阻挡层4上同层间隔设置源、漏极6，源、漏极6通过设置在刻蚀阻挡层4中的过孔7与有源层5连接。需要重点说明的是，其 中，所以驱动区域的薄膜晶体管绝缘层3整体厚度大于显示区域的薄膜晶体管绝缘层3的厚度。
具体地，驱动区域的薄膜晶体管的绝缘层3包括第一绝缘层31和第二绝缘层32；显示区域的薄膜晶体管的绝缘层3包括第二绝缘层32。也就说，同时在显示区域和驱动区域的的薄膜晶体管形成第二绝缘层32，而只在驱动区域的薄膜晶体管上形成第一绝缘层31。这样驱动区域和显示区域的薄膜晶体管的第二绝缘层32的厚度相等，而驱动区域的薄膜晶体管还具有第一绝缘层31，所以驱动区域的薄膜晶体管绝缘层3整体厚度大于显示区域的薄膜晶体管绝缘层3的厚度。
如图3所示，驱动区域的薄膜晶体管的第二绝缘层32相对第一绝缘层31靠近有源层5。
单独形成上述的第二绝缘层32能方便调节第二绝缘层厚度。
当然，也可以通过阶梯曝光将显示区域的绝缘层3的厚度控制在影响薄膜晶体管特性的厚度。可根据显示区域的薄膜晶体管具体应用情况确定其绝缘层的厚度。
优选的，第二绝缘层的厚度为这样的厚度范围能够有效的放置防止绝缘层被击穿。
上述阵列基板的制备方法，包括在阵列基板的驱动区域和显示区域形成绝缘层的步骤，其中，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
优选地，包括通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层31的步骤；
通过构图工艺在所述的驱动区域和显示区域的薄膜晶体管形成第二绝缘层32的步骤。
优选地，所述通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层31的步骤中采用包括空白部分和图形部分的显示区域掩膜板，所述的空白部分与显示区域的部分区域相对应；所述图形部分与显示区域的图形区域相对应。
优选地，所述的显示区域掩膜板的空白部分的面积为显示区 域的面积的二分之一。
具体地，采用以下步骤制备如图3和图4所示的阵列基板：
1.在衬底基板上形成栅极
可以采用溅射或热蒸发的方法在衬底基板1上沉积一层栅金属层。栅金属层的材料可以是Cr、W、Ta、Mo、Al、Cu等金属及其合金。通过构图工艺形成栅极2的图形。
2.在衬底基板上形成第一绝缘层
可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤2的衬底基板1上沉积第一绝缘层31材料，通过构图工艺形成第一绝缘层31。其中，第一绝缘层31材料可以选用氧化物或者氮化物或者氮氧化物。
采用构图工艺形成如图3所示的阵列基板的第一绝缘层31时，所用的掩膜板如图5所示，掩膜板包括与显示区域对应的显示区域掩膜板9和与四周的驱动区域分别对应的四个驱动区域掩膜板8。
其中，显示区域掩膜板9包括空白部分91和图形部分92，所述的空白部分91与显示区域的部分区域相对应；所述图形部分92与显示区域的图形区域相对应。
上述显示区域掩膜板9的图形设计没有增加掩板的成本，与现有技术中相同只使用一张显示区域掩膜板9，不同的是对显示区域掩膜板划分为空白部分和图形部分，以在显示区域需要形成图形时用图形部分进行曝光，若不需要形成图形时使用空白部分曝光。
优选的，所述的显示区域掩膜板9的空白部分91的面积为显示区域的面积的二分之一；图形部分92面积为显示区域的面积的二分之一。
具体地，在沉积第一绝缘层31的阵列基板上涂覆光刻胶，例如，可以是正性光刻胶(市售商品号为PR1-2000A)，然后将显示区域掩膜板9的空白部分91，在阵列基板的显示区域两次曝光，使显示区域全部面积都曝光。
而其它区域，例如，驱动区域则采用四个驱动区域掩膜板8进行曝光。显影、刻蚀后在显示区域没有形成第一绝缘层31，在其它区域，例如，驱动区域则形成第一绝缘层31的图形。
如图6所示，阵列基板完成第一绝缘层31构图工艺后，阵列基板上位于中心的显示区域没有图形(刻蚀掉第一绝缘层31的材料)，位于四周的驱动区域形成第一绝缘层31的图形。
应当理解的是，空白部分91的面积也可以更小，可通过更多次的曝光使显示区域全部曝光，例如，可以是四分之一，通过四次曝光使显示区域全部曝光。
应当理解的是上述第一绝缘层31的厚度可以根据阵列基板的应用情况不同进行调整，一般厚度设置在
应当理解的是，上述的曝光过程可以采用各区域对应的掩膜板拼接后一次曝光，也可以采用部分区域对应的掩膜板拼接后曝光或各区域的对应掩膜板单独曝光等方式。
3.在衬底基板上形成第二绝缘层
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤1的衬底基板1上沉积第二绝缘层32材料，通过构图工艺形成第二绝缘层32。其中，第二绝缘层32材料可以选用氧化物或者氮化物或者氮氧化物。
在沉积第二绝缘层32材料的阵列基板上涂覆光刻胶，例如，可以是正性光刻胶(市售商品号为PR1-2000A)，然后采用与显示区域和驱动区域相对应的掩膜板曝光。显影、刻蚀后在显示区域和驱动区域均形成第二绝缘层32的图形。
具体地，在沉积第二绝缘层32的阵列基板上涂覆光刻胶，例如，可以是正性光刻胶(市售商品号为PR1-2000A)，然后将显示区域掩膜板9的图形部分92，在阵列基板的显示区域两次曝光，使显示区域全部面积都曝光。
而其它区域，例如，驱动区域则采用四个驱动区域掩膜板8进行曝光。显影、刻蚀后在显示区域和驱动区域都形成第二绝缘层32的图形。
如图7所示，阵列基板完成第二绝缘层32的图形构图工艺后，阵列基板上位于中心的显示区域和位于四周的驱动区域形成第二绝缘层32的图形。
上述的曝光过程可以采用各区域对应的掩膜板拼接后一次曝光，也可以部分区域对应的掩膜板拼接后曝光或采用各区域的对应掩膜板单独曝光等方式。
应当理解的是，第二绝缘层32的厚度为这样更能有效地防止静电释放击穿绝缘层。
步骤3和4由于采用了包括空白部分91和图形部分92的显示区域掩膜板9，在不增加掩膜板成本的条件下获得了驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度的绝缘层结构。
4.在衬底基板上形成有源层
具体地，可以先在经过步骤3的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层有源层材料，通过构图工艺形成有源层5的图形。
5.在衬底基板上形成刻蚀阻挡层
具体地，可以先在经过步骤4的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层刻蚀阻挡层材料，通过构图工艺形成刻蚀阻挡层4和过孔7的图形。
6.在衬底基板上形成源、漏极
具体地，可以先在经过步骤5的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层源、漏极材料，通过构图工艺形成源、漏极6的图形。
可选地，可以继续形成其它必要的功能层，在此不再一一赘述。
本实用新型的阵列基板的制备方法中由于采用了包括空白部分和图形部分的显示区域掩膜板，在不增加掩膜板成本的条件下获得了驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度的绝缘层结构。
实施例2
本实施例提供一种显示面板，该显示面板包括上述的阵列基板。
实施例3
本实施例提供一种显示装置，该显示装置包括上述的显示面板。
本实用新型的显示面板和显示装置中由于驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度，在驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层被击穿，栅极和源、漏极短路；另外，因减薄存储电容介质层(绝缘层)的厚度，可以保持或增大存储电容值(栅极和源、漏极金属层间形成存储电容)；同时，由于显示区域的薄膜晶体管的绝缘层厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。
Claims (6)
1.一种阵列基板，包括衬底基板，所述衬底基板包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，所述的显示区域和驱动区域包括薄膜晶体管，所述的薄膜晶体管在栅极和有源层之间设有绝缘层，其特征在于，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
2.如权利要求1所述的阵列基板，其特征在于，所述驱动区域的薄膜晶体管的绝缘层包括第一绝缘层和第二绝缘层；所述显示区域的薄膜晶体管的绝缘层包括第二绝缘层。
3.如权利要求2所述的阵列基板，其特征在于，所述驱动区域的薄膜晶体管的第二绝缘层相对第一绝缘层靠近有源层。
4.如权利要求2所述的阵列基板，其特征在于，所述的第二绝缘层的厚度为1000-3000
5.一种显示面板，其特征在于，包括如权利要求1-4任一所述的阵列基板。
6.一种显示装置，其特征在于，包括如权利要求5所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420323265.0U CN204029806U (zh) | 2014-06-17 | 2014-06-17 | 一种阵列基板、显示面板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420323265.0U CN204029806U (zh) | 2014-06-17 | 2014-06-17 | 一种阵列基板、显示面板、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204029806U true CN204029806U (zh) | 2014-12-17 |
Family
ID=52069637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420323265.0U Expired - Lifetime CN204029806U (zh) | 2014-06-17 | 2014-06-17 | 一种阵列基板、显示面板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204029806U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078469A (zh) * | 2014-06-17 | 2014-10-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法，显示面板、显示装置 |
| CN108878454A (zh) * | 2018-07-03 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
-
2014
- 2014-06-17 CN CN201420323265.0U patent/CN204029806U/zh not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104078469A (zh) * | 2014-06-17 | 2014-10-01 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法，显示面板、显示装置 |
| CN104078469B (zh) * | 2014-06-17 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法，显示面板、显示装置 |
| US10490573B2 (en) | 2014-06-17 | 2019-11-26 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof, display panel and display device |
| CN108878454A (zh) * | 2018-07-03 | 2018-11-23 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
| CN108878454B (zh) * | 2018-07-03 | 2022-04-01 | 京东方科技集团股份有限公司 | 显示面板、其制作方法及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104362125B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN104022076B (zh) | 阵列基板及其制作方法、显示装置 | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| CN101026093B (zh) | 形成硅层的方法及使用该硅层的显示基板的制造方法 | |
| CN104617042B (zh) | 阵列基板及其制备方法 | |
| US9793413B2 (en) | Metal oxide thin film transistor having channel protection layer | |
| US8207443B2 (en) | Point contacts for polysilicon emitter solar cell | |
| CN103489922A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置 | |
| CN107146818A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN105576017B (zh) | 一种基于氧化锌薄膜的薄膜晶体管 | |
| CN103050410A (zh) | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 | |
| JP7515520B2 (ja) | 表示基板及びその製造方法、表示マザーボード並びに表示装置 | |
| CN106783628A (zh) | 薄膜晶体管的制作方法、薄膜晶体管及显示器 | |
| CN105185714A (zh) | 薄膜晶体管及其制作方法、显示基板和显示装置 | |
| CN202957251U (zh) | 一种薄膜晶体管、阵列基板和显示装置 | |
| CN104966720A (zh) | Tft基板结构及其制作方法 | |
| CN105097548A (zh) | 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN204029806U (zh) | 一种阵列基板、显示面板、显示装置 | |
| CN104037233B (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| CN106340543B (zh) | 薄膜晶体管、阵列基板极其制造方法和显示面板 | |
| US9484468B2 (en) | Thin film transistor and manufacturing method thereof, array substrate, and display apparatus | |
| WO2020034718A1 (zh) | 显示器件的封装结构、显示装置 | |
| US20120018718A1 (en) | Self-aligned top-gate thin film transistors and method for fabricating same | |
| CN104157610A (zh) | 氧化物半导体tft基板的制作方法及其结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20141217 |