CN105185714A - 薄膜晶体管及其制作方法、显示基板和显示装置 - Google Patents

薄膜晶体管及其制作方法、显示基板和显示装置 Download PDF

Info

Publication number
CN105185714A
CN105185714A CN201510609039.8A CN201510609039A CN105185714A CN 105185714 A CN105185714 A CN 105185714A CN 201510609039 A CN201510609039 A CN 201510609039A CN 105185714 A CN105185714 A CN 105185714A
Authority
CN
China
Prior art keywords
layer
insulating barrier
semiconductor layer
thin
light shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510609039.8A
Other languages
English (en)
Other versions
CN105185714B (zh
Inventor
舒适
张斌
徐传祥
齐永莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510609039.8A priority Critical patent/CN105185714B/zh
Publication of CN105185714A publication Critical patent/CN105185714A/zh
Priority to PCT/CN2016/073760 priority patent/WO2017049845A1/zh
Priority to US15/310,424 priority patent/US10177257B2/en
Priority to EP16790255.0A priority patent/EP3355360B1/en
Application granted granted Critical
Publication of CN105185714B publication Critical patent/CN105185714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

本发明涉及一种薄膜晶体管及其制作方法，以及显示基板和显示装置，上述方法包括：依次形成遮光层、绝缘层和半导体层；通过一次构图工艺形成遮光层、绝缘层和半导体层的图形。本发明可以通过一个掩膜来形成多晶硅层作为有源层，以及形成非晶硅层作为遮光层，相对于现有技术减少一道掩膜工艺，简化了薄膜晶体管的制作流程。

Description

薄膜晶体管及其制作方法、显示基板和显示装置
技术领域
本发明涉及显示技术领域，具体而言，涉及一种搏，薄膜晶体管制作方法、一种薄膜晶体管、一种显示基板和一种显示装置。
背景技术
目前高PPI(PixelsPerInch)已经成为中小尺寸显示装置的主要发展方向，为了实现更好的TFT(薄膜晶体管)特性以保证高PPI的充电需求，在产品中多采用顶栅结构。
但是顶栅结构的工艺一般较复杂，掩膜工艺繁多，因此成本和良率成为面板厂商最为亟待解决的问题。为了避免背光源的强光直接照射背沟道产生漏电流，一般在半导体层之前需要制作一层遮光层。现有技术中的遮光层通常采用金属Mo制作，单独进行一次掩膜工艺形成图案。
有的产品为了减少掩膜工艺次数以降低成本，放弃了遮光层的制作，通过提高TFT其他部分的工艺能力和优化像素设计来确保产品性能，但是该方案在产品更新换代中很快被放弃，因为高性能产品不能接受较大的漏电流，因此仍需在顶栅结构中设置遮光层。
发明内容
本发明所要解决的技术问题是，简化具有遮光层的薄膜晶体管的制作工艺。
为此目的，本发明提出了一种薄膜晶体管制作方法，包括：
依次形成遮光层、绝缘层和半导体层；
通过一次构图工艺形成遮光层、绝缘层和半导体层的图形。
优选地，通过一次构图工艺形成遮光层、绝缘层和半导体层的图形包括：
在所述半导体层的第一区域形成光刻胶；
对所述半导体层进行蚀刻，以去除所述第一区域以外的半导体层；
对所述绝缘层进行第一次蚀刻，以去除所述第一区域以外的绝缘层；
对所述光刻胶进行处理，以使所述光刻胶的宽度小于所述第一区域的宽度，其中，处理后的光刻胶对应于第二区域；
对所述遮光层和半导体层进行蚀刻，以去除第一区域以外的遮光层，以及去除第二区域以外的半导体层。
优选地，还包括：
对所述绝缘层进行第二次蚀刻，以使所述绝缘层的宽度大于第二区域的宽度，且小于第一区域的宽度。
优选地，对所述半导体层进行蚀刻包括：
在SF6和Cl2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述半导体层蚀刻110秒至120秒。
优选地，对所述绝缘层进行第一次蚀刻包括：
在CF4和O2的流量比例为200/40至200/20，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述绝缘层蚀刻250秒至350秒。
优选地，对所述光刻胶进行处理包括：
对所述光刻胶进行灰化处理。
优选地，对所述光刻胶进行灰化处理包括：
在SF6和O2的流量比例为20/400至40/400，射频发生器对工艺腔体等离子体输入的功率为350W至450W的条件下，对所述光刻胶灰化处理40秒至60秒。
优选地，对所述遮光层和半导体层进行蚀刻包括：
在SF6和Cl2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述遮光层和半导体层蚀刻110秒至120秒。
优选地，对所述绝缘层进行第二次蚀刻包括：
在CF4和O2的流量比例为200/50至200/30，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述绝缘层蚀刻35秒至45秒，在SF6和O2的流量比例为10/200至30/200，射频发生器对工艺腔体等离子体输入的功率为300W至500W的条件下，对所述绝缘层蚀刻18秒至22秒。
优选地，在半导体层的第一区域形成光刻胶之前还包括：
在缓冲层上形成第一非晶硅层以作为所述遮光层；
在所述述遮光层上形成绝缘层；
在所述绝缘层上形成第二非晶硅层；
对所述第二非晶硅层退火处理，将所述第二非晶硅层转化为所述多晶硅层，以作为所述半导体层。
优选地，所述缓冲层的材料为SiNx，所述绝缘层的材料为SiOx。
优选地，在对所述绝缘层进行第二次蚀刻之后还包括：
剥离半导体层之上的光刻胶；
在半导体层上形成栅绝缘层；
在栅绝缘层之上形成栅极；
在栅极之上形成层间介质层；
在层间介质层之上形成源极和漏极，通过所述层间介质层和所述栅绝缘层中的过孔与所述半导体层电连接。
本发明还提出了一种薄膜晶体管，包括：
遮光层；
绝缘层，设置在所述遮光层之上；
半导体层，设置在所述绝缘层之上。
优选地，所述非晶硅层的宽度大于所述绝缘层的宽度，所述绝缘层的宽度大于所述多晶硅层的宽度。
优选地，还包括：
栅绝缘层，设置在所述半导体层之上；
栅极，设置在所述栅绝缘层之上；
层间介质层，设置在所述栅极之上；
源极和漏极，设置在所述层间介质层之上，通过所述层间介质层和所述栅绝缘层中的过孔与所述半导体层电连接。
本发明还提出了一种显示基板，包括上述薄膜晶体管。
本发明还提出了一种显示装置，包括权上述显示基板。
根据上述技术方案，可以通过一个掩膜来形成多晶硅层作为有源层，以及形成非晶硅层作为遮光层，相对于现有技术中在有源层之下通过金属额外再通过一个掩膜来形成遮光层，可以减少一道掩膜工艺，简化了薄膜晶体管的制作流程。
附图说明
通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：
图1示出了根据本发明一个实施例的薄膜晶体管制作方法的示意流程图；
图2示出了根据本发明一个实施例的薄膜晶体管制作方法的具体示意流程图；
图3至图10示出了根本发明一个实施例的薄膜晶体管制作方法的具体示意流程图；
附图标号说明：
1-遮光层；2-绝缘层；3-半导体层；4-光刻胶；5-缓冲层；6-栅绝缘层；7-栅极；8-层间介质层；10-第一区域；11-源极；12-漏极；20-第二区域。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
如图1所示，根据本发明一个实施例的薄膜晶体管制作方法包括：
S1，依次形成遮光层1、绝缘层2和半导体层3，如图3所示；
S2，通过一次构图工艺形成遮光层1、绝缘层2和半导体层3的图形。
如图2所示，优选地，通过一次构图工艺形成遮光层1、绝缘层2和半导体层3的图形包括：
S21，在半导体层3的第一区域20形成光刻胶4，如图4所示；
S22，对半导体层3进行蚀刻，以去除第一区域10以外的半导体层，如图5所示；
S23，对绝缘层2进行第一次蚀刻，以去除第一区域10以外的绝缘层，如图6所示；
S24，对光刻胶4进行处理，以使光刻胶4的宽度小于第一区域10的宽度，其中，处理后的光刻胶对应于第二区域20，如图7所示；
S25，对遮光层1和半导体层3进行蚀刻，以去除第一区域20以外的遮光层1，以及去除第二区域30以外的半导体层3，如图8所示。
由于本实施例中的蚀刻工艺后的遮光层、绝缘层和半导体层都是在光刻胶的基础上保留的，因此可以采用与光刻胶相对应的一个掩膜来完成对于遮光层、绝缘层和半导体层的蚀刻操作。
其中形成的半导体层可以作为有源层，绝缘层可以保证遮光层不会对多晶硅层的电学性能造成影响。本实施例中通过一个掩膜即可形成有源层和相应的遮光层，相对于现有技术中在有源层之下以金属为基材额外再通过一个掩膜来形成遮光层，可以减少一道掩膜工艺，简化了薄膜晶体管的制作流程。
优选地，还包括：
对绝缘层2进行第二次蚀刻，以使绝缘层2的宽度大于第二区域20的宽度，且小于第一区域10的宽度，如图9所示。
本实施例可以形成遮光层、绝缘层和半导体层宽度依次减小的结构，这种结构更有利于三层结构作为有源层的电学性能，并可以保证最下层的遮光层对于半导体层的遮光效果，避免由下向上的光照射到半导体层。
优选地，对半导体层3进行蚀刻包括：
在SF6和Cl2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对半导体层3蚀刻110秒至120秒。
优选地，可以在SF6和Cl2的流量比例为20/400，射频发生器对工艺腔体等离子体输入的功率为800W，对半导体层3蚀刻115秒。
其中，半导体层3的材料可以为多晶硅，Cl2可以为蚀刻多晶硅提供Cl元素，SF6可以为蚀刻多晶硅提供F元素，源通过Cl2可以有效地蚀刻多晶硅，在其中参入部分SF6可以进行辅助蚀刻，提高蚀刻速度。
优选地，对绝缘层2进行第一次蚀刻包括：
在CF4和O2的流量比例为200/40至200/20，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对绝缘层2蚀刻250秒至350秒。
优选地，可以在CF4和O2的流量比例为200/40，射频发生器对工艺腔体等离子体输入的功率为800W，对绝缘层2蚀刻200秒。
绝缘层的材料可以为SiOx，CF4可以为蚀刻过程提供F元素，在蚀刻气体中加入O2有利于在蚀刻过程中形成渐变(Taper)角。
优选地，对光刻胶4进行处理包括：
对光刻胶4进行灰化处理。
另外，由于对光刻胶灰化处理后，光刻胶的宽度会减小，可以露出光刻胶之下的部分多晶硅层，因此在对非晶硅层进行蚀刻时，可以同时蚀刻光刻胶之下露出的部分多晶硅层，使得多晶硅层的宽度减小，无需单独对多晶硅层进行蚀刻，也减少了设置掩膜的次数，简化了制作工艺。
优选地，对光刻胶4进行灰化处理包括：
在SF6和O2的流量比例为20/400至40/400，射频发生器对工艺腔体等离子体输入的功率为350W至450W的条件下，对光刻胶灰化处理40秒至60秒。
优选地，可以在SF6和O2的流量比例为30/400，射频发生器对工艺腔体等离子体输入的功率为400W，对光刻胶4进行灰化处理50秒。
优选地，对遮光层1和半导体层3进行蚀刻包括：
在SF6和Cl2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对遮光层1和半导体层3蚀刻110秒至120秒。
优选地，可以在SF6和Cl2的流量比例为20/400，射频发生器对工艺腔体等离子体输入的功率为800W，对遮光层1和半导体层3蚀刻115秒。
优选地，对绝缘层2进行第二次蚀刻包括：
在CF4和O2的流量比例为200/50至200/30，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对绝缘层2蚀刻35秒至45秒，在SF6和O2的流量比例为10/200至30/200，射频发生器对工艺腔体等离子体输入的功率为300W至500W的条件下，对绝缘层2蚀刻18秒至22秒。
优选地，可以先在CF4和O2的流量比例为200/40，射频发生器对工艺腔体等离子体输入的功率为800W的条件下，对绝缘层2蚀刻40秒，在SF6和O2的流量比例为20/200，功率为400W的条件下，对绝缘层2蚀刻20秒。
根据上述蚀刻条件形成遮光层、绝缘层和半导体层的图形，可以方便地形成遮光层的宽度大于绝缘层的宽度，绝缘层的宽度大于半导体层的宽度的由下至上宽度逐渐减小的结构，以便遮光层可以完全遮挡从下向上射向半导体层的光。
并且根据上述蚀刻条件蚀刻遮光层、绝缘层和半导体层，有以利于形成结构致密、表面光滑的各层结构，可以保证半导体层具有良好的电学性能，绝缘层能够良好地绝缘遮光层和半导体层。
本实施例中对于绝缘层的第二次蚀刻也可以分为两步操作，其中第一步蚀刻可以降低绝缘层的宽度，第二步蚀刻则主要对光刻胶进行蚀刻，由于对多晶硅层、绝缘层和非晶硅层的蚀刻工艺较多，光刻胶容易发生变性，通过第二步蚀刻可以将表面变形的光刻胶蚀刻掉，从而保证后续方便地去除光刻胶。
优选地，在半导体层3的第一区域10形成光刻胶4之前还包括：
在缓冲层5上形成第一非晶硅层以作为遮光层1；
在遮光层1上形成绝缘层2；
在绝缘层2上形成第二非晶硅层；
对第二非晶硅层退火处理，以将第二非晶硅层转化为多晶硅层，以作为半导体层3。
优选地，缓冲层5的材料为SiNx，其中1<x<2，例如x＝4/3，那么SiNx可以为Si3N4，绝缘层2的材料为SiOx，其中1<x<3，例如x＝2，那么SiOx可以为SiO2。SiOx的绝缘性能良好，并且较为易于蚀刻，可以保证蚀刻效果。
如图10所示，优选地，在对绝缘层2进行第二次蚀刻之后还包括：
剥离半导体层3之上的光刻胶4；
在半导体层3上形成栅绝缘层6；
在栅绝缘层6之上形成栅极7；
在栅极7之上形成层间介质层8；
在层间介质层8之上形成源极11和漏极12，通过层间介质层8和栅绝缘层6中的过孔与半导体层3电连接。
其中，上述流程所采用的形成工艺例如可包括：沉积、溅射等成膜工艺和刻蚀等构图工艺。
本实施例在形成源极和漏极后，还可以继续形成钝化层、公共电极、像素电极等显示基板中的常规结构，在此不再赘述。
如图10所示，本发明还提出了一种薄膜晶体管，包括：
遮光层1；
绝缘层2，设置在遮光层1之上；
半导体层3，设置在绝缘层2之上。
优选地，遮光层1的宽度大于绝缘层2的宽度，绝缘层2的宽度大于半导体层3的宽度。
优选地，还包括：
栅绝缘层6，设置在半导体层3之上；
栅极7，设置在栅绝缘层6之上；
层间介质层8，设置在栅极7之上；
源极11和漏极12，设置在层间介质层8之上，通过层间介质层8和栅绝缘层6中的过孔与半导体层3电连接。
本发明还提出了一种显示基板，包括上述薄膜晶体管。
本发明还提出了一种显示装置，包括权上述显示基板。
需要说明的是，本实施例中的显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上结合附图详细说明了本发明的技术方案，考虑到现有技术中的顶栅型薄膜晶体管需要单独一道掩膜工艺形成遮光层，使得整体工艺流程较为繁琐。根据本发明的技术方案，可以通过一个掩膜来形成多晶硅层作为有源层，以及形成非晶硅层作为遮光层，相对于现有技术中在有源层之下通过金属额外再通过一个掩膜来形成遮光层，可以减少一道掩膜工艺，简化了薄膜晶体管的制作流程。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本发明中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (17)

1.一种薄膜晶体管制作方法，其特征在于，包括：
依次形成遮光层、绝缘层和半导体层；
通过一次构图工艺形成遮光层、绝缘层和半导体层的图形。
2.根据权利要求1所述的薄膜晶体管制作方法，其特征在于，通过一次构图工艺形成遮光层、绝缘层和半导体层的图形包括：
在所述半导体层的第一区域形成光刻胶；
对所述半导体层进行蚀刻，以去除所述第一区域以外的半导体层；
对所述绝缘层进行第一次蚀刻，以去除所述第一区域以外的绝缘层；
对所述光刻胶进行处理，以使所述光刻胶的宽度小于所述第一区域的宽度，其中，处理后的光刻胶对应于第二区域；
对所述遮光层和半导体层进行蚀刻，以去除第一区域以外的遮光层，以及去除第二区域以外的半导体层。
3.根据权利要求2所述的薄膜晶体管制作方法，其特征在于，还包括：
对所述绝缘层进行第二次蚀刻，以使所述绝缘层的宽度大于第二区域的宽度，且小于第一区域的宽度。
4.根据权利要求2所述的薄膜晶体管制作方法，其特征在于，对所述半导体层进行蚀刻包括：
在SF6和Cl2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述半导体层蚀刻110秒至120秒。
5.根据权利要求2所述的薄膜晶体管制作方法，其特征在于，对所述绝缘层进行第一次蚀刻包括：
在CF4和O2的流量比例为200/40至200/20，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述绝缘层蚀刻250秒至350秒。
6.根据权利要求2所述的薄膜晶体管制作方法，其特征在于，对所述光刻胶进行处理包括：
对所述光刻胶进行灰化处理。
7.根据权利要求6所述的薄膜晶体管制作方法，其特征在于，对所述光刻胶进行灰化处理包括：
在SF6和O2的流量比例为20/400至40/400，射频发生器对工艺腔体等离子体输入的功率为350W至450W的条件下，对所述光刻胶灰化处理40秒至60秒。
8.根据权利要求2所述的薄膜晶体管制作方法，其特征在于，对所述遮光层和半导体层进行蚀刻包括：
在SF6和Cl2的流量比例为10/400至40/400，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述遮光层和半导体层蚀刻110秒至120秒。
9.根据权利要求3所述的薄膜晶体管制作方法，其特征在于，对所述绝缘层进行第二次蚀刻包括：
在CF4和O2的流量比例为200/50至200/30，射频发生器对工艺腔体等离子体输入的功率为600W至1000W的条件下，对所述绝缘层蚀刻35秒至45秒，在SF6和O2的流量比例为10/200至30/200，射频发生器对工艺腔体等离子体输入的功率为300W至500W的条件下，对所述绝缘层蚀刻18秒至22秒。
10.根据权利要求1至9中任一项所述的薄膜晶体管制作方法，其特征在于，在半导体层的第一区域形成光刻胶之前还包括：
在缓冲层上形成第一非晶硅层以作为所述遮光层；
在所述遮光层上形成绝缘层；
在所述绝缘层上形成第二非晶硅层；
对所述第二非晶硅层退火处理，将所述第二非晶硅层转化为多晶硅层，以作为所述半导体层。
11.根据权利要求10所述的薄膜晶体管制作方法，其特征在于，所述缓冲层的材料为SiNx，所述绝缘层的材料为SiOx。
12.根据权利要求3或9所述的薄膜晶体管制作方法，其特征在于，在对所述绝缘层进行第二次蚀刻之后还包括：
剥离半导体层之上的光刻胶；
在半导体上形成栅绝缘层；
在栅绝缘层之上形成栅极；
在栅极之上形成层间介质层；
在层间介质层之上形成源极和漏极，通过所述层间介质层和所述栅绝缘层中的过孔与所述半导体层电连接。
13.一种薄膜晶体管，其特征在于，包括：
遮光层；
绝缘层，设置在所述遮光层之上；
半导体层，设置在所述绝缘层之上。
14.根据权利要求13所述的薄膜晶体管，其特征在于，所述遮光层的宽度大于所述绝缘层的宽度，所述绝缘层的宽度大于所述半导体层的宽度。
15.根据权利要求11所述的薄膜晶体管，其特征在于，还包括：
栅绝缘层，设置在所述半导体层之上；
栅极，设置在所述栅绝缘层之上；
层间介质层，设置在所述栅极之上；
源极和漏极，设置在所述层间介质层之上，通过所述层间介质层和所述栅绝缘层中的过孔与所述半导体层电连接。
16.一种显示基板，其特征在于，包括权利要求13至15中任一项所述的薄膜晶体管。
17.一种显示装置，其特征在于，包括权利要求16所述的显示基板。
CN201510609039.8A 2015-09-22 2015-09-22 薄膜晶体管及其制作方法、显示基板和显示装置 Active CN105185714B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510609039.8A CN105185714B (zh) 2015-09-22 2015-09-22 薄膜晶体管及其制作方法、显示基板和显示装置
PCT/CN2016/073760 WO2017049845A1 (zh) 2015-09-22 2016-02-14 薄膜晶体管及其制作方法、显示基板和显示装置
US15/310,424 US10177257B2 (en) 2015-09-22 2016-02-14 Thin film transistor, method for fabricating the same, display substrate and display device
EP16790255.0A EP3355360B1 (en) 2015-09-22 2016-02-14 Manufacturing method for thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510609039.8A CN105185714B (zh) 2015-09-22 2015-09-22 薄膜晶体管及其制作方法、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN105185714A true CN105185714A (zh) 2015-12-23
CN105185714B CN105185714B (zh) 2018-09-11

Family

ID=54907711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510609039.8A Active CN105185714B (zh) 2015-09-22 2015-09-22 薄膜晶体管及其制作方法、显示基板和显示装置

Country Status (4)

Country Link
US (1) US10177257B2 (zh)
EP (1) EP3355360B1 (zh)
CN (1) CN105185714B (zh)
WO (1) WO2017049845A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049845A1 (zh) * 2015-09-22 2017-03-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
CN106876327A (zh) * 2017-02-17 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107086221A (zh) * 2017-04-25 2017-08-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法以及显示装置
CN107170756A (zh) * 2017-05-24 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置以及制备阵列基板的方法
WO2019041976A1 (en) * 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. METHOD FOR MANUFACTURING NETWORK SUBSTRATE, NETWORK SUBSTRATE, AND DISPLAY APPARATUS
CN109786324A (zh) * 2019-03-15 2019-05-21 京东方科技集团股份有限公司 一种低温多晶硅基板及其制作方法、阵列基板
CN110581170A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 具有Г型栅的GaN基MIS-HEMT器件及制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110931509B (zh) * 2019-11-25 2022-12-06 Tcl华星光电技术有限公司 阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624861A (en) * 1995-08-28 1997-04-29 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device
CN101345261A (zh) * 2007-07-09 2009-01-14 Nec液晶技术株式会社 薄膜晶体管及其制造方法
CN103268855A (zh) * 2012-12-19 2013-08-28 上海天马微电子有限公司 多晶硅形成方法、tft阵列基板制造方法及显示装置
CN104536192A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种液晶面板基板及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
KR100770104B1 (ko) * 2006-09-28 2007-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법과 이를 위한이송 장치
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
CN102543860B (zh) * 2010-12-29 2014-12-03 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
CN105185714B (zh) 2015-09-22 2018-09-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624861A (en) * 1995-08-28 1997-04-29 Sharp Kabushiki Kaisha Method of manufacturing semiconductor device
CN101345261A (zh) * 2007-07-09 2009-01-14 Nec液晶技术株式会社 薄膜晶体管及其制造方法
CN103268855A (zh) * 2012-12-19 2013-08-28 上海天马微电子有限公司 多晶硅形成方法、tft阵列基板制造方法及显示装置
CN104536192A (zh) * 2014-12-31 2015-04-22 深圳市华星光电技术有限公司 一种液晶面板基板及其制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017049845A1 (zh) * 2015-09-22 2017-03-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US10177257B2 (en) 2015-09-22 2019-01-08 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, display substrate and display device
CN106876327A (zh) * 2017-02-17 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106876327B (zh) * 2017-02-17 2019-10-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN107086221A (zh) * 2017-04-25 2017-08-22 京东方科技集团股份有限公司 一种阵列基板及其制作方法以及显示装置
CN107170756A (zh) * 2017-05-24 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置以及制备阵列基板的方法
WO2019041976A1 (en) * 2017-08-31 2019-03-07 Boe Technology Group Co., Ltd. METHOD FOR MANUFACTURING NETWORK SUBSTRATE, NETWORK SUBSTRATE, AND DISPLAY APPARATUS
US11245037B2 (en) 2017-08-31 2022-02-08 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate, and display apparatus
CN109786324A (zh) * 2019-03-15 2019-05-21 京东方科技集团股份有限公司 一种低温多晶硅基板及其制作方法、阵列基板
CN110581170A (zh) * 2019-08-13 2019-12-17 中山市华南理工大学现代产业技术研究院 具有Г型栅的GaN基MIS-HEMT器件及制备方法

Also Published As

Publication number Publication date
US10177257B2 (en) 2019-01-08
US20180182897A1 (en) 2018-06-28
CN105185714B (zh) 2018-09-11
EP3355360B1 (en) 2020-11-04
WO2017049845A1 (zh) 2017-03-30
EP3355360A4 (en) 2019-05-22
EP3355360A1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
CN105185714A (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN104681627B (zh) 阵列基板、薄膜晶体管及制作方法、显示装置
CN105914183B (zh) Tft基板的制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
TWI473273B (zh) 薄膜電晶體、畫素結構及其製造方法
US8748320B2 (en) Connection to first metal layer in thin film transistor process
WO2013181909A1 (zh) 薄膜晶体管和阵列基板及其制造方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN105977205B (zh) 薄膜晶体管、阵列基板的制备方法、阵列基板及显示装置
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104393051A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN103094205A (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
EP2819155B1 (en) Thin film transistor array substrate and producing method thereof
CN104952934A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板
CN102800708B (zh) 半导体元件及其制作方法
CN105280552B (zh) 一种阵列基板的制备方法、阵列基板和显示装置
TW462135B (en) Method for manufacturing the electronic device of thin film transistor display
JP6560760B2 (ja) 共平面型酸化物半導体ｔｆｔ基板構造及びその製作方法
CN104979217A (zh) 阵列基板及其制作方法以及显示装置
CN102709329A (zh) 薄膜晶体管及其制造方法
CN110224031A (zh) 改善金属氧化物tft特性的结构与其制作方法
CN103901691A (zh) 液晶显示面板及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant