CN110931509B - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN110931509B
CN110931509B CN201911166091.5A CN201911166091A CN110931509B CN 110931509 B CN110931509 B CN 110931509B CN 201911166091 A CN201911166091 A CN 201911166091A CN 110931509 B CN110931509 B CN 110931509B
Authority
CN
China
Prior art keywords
layer
hole
interlayer dielectric
dielectric layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911166091.5A
Other languages
English (en)
Other versions
CN110931509A (zh
Inventor
韦显旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
TCL Huaxing Photoelectric Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL Huaxing Photoelectric Technology Co Ltd filed Critical TCL Huaxing Photoelectric Technology Co Ltd
Priority to CN201911166091.5A priority Critical patent/CN110931509B/zh
Publication of CN110931509A publication Critical patent/CN110931509A/zh
Application granted granted Critical
Publication of CN110931509B publication Critical patent/CN110931509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本申请提供一种阵列基板及其制备方法，阵列基板包括基板、遮光层、蚀刻阻挡层、缓冲层、有源层、栅极绝缘层、栅极层、层间介质层和源漏极层，遮光层设置于基板上，蚀刻阻挡层设置于遮光层上，缓冲层覆盖于基板、遮光层及蚀刻阻挡层上，有源层、栅极绝缘层和栅极层依次设置于缓冲层上，层间介质层覆盖于缓冲层、有源层、栅极绝缘层及栅极层上，层间介质层具有第一通孔、第二通孔及第三通孔，源漏极层设置于层间介质层上，源漏极层经处理形成源极和漏极，源极和漏极位于通孔中和层间介质层上。在本申请中，通孔一次蚀刻完成，且不蚀刻所述蚀刻阻挡层，提升了阵列基板的生产效率和产品品质，并减少了生产成本。

Description

阵列基板及其制备方法
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及其制备方法。
背景技术
随着社会发展，人们对显示设备的需求在不断增加。目前阵列基板在生产过程中，在对阵列基板的层间介质层和缓冲层进行蚀刻开孔时，需要多道光罩或半色调光罩进行多次蚀刻开孔，导致了开口率减少、成本增加、易将无需开孔的结构也同时进行蚀刻，影响了阵列基板的生产效率和产品品质，且生产成本升高。
发明内容
本申请提供一种阵列基板及其制备方法，以提升阵列基板的生产效率和产品品质，并降低生产成本。
本申请提供一种阵列基板，所述阵列基板包括：
基板；
遮光层，所述遮光层设置于所述基板上；
蚀刻阻挡层，所述蚀刻阻挡层设置于所述遮光层上；
缓冲层，所述缓冲层覆盖于所述基板、所述遮光层及所述蚀刻阻挡层上；
有源层、栅极绝缘层和栅极层，所述有源层、所述栅极绝缘层和所述栅极层依次设置于所述缓冲层上；
层间介质层，所述层间介质层覆盖于所述缓冲层、所述有源层、所述栅极绝缘层及所述栅极层上，所述层间介质层具有第一通孔、第二通孔及第三通孔；以及
源漏极层，所述源漏极层设置于所述层间介质层上，所述源漏极层包括源极和漏极，所述源极包括第一电连接部和第二电连接部，所述第一电连接部填充于所述一通孔以电连接所述蚀刻阻挡层，所述第二电连接部填充于所述第二通孔以电连接所述有源层所述漏极包括第三电连接部，所述第三电连接部填充于所述第三通孔以电连接所述有源层。
在本申请所提供的阵列基板中，所述刻蚀阻挡层包括蚀刻阻挡部，所述遮光层包括遮光部，所述蚀刻阻挡部覆盖于所述遮光部。
在本申请所提供的阵列基板中，所述有源层包括半导体单元，所述半导体单元位于所述蚀刻阻挡部之上，所述栅极绝缘层包括栅极绝缘部，所述栅极绝缘部位于所述半导体单元上，所述栅极层包括栅极，所述栅极位于所述栅极绝缘部上。
在本申请所提供的阵列基板中，所述第一通孔贯穿所述层间介质层及所述缓冲层以暴露所述蚀刻阻挡部，所述第二通孔贯穿所述层间介质层以暴露所述半导体单元的一侧，所述第三通孔贯穿所述层间介质层以暴露所述半导体单元的另一侧。
在本申请所提供的阵列基板中，所述第一电连接部电连接于所述蚀刻阻挡部，所述第二电连接部电连接于所述半导体单元的一侧，所述第三电连接部电连接于所述半导体单元的另一侧。
在本申请所提供的阵列基板中，所述缓冲层的材料包括Si、SiNx和SiOx中的一种或几种组合，所述有源层的材料包括铟镓锌氧化物、铟锌氧化物和锌锡氧化物中的一种或几种组合。
在本申请所提供的阵列基板中，所述蚀刻阻挡层的材料包括Mo、Cu、Al和Ti中的一种或几种组合。
本申请提供一种阵列基板的制备方法，所述方法包括：
提供一基板；
在所述基板上形成遮光层；
在所述遮光层形成蚀刻阻挡层；
设置一缓冲层，所述缓冲层覆盖所述基板、所述遮光层和所述蚀刻阻挡层；
在所述缓冲层上依次设置有源层、栅极绝缘层和栅极层；
设置一层间介质层，所述层间介质层覆盖所述缓冲层、有源层、栅极绝缘层和栅极层；
蚀刻所述层间介质层和所述缓冲层形成第一通孔、第二通孔和第三通孔，所述第一通孔贯穿所述层间介质层和所述缓冲层以暴露所述蚀刻阻挡层，所述第二通孔贯穿所述层间介质层以暴露所述有源层，所述第三通孔贯穿所述层间介质层以暴露所述有源层；以及
在所述层间介质层上设置源漏极层，所述源漏极层经过图案化处理形成源极和漏极，所述源极包括第一电连接部和第二电连接部，所述第一电连接部填充所述第一通孔以电连接所述蚀刻阻挡层，所述第二电连接部填充所述第二通孔以电连接所述有源层，所述漏极包括第三电连接部，所述第三电连接部填充所述第三通孔以电连接所述有源层。
在本申请所提供阵列基板的制备方法中，所述第一通孔、所述第二通孔及所述第三通孔采用干法蚀刻形成。
在本申请所提供阵列基板的制备方法中，所述缓冲层的材料包括Si、SiNx和SiOx中的一种或几种组合，所述有源层的材料包括铟镓锌氧化物、铟锌氧化物和锌锡氧化物中的一种或几种组合，所述蚀刻阻挡层的材料包括Mo、Cu、Al和Ti中的一种或几种组合。
本申请所提供的阵列基板及其制备方法中，所述阵列基板的制备方法包括提供一基板，在所述基板上形成遮光层，在所述遮光层形成蚀刻阻挡层，设置一缓冲层，所述缓冲层覆盖所述基板、所述遮光层和所述蚀刻阻挡层，在所述缓冲层上依次设置有源层、栅极绝缘层和栅极层，设置一层间介质层，所述层间介质层覆盖所述缓冲层、有源层、栅极绝缘层和栅极层，蚀刻所述层间介质层和所述缓冲层形成第一通孔、第二通孔和第三通孔，所述第一通孔贯穿所述层间介质层和所述缓冲层以暴露所述蚀刻阻挡层，所述第二通孔贯穿所述层间介质层以暴露所述有源层，所述第三通孔贯穿所述层间介质层以暴露所述有源层，在所述层间介质层上设置源漏极层，所述源漏极层经过图案化处理形成源极和漏极，所述源极位于所述第一通孔中、第二通孔中及所述层间介质层上，所述漏极位于所述第三通孔中及所述层间介质层上。在本申请中，通过在遮光层上设置蚀刻阻挡层，因在进行蚀刻工艺中无法蚀刻动蚀刻阻挡层，使得无需蚀刻的结构得以保护，可以一次性对层间介质层和缓冲层进行开孔，进而提升生产效率和阵列基板的品质，并降低了成产成本。
附图说明
为了更清楚地说明本申请中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请所提供的阵列基板的第一种结构剖视图。
图2为本申请所提供的阵列基板的第二种结构剖视图。
图3为本申请提供的阵列基板的制备方法的流程示意图。
图4为本申请提供的阵列基板的制备方法的流程剖视图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请所提供的阵列基板的第一种结构剖视图。本申请提供一种阵列基板10。所述阵列基板10包括基板100、遮光层200、蚀刻阻挡层300、缓冲层400、有源层500、栅极绝缘层600、栅极层700、层间介质层800和源漏极层900。
所述遮光层200设置于所述基板100上。所述遮光层200的材料包括Mo、Al和Ti中的一种或几种组合。所述遮光层200的厚度为100纳米-400纳米。所述遮光层200包括若干遮光部210。
所述蚀刻阻挡层300设置于所述遮光层200上。所述蚀刻阻挡层300材料包括Mo、Cu、Al和Ti中的一种或几种组合。所述刻蚀阻挡层300包括若干蚀刻阻挡部310。所述蚀刻阻挡部310覆盖于所述遮光部210。
所述缓冲层400覆盖于所述基板100、所述遮光层200及所述蚀刻阻挡层300上。所述缓冲层400的材料包括Si、SiNx和SiOx中的一种或几种组合。
所述有源层500设置于所述缓冲层400上。所述有源层500的材料包括铟镓锌氧化物、铟锌氧化物和锌锡氧化物中的一种或几种组合。所述有源层500包括若干半导体单元510，每一所述半导体单元510位于一所述蚀刻阻挡部310之上。
所述栅极绝缘层600设置于所述有源层500上。所述栅极绝缘层600的材料包括Al2O3、SiOx和SiNX中的一种或几种组合。所述栅极绝缘层600包括若干栅极绝缘部610，每一所述栅极绝缘部610位于一所述半导体单元510上。
所述栅极层700设置于所述栅极绝缘层600上。所述栅极层700的材料包括Mo、Al、Ti、In和Ga中的一种或几种组合。所述栅极层700包括若干栅极710，每一所述栅极710位于一所述栅极绝缘部610上。
所述层间介质层800覆盖于所述缓冲层400、所述有源层500、所述栅极绝缘层600及所述栅极层700上。所述层间介质层800的材料包括SiOx和SiNX中的一种或几种组合。所述层间介质层800具有若干第一通孔810、若干第二通孔820及若干第三通孔830。所述若干第一通孔810贯穿所述层间介质层800及所述缓冲层400以暴露所述若干蚀刻阻挡部310。所述若干第二通孔820贯穿所述层间介质层400以暴露所述若干半导体单元510的一侧，所述若干第三通孔830贯穿所述层间介质层400以暴露所述若干半导体单元510的另一侧。
所述源漏极层900设置于所述层间介质层800上，所述源漏极层900的材料包括Mo、Al、Ti和Cu中的一种或几种组合。所述源漏极层900包括若干源极910和若干漏极920。每一所述源极910包括一所述第一电连接部911和一所述第二电连接部912。每一所述第一电连接部911填充于一所述第一通孔810以电连接所述蚀刻阻挡层300。每一所述第二电连接部912填充于一所述第二通孔820以电连接所述有源层500。每一所述漏极920包括一第三电连接部921。每一所述第三电连接部921填充于一所述第三通孔830以电连接所述有源层500。
请参阅图2，图2为本申请提供的阵列基板的第二种结构剖视图。在另一实施例中。所述阵列基板10还包括固化层1000。所述固化层1000覆盖于所述源漏极层900和所述层间介质层800上。所述固化层1000还包括若干第四通孔1010。所述第四通孔1010位于所述漏极920上。所述第四通孔1010贯穿所述固化层1000，并暴露所述漏极920。
请参阅图3，图3为本申请提供的阵列基板的制备方法的流程示意图。本申请还提供一种阵列基板的制备方法。所述方法包括：
21、提供一基板100。
请参阅图4，图4为本申请提供的阵列基板的制备方法的流程剖视图。所述基板100用于承载阵列基板的结构。
22、在所述基板100上形成遮光层200。
在所述基板100上沉积遮光层200，所述遮光层200的材料包括Mo、Al和Ti中的一种或几种组合。所述遮光层200的厚度为100纳米-400纳米。
23、在所述遮光层200形成蚀刻阻挡层300。
在所述遮光层200沉积蚀刻阻挡层300。在所述蚀刻阻挡层300上涂覆光刻胶层。对所述蚀刻阻挡层300进行曝光和显影处理。通过所述蚀刻阻挡层300进行湿法蚀刻，并暴露部分所述遮光层200。所述蚀刻阻挡层300形成若干蚀刻阻挡部310。对暴露的所述遮光层200进行干法蚀刻。所述遮光层200形成若干遮光部210。所述蚀刻阻挡部310覆盖所述遮光部210。剥离所述蚀刻阻挡层300上的光刻胶层。
24、设置一缓冲层400，所述缓冲层400覆盖所述基板100、所述遮光层200和所述蚀刻阻挡层300。
在所述基板100、所述遮光层200和所述蚀刻阻挡层300上采用化学气相沉积工艺沉积一缓冲层400。所述缓冲层400的材料包括Si、SiNx和SiOx中的一种或几种组合。
25、在所述缓冲层400上依次设置有源层500、栅极绝缘层610和栅极层710。
在所述缓冲层400上沉积铟镓锌氧化物作为有源层500。在一些实施例中，所述有源层500的材料包括铟镓锌氧化物、铟锌氧化物和锌锡氧化物中的一种或几种组合。对所述有源层500进行图案化处理。所述有源层500形成具有图案的若干半导体单元510。每一所述半导体单元510位于一所述蚀刻阻挡部310之上。
在所述有源层500上采用等离子体增强工艺沉积栅极绝缘层600。所述栅极绝缘层600的材料包括Al2O3、SiOx和SiNX中的一种或几种组合。对所述栅极绝缘层600进行图案化处理。所述栅极绝缘层600形成具有图案的若干栅极绝缘部610。
在所述栅极绝缘层600上采用物理气相沉积工艺沉积栅极层700。所述栅极层700的材料包括Mo、Al、Ti、In和Ga中的一种或几种组合。对所述栅极层700进行图案化处理。所述栅极层700形成具有图案的栅极710。每一所述栅极710位于一所述栅极绝缘部610上。
26、设置一层间介质层800，所述层间介质层800覆盖所述缓冲层400、有源层510、栅极绝缘层600和栅极层700。
在所述缓冲层400、有源层500、栅极绝缘层600和栅极层700上沉积一层间介质层800。所述层间介质层800的材料包括SiOx和SiNX中的一种或几种组合。
27、蚀刻所述层间介质层800和所述缓冲层400形成第一通孔810、第二通孔820、第三通孔830，所述第一通孔810贯穿所述层间介质层800和所述缓冲层400以暴露所述蚀刻阻挡层310，所述第二通孔820贯穿所述层间介质层800以暴露所述有源层510，所述第三通孔830贯穿所述层间介质层800以暴露所述有源层510。
对所述层间介质层800和所述缓冲层400进行干法蚀刻。所述层间介质层800形成若干第一通孔810、若干第二通孔820及若干第三通孔830。所述若干第一通孔810贯穿所述层间介质层800及所述缓冲层400以暴露所述若干蚀刻阻挡部310。所述若干第二通孔820贯穿所述层间介质层400以暴露所述若干半导体单元510的一侧，所述若干第三通孔830贯穿所述层间介质层400以暴露所述若干半导体单元510的另一侧。
在本申请中，通过对所述层间介质层和所述缓冲层采用干法进行蚀刻，形成通孔，所述通孔因所述蚀刻阻挡层的阻挡，止于所述蚀刻阻挡层的表面，保护无需蚀刻的结构及提高阵列基板的品质，对所述层间介质层和所述缓冲层进行蚀刻时，仅需一道光罩工序即可完成蚀刻，减少成本，并提高阵列基板的生产效率。
28、在所述层间介质层800上设置源漏极层900，所述源漏极层900经过图案化处理形成源极910和漏极920，每一源极910包括一第一电连接部911和一第二电连接部912，每一所述第一电连接部911填充于一所述第一通孔810以电连接所述蚀刻阻挡层300，每一所述第二电连接部912填充于一所述第二通孔820以电连接所述有源层500，每一漏极920包括一第三电连接部921，每一所述第三电连接921部填充于所述第三通孔830以电连接所述有源层500。
在所述层间介质层上采用物理气相沉积工艺沉积源漏极层900。所述源漏极层900的材料包括Mo、Al、Ti和Cu中的一种或几种组合。对所述源漏极层900黄光工艺和蚀刻工艺处理。所述源漏极层900形成具有图案的若干源极910和若干漏极920。每一所述源极910包括一第一电连接部911和一第二电连接部912。每一所述第一电连接部911填充于一第一通孔810以电连接所述蚀刻阻挡层300。每一所述第二电连接部912填充于一第二通孔820以电连接所述有源层500。每一所述漏极920包括一第三电连接部921。每一所述第三电连接部921填充于一第三通孔830以电连接所述有源层500。
请参阅图2，图2为本申请提供的阵列基板的第二种结构剖视图。在另一实施例中。所述阵列基板10还包括固化层1000。在所述源漏极层900和所述层间介质层800上采用物理气相沉积工艺沉积固化层1000。对所述固化层1000进行蚀刻工艺处理。所述固化层1000形成若干第四通孔1010。所述第四通孔1010位于所述漏极920上。所述第四通孔1010贯穿所述固化层1000，并暴露所述漏极920。
本申请所提供的阵列基板及其制备方法中，所述阵列基板的制备方法包括提供一基板，在所述基板上形成遮光层，在所述遮光层形成蚀刻阻挡层，设置一缓冲层，所述缓冲层覆盖所述基板、所述遮光层和所述蚀刻阻挡层，在所述缓冲层上依次设置有源层、栅极绝缘层和栅极层，设置一层间介质层，所述层间介质层覆盖所述缓冲层、有源层、栅极绝缘层和栅极层，蚀刻所述层间介质层和所述缓冲层形成第一通孔、第二通孔和第三通孔，所述第一通孔贯穿所述层间介质层和所述缓冲层以暴露所述蚀刻阻挡层，所述第二通孔贯穿所述层间介质层以暴露所述有源层，所述第三通孔贯穿所述层间介质层以暴露所述有源层，在所述层间介质层上设置源漏极层，所述源漏极层经过图案化处理形成源极和漏极，所述源极位于所述第一通孔中、第二通孔中及所述层间介质层上，所述漏极位于所述第三通孔中及所述层间介质层上。在本申请中，通过在遮光层上设置蚀刻阻挡层，因在进行蚀刻工艺中无法蚀刻动蚀刻阻挡层，使得无需蚀刻的结构得以保护，可以一次性对层间介质层和缓冲层进行开孔，进而提升生产效率和阵列基板的品质，并降低了成产成本。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (3)

1.一种阵列基板的制备方法，其特征在于，包括：
提供一基板；
在所述基板上形成遮光层；
在所述遮光层形成由若干蚀刻阻挡部构成的单一的蚀刻阻挡层；设置一缓冲层，所述缓冲层覆盖所述基板、所述遮光层和所述蚀刻阻挡层；
在所述缓冲层上依次设置有源层、栅极绝缘层和栅极层；
设置一层间介质层，所述层间介质层覆盖所述缓冲层、有源层、栅极绝缘层和栅极层；
蚀刻所述层间介质层和所述缓冲层形成第一通孔、第二通孔和第三通孔，所述第一通孔贯穿所述层间介质层和所述缓冲层以暴露所述蚀刻阻挡层，所述第二通孔贯穿所述层间介质层以暴露所述有源层，所述第三通孔贯穿所述层间介质层以暴露所述有源层；以及
在所述层间介质层上设置源漏极层，所述源漏极层经过图案化处理形成源极和漏极，源极包括第一电连接部和第二电连接部，所述第一电连接部填充于所述第一通孔以电连接所述蚀刻阻挡层，所述第二电连接部填充于所述第二通孔以电连接所述有源层，漏极包括第三电连接部，所述第三电连接部填充于所述第三通孔以电连接所述有源层。
2.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述第一通孔、所述第二通孔及所述第三通孔采用干法蚀刻形成。
3.根据权利要求1所述的阵列基板的制备方法，其特征在于，所述缓冲层的材料包括Si、SiNx 和 SiOx 中的一种或几种组合，所述有源层的材料包括铟镓锌氧化物、铟锌氧化物和锌锡氧化物中的一种或几种组合，所述蚀刻阻挡层的材料包括 Mo、Cu、Al 和 Ti 中的一种或几种组合。
CN201911166091.5A 2019-11-25 2019-11-25 阵列基板及其制备方法 Active CN110931509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911166091.5A CN110931509B (zh) 2019-11-25 2019-11-25 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911166091.5A CN110931509B (zh) 2019-11-25 2019-11-25 阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN110931509A CN110931509A (zh) 2020-03-27
CN110931509B true CN110931509B (zh) 2022-12-06

Family

ID=69851803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911166091.5A Active CN110931509B (zh) 2019-11-25 2019-11-25 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN110931509B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112768497B (zh) * 2021-01-07 2022-08-23 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107492555A (zh) * 2016-06-13 2017-12-19 三星显示有限公司 晶体管阵列面板
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
US10177257B2 (en) * 2015-09-22 2019-01-08 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, display substrate and display device
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN110416314A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
CN110518018A (zh) * 2019-08-14 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN109300917B (zh) * 2018-09-30 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177257B2 (en) * 2015-09-22 2019-01-08 Boe Technology Group Co., Ltd. Thin film transistor, method for fabricating the same, display substrate and display device
CN107492555A (zh) * 2016-06-13 2017-12-19 三星显示有限公司 晶体管阵列面板
CN109037346A (zh) * 2018-07-27 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、显示基板及其制作方法、显示装置
CN110112072A (zh) * 2019-04-08 2019-08-09 深圳市华星光电技术有限公司 阵列基板的制造方法和阵列基板
CN110416314A (zh) * 2019-07-24 2019-11-05 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板
CN110518018A (zh) * 2019-08-14 2019-11-29 深圳市华星光电半导体显示技术有限公司 阵列基板以及其制作方法

Also Published As

Publication number Publication date
CN110931509A (zh) 2020-03-27

Similar Documents

Publication Publication Date Title
US8748320B2 (en) Connection to first metal layer in thin film transistor process
CN109166862B (zh) 柔性oled显示面板及其制备方法
WO2014127579A1 (zh) 薄膜晶体管阵列基板、制造方法及显示装置
WO2018035973A1 (zh) 阵列基板、液晶显示面板以及制造方法
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN110931509B (zh) 阵列基板及其制备方法
EP3059758A1 (en) Oled backboard and manufacturing method therefor
CN111584512A (zh) 阵列基板及其制造方法、显示装置
CN108711548B (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
CN108878515B (zh) 薄膜晶体管及其制备方法、阵列基板
CN112420741A (zh) 一种阵列基板及其制备方法、显示面板
CN108493197B (zh) 顶栅型阵列基板制备工艺
CN108198824B (zh) 一种阵列基板的制备方法
CN110600483A (zh) 一种阵列基板及其制造方法
KR102228288B1 (ko) 탑 게이트 박막 트랜지스터의 제조 방법
CN110211874B (zh) 薄膜晶体管的制备方法及薄膜晶体管
KR100654350B1 (ko) 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자
CN107316907A (zh) 共面型薄膜晶体管及其制造方法
CN111710727A (zh) 一种阵列基板及其制备方法以及显示面板
KR101015526B1 (ko) 마스크와 그를 이용한 반도체 소자 제조 방법
CN111128876A (zh) 一种阵列基板的制备方法
CN110707156B (zh) 薄膜晶体管及其制造方法
CN115425031A (zh) 阵列基板及其制造方法、显示面板
KR100587595B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant