CN110707156B - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN110707156B CN110707156B CN201910868644.5A CN201910868644A CN110707156B CN 110707156 B CN110707156 B CN 110707156B CN 201910868644 A CN201910868644 A CN 201910868644A CN 110707156 B CN110707156 B CN 110707156B
- Authority
- CN
- China
- Prior art keywords
- region
- semiconductor
- insulating layer
- drain electrode
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 abstract description 8
- 238000000034 method Methods 0.000 description 16
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011651 chromium Substances 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001362 Ta alloys Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请提供一种薄膜晶体管及其制备方法，所述薄膜晶体管包括基板、栅极、栅极绝缘层、半导体单元、源极和漏极。所述栅极、栅极绝缘层、半导体单元、源极和漏极依次设置于所述基板上，所述源极覆盖部分所述栅极绝缘层和所述半导体单元的一端，所述源极包括若干第一通槽，所述漏极包括若干第二通槽，所述第一通槽和所述第二通槽贯穿所述漏极和所述漏极以暴露所述栅极绝缘层和所述半导体单元。在所述薄膜晶体管中的源极和漏极中设置若干所述通槽，减少了器件的裂纹，进而提高了器件的性能。
Description
技术领域
本申请涉及显示领域，具体涉及一种薄膜晶体管及其制造方法。
背景技术
随着电子显示技术的不断发展，柔性显示装置以其质量轻、厚度小、寿命长和可弯曲等众多优点，成为了最具发展潜力的新一代显示技术，但是，柔性基板的源漏极在弯曲或折叠的过程中，由于外力的作用下容易出现裂纹，并扩散至沟道处，导致源漏极的电连接性的下降，从而影响器件的性能。
发明内容
本申请提供一种薄膜晶体管及其制造方法，以提高器件的性能。
本申请提供一种薄膜晶体管，所述薄膜晶体管包括：
基板；
栅极，所述栅极设置于所述基板上；
栅极绝缘层，所述栅极绝缘层覆盖所述基板和所述栅极；
半导体单元，所述半导体单元设置于所述栅极绝缘层上，所述半导体单元包括第一半导体区域、第二半导体区域和第三半导体区域，所述半导体单元的第一半导体区域和第三半导体区域位于所述第二半导体区域的两端；
源极，所述源极覆盖部分所述栅极绝缘层和所述半导体单元的第一半导体区域，所述源极包括第一区域和第二区域，所述源极的第一区域与第二区域电连接，所述源极的第一区域包括若干第一通槽和/或第一通孔，所述第一通槽和/或第一通孔贯穿所述源极的第一区域以暴露所述栅极绝缘层和所述半导体单元；以及
漏极，所述漏极覆盖部分所述栅极绝缘层和所述半导体单元的第一半导体区域，所述漏极包括第三区域和第四区域，所述漏极的第三区域与第四区域电连接，所述漏极的第三区域包括若干第二通槽和/或第二通孔，所述第二通槽和/或第二通孔贯穿所述漏极的第三区域以暴露所述栅极绝缘层和所述半导体单元。
在本申请所提供的薄膜晶体管中，所述若干第一通槽和/或第一通孔的宽度为1微米-3微米，所述若干第二通槽和/或第二通孔的宽度为1微米-3微米。
在本申请所提供的薄膜晶体管中，所述源极和所述漏极的长度为100微米-200微米。
在本申请所提供的薄膜晶体管中，所述源极和所述漏极的材料包括Mo、Al、Ti、Cu和ITO中的一种或几种的组合。
在本申请所提供的薄膜晶体管中，所述源极的若干第一通槽和/或第一通孔的数量为4个-50个，所述漏极的若干第二通槽和/或第二通孔的数量为4个-50个。
本申请提供一种薄膜晶体管的制备方法，所述薄膜晶体管的制备方法包括：
提提供一基板；
在所述基板上形成栅极；
在所述基板及所述栅极上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体单元，所述半导体单元包括第一半导体区域、第二半导体区域和第三半导体区域，所述第一半导体区域和第三半导体区域位于所述第二半导体区域的两端；以及
在所述栅极绝缘层及所述半导体单元上形成源极和漏极，所述源极覆盖部分所述栅极绝缘层和所述半导体单元的第一半导体区域，所述源极包括第一区域和第二区域，所述源极的第一区域与所述源极的第二区域电连接，所述源极的第一区域包括若干第一通槽和/或第一通孔，所述第一通槽和/或第一通孔贯穿所述源极的第一区域以暴露所述栅极绝缘层和所述半导体单元，所述漏极覆盖部分所述栅极绝缘层和所述半导体单元的第三半导体区域，所述漏极包括第三区域和第四区域，所述漏极的第三区域与所述漏极的第四区域电连接，所述漏极的第三区域包括若干第二通槽和/或第二通孔，所述第二通槽和/或第二通孔贯穿所述漏极的第一区域以暴露所述栅极绝缘层和所述半导体单元。在本申请所提供的薄膜晶体管的制备方法中，所述若干第一通槽和所述若干第二通槽的槽径为1微米-3微米。
在本申请所提供的薄膜晶体管的制备方法中，所述若干第一通槽和/或第一通孔的宽度为1微米-3微米，所述若干第二通槽和/或第二通孔的宽度为1微米-3微米。
在本申请所提供的薄膜晶体管的制备方法中，所述源极和所述漏极的长度为100微米-200微米。
在本申请所提供的薄膜晶体管的制备方法中，所述源极和所述漏极的材料包括Mo、Al、Ti、Cu和ITO中的一种或几种的组合。
在本申请所提供的薄膜晶体管的制备方法中，所述源极的若干第一通槽和/或第一通孔的数量为4个-50个，所述漏极的若干第二通槽和/或第二通孔的数量为4个-50个。
本申请提供一种薄膜晶体管及其制备方法，所述薄膜晶体管包括基板、栅极、栅极绝缘层、半导体单元、源极和漏极。所述栅极、栅极绝缘层、半导体单元和源漏极依次设置于所述基板上，所述源极覆盖部分所述栅极绝缘层和所述半导体单元的一端，所述源极包括第一区域和第二区域，所述源极的第一区域与第二区域电连接，所述源极的第一区域包括若干第一通槽和/或第一通孔，所述第一通槽和/或第一通孔贯穿所述源极的第一区域以暴露所述栅极绝缘层和所述半导体单元，所述漏极覆盖部分所述栅极绝缘层和所述半导体单元的另一端，所述漏极包括第三区域和第四区域，所述漏极的第三区域与第四区域电连接，所述漏极的第三区域包括若干第二通槽和/或第二通孔，所述第二通槽和/或第二通孔贯穿所述漏极的第三区域以暴露所述栅极绝缘层和所述半导体单元。在本申请中，在所述薄膜晶体管中设置若干所述通槽和/或通孔，减少了器件的裂纹，进而提高了器件的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的薄膜晶体管的结构剖视图。
图2为本申请提供的薄膜晶体管的第一种结构俯视图。
图3为本申请提供的薄膜晶体管的第二种结构俯视图。
图4为本申请提供的薄膜晶体管的第三种结构俯视图。
图5为本申请提供的薄膜晶体管的制备方法的流程示意图。
图6为本申请提供的薄膜晶体管的制备方法的流程剖视图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请中的技术方案进行清楚、完整地描述。显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。基于本申请中的实施方式，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请提供的薄膜晶体管的结构剖视图。本申请提供一种薄膜晶体管10。所述薄膜晶体管10包括基板100、栅极200、栅极绝缘层300、半导体单元400、源极500和漏极600。
所述栅极200、栅极绝缘层300和半导体单元400依次设置在所述基板100上。所述半导体单元400包括第一半导体区域410、第二半导体区域420和第三半导体区域430。所述半导体单元400的第一半导体区域410、第二半导体区域420和第三半导体区域430相连接。所述半导体单元400的第一半导体区域410和第三半导体区域430位于所述第二半导体区域420的两端。
所述栅极200可由铬(Cr)、铬的合金材料或者钼钽合金、铝(Al)以及铝合金材料制备。所述栅极绝缘层300的材料包括SiOx、Al2O3或SiNx等。所述半导体单元400的材料包括铟镓锌氧化物(IGZO)。
所述源极500覆盖部分所述栅极绝缘层300和所述半导体单元400的第一半导体区域410。所述漏极600覆盖部分所述栅极绝缘层300和所述半导体单元400的第三半导体区域430。
所述源极的长度L1为100微米-200微米。所述漏极的长度L2为100微米-200微米。所述源极和所述漏极的材料包括Mo、Al、Ti、Cu和ITO中的一种或几种的组合。
请参阅图2，图2为本申请提供的薄膜晶体管的第一种结构俯视图。所述源极500包括第一区域510和第二区域520。所述源极500的第一区域510与所述源极500的第二区域520电连接。所述源极520的第一区域510包括若干第一通槽和/或第一通孔530。在本实施例中，所述源极520的第一区域510包括若干第一通槽530。所述源极500的第一区域510的第一通槽的数量为4-50个。每一所述第一通槽530贯穿所述源极500的第一区域510以暴露所述栅极绝缘层300和所述半导体单元400的第一半导体区域410。每一所述第一通槽530的宽度W1为1微米-3微米。每一所述第一通槽530的贯穿方向可以以一定的角度贯穿所述源极500。在本实施例中，所述第一通槽530以垂直于所述半导体单元400宽度方向贯穿所述源极500。
所述源极500和所述漏极600相对设置。所述漏极600包括第三区域610和第四区域620。所述漏极600的第三区域610与所述漏极600的第四区域620电连接。所述漏极600的第三区域610包括若干第二通槽和/或第二通孔630。在本实施例中，所述漏极600的第三区域610包括若干第二通槽630。所述第三区域610的第二通槽630的数量为4个-50个。所述第二通槽630贯穿所述漏极600的第三区域610以暴露所述栅极绝缘层300和所述半导体单元400的第三半导体区域430。每一所述第二通槽630的宽度W2为1微米-3微米。每一所述第二通槽630和/或第二通孔的贯穿方向可以以一定的角度贯穿所述漏极600。在本实施例中，所述第二通槽630以垂直于所述半导体单元400的宽度方向贯穿所述漏极600。
请参阅图3，图3为本申请提供的薄膜晶体管的第二种结构俯视图。在一种实施例中，所述第一通孔513平行于所述半导体单元401的宽度方向贯穿所述源极501的第一区域511，并暴露所述栅极绝缘层300和所述半导体单元400的第一半导体区域410。所述源极501的第一通孔513的宽度W3为1微米-3微米。所述第二通孔613平行于所述半导体单元401的宽度方向贯穿所述漏极601的第三区域611以暴露所述栅极绝缘层300和所述半导体单元400的第三半导体区域430。所述漏极601的第二通孔613的宽度W4为1微米-3微米。所述源极501的长度L3为100微米-200微米。所述漏极601的长度L4为100微米-200微米。
请参阅图4，图4为本申请提供的薄膜晶体管的第三种结构俯视图。在一种实施例中，所述第一通孔524垂直于所述半导体单元402的宽度方向贯穿所述源极502的第一区域521。所述第一通槽523垂直于所述半导体单元402的宽度方向贯穿所述源极502的第一区域521。所述源极502的第一通孔524的宽度W6为1微米-3微米。所述源极502的第一通槽523的宽度W5为1微米-3微米。所述第二通孔624垂直于所述半导体单元402的宽度方向贯穿所述漏极602的第三区域621。所述第二通槽623垂直于所述半导体单元402的宽度风向贯穿所述漏极602的第三区域621。所述漏极602的第二通孔624的宽度W8为1微米-3微米。所述漏极602的第二通槽623的宽度W7为1微米-3微米。所述源极的长度L5为100微米-200微米。所述漏极的长度L6为100微米-200微米。
请参阅图5，图5为本申请提供的薄膜晶体管的制备方法的流程示意图。本申请还提供一种显示装置的制造方法。所述方法包括：
20、提供一基板100。
所述基板100用于承载器件的结构。所述基板100的制备材料不限。
30、在所述基板100上形成栅极200。
请参阅图6，图6为本申请提供的薄膜晶体管的制备方法的流程剖视图。在所述基板100上采用物理气相沉积工艺沉积金属电极底栅层。对所述金属电极底栅极层进行黄光工艺和蚀刻工艺处理，形成具有图案的栅极200。
所述栅极200的材料包括铬(Cr)、铬的合金材料或者钼钽合金、铝(Al)以及铝合金等。
40、在所述基板100及所述栅极200上形成栅极绝缘层300。
采用等离子体增强化学的气相沉积法沉积SiO2作为栅极绝缘层300。所述栅极绝缘层300覆盖所述基板100及所述基板100上的栅极200上。
所述栅极绝缘层300的材料包括SiOx、Al2O3或SiNx等。
50、在所述栅极绝缘层300上形成半导体单元400，所述半导体单元包括第一半导体区域401、第二半导体区域402和第三半导体区域403，所述第一半导体区域401和第三半导体区域403位于所述第二半导体区域402的两端。
在所述栅极绝缘层300上采用物理气相沉积工艺沉积第一金属层。对所述第一金属层进行退化处理后，再对所述第一金属层进行黄光工艺和蚀刻工艺处理，形成具有图案的半导体单元400。
所述半导体单元400的材料包括铟镓锌氧化物(IGZO)。
60、在所述栅极绝缘层300及所述半导体单元400上形成源极500和漏极600，所述源极500覆盖部分所述栅极绝缘层300和所述半导体单元400的第一半导体区域401，所述源极500包括第一区域510和第二区域520，所述源极500的第一区域510与所述源极500的第二区域520电连接，所述源极500的第一区域510包括若干第一通槽和/或第一通孔530，所述第一通槽和/或第一通孔530贯穿所述源极500的第一区域510以暴露所述栅极绝缘层300和所述半导体单元400，所述漏极600覆盖部分所述栅极绝缘层300和所述半导体单元400的第三半导体区域403，所述漏极600包括第三区域610和第四区域620，所述漏极600的第三区域610与所述漏极600的第四区域620电连接，所述漏极600的第三区域610包括若干第二通槽和/或第二通孔630，所述第二通槽和/或第二通孔630贯穿所述漏极600的第三区域610以暴露所述栅极绝缘层300和所述半导体单元400。
请参阅图2，图2为本申请提供的薄膜晶体管的第一种结构俯视图。在所述栅极绝缘层300及所述半导体单元400上采用物理气相沉积工艺沉积第二金属层。对所述第二金属层进行黄光工艺和蚀刻工艺处理，所述第二金属层形成源极500和漏极600。所述源极和所述漏极的材料包括Mo、Al、Ti、Cu和ITO中的一种或几种的组合。所述源极的长度L1为100微米-200微米。所述漏极的长度L2为100微米-200微米。
形成的所述源极500覆盖部分所述栅极绝缘层300和所述半导体单元400的第一半导体区域401。所述源极500包括第一区域510和第二区域520。所述源极500的第一区域510与所述源极500的第二区域520电连接。所述源极520的第一区域510包括若干第一通槽和/或第一通孔530。所述第一通槽530和/或第一通孔贯穿所述源极500的第一区域510以暴露所述栅极绝缘层300和所述半导体单元400。每一所述第一通槽和/或第一通孔530的宽度W1为微米1微米-3微米。所述源极500的第一区域510的第一通槽和/或第一通孔530的数量为4-50个。每一所述第一通槽和/或第一通孔530的贯穿方向可以以一定的角度贯穿所述源极500。在本实施例中，所述若干第一通槽530以垂直于所述半导体单元400的宽度方向贯穿所述源极500的第一区域510，并暴露所述栅极绝缘层300和所述半导体单元400的第一半导体区域401。每一所述第一通槽530的宽度W1为微米1微米-3微米。所述源极500的第一区域510的第一通槽530的数量为4个-50个。
所述漏极600与所述源极500相对设置。形成的所述漏极600覆盖部分所述栅极绝缘层300和所述半导体单元400的第三半导体区域430。所述漏极600包括第三区域610和第四区域620。所述漏极600的第三区域610与所述漏极600的第四区域620电连接。所述漏极600的第三区域610包括若干第二通槽和/或第二通孔630。所述第二通槽和/或第二通孔630贯穿所述漏极600的第三区域610以暴露所述栅极绝缘层300和所述半导体单元400。所述第三区域610的第二通槽和/或第二通孔630的数量为4个-50个。每一所述第二通槽和/或第二通孔630的宽度W2为1微米-3微米。每一所述第二通槽630和/或第二通孔的贯穿方向可以以一定的角度贯穿所述漏极600。
在本实施例中，所述若干第二通槽630以垂直于所述半导体单元400的宽度方向贯穿所述漏极600的第三区域610，并暴露所述栅极绝缘层300及所述半导体单元400的第三半导体区域403。所述第三区域610的第二通槽630的数量为4个-50个。每一所述第二通槽的宽度W2为1微米-3微米
本申请提供一种薄膜晶体管及其制备方法，所述薄膜晶体管包括基板、栅极、栅极绝缘层、半导体单元、源极和漏极。所述栅极、栅极绝缘层、半导体单元和源漏极依次设置于所述基板上，所述源极覆盖部分所述栅极绝缘层和所述半导体单元的一端，所述源极包括第一区域和第二区域，所述源极的第一区域与第二区域电连接，所述源极的第一区域包括若干第一通槽和/或第一通孔，所述第一通槽和/或第一通孔贯穿所述源极的第一区域以暴露所述栅极绝缘层和所述半导体单元，所述漏极覆盖部分所述栅极绝缘层和所述半导体单元的另一端，所述漏极包括第三区域和第四区域，所述漏极的第三区域与第四区域电连接，所述漏极的第三区域包括若干第二通槽和/或第二通孔，所述第二通槽和/或第二通孔贯穿所述漏极的第三区域以暴露所述栅极绝缘层和所述半导体单元。在本申请中，在所述薄膜晶体管中设置若干所述通槽和/或通孔，减少了器件的裂纹，进而提高了器件的性能。
以上对本申请实施方式提供了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施方式的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (4)
1.一种薄膜晶体管，其特征在于，包括：
柔性基板；
栅极，所述栅极设置于所述柔性基板上；
栅极绝缘层，所述栅极绝缘层覆盖所述柔性基板和所述栅极；
半导体单元，所述半导体单元设置于所述栅极绝缘层上，所述半导体单元包括第一半导体区域、第二半导体区域和第三半导体区域，所述半导体单元的第一半导体区域和第三半导体区域位于所述第二半导体区域的两端；
源极，所述源极覆盖部分所述栅极绝缘层和所述半导体单元的第一半导体区域，所述源极包括第一区域和第二区域，所述源极的第一区域与第二区域电连接，所述源极的第一区域包括若干第一通槽和/或第一通孔，所述第一通槽和/或所述第一通孔贯穿所述源极的第一区域以暴露所述栅极绝缘层和所述半导体单元；以及
漏极，所述漏极覆盖部分所述栅极绝缘层和所述半导体单元的第三半导体区域，所述漏极包括第三区域和第四区域，所述漏极的第三区域与第四区域电连接，所述漏极的第三区域包括若干第二通槽和/或第二通孔，所述第二通槽和/或所述第二通孔贯穿所述漏极的第三区域以暴露所述栅极绝缘层和所述半导体单元；
所有所述第一通槽和/或所述第一通孔暴露所述栅极绝缘层的总面积大于暴露所述半导体单元的总面积，所有所述第二通槽和/或所述第二通孔暴露所述栅极绝缘层的总面积大于暴露所述半导体单元的总面积；
所述第一通槽和/或所述第一通孔的宽度为1微米-3微米，所述第二通槽和/或所述第二通孔的宽度为1微米-3微米，所述源极和所述漏极的长度为100微米-200微米，所述源极的所述第一通槽和/或所述第一通孔的数量为4个-50个，所述漏极的所述第二通槽和/或所述第二通孔的数量为4个-50个。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极的材料包括Mo、Al、Ti、Cu和ITO中的一种或几种的组合。
3.一种薄膜晶体管的制备方法，其特征在于，包括：
提供一柔性基板；
在所述柔性基板上形成栅极；
在所述柔性基板及所述栅极上形成栅极绝缘层；
在所述栅极绝缘层上形成半导体单元，所述半导体单元包括第一半导体区域、第二半导体区域和第三半导体区域，所述第一半导体区域和第三半导体区域位于所述第二半导体区域的两端；以及
在所述栅极绝缘层及所述半导体单元上形成源极和漏极，所述源极覆盖部分所述栅极绝缘层和所述半导体单元的第一半导体区域，所述源极包括第一区域和第二区域，所述源极的第一区域与所述源极的第二区域电连接，所述源极的第一区域包括若干第一通槽和/或第一通孔，所述第一通槽和/或所述第一通孔贯穿所述源极的第一区域以暴露所述栅极绝缘层和所述半导体单元，所述漏极覆盖部分所述栅极绝缘层和所述半导体单元的第三半导体区域，所述漏极包括第三区域和第四区域，所述漏极的第三区域与所述漏极的第四区域电连接，所述漏极的第三区域包括若干第二通槽和/或第二通孔，所述第二通槽和/或所述第二通孔贯穿所述漏极的第一区域以暴露所述栅极绝缘层和所述半导体单元，所有所述第一通槽和/或所述第一通孔暴露所述栅极绝缘层的总面积大于暴露所述半导体单元的总面积，所有所述第二通槽和/或所述第二通孔暴露所述栅极绝缘层的总面积大于暴露所述半导体单元的总面积；所述第一通槽和/或所述第一通孔的宽度为1微米-3微米，所述第二通槽和/或所述第二通孔的宽度为1微米-3微米，所述源极和所述漏极的长度为100微米-200微米，所述源极的所述第一通槽和/或所述第一通孔的数量为4个-50个，所述漏极的所述第二通槽和/或所述第二通孔的数量为4个-50个。
4.根据权利要求3所述的薄膜晶体管的制备方法，其特征在于，所述源极和所述漏极的材料包括Mo、Al、Ti、Cu和ITO中的一种或几种的组合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910868644.5A CN110707156B (zh) | 2019-09-16 | 2019-09-16 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910868644.5A CN110707156B (zh) | 2019-09-16 | 2019-09-16 | 薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110707156A CN110707156A (zh) | 2020-01-17 |
| CN110707156B true CN110707156B (zh) | 2023-11-28 |
Family
ID=69195539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910868644.5A Active CN110707156B (zh) | 2019-09-16 | 2019-09-16 | 薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110707156B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183165A (ja) * | 1991-12-27 | 1993-07-23 | Kanegafuchi Chem Ind Co Ltd | 薄膜トランジスタ |
| CN101800248A (zh) * | 2009-02-09 | 2010-08-11 | 索尼公司 | 薄膜晶体管和显示器件 |
| CN102884633A (zh) * | 2010-05-13 | 2013-01-16 | 夏普株式会社 | 电路基板和显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI546850B (zh) * | 2014-11-14 | 2016-08-21 | 群創光電股份有限公司 | 顯示面板之製備方法 |
-
2019
- 2019-09-16 CN CN201910868644.5A patent/CN110707156B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183165A (ja) * | 1991-12-27 | 1993-07-23 | Kanegafuchi Chem Ind Co Ltd | 薄膜トランジスタ |
| CN101800248A (zh) * | 2009-02-09 | 2010-08-11 | 索尼公司 | 薄膜晶体管和显示器件 |
| CN102884633A (zh) * | 2010-05-13 | 2013-01-16 | 夏普株式会社 | 电路基板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110707156A (zh) | 2020-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9601332B2 (en) | Systems and method for ohmic contacts in silicon carbide devices | |
| US11145711B2 (en) | Capacitor and method for manufacturing capacitor | |
| JP2010157740A (ja) | Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN106024608A (zh) | 一种薄膜晶体管及其制作方法、衬底基板及显示装置 | |
| CN111244110B (zh) | 一种显示面板以及电子装置 | |
| CN107591413B (zh) | 一种tft基板的制备方法、tft基板以及oled显示面板 | |
| CN102891251A (zh) | 一种石墨烯霍尔元件的封装结构及封装方法 | |
| CN101969026B (zh) | 基于喷墨印刷与激光干涉曝光的电极制备方法 | |
| CN110707156B (zh) | 薄膜晶体管及其制造方法 | |
| US20110291203A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN103094330B (zh) | 半导体器件及其制造方法 | |
| CN110931509B (zh) | 阵列基板及其制备方法 | |
| CN105633171A (zh) | 一种薄膜晶体管及其制作方法、显示装置 | |
| JP6131781B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
| JP2022141883A (ja) | 薄膜トランジスタ、および、薄膜トランジスタの製造方法 | |
| CN110211874B (zh) | 薄膜晶体管的制备方法及薄膜晶体管 | |
| CN106887468A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| CN110729358B (zh) | 薄膜晶体管及其制造方法 | |
| CN107516672A (zh) | 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统 | |
| JP7206887B2 (ja) | 有機薄膜トランジスタおよび電子装置 | |
| CN115425084A (zh) | 一种基于金刚石的p型mosfet器件及其制造方法 | |
| CN105932065A (zh) | 半导体装置及其制造方法 | |
| TWI419328B (zh) | 主動層堆疊結構及其製造方法及其應用 | |
| CN110867410A (zh) | 一种显示面板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |