CN115425084A - 一种基于金刚石的p型mosfet器件及其制造方法 - Google Patents
一种基于金刚石的p型mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN115425084A CN115425084A CN202211162219.2A CN202211162219A CN115425084A CN 115425084 A CN115425084 A CN 115425084A CN 202211162219 A CN202211162219 A CN 202211162219A CN 115425084 A CN115425084 A CN 115425084A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- layer structure
- photoresist
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 24
- 239000010432 diamond Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 64
- 229910052751 metal Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 239000000243 solution Substances 0.000 claims description 7
- 239000003929 acidic solution Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- 239000013077 target material Substances 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于金刚石的P型MOSFET器件及其制造方法，其包括中层结构、位于中层结构上端面上的上层结构，中层结构包括金刚石的N型衬底、形成于N型衬底左右两侧的P+源区，上层结构包括形成于其中一个P+源区上端面上的源极金属层、形成于另一个P+源区上端面上的漏极金属层、形成于N型衬底上端面上的栅极绝缘层、形成于栅极绝缘层上端面上的栅极金属层，源极金属层与栅极金属层之间、以及栅极金属层和漏极金属层之间均具有沟槽，MOSFET器件还包括与上层结构对称的设置在中层结构下端面上的下层结构。该器件结构简单，制造工艺过程简单，受工艺不稳定性影响小。
Description
技术领域
本申请涉及一种基于金刚石的P型MOSFET器件及其制造方法。
背景技术
金刚石作为超宽禁带半导体，其卓越的电气性能、耐压特性、导热特性广泛受到人们的关注和研究。当下金刚石器件还主要集中在纵向功率器件研究领域。金刚石纵向功率器件主要存在结构、制造工艺过程复杂，受工艺不稳定性影响较大，散热性存在问题。
发明内容
本申请的主要目的在于提供一种基于金刚石的P型MOSFET器件，其制造工艺过程简单，受工艺不稳定性影响较小，散热性好。
为实现前述发明目的，本申请采用的技术方案包括：一种基于金刚石的P型MOSFET器件，其包括中层结构、位于中层结构上端面上的上层结构，所述中层结构包括金刚石的N型衬底、形成于所述N型衬底左右两侧的P+源区，所述上层结构包括形成于其中一个所述P+源区上端面上的源极金属层、形成于另一个所述P+源区上端面上的漏极金属层、形成于所述N型衬底上端面上的栅极绝缘层、形成于所述栅极绝缘层上端面上的栅极金属层，所述源极金属层与所述栅极金属层之间、以及所述栅极金属层和所述漏极金属层之间均具有沟槽，所述MOSFET器件还包括与所述上层结构对称的设置在所述中层结构下端面上的下层结构。
另一种优选方式，所述源极金属层和漏极金属层的厚度均为30-50um。
另一种优选方式，所述栅极绝缘层厚度为300-800nm。
另一种优选方式，所述栅极金属层的厚度为3-5um。
另一种优选方式，所述MOSFET器件还包括形成于所述上层结构和/或下层结构上的阻挡层。
本发明还提供了一种基于金刚石的P型MOSFET器件的制造方法，其包括以下步骤：
步骤1：在n型衬底上方，化学气相淀积第一阻挡层，第一阻挡层上涂抹光刻胶，对n型衬底左右两端部上的光刻胶进行部分曝光，利用光刻溶液去除曝光处光刻胶进而刻蚀第一阻挡层形成第一通孔，通过第一通孔对n型衬底进行离子注入，形成p+源区；
步骤2：在p+源区上方采用物理气相淀积形成源极金属层和漏极金属层，淀积厚度为30～50μm；
步骤3：利用酸性溶液去除第一阻挡层及光刻胶层，在n型衬底上方，化学气相淀积第二阻挡层，第二阻挡层上涂抹光刻胶，通过对光刻胶的第一通孔部分曝光，利用光刻溶液去除曝光处光刻胶进而刻蚀第二阻挡层，形成第二通孔。通过第二通孔区域对n型衬底进行栅极绝缘层淀积形成栅极绝缘层；
步骤4：利用酸性溶液去除第一阻挡层及光刻胶层，在漂移层上形成第三阻挡层，并对第三阻挡层蚀刻形成源区金属通孔，通过源区金属通孔对栅极金属区淀积，形成栅极金属层；
步骤5：在上层结构上化学气相淀积形成最终阻挡层，对器件的外露的端面进行保护；
所述制造方法还包括步骤6：在中层结构的下端面上重复步骤2～4形成下层结构，并在下层结构上化学气相淀积形成最终阻挡层。
另一种优选方式，步骤1中，离子注入时的掺杂浓度为2*10^18cm-3～6*10^18cm-3。
另一种优选方式，步骤2中，源极金属层和漏极金属层均采用金靶材。
另一种优选方式，步骤3中，栅极绝缘层利用物理气象淀积形成，淀积材料为Al2O3，淀积厚度为300～800nm。
另一种优选方式，步骤4中，栅极金属层利用物理气象淀积，淀积材料为金，淀积厚度为3～5μm。
本申请与现有技术相比具有以下优点：
一、该P型MOSFET器件应用领域为中低压功率器件，器件耐压特性主要依靠金刚石本身禁带宽度和击穿特性，通过简单的结构就能实现中低压领域耐压特性；
二、该器件采用了横向结构，结构简单，制造工艺过程简单，受工艺不稳定性影响小；
三、该器件采用了上下对称栅结构，有良好的栅控能力；
四、该器件对称栅结构形成的导电通道位于器件上下表面，可以实现良好的散热特性；
五、该器件源极和漏极完全对称，在应用时可以对称使用，提高了器件的使用便利性；
六、该器件在上下表面分别有单独的MOSFET结构，其上表面或者下表面的MOSFET结构损坏对另外一个导电机制没有影响，只是电流能力下降一半，器件可以继续降额使用，提高了可靠性。
附图说明
图1是本发明中n型衬底的示意图；
图2是步骤1后的示意图；
图3是步骤2后的示意图；
图4是步骤3后的示意图；
图5是步骤4后的示意图；
图6是步骤6后的示意图。
具体实施方式
参照图6，最终基于金刚石的P型MOSFET器件包括中层结构、位于中层结构上端面上的上层结构，中层结构包括金刚石的N型衬底、形成于N型衬底左右两侧的P+源区，上层结构包括形成于其中一个P+源区上端面上的源极金属层、形成于另一个P+源区上端面上的漏极金属层、形成于N型衬底上端面上的栅极绝缘层、形成于栅极绝缘层上端面上的栅极金属层，源极金属层与栅极金属层之间、以及栅极金属层和漏极金属层之间均具有沟槽，MOSFET器件还包括与上层结构对称的设置在中层结构下端面上的下层结构，以及形成于上层结构和/或下层结构上的阻挡层。其中，源极金属层和漏极金属层的厚度均为30-50um。栅极绝缘层厚度为300-800nm。栅极金属层的厚度为3-5um。
上述基于金刚石的P型MOSFET器件的制造方法，其包括以下步骤：
步骤1：在n型衬底上方，化学气相淀积第一阻挡层，第一阻挡层上涂抹光刻胶，对n型衬底左右两端部上的光刻胶进行部分曝光，利用光刻溶液去除曝光处光刻胶进而刻蚀第一阻挡层形成第一通孔，通过第一通孔对n型衬底进行离子注入，形成p+源区，掺杂浓度为2*10^18cm-3～6*10^18cm-3；
步骤2：在p+源区上方采用物理气相淀积形成源极金属层和漏极金属层，淀积厚度为30～50μm，源极金属层和漏极金属层均采用金靶材；
步骤3：利用酸性溶液去除第一阻挡层及光刻胶层，在n型衬底上方，化学气相淀积第二阻挡层，第二阻挡层上涂抹光刻胶，通过对光刻胶的第一通孔部分曝光，利用光刻溶液去除曝光处光刻胶进而刻蚀第二阻挡层，形成第二通孔。通过第二通孔区域对n型衬底进行栅极绝缘层淀积形成栅极绝缘层，栅极绝缘层利用物理气象淀积形成，淀积材料为Al2O3，淀积厚度为300～800nm；
步骤4：利用酸性溶液去除第一阻挡层及光刻胶层，在漂移层上形成第三阻挡层，并对第三阻挡层蚀刻形成源区金属通孔，通过源区金属通孔对栅极金属区淀积，形成栅极金属层，栅极金属层的厚度为3-5um；
步骤5：在上层结构上化学气相淀积形成最终阻挡层，对器件的外露的端面进行保护；
步骤6：在中层结构的下端面上重复步骤2～4形成下层结构，并在下层结构上化学气相淀积形成最终阻挡层。
由于采用上述方案，该P型MOSFET器件具有以下优点：
一、该P型MOSFET器件应用领域为中低压功率器件，器件耐压特性主要依靠金刚石本身禁带宽度和击穿特性，通过简单的结构就能实现中低压领域耐压特性；
二、该器件采用了横向结构，结构简单，制造工艺过程简单，受工艺不稳定性影响小；
三、该器件采用了上下对称栅结构，有良好的栅控能力；
四、该器件对称栅结构形成的导电通道位于器件上下表面，可以实现良好的散热特性；
五、该器件源极和漏极完全对称，在应用时可以对称使用，提高了器件的使用便利性；
六、该器件在上下表面分别有单独的MOSFET结构，其上表面或者下表面的MOSFET结构损坏对另外一个导电机制没有影响，只是电流能力下降一半，器件可以继续降额使用，提高了可靠性。
上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种基于金刚石的P型MOSFET器件，其包括中层结构、位于中层结构上端面上的上层结构，其特征在于：所述中层结构包括金刚石的N型衬底、形成于所述N型衬底左右两侧的P+源区，所述上层结构包括形成于其中一个所述P+源区上端面上的源极金属层、形成于另一个所述P+源区上端面上的漏极金属层、形成于所述N型衬底上端面上的栅极绝缘层、形成于所述栅极绝缘层上端面上的栅极金属层，所述源极金属层与所述栅极金属层之间、以及所述栅极金属层和所述漏极金属层之间均具有沟槽，所述MOSFET器件还包括与所述上层结构对称的设置在所述中层结构下端面上的下层结构。
2.根据权利要求1所述的基于金刚石的P型MOSFET器件，其特征在于：所述源极金属层和漏极金属层的厚度均为30-50um。
3.根据权利要求1所述的基于金刚石的P型MOSFET器件，其特征在于：所述栅极绝缘层厚度为300-800nm。
4.根据权利要求1所述的基于金刚石的P型MOSFET器件，其特征在于：所述栅极金属层的厚度为3-5um。
5.根据权利要求1所述的基于金刚石的P型MOSFET器件，其特征在于：所述MOSFET器件还包括形成于所述上层结构和/或下层结构上的阻挡层。
6.一种权利要求1～5中任一所述基于金刚石的P型MOSFET器件的制造方法，其包括以下步骤：
步骤1：在n型衬底上方，化学气相淀积第一阻挡层，第一阻挡层上涂抹光刻胶，对n型衬底左右两端部上的光刻胶进行部分曝光，利用光刻溶液去除曝光处光刻胶进而刻蚀第一阻挡层形成第一通孔，通过第一通孔对n型衬底进行离子注入，形成p+源区；
步骤2：在p+源区上方采用物理气相淀积形成源极金属层和漏极金属层，淀积厚度为30～50μm；
步骤3：利用酸性溶液去除第一阻挡层及光刻胶层，在n型衬底上方，化学气相淀积第二阻挡层，第二阻挡层上涂抹光刻胶，通过对光刻胶的第一通孔部分曝光，利用光刻溶液去除曝光处光刻胶进而刻蚀第二阻挡层，形成第二通孔。通过第二通孔区域对n型衬底进行栅极绝缘层淀积形成栅极绝缘层；
步骤4：利用酸性溶液去除第一阻挡层及光刻胶层，在漂移层上形成第三阻挡层，并对第三阻挡层蚀刻形成源区金属通孔，通过源区金属通孔对栅极金属区淀积，形成栅极金属层；
步骤5：在上层结构上化学气相淀积形成最终阻挡层，对器件的外露的端面进行保护；
其特征在于，所述制造方法还包括步骤6：在中层结构的下端面上重复步骤2～4形成下层结构，并在下层结构上化学气相淀积形成最终阻挡层。
7.根据权利要求6所述的制造方法，其特征在于：步骤1中，离子注入时的掺杂浓度为2*10^18cm-3～6*10^18cm-3。
8.根据权利要求6所述的制造方法，其特征在于：步骤2中，源极金属层和漏极金属层均采用金靶材。
9.根据权利要求6所述的制造方法，其特征在于：步骤3中，栅极绝缘层利用物理气象淀积形成，淀积材料为Al2O3，淀积厚度为300～800nm。
10.根据权利要求6所述的制造方法，其特征在于：步骤4中，栅极金属层利用物理气象淀积，淀积材料为金，淀积厚度为3～5μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211162219.2A CN115425084A (zh) | 2022-09-23 | 2022-09-23 | 一种基于金刚石的p型mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211162219.2A CN115425084A (zh) | 2022-09-23 | 2022-09-23 | 一种基于金刚石的p型mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115425084A true CN115425084A (zh) | 2022-12-02 |
Family
ID=84204994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211162219.2A Pending CN115425084A (zh) | 2022-09-23 | 2022-09-23 | 一种基于金刚石的p型mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115425084A (zh) |
-
2022
- 2022-09-23 CN CN202211162219.2A patent/CN115425084A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3915180B2 (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| TWI696288B (zh) | 遮蔽閘金氧半場效電晶體及其製造方法 | |
| CN106981514B (zh) | 基于纳米沟道的凹槽栅增强型GaN晶体管器件 | |
| CN105103295A (zh) | 具有垂直漂移区的横向GaN JFET | |
| WO2011121830A1 (ja) | 電界効果トランジスタ | |
| CN105070663B (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN114496784B (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN115360096A (zh) | 一种集成异质结二极管的平面栅碳化硅mosfet的制造方法 | |
| CN117153886B (zh) | 一种石墨烯欧姆接触的金刚石平面栅vdmos器件及制备方法 | |
| JPS6237965A (ja) | 縦形半導体装置およびその製造方法 | |
| US10103259B2 (en) | Method of manufacturing a wide bandgap vertical-type MOSFET | |
| CA3025767C (en) | Semiconductor device | |
| CN115842056A (zh) | 一种集成HJD的SiC DMOSFET器件及其制备方法 | |
| CN115425084A (zh) | 一种基于金刚石的p型mosfet器件及其制造方法 | |
| CN114256355A (zh) | 一种具有源极场板的高可靠性平面型分裂栅SiC MOSFET器件及其制备方法 | |
| CN107895738B (zh) | 一种阱局部高掺的mos型器件及制备方法 | |
| CN109564876A (zh) | 半导体装置 | |
| CN113628973A (zh) | 碳化硅mosfet器件及其制造方法 | |
| CN115188803B (zh) | 一种沟槽侧壁栅碳化硅mosfet及其制备方法 | |
| CN116779537B (zh) | 半导体结构的制作方法以及半导体结构 | |
| CN113594230B (zh) | 垂直结构的金刚石深耗尽型场效应晶体管及制备方法 | |
| KR102717707B1 (ko) | 비대칭 트렌치 모스펫 소자 | |
| US12002892B2 (en) | Semiconductor device with embedded Schottky diode and manufacturing method thereof | |
| JP7009933B2 (ja) | 半導体装置 | |
| CN116960187A (zh) | 一种n型金刚石横向mosfet器件及其制备工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |