CN107516672A - 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统 - Google Patents

一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统 Download PDF

Info

Publication number
CN107516672A
CN107516672A CN201710486211.4A CN201710486211A CN107516672A CN 107516672 A CN107516672 A CN 107516672A CN 201710486211 A CN201710486211 A CN 201710486211A CN 107516672 A CN107516672 A CN 107516672A
Authority
CN
China
Prior art keywords
metal
thickness
metal levels
layer
schottky contacts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710486211.4A
Other languages
English (en)
Other versions
CN107516672B (zh
Inventor
任春江
陈堂胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201710486211.4A priority Critical patent/CN107516672B/zh
Publication of CN107516672A publication Critical patent/CN107516672A/zh
Application granted granted Critical
Publication of CN107516672B publication Critical patent/CN107516672B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统,AlGaN/GaN HEMT的栅电极采用双层Ni/Mo/Ti/Pt/Y/Ti结构的肖特基接触系统,且第二层Ni/Mo/X/Y/Ti宽度大于第一层Ni/Mo/X/Y/Ti宽度;肖特基接触系统采用蒸发的方法在AlGaN势垒层的表面依次淀积Ni、Mo、X、Y、Ti、Ni、Mo、X、Y、Ti形成栅电极,其中,X金属层为Ti或Ti/Pt或Ti/Pt/Ti/Pt或Ti/Mo/Ti/Mo;Y金属层为Au或Al或Cu或Au/Pt/Au或Al/Pt/Al或Cu/Pt/Cu。本发明制得肖特基接触系统与传统的肖特基接触系统相比,具有更小的热胀系数及更低热导率,在器件工作时使得其中的金属层具有比外延层更低的温度,从而规避其热胀因素对器件性能与可靠性的影响,同时还降低了栅阻,提升器件的频率特性。

Description

一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖 特基接触系统
技术领域
本发明涉及的是一种适合铝镓氮化合物/氮化镓高电子迁移率晶体管的具有复合金属势垒层的肖特基接触系统。
背景技术
铝镓氮化合物(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)作为第三代宽禁带化合物半导体器件,其所具有的高频、大功率特性是现有Si和GaAs等半导体技术所不具备的,使得其在微波应用领军具有独特的优势,从而成为了半导体微波功率器件研究的热点。近年来研究人员在AlGaN/GaN HEMT的微波性能方面已取得了很好的突破,特别是输出功率能力方面,目前公开的小尺寸AlGaN/GaN HEMT的输出功率密度在X波段可达30W/mm以上(Wu et al. IEEE Electron Device Lett.,Vol.25,No.3,pp.117-119,2004.)、Ka波段其输出功率甚至也达到了10W/mm以上(T. Palacios et al., IEEE ELECTRON DEVICELETTERS, VOL. 26, NO. 11, pp.781-783,2005.)。
肖特基栅工艺是AlGaN/GaN HEMT器件研制中的关键工艺,肖特基栅的作用一个方面是与AlGaN/GaN HEMT器件形成肖特基接触,从而在器件工作的时候,肖特基栅上的电压变化能够调制沟道中二维电子气。判断肖特基栅工艺好坏一般从势垒的热稳定性、栅阻等几个方面进行判别,但对于AlGaN/GaN HEMT器件来说,还有一个重要的方面就是构成肖特基栅的金属体系热胀系数与GaN或者AlGaN的失配要尽量的小,这是因为一方面AlGaN/GaNHEMT器件中AlGaN势垒层与GaN沟道层存在较大的晶格失配,热胀系数大的肖特基栅金属体系可能加剧这一失配,从而引起器件的可靠性问题;另外GaN或者AlGaN具有很强的压电极化效应,热胀系数大的肖特基栅金属体系还有可能引起还有可能引起器件性能上随温度变化更加剧烈。
目前常用Ni/Au/Ti或者Ni/Pt/Au/Pt/Ti或者Ni/Pt/Au/Ni或者Pt/Au/Pt/Ti等多层金属体系作为AlGaN/GaN HEMT器件的肖特基栅,在这些金属体系中,Ni或者Ni/Pt或者Pt等金属层与AlGaN/GaN HEMT器件的外延层形成肖特基势垒接触,而Au金属层的作用主要是降低栅阻,Au金属层上的Ti或者Ni或者Pt/Ti等金属层的主要作用是保护Au金属层,使得后续淀积SiN保护介质层时Au金属层不会与SiN介质层发生共金反应。Ni/Au/Ti或者Ni/Pt/Au/Pt/Ti或者Ni/Pt/Au/Ni或者Pt/Au/Pt/Ti等多层金属体系作为AlGaN/GaN HEMT器件的肖特基栅时,由于Ni金属层或者Ni/Pt或者Pt金属层由于自身应力较大其厚度一般在30-50nm左右,这样使得其上的Au金属层离AlGaN/GaN HEMT器件的外延层比较靠近,Au金属层与AlGaN/GaN HEMT器件的外延层存在较大的热失配,使得器件在高温下工作时存在可靠性隐患。半导体工艺中可作为AlGaN/GaN HEMT器件肖特基栅的多层金属体系中,除了Au可以起到降低器件栅阻的作用外,还可以选用的有Al或者Cu,但是不管是Au或者是Al还是Cu,它们热胀系数均较大,与AlGaN/GaN HEMT器件的外延层都存在较大的热失配,不利于高可靠AlGaN/GaN HEMT器件的制造,因此需要加以改进,来降低Au或者是Al或者是Cu这几种金属带来的影响。
发明内容
本发明提供了一种适合铝镓氮化合物/氮化镓高电子迁移率晶体管的具有复合金属势垒层的肖特基接触系统,具体是一种采用了Ni/Mo双层复合金属势垒层的肖特基接触系统,提高了器件在高温下工作时存在可靠性。
本发明的技术方案:一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统,铝镓氮(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)的栅电极所采用的肖特基接触系统包括第一Ni/Mo/X/Y/Ti多层金属体系和形成在第一Ni/Mo/X/Y/Ti多层金属体系上的第二Ni/Mo/X/Y/Ti多层金属体系,且第二Ni/Mo/X/Y/Ti多层金属体系宽度大于第一Ni/Mo/X/Y/Ti多层金属体系宽度;其中,所述X金属层为Ti或Ti/Pt或Ti/Pt/Ti/Pt或Ti/Mo/Ti/Mo;所述Y金属层为Au或Al或Cu或Au/Pt/Au或Al/Pt/Al或Cu/Pt/Cu。
优选方案之一:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti/Pt,X金属层中的Ti金属层的厚度为70-150nm,Pt金属层的厚度为30-50nm;所述Y金属层为Au、Al或Cu,Y金属层中的Au、Al或Cu金属层的厚度为300-500nm。
优选方案之一:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti/Pt/Ti/Pt或Ti/Mo/Ti/Mo,X金属层中每层Ti金属层的厚度为35-75nm,每层Pt或Mo金属层的厚度为30-50nm;所述Y金属层为Au、Al或Cu,Y金属层中的Au、Al或Cu金属层的厚度为300-500nm。
优选方案之一:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti,其厚度为70-150nm;所述Y金属层为Au/Pt/Au或Al/Pt/Al或Cu/Pt/Cu,Y金属层中Au、Al或Cu金属层优选的厚度为300-500nm,Pt金属层优选的厚度为30-50nm。
优选方案之一:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti,其厚度为70-150nm;所述Y金属层为Au、Al或Cu,Y金属层中Au、Al或Cu金属层优选的厚度为300-500nm。
为了制造高可靠的AlGaN/GaN HEMT器件,本发明采用具有更小热胀系数的金属Mo作为肖特基势垒金属层,在金属Mo与外延层之间插入较为薄层的金属Ni起到粘附作用,克服金属Mo较差的粘附性,不适合直接与外延层接触形成肖特基接触的问题;另外为克服Au、Al或Cu这几种金属高的热胀系数带来的不利影响,在器件肖特基接触金属与Au或者是Al或者是Cu之间插入具有较低热胀系数,同时具有较低热导率的Ti金属层来使得器件工作时Au、Al或Cu具有比外延层更低的温度,从而规避其热胀因素。
本发明的有益效果:本发明制得肖特基接触系统与传统的肖特基接触系统相比,具有更小的热胀系数,使得肖特基接触系统的热胀系数与其下的半导体材料具有更好的适配性,避免了对器件性能与可靠性的影响;同时由于本发明采用的Mo金属具有更差的导热特性,在器件工作时使得其中的金属层具有比外延层更低的温度,从而进一步规避其热胀因素对器件性能与可靠性的影响;本发明中采用的Mo金属同时还具有良好的抗电迁徙能力,能够更好的抑制器件由于电迁徙引发的失效;本发明通过采用的多层金属肖特基接触系统同时还保持了较低的栅阻,保证了器件的频率特性。
附图说明
图1为Ni/Mo/X/Y/Ti多层金属体系结构示意图,从下到上依次由Ni金属层21、Mo金属层22、X金属层23、Y金属层24和Ti金属层25组成。
图2A为实施例1中,AlGaN/GaN HEMT的结构示意图。
图2B为实施例1中,AlGaN势垒层33上淀积欧姆接触电极后的结构示意图,欧姆接触电极包括源电极34和漏电极35。
图2C为实施例1中,源电极34和漏电极35、AlGaN势垒层33上淀积一层介质层36后的结构示意图。
图2D为实施例1中,源电极34和漏电极35之间的介质层36上形成为栅脚窗口37后的结构示意图。
图2E为实施例1中,栅脚窗口37上淀积栅电极38后的结构示意图。
图3A为实施例2中,淀积的刻胶层46中形成具有“T”型结构的凹槽47的结构示意图。
图3B为实施例2中,AlGaN势垒层33上淀积栅电极48的结构示意图。
图中,21为Ni金属层,22为Mo金属层,23为X金属层,24为Y金属层,25为Ti金属层,31为衬底,32为GaN缓冲层,33为AlGaN势垒层,34为源电极,35为漏电极,36介质层,37为栅脚窗口,38为栅电极,46为刻胶层,47为凹槽,48为栅电极。
具体实施方式
接下来参照附图更加全面的描述本发明中针对AlGaN/GaN HEMT应用的具有复合金属势垒层的肖特基接触系统实施方法。
实施例1
图2A-图2E是本实施例的实施步骤示意图,图2A是AlGaN/GaN HEMT所采用外延材料的一般结构示意图,包括了衬底31、GaN缓冲层32以及AlGaN势垒层33。关于AlGaN/GaN HEMT中衬底31所用的材料、GaN缓冲层32以及AlGaN势垒层33的形成可参考相关文献报道;另外图2A中的是AlGaN/GaN HEMT所采用外延材料的一般结构示意图,表明还存在其它形式的外延材料结构其它的结构形式可参考相关文献,不再进一步描述。
如图2B所示,在AlGaN势垒层33上提供欧姆接触电极作为源电极34、欧姆接触电极作为漏电极35,源电极34和漏电极35的间距优选的距离为2微米到5微米。源电极34和漏电极35的形成一般需要经过涂覆光刻胶层、曝光、显影去除需要淀积源电极34和漏电极35区域的光刻胶层、淀积欧姆接触金属层以及剥离去除光刻胶层及其上的欧姆接触金属层,对于涂覆光刻胶层、曝光、显影以及运用剥离工艺去除光刻胶及其上的金属层在本领域是众所周知的,此处不再赘述。源电极34和漏电极35可采用包括但不仅限于Ti/Al/Ni/Au、Ti/Al/Mo/Au等多层金属体系,一般还需要经过高温退火使得源电极34和漏电极35与其下的半导体层形成良好的欧姆接触,退火温度优选的为800℃-850℃。
源电极34和漏电极35完成后,如图2C所示淀积一层介质层36,介质层36同时覆盖在源源电极34和漏电极35、AlGaN势垒层33上,介质层36可使用的材料包括氮化硅(SiN)和氧化硅(SiO2)中的一种,介质层36淀积的方法包括溅射、电子束蒸发、等离子体增强化学汽相淀积(PECVD),优选地介质材料和淀积方法为SiN和PECVD。
如图2D所示在源电极34和漏电极35之间的介质层36上形成称之为栅脚的窗口37,栅脚窗口37的形成一般需要经过涂覆光刻胶层、曝光、显影等步骤在栅脚窗口37上方的光刻胶层中形成窗口、以光刻胶层为掩膜采用干法等离子体刻蚀的方法将该窗口中的介质层36去除,并去除介质层36上的光刻胶后在介质层36上得到栅脚窗口37。
如图2E所示在源电极34和漏电极35之间的栅脚窗口37上提供栅电极38,栅电极38的目的,一个方面是与AlGaN势垒层33形成肖特基接触,从而在器件工作的时候,栅电极上的电压变化能够调制沟道中二维电子气;另外一个作用是降低器件的栅阻,提升器件的频率特性。栅电极38优选采用蒸发的方式进行淀积,采用Ni/Mo/Ti/Pt/Y/Ti/Ni/Mo/Ti/Pt/Y/Ti形式的多层金属体系,Ni/Mo/Ti/Pt/Y/Ti/Ni/Mo/Ti/Pt/Y/Ti多层金属体系分为上Ni/Mo/X/Y/Ti多层金属体系和下Ni/Mo/X/Y/Ti多层金属体系两部分,栅电极38的下Ni/Mo/X/Y/Ti多层金属体系设置于栅脚窗口37内的,而上Ni/Mo/X/Y/Ti多层金属体系骑在介质层36上,下Ni/Mo/X/Y/Ti多层金属体系包括Ni金属层21、Mo金属层22、X金属层23、Y金属层24和Ti金属层25,如图1所示;上Ni/Mo/X/Y/Ti多层金属体系的结构与下Ni/Mo/X/Y/Ti多层金属体系相同。其中Ni金属层与Mo金属层一起与其下的AlGaN势垒层33形成肖特基接触,Ni金属层优选的厚度为5nm-10nm,Mo金属层优选的厚度为10nm-30nm;X金属层为Ti/Pt,其中的Ti金属层为克服其上的Y金属层(一般为Au或者是Al或者是Cu)高的热胀系数带来的不利影响,Ti具有较小的热胀系数同时具有较低热导率,使得器件工作时Y金属层具有比外延层更低的温度,从而规避其热胀因素对器件性能与可靠性的影响,Ti优选的厚度为70nm-150nm;Pt金属层的作用是阻止其下的Ti金属与其上的Y金属发生反应,Pt优选的厚度为30nm-50nm;Y金属层为Au或者是Al或者是Cu,其主要作用是降低栅阻,提升器件的频率特性,Y优选的厚度为300nm-500nm;Y金属层上的Ti金属层主要作用是保护Au或Al或Cu金属层,使得后续淀积SiN保护介质层时Y金属层不会与SiN介质层发生共金反应,其优选的厚度为10nm-30nm。栅电极38的形成一般需要经过涂覆光刻胶层、曝光、显影去除需要淀积栅电极38区域的光刻胶层、淀积栅电极金属层以及剥离去除光刻胶层及其上的栅电极金属层,同样对于涂覆光刻胶层、曝光、显影以及运用剥离工艺去除光刻胶及其上的金属层在本领域是众所周知的,此处不再赘述。
实施例2
图3A-图3B是本实施例的实验步骤示意图,关于AlGaN/GaN HEMT中衬底31所用的材料、GaN缓冲层32以及AlGaN势垒层33的形成可参考相关文献报道;关于源电极34和漏电极35的制作可参照实施例1中所述,此处不再赘述。如图3A所示,源电极34和漏电极35完成后涂覆光刻胶层46后经曝光、显影等工序在刻胶层46中形成具有“T”型的凹槽47,为了获得“T”型凹槽47,光刻胶层46一般需要有两种不同的光刻胶层组成,并经过至少两次曝光,一次或者两次显影获得,对于如何获得“T”型凹槽47是业内共知的,此处不再赘述。淀积栅电极金属层到凹槽47和光刻胶层46上并剥离去除光刻胶层及其上的栅电极金属层得到如图3B所示的栅电极48。
栅电极48的目的,一个方面是与AlGaN势垒层33形成肖特基接触,从而在器件工作的时候,栅电极上的电压变化能够调制沟道中二维电子气;另外一个作用是降低器件的栅阻,提升器件的频率特性。栅电极48优选采用蒸发的方式进行淀积Ni/Mo/Ti/Pt/Y/Ti/Ni/Mo/Ti/Pt/Y/Ti形式的多层金属体系,其包括上下Ni/Mo/X/Y/Ti多层金属体系两个部分,且上Ni/Mo/X/Y/Ti多层金属体系宽度大于下Ni/Mo/X/Y/Ti多层金属体系宽度;上下Ni/Mo/X/Y/Ti的多层金属体系形成了“T”型栅电极48 Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti;其中Ni金属层与Mo金属层一起与其下的AlGaN势垒层33形成肖特基接触,Ni金属层优选的厚度为5nm-10nm,Mo金属层优选的厚度为10nm-30nm;X金属层为Ti/Pt/Ti/Pt或Ti/Mo/Ti/Mo,两层Ti金属层优选的厚度均为35nm-75nm,两层Pt或Mo金属层优选的厚度为30nm-50nm,X金属层的其作用是克服其上Y金属层(一般为Au或者是Al或者是Cu)高的热胀系数带来的不利影响,X金属层具有较小的热胀系数同时具有较低热导率,使得器件工作时Y金属层具有比外延层更低的温度,从而规避其热胀因素对器件性能与可靠性的影响。Y金属层为Au或者是Al或者是Cu,其主要作用是降低栅阻,提升器件的频率特性,Au、Al或Cu金属层优选的厚度为300nm-500nm;Y金属层上的Ti金属层主要作用是保护Au、Al或Cu金属层,使得后续淀积SiN保护介质层时Au、Al或Cu金属层不会与SiN介质层发生共金反应,其优选的厚度为10nm-30nm。
实施例3
采用与实施例1或2相同的工艺制备肖特基栅电极,栅电极优选采用蒸发的方式进行淀积Ni/Mo/Ti/Pt/Y/Ti/Ni/Mo/Ti/Pt/Y/Ti形式的多层金属体系,其包括上下Ni/Mo/X/Y/Ti多层金属体系两个部分,且上Ni/Mo/X/Y/Ti多层金属体系宽度大于下Ni/Mo/X/Y/Ti多层金属体系宽度;上下Ni/Mo/X/Y/Ti的多层金属体系形成了“T”型栅电极 Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti;其中Ni金属层与Mo金属层一起与其下的AlGaN势垒层33形成肖特基接触,Ni金属层优选的厚度为5nm-10nm,Mo金属层优选的厚度为10nm-30nm;X金属层为Ti,Ti金属层优选的厚度为70-150nm,Y金属层为Au/Pt/Au或Al/Pt/Al或Cu/Pt/Cu,其主要作用是降低栅阻,提升器件的频率特性,Au、Al或Cu金属层优选的厚度为300-500nm,Pt金属层优选的厚度为30-50nm;Y金属层上的Ti金属层其优选的厚度为10nm-30nm。
实施例4
采用与实施例1或2相同的工艺制备肖特基栅电极,栅电极优选采用蒸发的方式进行淀积Ni/Mo/Ti/Pt/Y/Ti/Ni/Mo/Ti/Pt/Y/Ti形式的多层金属体系,其包括上下Ni/Mo/X/Y/Ti多层金属体系两个部分,且上Ni/Mo/X/Y/Ti多层金属体系宽度大于下Ni/Mo/X/Y/Ti多层金属体系宽度;上下Ni/Mo/X/Y/Ti的多层金属体系形成了“T”型栅电极 Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti;其中Ni金属层与Mo金属层一起与其下的AlGaN势垒层33形成肖特基接触,Ni金属层优选的厚度为5nm-10nm,Mo金属层优选的厚度为10nm-30nm;X金属层为Ti,Ti金属层优选的厚度为70-150nm,Y金属层为Au、Al或Cu,其主要作用是降低栅阻,提升器件的频率特性,Au、Al或Cu金属层优选的厚度为300-500nm;Y金属层上的Ti金属层其优选的厚度为10nm-30nm。

Claims (5)

1.一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统,其特征在于:铝镓氮(AlGaN)/氮化镓(GaN)高电子迁移率晶体管(HEMT)的栅电极所采用的肖特基接触系统包括第一Ni/Mo/X/Y/Ti多层金属体系和形成在第一Ni/Mo/X/Y/Ti多层金属体系上的第二Ni/Mo/X/Y/Ti多层金属体系,且第二Ni/Mo/X/Y/Ti多层金属体系宽度大于第一Ni/Mo/X/Y/Ti多层金属体系宽度;其中,所述X金属层为Ti或Ti/Pt或Ti/Pt/Ti/Pt或Ti/Mo/Ti/Mo;所述Y金属层为Au或Al或Cu或Au/Pt/Au或Al/Pt/Al或Cu/Pt/Cu。
2.根据权利要求1所述的一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统,其特征在于:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti/Pt,X金属层中的Ti金属层的厚度为70-150nm,Pt金属层的厚度为30-50nm;所述Y金属层为Au、Al或Cu,Y金属层中的Au、Al或Cu金属层的厚度为300-500nm。
3.根据权利要求1所述的一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统,其特征在于:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti/Pt/Ti/Pt或Ti/Mo/Ti/Mo,X金属层中每层Ti金属层的厚度为35-75nm,每层Pt或Mo金属层的厚度为30-50nm;所述Y金属层为Au、Al或Cu,Y金属层中的Au、Al或Cu金属层的厚度为300-500nm。
4.根据权利要求1所述的一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统,其特征在于:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti,其厚度为70-150nm;所述Y金属层为Au/Pt/Au或Al/Pt/Al或Cu/Pt/Cu,Y金属层中Au、Al或Cu金属层优选的厚度为300-500nm,Pt金属层优选的厚度为30-50nm。
5.根据权利要求1所述的一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统,其特征在于:所述肖特基接触系统为Ni/Mo/X/Y/Ti/Ni/Mo/X/Y/Ti,其中Ni金属层的厚度为5-10nm,Mo金属层的厚度为10-30nm,Ti金属层的厚度为10-30nm;所述X金属层为Ti,其厚度为70-150nm;所述Y金属层为Au、Al或Cu,Y金属层中的Au、Al或Cu金属层的厚度为300-500nm。
CN201710486211.4A 2017-06-23 2017-06-23 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统 Active CN107516672B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710486211.4A CN107516672B (zh) 2017-06-23 2017-06-23 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710486211.4A CN107516672B (zh) 2017-06-23 2017-06-23 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统

Publications (2)

Publication Number Publication Date
CN107516672A true CN107516672A (zh) 2017-12-26
CN107516672B CN107516672B (zh) 2020-10-23

Family

ID=60721923

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710486211.4A Active CN107516672B (zh) 2017-06-23 2017-06-23 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统

Country Status (1)

Country Link
CN (1) CN107516672B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783450A (zh) * 2019-10-22 2020-02-11 深圳第三代半导体研究院 一种基于氮化镓/铝镓氮异质结的磁场传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393037A (zh) * 2014-09-22 2015-03-04 苏州能讯高能半导体有限公司 一种亚微米栅长GaN HEMT器件及其制备方法
CN106684142A (zh) * 2016-12-26 2017-05-17 中国电子科技集团公司第五十五研究所 一种具有复合金属势垒层的氮化镓器件肖特基接触系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393037A (zh) * 2014-09-22 2015-03-04 苏州能讯高能半导体有限公司 一种亚微米栅长GaN HEMT器件及其制备方法
CN106684142A (zh) * 2016-12-26 2017-05-17 中国电子科技集团公司第五十五研究所 一种具有复合金属势垒层的氮化镓器件肖特基接触系统

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783450A (zh) * 2019-10-22 2020-02-11 深圳第三代半导体研究院 一种基于氮化镓/铝镓氮异质结的磁场传感器

Also Published As

Publication number Publication date
CN107516672B (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN102646704B (zh) 半导体器件、电源装置、放大器以及制造半导体器件的方法
CN107768252A (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构及其制备方法
CN108649071A (zh) 半导体器件及其制造方法
CN106711212A (zh) 基于Si衬底AlGaN/GaN异质结基的增强型HEMT器件及其制造方法
CN105810728A (zh) 增强型鳍式绝缘栅高电子迁移率晶体管
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN105895683B (zh) 半导体器件及制造方法
US10985050B2 (en) Semiconductor chip, semiconductor wafer and method for manufacturing semiconductor wafer
CN106684142B (zh) 一种具有复合金属势垒层的氮化镓器件肖特基接触系统
CN110581170A (zh) 具有Г型栅的GaN基MIS-HEMT器件及制备方法
CN110047744A (zh) T型栅制备方法
CN109411349A (zh) 一种基于电荷分部调制的高线性毫米波器件
CN107516672A (zh) 一种适用于铝镓氮化合物/氮化镓高电子迁移率晶体管的肖特基接触系统
CN108807162A (zh) T型栅制备方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
CN207966998U (zh) 一种高阈值电压高导通性能的常关型GaN基MOSFET结构
CN110890423A (zh) 一种高压氮化镓功率器件结构及其制备方法
CN105097900A (zh) 半导体器件及制造方法
CN102064104B (zh) GaN微波器件T型栅的制作方法
CN112951899B (zh) 环形MIS栅增强型AlGaN沟道异质结功率器件及其制备方法
JP2016167522A (ja) 半導体装置
CN109461655B (zh) 具有多栅结构的氮化物高电子迁移率晶体管制造方法
CN112825329B (zh) 一种高线性度复合绝缘侧栅结构的GaN晶体管器件
CN109786256B (zh) 自对准表面沟道场效应晶体管的制备方法及功率器件
CN113436975A (zh) 一种半导体器件及制备方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant