TWI419328B

TWI419328B - 主動層堆疊結構及其製造方法及其應用

Info

Publication number: TWI419328B
Application number: TW98119723A
Authority: TW
Inventors: jing yi Yan; Hsiao Chiang Yao; Chu Yin Hung
Original assignee: Ind Tech Res Inst
Priority date: 2009-06-12
Filing date: 2009-06-12
Publication date: 2013-12-11
Also published as: TW201044578A

Description

主動層堆疊結構及其製造方法及其應用

本發明是有關於一種堆疊結構及其製造方法，且特別是有關於一種主動層堆疊結構及其製造方法及其應用。

氧化物電晶體元件具有優異的元件特性、極佳的均勻性以及適用於大面積且低溫製程的特性，使得廠商紛紛投入該領域的研發。然而氧化物電晶體雖然具有上述的優點，但氧化物電晶體元件所使用的材料卻容易受到外界水氣、氧氣的影響，導致元件的特性以及穩定性無法維持。

本發明提供一種主動層堆疊結構及其製造方法，其製造成本低，可以應用於氧化物電晶體中，有效避免氧化物電晶體在製造的過程中受到外界水氣、氧氣的影響，維持元件的特性以及穩定性。

本發明提供一種主動層堆疊結構，包括多層氧化物半導體層，這些氧化物半導體層由相同的多個組分所構成，但各氧化物半導體層之該些組分比不同。

本發明提供一種由上述之主動層堆疊結構所構成之電晶體，此電晶體包括上述主動層堆疊結構、基板、閘極、源極、汲極以及介電層。閘極，位於基板上方。源極與汲極，位於閘極兩側。主動層堆疊結構，至少位於源極與汲極之間。介電層，位於閘極與主動層堆疊結構之間。

本發明又提出一種主動層堆疊結構的製造方法。此方法包括在腔體中提供氧化物半導體靶材與製程氣氛，然後，改變製程氣氛，以形成多層氧化物半導體層，這些氧化物半導體層由相同的多個組分所構成，但各氧化物半導體層之該些組分比不同。

本發明還提出一種電晶體的製造方法，此方法包括於基板上方形成閘極。於閘極兩側形成源極與汲極。以上述方法，於源極與汲極之間形成主動層堆疊結構。於閘極與主動層堆疊結構之間形成介電層。

由於本發明之主動層堆疊結構可以使用相同的靶材或是相同的前驅物，在相同的腔室中完成，而不須暴露於大氣之下，因此，可以確保氧化物電晶體完全不會受到環境影響，而且可以節省製程所需時間。此外，由於無須增加新的製程腔體以及材料，因此，可以節省製程成本。

為讓本發明能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

為簡要起見，在以下的實施例以及所附圖式中，如未特別說明，則表示以相同的符號代表相同的元件。

圖1是依據本發明實施例所繪示之一種主動層堆疊結構的示意圖。

請參照圖1，本發明實施例之主動層堆疊結構100包括多層氧化物半導體層100a、100b與100c。此處所述的氧化物半導體層只是一個通稱，其電阻率可以在10^-2 至10¹⁸ Ω-cm之間，也就是，可以是絕緣體、半導體或是導體，並不以半導體為限。

氧化物半導體層100a、100b與100c由相同的多個組分所構成，但氧化物半導體層100a的組分比與氧化物半導體層100b的組分比不同，且與氧化物半導體層100c的組分比不同。氧化物半導體層100a、100b與100c的組分比可以呈梯度變化，以使其導電性呈梯度變化。例如氧化物半導體層100a、100b與100c的氧成分呈梯度遞增，使其導電性成梯度遞減。氧化物半導體層100a、100b與100c的組分比也可以呈不連續變化，使其導電性不呈梯度變化。在一實施例中，氧化物半導體層100b的導電性高於氧化物半導體層100a的導電性，且高於氧化物半導體層100c的導電性。在另一實施例中，氧化物半導體層100a的導電性高於氧化物半導體層100b的導電性，且高於氧化物半導體層100c的導電性。在一實施例中，氧化物半導體層100a、100b與100c之組分包括選自於由銦、鎵以及鋅所組成之族群其中之一以及氧。氧化物半導體層100a、100b與100c之材質的實例包括In_x Ga_y Zn_z O_w 、ZnO_x 、In_x O_w 或Ga_y Zn_z O_w ，其中x、y、z、w為任何可能的數值，但不為0。

上述的氧化物半導體層100c可以做為保護層，以保護下方的氧化物半導體層100b，避免其暴露於大氣之中遭受水氣、氧氣的侵襲，且可以在後續的蝕刻製程中避免氧化物半導體層100c表面遭受蝕刻的破壞。

上述氧化物半導體層100a、100b與100c的形成方法例如是可以採用物理氣相沈積法(PVD)，如濺鍍法、蒸鍍法或離子束鍍膜法或是化學氣相沈積法(CVD)。在沈積的過程中，不需要更換腔體，僅需依據所使用的沈積方式為PVD或是CVD，在同一個腔體中提供相同的氧化物半導體靶材或是前驅物以及製程氣氛，在鍍膜的過程中透過製程氣氛的改變，以形成組分比呈梯度變化或呈不連續變化的氧化物半導體層100a、100b與100c。

當氧化物半導體層100a、100b與100c採用物理氣相沈積法來形成時，所使用的氧化物半導體靶材為一種或一種以上的金屬氧化物所組成，常見的材料為銅、鋁、錫、銦、鎵、鋅等材料所組成之族群與氧所形成之二元或二元以上組成的金屬氧化物。舉例而言，常用的n型氧化物半導體靶材包括In_x Ga_y Zn_z O_w 、ZnO_x 、In_x O_w 或Ga_y Zn_z O_w ，其中x、y、z、w為任何可能的數值，但不為0。在一實施例中，前述製程氣氛中具有氧氣，而改變製程氣氛的方法包括改變腔體中氧的含量，例如是調變腔體中之氧氣的分壓以及腔體的工作壓力(working pressure)。

以上所述之主動層堆疊結構100是以三層的氧化物半導體層100a、100b與100c來說明，然而，並不以此為限，主動層堆疊結構100也可以是或是多於三層，或僅有兩層如圖2所示。

本發明實施例之主動層堆疊結構可以應用於電晶體中。以下舉數種電晶體的製造方法來說明之，但本發明之主動層堆疊結構的應用並不以此為限。此外，在以下的實施例中，是以兩層具有不同導電性的氧化物半導體層以及覆蓋層所組成的主動層堆疊結構來說明，但，本發明並不以此為限，以上所揭露的各種主動層堆疊結構，皆可以應用於電晶體中。

圖3A至3C是依照本發明實施例所繪示之一種半導體氧化物電晶體的製造方法流程示意圖。

請參照圖3A，於基板10上形成閘極20。接著，在閘極20與基板10上形成介電層30。之後，於介電層30上形成源極40與汲極50。

其後，請參照圖3B，於基板10上形成氧化物半導體材料層62與64。在此例中，氧化物半導體材料層62填入於源極40與汲極50之間並且覆蓋於源極40與汲極50上。氧化物半導體材料層64覆蓋氧化物半導體材料層62。接著，在氧化物半導體材料層64上形成阻擋層68，例如是光阻層。氧化物半導體材料層64可以保護氧化物半導體材料層62，避免其暴露於大氣之中遭受水氣、氧氣的侵襲或在後續的過程中遭受蝕刻的破壞。

之後，請參照圖3C，以阻擋層68為罩幕，圖案化氧化物半導體材料層62與64，以形成氧化物半導體層62a與64a，構成主動層堆疊結構60a。然後，再將阻擋層68移除。

圖4A至4C是依照本發明實施例所繪示之一種半導體氧化物電晶體的製造方法流程示意圖。

請參照圖4A，於基板10上形成閘極20。接著，在閘極20與基板10上形成介電層30。

其後，請參照圖4B，於介電層30上依序形成氧化物半導體材料層62與64。接著，在氧化物半導體材料層64上形成阻擋層68，例如是光阻層。

之後，請參照圖4C，以阻擋層68為罩幕，圖案化氧化物半導體材料層62與64，以形成氧化物半導體層62a與64a，構成主動層堆疊結構60a。然後，再將阻擋層68移除。其後，於介電層30以及部分堆疊結構60a上形成源極40與汲極50。

圖5A至5D是依照本發明實施例所繪示之一種半導體氧化物電晶體的製造方法流程示意圖。

請參照圖5A，於基板10上形成源極40與汲極50。其後，於基板10上形成氧化物半導體材料層64與62。在此例中，氧化物半導體材料層64填入於源極40與汲極50之間並且覆蓋於源極40與汲極50上。氧化物半導體材料層62覆蓋氧化物半導體材料層64。接著，在氧化物半導體材料層62上形成阻擋層68，例如是光阻層。

之後，請參照圖5B，以阻擋層68為罩幕，圖案化氧化物半導體材料層62與64，以形成氧化物半導體層62a與64a，構成主動層堆疊結構60a。然後，再將阻擋層68移除。

其後，請參照圖5C，基板10上形成介電層30，覆蓋堆疊結構60a與源極40與汲極50。之後，於介電層30上形成閘極20。

請參照圖5D，在另一個實施例中，為使電極共平面，在形成閘極20的同時可以形成分別連接源極40與汲極50的導電層40a與50a。

圖6A至6D是依照本發明實施例所繪示之一種半導體氧化物電晶體的製造方法流程示意圖。

請參照圖6A，於基板10上形成氧化物半導體材料層64與62。接著，在氧化物半導體材料層62上形成阻擋層68，例如是光阻層。

之後，請參照圖6B，以阻擋層68為罩幕，圖案化氧化物半導體材料層62與64，以形成氧化物半導體層62a與64a，構成主動層堆疊結構60a。然後，再將阻擋層68移除。之後，於主動層堆疊結構60a兩側的基板10上及其部分的表面上形成源極40與汲極50。

其後，請參照圖6C，於基板10上形成介電層30，覆蓋堆疊結構60a與源極40與汲極50。之後，於介電層30上形成閘極20。

請參照圖6D，在另一個實施例中，為使電極共平面，在形成閘極20的同時，可以形成分別連接源極40與汲極50的導電層40a與50a。

圖7A至7D是依照本發明實施例所繪示之一種半導體氧化物電晶體的製造方法流程示意圖。

請參照圖7A，於基板10上形成源極40與汲極50。其後，於基板10上形成氧化物半導體材料層64與62以及66。在此例中，氧化物半導體材料層64填入於源極40與汲極50之間並且覆蓋於源極40與汲極50上。氧化物半導體材料層62覆蓋氧化物半導體材料層64。氧化物半導體材料層66覆蓋氧化物半導體材料層62。接著，在氧化物半導體材料層66上形成阻擋層68，例如是光阻層。

之後，請參照圖7B，以阻擋層68為罩幕，圖案化氧化物半導體材料層62與64以及66，以形成氧化物半導體層62a與64a以及66a，構成主動層堆疊結構60a。然後，再將阻擋層68移除。

其後，請參照圖7C，在本實施例中，氧化物半導體材料層66a還做為介電層，因此，在基板10上可以不再額外形成上述介電層30，而直接於氧化物半導體材料層66a上形成閘極20。

然後，請參照圖7D，在另一個實施例中，為使電極共平面，在形成閘極20的同時，可以形成分別連接源極40與汲極50的導電層40a與50a。

上述基板10例如是硬式基板或是軟式基板。硬式基板例如是玻璃基板或金屬基板(metal foil)。軟式基板例如是塑膠基板。閘極之材質例如是Au、Ag、Cu、Ni、Cr、Ti、Al、Pt、Pd金屬或其合金。

上述閘極20的形成方法例如是以物理氣相沉積(Physical vapor deposition)、化學氣相沉積(Chemical vapor deposition)、溶液態製程沉積(Solution-processed deposition)、電鍍沉積(Electroplating deposition)、無電鍍沉積(Electroless plating deposition)，或其他類似的方法所形成之未圖案化的薄膜，再經由圖案化製程以形成之。閘極20的形成方法也可以例如以噴墨印刷沉積方式，在低溫下直接形成已圖案化的薄膜。

上述介電層30可以是單層或是多層結構。介電層30可為有機材料例如聚乙烯吡咯烷酮(Polyvinylprrolidone，PVP)或是聚亞醯胺(PI)等有機材料。此外，介電層30中各層之材質可以是由單一種有機材料所構成、多種有機材料所構成，或是包含有機材料與無機材料。介電層30之材質可以是感光性材料或不可感光性材料，例如是聚亞醯胺(PI)、聚乙烯酚(Polyvinyl phenol)、聚苯乙烯(PS)、壓克力或環氧樹脂。

上述源極40與汲極50的形成方法例如是先形成一層導電材料層，然後，再將其圖案化。導電材料層之材質例如是金屬如金、銀、鋁、銅、鉻、鎳、鈦、鉑、鈀或前述材料的合金等。導電材料層之形成方法包括進行物理氣相沈積製程，物理氣相沈積製程例如是濺鍍製程或是蒸鍍製程。在另一實施例中，源極與汲極的形成方法也可以直接形成圖案化的導電層，例如是以噴墨製程來施行之。

上述氧化物半導體材料層62、64、66是由相同的多個組分所構成，但各層62、64、66中組分比不同。較接近閘極20的氧化物半導體材料層62的導電性可以是高於氧化物半導體材料層64、66的導電性。上述氧化物半導體材料層的形成方法例如是可以採用物理氣相沈積法如濺鍍法、蒸鍍法離子束鍍膜法或是化學氣相沈積法，在同一個腔體中提供相同的氧化物半導體靶材或前驅物與製程氣氛，在鍍膜的過程中透過製程氣氛組分比的改變，以形成之。

上述圖案化氧化物半導體材料層氧化物半導體材料層的方法例如是乾式蝕刻法、濕式蝕刻法或是前述兩者混合使用。

實驗例1：

以In_x Ga_y Zn_z O_w 為靶材，調變腔體中所通入之氧氣分壓以形成各種氧化物半導體層。測量所形成之各氧化物半導體層之片電阻的結果如表1所示。由表1的結果顯示，藉由調變所通入之氧氣分壓，確實可以控制氧化物半導體層的片電阻，進而改變元件特性。

實驗例2：

以類似於本發明實施例圖3A至3C之流程形成電晶體。其中氧化物半導體材料層62與64是以In_x Ga_y Zn_z O_w 做為靶材，調變腔體中所通入之氧氣分壓以形成者，其中半導體材料層62之導電性高於半導體材料層64之導電性。此外，以類似於前述的方法但不形成氧化物半導體材料層64，以形成習知的電晶體。以3μA驅動本發明實施例方法以及習知方法所形成之電晶體，進行加速測試，所得到的結果如圖8所示。圖8中，曲線80、82分別表示本發明電晶體以3μA驅動進行電性應力測試所得到的應力時間與汲極電流比的關係圖以及應力時間與啟始電壓漂移的關係圖。圖8中曲線90、92分別表示習知電晶體進行加速測試所得到的應力時間與汲極電流比的關係圖以及應力時間與啟始電壓漂移的關係圖。由圖8的結果顯示，本發明之電晶體的輸出電流的衰退以及啟始電壓漂移均明顯小於習知者，估計本發明之電晶體的壽命是習知電晶體壽命的10倍。

本發明實施例之主動層堆疊結構可以使用相同的靶材在相同的腔室中完成，不須暴露於大氣之下，因此，可以確保氧化物電晶體完全不會受到環境影響，延長元件的壽命，而且，節省製程所需時間。此外，由於無須增加新的製程腔體以及材料，因此，可以節省製程成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧基板

20‧‧‧閘極

30‧‧‧介電層

40‧‧‧源極

50‧‧‧汲極

40a與50a‧‧‧導電層

60a、100‧‧‧主動層堆疊結構

62、64、66‧‧‧氧化物半導體材料層

62a、64a、66a、100a、100b與100c‧‧‧氧化物半導體層

68‧‧‧阻擋層

80、82、90、92‧‧‧曲線

圖2是依據本發明實施例所繪示之另一種主動層堆疊結構的示意圖。

圖4A至4D是依照本發明實施例所繪示之一種半導體氧化物電晶體的製造方法流程示意圖。

圖8是以本發明實施例方法以及習知方法所形成之電晶體進行加速測試所得到的施壓時間與電流比以及施壓時間與啟始電壓漂移的關係圖。

100a、100b、100c‧‧‧氧化物半導體層

100‧‧‧主動層堆疊結構

Claims

一種主動層堆疊結構，包括兩層以上的氧化物半導體層，該些氧化物半導體層由相同的多個組分所構成，但各氧化物半導體層之該些組分比不同。
如申請專利範圍第1項所述之主動層堆疊結構，其中該些氧化物半導體層之該些組分比呈梯度變化。
如申請專利範圍第2項所述之主動層堆疊結構，其中該些氧化物半導體層的導電性呈梯度變化。
如申請專利範圍第1項所述之主動層堆疊結構，其中該些氧化物半導體層之該些組分比呈不連續變化。
如申請專利範圍第1項所述之主動層堆疊結構，其中該些氧化物半導體層之該些組分由二元或二元以上的金屬氧化物所組成。
一種由申請專利範圍第1項所述之主動層堆疊結構所構成之電晶體，包括：一基板；一閘極，位於該基板上方一源極與一汲極，位於該閘極兩側；該主動層堆疊結構，至少位於該源極與該汲極之間；以及一介電層，位於該閘極與該主動層堆疊結構之間。
如申請專利範圍第6項所述之電晶體，其中該些氧化物半導體層包括一第一層與一第二層，其中該第二層之導電性高於該第一層，且比該第一層接近該閘極。
如申請專利範圍第6項所述之電晶體，其中該閘極位於該基板上，該介電層覆蓋該閘極與該基板，該源極與該汲極位於該介電層上，且該主動層堆疊結構更覆蓋於該源極與該汲極上。
如申請專利範圍第6項所述之電晶體，其中該閘極位於該基板上，該介電層覆蓋該閘極與該基板，該主動層堆疊結構位於該介電層上，該源極與該汲極位於該介電層上且覆蓋部分該主動層堆疊結構。
如申請專利範圍第6項所述之電晶體，其中，該源極與該汲極位於該基板上，該主動層堆疊結構位該源極與該汲極之間的該基板上且更覆蓋於該源極與該汲極上，該介電層覆蓋該主動層堆疊結構與該源極與該汲極，該閘極位於該介電層上。
如申請專利範圍第6項所述之電晶體，其中該主動層堆疊結構位於該基板上，該源極與該汲極位於該主動層堆疊結構兩側的該介電層上且覆蓋部分該主動層堆疊結構，該介電層覆蓋該主動層堆疊結構與該源極與該汲極。
如申請專利範圍第6項所述之電晶體，其中該源極與該汲極位於該基板上，該主動層堆疊結構位於該源極與該汲極之間的該基板上且更覆蓋於該源極與該汲極上，該主動層堆疊結構之一頂層做為該介電層，該閘極位於該頂層上。
一種主動層堆疊結構的製造方法，包括：在一腔體中提供一氧化物半導體靶材或前驅物與一製程氣氛；以及改變該製程氣氛，以形成多層氧化物半導體層，該些氧化物半導體層由相同的多數個組分所構成，但各氧化物半導體層之該些組分比不同。
如申請專利範圍第13項所述之主動層堆疊結構的製造方法，其中該製程氣氛中包括氧氣，且改變該製程氣氛的方法包括調變該腔體中之該氧氣的分壓以及腔體的工作壓力(working pressure)。
如申請專利範圍第13項所述之主動層堆疊結構的製造方法，其中該氧化物半導體靶材由二元或二元以上的金屬氧化物所組成。
如申請專利範圍第13項所述之主動層堆疊結構的製造方法，其中該改變該製程氣氛之步驟足以使該些氧化物半導體層之該些組分比呈梯度變化。
如申請專利範圍第13項所述之主動層堆疊結構的製造方法，其中該改變該製程氣氛之步驟足以使該些氧化物半導體層之該些組分比呈不連續變化。
一種電晶體的製造方法，包括：形成一閘極於一基板上方；形成一源極與一汲極於該閘極兩側；形成一主動層堆疊結構，至少位於該源極與該汲極之間，形成該主動層堆疊結構的方法包括：在一腔體中提供一氧化物半導體靶材或前驅物與一製程氣氛；改變該腔體中該製程氣氛，以形成多層氧化物半導體材料層，該些氧化物半導體材料層由相同的多數個組分所構成，但各氧化物半導體材料層之該些組分比不同；以及圖案化該多層氧化物半導體材料層，以形成多層氧化物半導體層；以及形成一介電層於該閘極與該主動層堆疊結構之間。
如申請專利範圍第18項所述之電晶體的製造方法，其中該製程氣氛中包括氧氣，且改變該製程氣氛的方法包括調變該腔體中之該氧氣的分壓以及腔體的工作壓力(working pressure)。
如申請專利範圍第18項所述之電晶體的製造方法，其中該氧化物半導體靶材由二元或二元以上的金屬氧化物所組成。
如申請專利範圍第18項所述之電晶體的製造方法，其中該些氧化物半導體層包括一第一層與一第二層，其中該第二層之導電性高於該第一層之導電性，且比該第一層接近該閘極。
如申請專利範圍第18項所述之電晶體的製造方法，是依照以下順序進行之：形成該閘極於該基板上；形成該介電層覆蓋該閘極與該基板；形成該源極與該汲極於該介電層上；形成該主動層堆疊結構，以填入於源極與該汲極之間並覆蓋於該源極與該汲極上。
如申請專利範圍第18項所述之電晶體的製造方法，是依照以下順序進行之：形成該閘極於該基板上；形成該介電層覆蓋該閘極與該基板；形成該主動層堆疊結構於該介電層上；形成該源極與該汲極於該主動層堆疊結構兩側的該介電層上以及該主動層堆疊結構上。
如申請專利範圍第18項所述之電晶體的製造方法，是依照以下順序進行之：形成該源極與該汲極於該基板上；形成該主動層堆疊結構，填入於該源極與該汲極之間的該基板上並且覆蓋部分該源極與該汲極；形成該介電層，覆蓋該主動層堆疊結構以及該源極與該汲極；以及形成該閘極於該介電層上。
如申請專利範圍第18項所述之電晶體的製造方法，是依照以下順序進行之：形成該主動層堆疊結構於該基板上；形成該源極與該汲極於該主動層堆疊結構兩側的該基板上以及部分的該主動層堆疊結構上；形成該介電層覆蓋該主動層堆疊結構以及該源極與該汲極；以及形成該閘極於該介電層上。
如申請專利範圍第18項所述之電晶體的製造方法，是依照以下順序進行之：形成該源極與該汲極於該基板上；形成該主動層堆疊結構，填入於該源極與該汲極之間的該基板上並且覆蓋部分該源極與該汲極，該主動層堆疊結構包括一頂層，該頂層做為該介電層；以及形成該閘極於該頂層上。