CN107170756A - 阵列基板、显示装置以及制备阵列基板的方法 - Google Patents
阵列基板、显示装置以及制备阵列基板的方法 Download PDFInfo
- Publication number
- CN107170756A CN107170756A CN201710375611.8A CN201710375611A CN107170756A CN 107170756 A CN107170756 A CN 107170756A CN 201710375611 A CN201710375611 A CN 201710375611A CN 107170756 A CN107170756 A CN 107170756A
- Authority
- CN
- China
- Prior art keywords
- array base
- base palte
- light shield
- shield layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 229910021419 crystalline silicon Inorganic materials 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000012528 membrane Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 238000005286 illumination Methods 0.000 abstract description 16
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 9
- 238000009825 accumulation Methods 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 8
- 239000007769 metal material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000011835 investigation Methods 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了阵列基板、显示装置以及制备阵列基板的方法。该阵列基板包括：基板；薄膜晶体管，所述薄膜晶体管设置在所述基板上，所述薄膜晶体管包括：遮光层以及有源层，所述遮光层设置在所述基板上，所述有源层设置在所述遮光层远离所述基板的一侧，所述遮光层是由非晶硅形成的，所述阵列基板包括显示区，且包括阵列基板行驱动区以及多路复用区的至少之一，所述薄膜晶体管设置在所述显示区，且所述薄膜晶体管设置在所述阵列基板行驱动区以及所述多路复用区的至少之一中。由此，可以降低有源层在光照条件下产生光生漏电流，且不会产生电荷积累，进一步地可以使显示区、阵列基板行驱动区以及多路复用区的光生漏电流均得到有效控制，从而可以提高该阵列基板的性能。
Description
技术领域
本发明涉及电子领域，具体地，涉及阵列基板、显示装置以及制备阵列基板的方法。
背景技术
低温多晶硅(Low Temperature Poly-Silicon，LTPS)由于具有较高的电子迁移率，近年来受到了广泛的关注。低温多晶硅技术是多晶硅技术的一个分支，其在元件小型化、提高面板开口率、提升画面品质与清晰度上具有显著的优势。与传统的非晶硅材料形成的薄膜晶体管液晶显示器(TFT-LCD)相比，低温多晶硅材料在制备薄膜晶体管时可以具有更快的反应速度，从而有利于提高薄膜晶体管对于液晶分子的控制能力，并可以缩小薄膜电路的尺寸。因此，一方面可以使得形成的薄膜晶体管小型化，另一方面也可以降低薄膜电路的功耗。并且，较小的薄膜电路有利于提高液晶显示器的开口率，因此在背光模块输出功率不变的前提下，可以获得更好的显示亮度以及更好的色彩输出。
然而，目前基于低温多晶硅的阵列基板、制备方法以及显示装置仍有待改进。
发明内容
本发明是基于发明人对以下事实的发现和认识而作出的：
目前，基于低温多晶硅的显示装置，普遍存在阵列基板上的薄膜晶体管的开关比不够理想、生产工艺较为复杂等问题。发明人经过深入研究以及大量实验发现，这主要是由于低温多晶硅对光照较为敏感，在背光照射下，会产生光生漏电流。且一般而言，低温多晶硅的光生漏电流为非晶硅的十至百倍。因此，如无法有效控制光生漏电流，则阵列基板无法有效控制液晶分子的偏转，进而影响显示。其中，光照以及温度，均会引发低温多晶硅生成光生漏电流。目前，抑制漏电流的方法主要有以下三种：第一，通过降低热载流子效应，抑制光生漏电流；第二，制备遮光结构，通过避免背光照射到有源层的低温多晶硅材料，抑制光生漏电流的产生；第三，使用双栅场效应晶体管设计，控制光生漏电流。然而，发明人经过实测发现，光照对漏电流的影响，远比温度的影响严重。10000nit的光照足以使漏电流升高1-2个数量级。因此，单纯依靠降低热载流子效应，难以真正实现光生漏电流的抑制。而双栅型场效应晶体管的设计，无疑将使得阵列基板的制备复杂化，因此，目前采用低温多晶硅材料的显示装置，多通过设置遮光结构抑制光生漏电流。然而，发明人经过深入研究以及大量实验发现，在目前的产品中，普遍采用金属材料形成遮光结构。并且，上述遮光结构仅能够应用于显示区，而无法应用在阵列基板行驱动区域和多路复用区域。发明人经过深入研究发现，这主要是由于金属材料形成的遮光结构容易形成电荷累积，因此无法应用于阵列基板行驱动和多路复用区域。并且，引入金属材料遮光结构，也使得低温多晶硅场效应晶体管的制备工艺复杂化。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
有鉴于此，在本发明的一个方面，本发明提出了一种阵列基板。该阵列基板包括：基板；薄膜晶体管，所述薄膜晶体管设置在所述基板上，所述薄膜晶体管包括：遮光层以及有源层，所述遮光层设置在所述基板上，所述有源层设置在所述遮光层远离所述基板的一侧，所述遮光层是由非晶硅形成的，所述阵列基板包括显示区，且包括阵列基板行驱动区以及多路复用区的至少之一，所述薄膜晶体管设置在所述显示区，且所述薄膜晶体管设置在所述阵列基板行驱动区以及所述多路复用区的至少之一中。由此，可以降低有源层在光照条件下产生光生漏电流，且不会产生电荷积累，进一步地可以使显示区、阵列基板行驱动区以及多路复用区的光生漏电流均得到有效控制，从而可以提高该阵列基板的性能。
根据本发明的实施例，所述有源层是由多晶硅形成的。由此，可以进一步提高该阵列基板的性能。
根据本发明的实施例，所述有源层覆盖所述遮光层的部分表面，所述遮光层未被所述有源层覆盖的表面的宽度为0.2-0.3微米。遮光层大于有源层，可以达到较好的遮光效果。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括阵列基板，所述阵列基板是如前面所述的；彩膜基板，所述彩膜基板与所述阵列基板对盒设置。由此，可以降低阵列基板的光生漏电流，且不会产生电荷积累，从而可以提高该显示装置的性能。
在本发明的另一个方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，该方法包括在基板上设置薄膜晶体管，设置所述薄膜晶体管包括：在所述基板上设置遮光层，所述遮光层是由非晶硅形成的；以及在所述遮光层远离所述基板的一侧设置有源层，其中，所述阵列基板包括显示区，且包括阵列基板行驱动区以及多路复用区的至少之一，所述薄膜晶体管设置在所述显示区，且所述薄膜晶体管设置在所述阵列基板行驱动区以及所述多路复用区的至少之一中。由此，可以简便地获得阵列基板，且可以使得光生漏电流得到有效控制，从而提高利用该方法制备的阵列基板的性能。
根据本发明的实施例，该方法包括利用第一光刻处理，形成所述遮光层；以及利用第二光刻处理，形成所述有源层，其中，所述第一光刻处理以及所述第二光刻处理共用一个光刻掩膜。遮光层和有源层的制备共用一个掩膜，可以节省成本，简化生产工艺。
根据本发明的实施例，所述第一光刻处理的曝光量，为所述第二光刻处理的曝光量的70-90％。由此，可以获得尺寸大于有源层的遮光层，从而达到较好的遮光效果。
根据本发明的实施例，该方法包括在所述基板上沉积形成非晶硅层；利用掩膜对所述非晶硅层进行第一光刻处理，以便形成所述遮光层；在所述遮光层以及所述基板上沉积第二非晶硅层，对所述第二非晶硅层进行第二光刻处理；对经过所述第二光刻处理的所述第二非晶硅层进行激光退火处理，以便将非晶硅转化为多晶硅，形成所述有源层，其中，所述第一光刻处理的曝光量，为所述第二光刻处理的曝光量的70-90％。由此，可以利用简单的生产工艺获得阵列基板。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的阵列基板的结构示意图；
图2显示了根据本发明另一个实施例的阵列基板的结构示意图；
图3显示了根据本发明又一个实施例的阵列基板的结构示意图；
图4显示了现有的薄膜晶体管的部分结构示意图；
图5显示了根据本发明一个实施例的薄膜晶体管的部分结构示意图；
图6显示了根据本发明一个实施例的显示装置的结构示意图；
图7显示了根据本发明另一个实施例的显示装置的结构示意图；以及
图8显示了根据本发明一个实施例的制备阵列基板的流程示意图。
附图标记说明：
100：基板；200：薄膜晶体管；210：遮光层；220：有源层；230：栅极；240：漏极区；250：源极区；300：显示区；400：阵列基板行驱动区；500：多路复用区；700：彩膜基板；800：液晶层；900：阵列基板；10：液晶分子；1000：显示装置。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种阵列基板。根据本发明的实施例，参考图1，该阵列基板900包括：基板100以及薄膜晶体管200。其中，薄膜晶体管200设置在基板100上，薄膜晶体管200包括：遮光层210以及有源层220，遮光层210设置在基板100上，有源层220设置在遮光层210远离基板100的一侧，遮光层210是由非晶硅形成的。本领域技术人员能够理解的是，薄膜晶体管还可以具有诸如源极、漏极、栅极(图中未示出)等结构，以便实现该薄膜晶体管的使用功能。参考图3，该阵列基板900包括显示区300，且包括阵列基板行驱动区(GOA)400以及多路复用区(MUX)500的至少之一。薄膜晶体管200(图中未示出)设置在显示区300中，且阵列基板行驱动区400以及多路复用区500的至少之一中也设置有根据本发明实施例的薄膜晶体管200。由此，可以降低有源层在光照条件下产生光生漏电流，且不会产生电荷积累，进一步地可以使显示区、阵列基板行驱动区以及多路复用区的光生漏电流均得到有效控制，从而可以提高该阵列基板的性能。
下面，根据本发明的具体实施例，对该阵列基板的各个结构进行详细说明：
根据本发明的实施例，构成有源层220的材料不受特别限制，只要能够实现薄膜晶体管的使用功能即可，本领域技术人员可以根据实际使用的需求进行设计。例如，根据本发明的实施例，有源层220可以是由多晶硅形成的。更具体地，可以采用低温多晶硅形成有源层220。由此，可以利用低温多晶硅材料的优异性能，进一步提高该阵列基板的性能。
为了方便理解，下面首先对遮光层210的工作原理进行简单说明：如前所述，多晶硅经过光照会产生光生载流子，从而形成光生漏电流，进而影响阵列基板的性能。特别是采用低温多晶硅形成有源层220时，有源层220在光照下的光生漏电流为非晶硅形成的有源层的十至百倍。而本领域技术人员能够理解的是，在液晶显示装置中，背光模组产生的光需要穿透阵列基板，照射至液晶层并发生偏转，最终由彩膜基板一侧射出，以便来实现显示装置的使用功能。因此，阵列基板的有源层在使用过程中，必然会暴露在光照条件下。通过在基板100以及有源层220之间设置遮光层210，可以使得背光模组产生的背光，首先穿透基板100，照射至遮光层220上。由此，可以避免该阵列基板的有源层220在使用过程中暴露在背光环境中，从而缓解光生漏电流的产生。发明人经过深入研究发现，与多晶硅相比，非晶硅对于光照的敏感程度大幅降低。也即是说，在光照条件下，非晶硅材料不会产生光生载流子。并且，非晶硅材料对于可见光具有较好的吸收能力，因此可以用于形成根据本发明实施例的阵列基板的遮光层210。并且，与传统的利用金属材料制备的遮光层相比，采用非晶硅形成的遮光层可以采用与制备多晶硅形成的有源层220类似的工艺进行制备，从而有利于简化生产流程。此外，非晶硅形成的遮光层210不会造成电荷的累积，从而可以更加广泛的应用于阵列基板上，而不必担心会影响薄膜晶体管的电学性能。
根据本发明的实施例，遮光层210的具体尺寸以及形状不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，根据本发明的具体实施例，参考图2，遮光层210的尺寸可以适当的大于有源层220的尺寸，以达到较好的遮光效果。如前所述，背光模组发出的背光首先照到遮光层210，因此当遮光层210的尺寸大于有源层220的尺寸时，可以对背光进行较为全面的遮挡，防止背光照射至有源层220而产生光生漏电流。需要说明的是，在本发明中，“遮光层210的尺寸大于有源层220的尺寸”，特指遮光层210的横截面面积，大于有源层220的横截面的面积。换句话说，有源层220覆盖遮光层210的部分表面，遮光层210与有源层220相接触的一侧，有部分表面未被有源层220覆盖。也即是说，有源层220靠近遮光层210一侧的表面，全部被遮光层210覆盖。根据本发明的具体实施例，未被有源层220覆盖的遮光层210的表面的宽度(如图中所示出的D)可以为0.2-0.3微米。由此，可以达到较好的遮光效果。
根据本发明的实施例，参考图3，该阵列基板900的阵列基板行驱动区400以及多路复用区500的至少之一中也设置有根据本发明实施例的薄膜晶体管200。也即是说，在阵列基板行驱动区400以及多路复用区500的至少之一中，也设置有由非晶硅构成的遮光层210。由此，可以使显示区300、阵列基板行驱动区400以及多路复用区500的漏电流均得到有效控制，进一步提高该阵列基板900的性能。如前所述，由于根据本发明实施例的遮光层210是由非晶硅材料形成的，因此，与金属材料形成的遮光层相比，根据本发明实施例的遮光层210不会产生电荷累积。具体地，参考图4，目前采用低温多晶硅形成有源层的阵列基板，通常采用顶栅型TFT设计。也即是在有源层220(TFT沟道区)下形成金属材料构成的遮光层210。由于大面积金属结构会引起电荷的累积，因此，采用金属材料形成遮光层210时，仅在与栅极230对应的有源层220处设置遮光层210，控制遮光层210两侧均比沟道长，从而实现遮光效果。也即是说，采用金属结构形成的遮光层210，可以遮挡TFT的轻掺杂漏工艺(LDD)的掺杂区域，但为了避免电荷累积，源极端250、漏极端240等位置的有源层220，并未进行遮光处理。且大面积金属放置于阵列基板行驱动和多路复用区域，易引起电荷累积，因此，采用金属形成的遮光层，只在显示区的TFT沟道下形成金属遮光层，而未对阵列基板行驱动和多路复用区域中的TFT进行任何处理。
根据本发明的实施例，参考图5，由于遮光层210由非晶硅形成，因此，大面积设置遮光层210不会造成电荷的累积，从而可以在有源层220的全部下表面设置遮光层210。由此可以显著降低由光照产生的光生漏电流。并且，由于无需考虑电荷累积对TFT电学性能的影响，因此，该结构可以应用于阵列基板的显示区、阵列基板行驱动和多路复用区域。由此，可以有效的控制光生漏电流，进一步提高该阵列基板的性能。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，参考图6，该显示装置1000包括前面所述的阵列基板900。由此，该显示装置具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示装置的阵列基板可防止光生漏电流的产生，且遮光层不会产生电荷积累，进一步地其显示区、阵列基板行驱动区以及多路复用区的光生漏电流均可以得到有效控制，从而可以提高该显示装置的性能。本领域技术人员能够理解的是，参考图7，该显示装置1000还包括彩膜基板700以及液晶层800。其中彩膜基板700与阵列基板900对盒设置，液晶层800封装在彩膜基板700以及阵列基板900之间。液晶层中封装有液晶分子10，由此，可以实现该显示装置的显示功能。
在本发明的另一个方面，本发明提出了一种制备阵列基板的方法。根据本发明的实施例，该方法制备的阵列基板，可以为前面描述的阵列基板。根据本发明的实施例，该方法包括在基板上设置薄膜晶体管，参考图8，设置该薄膜晶体管可以具体包括以下步骤：
S100：在基板上设置遮光层
根据本发明的实施例，在该步骤中，在基板上形成遮光层。根据本发明的实施例，在该步骤中形成的遮光层，可以具有与前面描述的阵列基板的遮光层相同的特征以及优点。关于遮光层的材料、形状等等，前面已经进行了详细的描述，在此不再赘述。例如，根据本发明的实施例，遮光层是由非晶硅形成的，由此可以使光生漏电流得到有效的控制。根据本发明的实施例，设置遮光层的具体方式不受特别限制。例如，根据本发明的具体实施例，可以首先在基板上沉积一层非晶硅，形成第一非晶硅层，然后利用掩膜对该第一非晶硅层进行第一光刻处理，去除不需要设置遮光层处的第一非晶硅层，从而获得根据本发明实施例的遮光层。
S200：在遮光层上形成有源层
根据本发明的实施例，在该步骤中，在遮光层远离基板的一侧设置有源层。根据本发明的实施例，在该步骤中形成的有源层，可以具有与前面描述的阵列基板的有源层相同的特征以及优点。关于有源层的材料前面已经进行了详细描述，在此不再赘述。例如，根据本发明的实施例，有源层可以是由多晶硅形成的，由此，可以进一步提高阵列基板的性能。根据本发明的实施例，设置有源层的具体方式不受特别限制。例如，根据本发明的具体实施例，可以首先在前面制备的遮光层，以及未被遮光层覆盖的基板上沉积一层第二非晶硅层，然后对第二非晶硅层进行第二光刻处理，最后对经过第二光刻处理的第二非晶硅层进行激光退火处理，以便将非晶硅转化为多晶硅，形成有源层。
根据本发明的具体实施例，为了进一步简化生产流程，降低生产成本，上述第一光刻处理以及第二光刻处理可以采用同一个掩膜。根据本发明的实施例，遮光层的尺寸可以略大于有源层的尺寸。采用同一个掩膜进行光刻处理，仅需要对两次光刻处理的曝光量进行调节，即可以获得尺寸略大于有源层的遮光层。具体的，第一光刻处理的曝光量，可以为第二光刻处理的曝光量的70-90％。根据本发明的具体实施例，第一光刻处理的曝光量，可以比第二光刻处理的曝光量小15％。由于第一光刻处理的曝光量较小，因此，最终获得的遮光层的尺寸，略大于掩膜的尺寸。也即是说，第一光刻处理采用欠曝光处理，第一非晶硅层没有刻蚀完全。在进行第二光刻处理时，通过增大曝光量，使得第二非晶硅层严格按照掩膜的形状进行刻蚀，由此，可以使最终获得的遮光层比有源层大。由此，可以利用简便的工艺便获得尺寸大于有源层的遮光层，在达到较好遮光效果的同时还节省了成本。
根据本发明的实施例，在该方法中，可以将制备的薄膜晶体管设置在该阵列基板的显示区中，同时在阵列基板行驱动区以及多路复用区的至少之一中也可以设置上述薄膜晶体管。由此，可以使显示区、阵列基板行驱动区以及多路复用区的漏电流均得到有效控制，从而可以进一步提高该阵列基板的性能。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (8)
1.一种阵列基板，其特征在于，包括：
基板；
薄膜晶体管，所述薄膜晶体管设置在所述基板上，所述薄膜晶体管包括：
遮光层以及有源层，所述遮光层设置在所述基板上，所述有源层设置在所述遮光层远离所述基板的一侧，所述遮光层是由非晶硅形成的，
所述阵列基板包括显示区，且包括阵列基板行驱动区以及多路复用区的至少之一，所述薄膜晶体管设置在所述显示区，且所述薄膜晶体管设置在所述阵列基板行驱动区以及所述多路复用区的至少之一中。
2.根据权利要求1所述的阵列基板，其特征在于，所述有源层是由多晶硅形成的。
3.根据权利要求1所述的阵列基板，其特征在于，所述有源层覆盖所述遮光层的部分表面，所述遮光层未被所述有源层覆盖的表面的宽度为0.2-0.3微米。
4.一种显示装置，其特征在于，包括：
阵列基板，所述阵列基板是如权利要求1-3任一项所述的；
彩膜基板，所述彩膜基板与所述阵列基板对盒设置。
5.一种制备阵列基板的方法，其特征在于，包括：
在基板上设置薄膜晶体管，设置所述薄膜晶体管包括：
在所述基板上设置遮光层，所述遮光层是由非晶硅形成的；以及
在所述遮光层远离所述基板的一侧设置有源层，
其中，所述阵列基板包括显示区，且包括阵列基板行驱动区以及多路复用区的至少之一，所述薄膜晶体管设置在所述显示区，且所述薄膜晶体管设置在所述阵列基板行驱动区以及所述多路复用区的至少之一中。
6.根据权利要求5所述的方法，其特征在于，包括：
利用第一光刻处理，形成所述遮光层；以及
利用第二光刻处理，形成所述有源层，
其中，所述第一光刻处理以及所述第二光刻处理共用一个光刻掩膜。
7.根据权利要求6所述的方法，其特征在于，所述第一光刻处理的曝光量，为所述第二光刻处理的曝光量的70-90％。
8.根据权利要求5所述的方法，其特征在于，包括:
在所述基板上沉积形成非晶硅层；
利用掩膜对所述非晶硅层进行第一光刻处理，以便形成所述遮光层；
在所述遮光层以及所述基板上沉积第二非晶硅层，对所述第二非晶硅层进行第二光刻处理；
对经过所述第二光刻处理的所述第二非晶硅层进行激光退火处理，以便将非晶硅转化为多晶硅，形成所述有源层，
其中，所述第一光刻处理的曝光量，为所述第二光刻处理的曝光量的70-90％。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710375611.8A CN107170756B (zh) | 2017-05-24 | 2017-05-24 | 阵列基板、显示装置以及制备阵列基板的方法 |
| PCT/CN2018/080425 WO2018214635A1 (zh) | 2017-05-24 | 2018-03-26 | 阵列基板、显示装置以及制备阵列基板的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710375611.8A CN107170756B (zh) | 2017-05-24 | 2017-05-24 | 阵列基板、显示装置以及制备阵列基板的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170756A true CN107170756A (zh) | 2017-09-15 |
| CN107170756B CN107170756B (zh) | 2020-11-06 |
Family
ID=59821789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710375611.8A Active CN107170756B (zh) | 2017-05-24 | 2017-05-24 | 阵列基板、显示装置以及制备阵列基板的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107170756B (zh) |
| WO (1) | WO2018214635A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108227268A (zh) * | 2018-01-31 | 2018-06-29 | 武汉华星光电技术有限公司 | 液晶显示装置的制作方法及液晶显示装置 |
| WO2018214635A1 (zh) * | 2017-05-24 | 2018-11-29 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及制备阵列基板的方法 |
| CN111640706A (zh) * | 2020-06-28 | 2020-09-08 | 武汉华星光电技术有限公司 | 阵列基板制备方法和阵列基板 |
| CN112002712A (zh) * | 2020-08-24 | 2020-11-27 | 武汉天马微电子有限公司 | 一种显示面板、显示装置及制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1820295A (zh) * | 2003-05-07 | 2006-08-16 | 东芝松下显示技术有限公司 | El显示装置及其驱动方法 |
| CN102655095A (zh) * | 2011-06-01 | 2012-09-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制造方法 |
| CN103681751A (zh) * | 2012-09-24 | 2014-03-26 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN105118808A (zh) * | 2015-08-10 | 2015-12-02 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN105185714A (zh) * | 2015-09-22 | 2015-12-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104538454B (zh) * | 2014-12-26 | 2017-12-01 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN104656333A (zh) * | 2015-03-18 | 2015-05-27 | 深圳市华星光电技术有限公司 | Coa型液晶面板的制作方法及coa型液晶面板 |
| CN105470197B (zh) * | 2016-01-28 | 2018-03-06 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制作方法 |
| CN106128940B (zh) * | 2016-08-15 | 2019-01-22 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜的制备方法 |
| CN107170756B (zh) * | 2017-05-24 | 2020-11-06 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及制备阵列基板的方法 |
-
2017
- 2017-05-24 CN CN201710375611.8A patent/CN107170756B/zh active Active
-
2018
- 2018-03-26 WO PCT/CN2018/080425 patent/WO2018214635A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1820295A (zh) * | 2003-05-07 | 2006-08-16 | 东芝松下显示技术有限公司 | El显示装置及其驱动方法 |
| CN102655095A (zh) * | 2011-06-01 | 2012-09-05 | 京东方科技集团股份有限公司 | 薄膜晶体管及阵列基板的制造方法 |
| CN103681751A (zh) * | 2012-09-24 | 2014-03-26 | 乐金显示有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN105118808A (zh) * | 2015-08-10 | 2015-12-02 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法 |
| CN105185714A (zh) * | 2015-09-22 | 2015-12-23 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示基板和显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018214635A1 (zh) * | 2017-05-24 | 2018-11-29 | 京东方科技集团股份有限公司 | 阵列基板、显示装置以及制备阵列基板的方法 |
| CN108227268A (zh) * | 2018-01-31 | 2018-06-29 | 武汉华星光电技术有限公司 | 液晶显示装置的制作方法及液晶显示装置 |
| CN108227268B (zh) * | 2018-01-31 | 2020-12-22 | 武汉华星光电技术有限公司 | 液晶显示装置的制作方法及液晶显示装置 |
| CN111640706A (zh) * | 2020-06-28 | 2020-09-08 | 武汉华星光电技术有限公司 | 阵列基板制备方法和阵列基板 |
| CN112002712A (zh) * | 2020-08-24 | 2020-11-27 | 武汉天马微电子有限公司 | 一种显示面板、显示装置及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018214635A1 (zh) | 2018-11-29 |
| CN107170756B (zh) | 2020-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7039742B2 (ja) | トランジスタ | |
| CN107170756A (zh) | 阵列基板、显示装置以及制备阵列基板的方法 | |
| CN105489552B (zh) | Ltps阵列基板的制作方法 | |
| TWI703713B (zh) | 顯示裝置 | |
| CN105390451B (zh) | 低温多晶硅tft基板的制作方法 | |
| CN110071225A (zh) | 显示面板及制作方法 | |
| JP2018037669A (ja) | 半導体装置の作製方法 | |
| CN102983155B (zh) | 柔性显示装置及其制作方法 | |
| CN106067466A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| CN106409845A (zh) | 开关元件及其制备方法、阵列基板以及显示装置 | |
| CN103107201A (zh) | 半导体器件及其制造方法 | |
| CN102651403A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示面板 | |
| TWI743128B (zh) | 金屬氧化物及場效應電晶體 | |
| WO2018214647A1 (zh) | 阵列基板及其制备方法、显示面板以及显示装置 | |
| CN102651343A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| CN108695394A (zh) | 薄膜晶体管、其制备方法、阵列基板及显示装置 | |
| US20210041733A1 (en) | Array substrate, method manufacturing same and touch display panel | |
| CN106057830A (zh) | 一种阵列基板、显示面板及阵列基板制备方法 | |
| CN109301092A (zh) | Oled显示面板及其制作方法 | |
| CN106711153A (zh) | 一种阵列基板、阵列基板的制备方法及其显示面板 | |
| CN107589582A (zh) | Coa显示面板及其制作方法、coa显示装置 | |
| CN106653695B (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
| CN106783734B (zh) | 一种低温多晶硅阵列基板及其制作方法 | |
| CN109786324A (zh) | 一种低温多晶硅基板及其制作方法、阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |