CN104078469A - 一种阵列基板及其制备方法，显示面板、显示装置 - Google Patents

一种阵列基板及其制备方法，显示面板、显示装置 Download PDF

Info

Publication number
CN104078469A
CN104078469A CN201410270423.5A CN201410270423A CN104078469A CN 104078469 A CN104078469 A CN 104078469A CN 201410270423 A CN201410270423 A CN 201410270423A CN 104078469 A CN104078469 A CN 104078469A
Authority
CN
China
Prior art keywords
insulating barrier
film transistor
thin
viewing area
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410270423.5A
Other languages
English (en)
Other versions
CN104078469B (zh
Inventor
盖翠丽
刘晓娣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410270423.5A priority Critical patent/CN104078469B/zh
Priority to PCT/CN2014/086921 priority patent/WO2015192504A1/zh
Priority to US14/443,542 priority patent/US20160247833A1/en
Publication of CN104078469A publication Critical patent/CN104078469A/zh
Application granted granted Critical
Publication of CN104078469B publication Critical patent/CN104078469B/zh
Priority to US15/826,184 priority patent/US10490573B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制备方法，显示面板、显示装置，属于显示技术领域，其可解决现有技术中阵列基板的驱动区域的薄膜晶体管的栅极和源、漏极之间的绝缘层容易被击穿的问题。本发明的阵列基板、显示面板和显示装置包括显示区域和驱动区域；位于该显示区域和驱动区域的薄膜晶体管在栅极和有源层之间设有绝缘层，且驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。本发明的有益效果是驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层被击穿，栅极和源、漏极短路；同时，由于显示区域的薄膜晶体管的绝缘层厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。

Description

一种阵列基板及其制备方法,显示面板、显示装置
技术领域
本发明属于显示技术领域，具体涉及一种阵列基板及其制备方法，和包括该阵列基板的显示面板、显示装置。
背景技术
静电在薄膜晶体管阵列基板的制造、封装、测试和使用过程中无处不在，积累的静电荷以几安培或几十安培的电流在纳秒到微秒的时间里释放，瞬间功率高达几百千瓦，放电能量可达毫焦耳，对薄膜晶体管的摧毁强度极大。
所以薄膜晶体管设计中静电保护模块的设计直接关系到芯片的功能稳定性，极为重要。随着工艺的发展，器件特征尺寸逐渐变小，栅氧也成比例缩小。二氧化硅的介电强度近似为8×106V/cm，因此厚度为10nm的栅氧击穿电压约为8V左右，尽管该击穿电压比3.3V的电源电压要高一倍多，但是各种因素造成的静电，一般其峰值电压远超过8V；而且随着多晶硅金属化(Polyside)、扩散区金属化(Silicide)、多晶硅与扩散区均金属化等新工艺的使用，器件的寄生电阻减小防止静电放电保护能力大大减弱。为适应超大规模集成电路的集成密度和工作速度的不断提高，需要提高防止静电放电保护能力。
如图1所示，阵列基板包括衬底基板1，衬底基板1包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，显示区域和驱动区域包括薄膜晶体管，所述的薄膜晶体管在栅极2和有源层5之间设有绝缘层3，在有源层5上还设有刻蚀阻挡层4，在刻蚀阻挡层4上设有源、漏极6，该源、漏极6通过过孔7与有源层5电性连接。
阵列基板的驱动区域设有静电防护结构将静电的电荷释放，但当累积电荷较大时，静电放电流较大，依然驱动区域的薄膜晶体管的在过孔7处产生静电释放，造成绝缘层3被击穿，栅极和源、漏极短路。
因此，增加驱动区域的薄膜晶体管的绝缘层3的厚度成为防止静电放电的一个重要措施，但在阵列基板的显示区域的薄膜晶体管的中增加绝缘层的厚度会造成迁移率下降和阈值电压值漂移等不良的特性。
现有技术中在采用构图工艺形成如图1所示的阵列基板的绝缘层时，所用的掩膜板如图2所示，掩膜板包括与显示区域对应的显示区域掩膜板9和与四周的驱动区域分别对应的四个驱动区域掩膜板8。在曝光时将上述的掩膜板拼接曝光、显影、刻蚀即可获得显示区域和驱动区域的图形。
发明内容
本发明的目的是解决现有技术中阵列基板的驱动区域的薄膜晶体管的栅极和源、漏极之间的绝缘层容易被击穿的问题，提供一种防止栅极和源、漏极之间的绝缘层容易被击穿且能是显示区域的薄膜晶体管能保持较好的特性的阵列基板及其制备方法，和包括该阵列基板的显示面板、显示装置。
解决本发明技术问题所采用的技术方案是一种阵列基板，包括衬底基板，所述衬底基板包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，所述的显示区域和驱动区域包括薄膜晶体管，所述的薄膜晶体管在栅极和有源层之间设有绝缘层，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
优选的是，所述驱动区域的薄膜晶体管的绝缘层包括第一绝缘层和第二绝缘层；所述显示区域的薄膜晶体管的绝缘层包括第二绝缘层。
优选的是，所述驱动区域的薄膜晶体管的第二绝缘层相对第一绝缘层靠近有源层。
优选的是，所述的第二绝缘层的厚度为
解决本发明技术问题所采用的技术方案是一种阵列基板的制备方法，包括在阵列基板的驱动区域和显示区域形成绝缘层的步骤，其中，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
优选的是，包括：通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层的步骤；
通过构图工艺在所述的驱动区域和显示区域的薄膜晶体管形成第二绝缘层的步骤。
优选的是，所述通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层的步骤中采用包括空白部分和图形部分的显示区域掩膜板，所述的空白部分与显示区域的部分区域相对应；所述图形部分与显示区域的图形区域相对应。
优选的是，所述的显示区域掩膜板的空白部分的面积为显示区域的面积的二分之一。
本发明的另一个目的还在于提供一种包括上述阵列基板的显示面板和显示装置。
本发明的本发明的阵列基板、显示面板、显示装置包括显示区域和驱动区域；位于该显示区域和驱动区域的薄膜晶体管在栅极和有源层之间设有绝缘层，且驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度，在驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层被击穿，栅极和源、漏极短路；另外，因减薄存储电容介质层(绝缘层)的厚度，可以保持或增大存储电容值(栅极和源、漏极金属层间形成存储电容)；同时，由于显示区域的薄膜晶体管的绝缘层厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。
附图说明
图1为现有技术中制备的阵列基板结构示意图。
图2为现有技术中制备阵列基板所用的掩膜板的示意图。
图3为本发明实施例1中阵列基板的显示区域和驱动区域的薄膜晶体管的结构示意图。
图4为本发明实施例2中形成绝缘层所用的掩膜板的示意图。
图5为本发明实施例2中构成形成第一绝缘层图形后的阵列基板俯视示意图。
图6为本发明实施例2中构成形成第二绝缘层图形后的阵列基板俯视示意图。
其中：
1.衬底基板；2.栅极；3.绝缘层；31.第一绝缘层；32.第二绝缘层；4.刻蚀阻挡层；5.有源层；6.源、漏极；7.过孔；8.驱动区域掩膜板；9.显示区域掩膜板；91.空白部分；92.图形部分。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
需要说明的是，本发明中所称的图案、图形指的是通过构图工艺形成的各种结构；
本发明中所称的构图工艺包括光刻胶涂布、掩模、曝光、显影、刻蚀、光刻胶剥离等部分或全部工艺。
实施例1
如图3所示，本实施例提供一种的阵列基板。
本实施例的阵列基板，包括衬底基板1，所述衬底基板1包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，显示区域和驱动区域包括薄膜晶体管，薄膜晶体管在栅极2和有源层5之间设有绝缘层3，驱动区域的薄膜晶体管的绝缘层3厚度大于显示区域的薄膜晶体管的绝缘层3厚度。
由于驱动区域的薄膜晶体管的绝缘层3厚度大于显示区域的薄膜晶体管的绝缘层3厚度，在驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层3被击穿，栅极和源、漏极短路；另外，因减薄存储电容介质层(绝缘层)的厚度，可以保持或增大存储电容值(栅极和源、漏极金属层间形成存储电容)；同时，由于显示区域的薄膜晶体管的绝缘层3厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。
具体地，如图3所示，以底栅型薄膜晶体管为例介绍，顶栅型薄膜晶体管也是适用的。
在衬底基板1上设有栅极2，在栅极2的上设有绝缘层3，在绝缘层3上设有有源层5，在有源层5上设有刻蚀阻挡层4，在刻蚀阻挡层4上同层间隔设置源、漏极6，源、漏极6通过设置在刻蚀阻挡层4中的过孔7与有源层5连接。需要重点说明的是，其中，所以驱动区域的薄膜晶体管绝缘层3整体厚度大于显示区域的薄膜晶体管绝缘层3的厚度。
具体地，驱动区域的薄膜晶体管的绝缘层3包括第一绝缘层31和第二绝缘层32；显示区域的薄膜晶体管的绝缘层3包括第二绝缘层32。也就说，同时在显示区域和驱动区域的的薄膜晶体管形成第二绝缘层32，而只在驱动区域的薄膜晶体管上形成第一绝缘层31。这样驱动区域和显示区域的薄膜晶体管的第二绝缘层32的厚度相等，而驱动区域的薄膜晶体管还具有第一绝缘层31，所以驱动区域的薄膜晶体管绝缘层3整体厚度大于显示区域的薄膜晶体管绝缘层3的厚度。
如图3所示，驱动区域的薄膜晶体管的第二绝缘层32相对第一绝缘层31靠近有源层5。
单独形成上述的第二绝缘层32能方便调节第二绝缘层厚度。
当然，也可以通过阶梯曝光将显示区域的绝缘层3的厚度控制在影响薄膜晶体管特性的厚度。可根据显示区域的薄膜晶体管具体应用情况确定其绝缘层的厚度。
优选的，第二绝缘层的厚度为这样的厚度范围能够有效的放置防止绝缘层被击穿。
实施例2
本实施例提供一种上述阵列基板的制备方法，包括在阵列基板的驱动区域和显示区域形成绝缘层的步骤，其中，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
优选地，包括通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层的步骤；
通过构图工艺在所述的驱动区域和显示区域的薄膜晶体管形成第二绝缘层的步骤。
优选地，所述通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层的步骤中采用包括空白部分和图形部分的显示区域掩膜板，所述的空白部分与显示区域的部分区域相对应；所述图形部分与显示区域的图形区域相对应。
优选地，所述的显示区域掩膜板的空白部分的面积为显示区域的面积的二分之一。
具体地，采用以下步骤制备如图3所示的阵列基板：
1.在衬底基板上形成栅极
可以采用溅射或热蒸发的方法在衬底基板1上沉积一层栅金属层。栅金属层的材料可以是Cr、W、Ta、Mo、Al、Cu等金属及其合金。通过构图工艺形成栅极2的图形。
2.在衬底基板上形成第一绝缘层
可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤2的衬底基板1上沉积第一绝缘层31材料，通过构图工艺形成第一绝缘层31。其中，第一绝缘层31材料可以选用氧化物或者氮化物或者氮氧化物。
采用构图工艺形成如图3所示的阵列基板的第一绝缘层31时，所用的掩膜板如图4所示，掩膜板包括与显示区域对应的显示区域掩膜板9和与四周的驱动区域分别对应的四个驱动区域掩膜板8。
其中，显示区域掩膜板9包括空白部分91和图形部分92，所述的空白部分91与显示区域的部分区域相对应；所述图形部分92与显示区域的图形区域相对应。
上述显示区域掩膜板9的图形设计没有增加掩板的成本，与现有技术中相同只使用一张显示区域掩膜板9，不同的是对显示区域掩膜板划分为空白部分和图形部分，以在显示区域需要形成图形时用图形部分进行曝光，若不需要形成图形时使用空白部分曝光。
优选的，所述的显示区域掩膜板9的空白部分91的面积为显示区域的面积的二分之一；图形部分92的面积为显示区域的面积的二分之一。
具体地，在沉积第一绝缘层31的阵列基板上涂覆光刻胶，例如，可以是正性光刻胶(市售商品号为PR1-2000A)，然后将显示区域掩膜板9的空白部分91，在阵列基板的显示区域两次曝光，使显示区域全部面积都曝光。
而其它区域，例如，驱动区域则采用四个驱动区域掩膜板8进行曝光。显影、刻蚀后在显示区域没有形成第一绝缘层31，在其它区域，例如，驱动区域则形成第一绝缘层31的图形。
如图5所示，阵列基板完成第一绝缘层31构图工艺后，阵列基板上位于中心的显示区域没有图形(刻蚀掉第一绝缘层31的材料)，位于四周的驱动区域形成第一绝缘层31的图形。
应当理解的是，空白部分91的面积也可以更小，可通过更多次的曝光使显示区域全部曝光，例如，可以是四分之一，通过四次曝光使显示区域全部曝光。
应当理解的是上述第一绝缘层31的厚度可以根据阵列基板的应用情况不同进行调整，一般厚度设置在
应当理解的是，上述的曝光过程可以采用各区域对应的掩膜板拼接后一次曝光，也可以采用部分区域对应的掩膜板拼接后曝光或各区域的对应掩膜板单独曝光等方式。
3.在衬底基板上形成第二绝缘层
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤1的衬底基板1上沉积第二绝缘层32材料，通过构图工艺形成第二绝缘层32。其中，第二绝缘层32材料可以选用氧化物或者氮化物或者氮氧化物。
在沉积第二绝缘层32材料的阵列基板上涂覆光刻胶，例如，可以是正性光刻胶(市售商品号为PR1-2000A)，然后采用与显示区域和驱动区域相对应的掩膜板曝光。显影、刻蚀后在显示区域和驱动区域均形成第二绝缘层32的图形。
具体地，在沉积第二绝缘层32的阵列基板上涂覆光刻胶，例如，可以是正性光刻胶(市售商品号为PR1-2000A)，然后将显示区域掩膜板9的图形部分92，在阵列基板的显示区域两次曝光，使显示区域全部面积都曝光。
而其它区域，例如，驱动区域则采用四个驱动区域掩膜板8进行曝光。显影、刻蚀后在显示区域和驱动区域都形成第二绝缘层32的图形。
如图6所示，阵列基板完成第二绝缘层32的图形构图工艺后，阵列基板上位于中心的显示区域和位于四周的驱动区域形成第二绝缘层32的图形。
上述的曝光过程可以采用各区域对应的掩膜板拼接后一次曝光，也可以部分区域对应的掩膜板拼接后曝光或采用各区域的对应掩膜板单独曝光等方式。
应当理解的是，第二绝缘层32的厚度为这样更能有效地防止静电释放击穿绝缘层。
步骤3和4由于采用了包括空白部分和图形部分的显示区域掩膜板，在不增加掩膜板成本的条件下获得了驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度的绝缘层结构。
4.在衬底基板上形成有源层
具体地，可以先在经过步骤3的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层有源层5材料，通过构图工艺形成有源层5的图形。
5.在衬底基板上形成刻蚀阻挡层4
具体地，可以先在经过步骤4的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层刻蚀阻挡层材料，通过构图工艺形成刻蚀阻挡层4和过孔7的图形。
6.在衬底基板上形成源、漏极
具体地，可以先在经过步骤5的衬底基板1上采用磁控溅射、热蒸发或其它成膜方法沉积一层源、漏极6的材料，通过构图工艺形成源、漏极6的图形。
可选地，可以继续形成其它必要的功能层，在此不再一一赘述。
本发明的阵列基板的制备方法中由于采用了包括空白部分和图形部分的显示区域掩膜板，在不增加掩膜板成本的条件下获得了驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度的绝缘层结构。
实施例3
本实施例提供一种显示面板，该显示面板包括上述的阵列基板。
实施例4
本实施例提供一种显示装置，该显示装置包括上述的显示面板。
本发明的显示面板和显示装置中由于驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度，在驱动区域的栅极和源、漏极产生静电释放时能够防止绝缘层被击穿，栅极和源、漏极短路；另外，因减薄存储电容介质层(绝缘层)的厚度，可以保持或增大存储电容值(栅极和源、漏极金属层间形成存储电容)；同时，由于显示区域的薄膜晶体管的绝缘层厚度较薄，不会造成显示区域的薄膜晶体管的迁移率下降和阈值电压值漂移等不良的特性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括衬底基板，所述衬底基板包括用于进行显示的显示区域和位于显示区域周边的驱动区域，其中，所述的显示区域和驱动区域包括薄膜晶体管，所述的薄膜晶体管在栅极和有源层之间设有绝缘层，其特征在于，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
2.如权利要求1所述的阵列基板，其特征在于，所述驱动区域的薄膜晶体管的绝缘层包括第一绝缘层和第二绝缘层；所述显示区域的薄膜晶体管的绝缘层包括第二绝缘层。
3.如权利要求2所述的阵列基板，其特征在于，所述驱动区域的薄膜晶体管的第二绝缘层相对第一绝缘层靠近有源层。
4.如权利要求2所述的阵列基板，其特征在于，所述的第二绝缘层的厚度为
5.一种阵列基板的制备方法，其特征在于，包括在阵列基板的驱动区域和显示区域形成绝缘层的步骤，其中，驱动区域的薄膜晶体管的绝缘层厚度大于显示区域的薄膜晶体管的绝缘层厚度。
6.如权利要求5所述的阵列基板的制备方法，其特征在于，包括：
通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层的步骤；
通过构图工艺在所述的驱动区域和显示区域的薄膜晶体管形成第二绝缘层的步骤。
7.如权利要求6所述的阵列基板的制备方法，其特征在于，所述通过构图工艺在驱动区域的薄膜晶体管形成第一绝缘层的步骤中采用包括空白部分和图形部分的显示区域掩膜板，所述的空白部分与显示区域的部分区域相对应；所述图形部分与显示区域的图形区域相对应。
8.如权利要求7所述的阵列基板的制备方法，其特征在于，所述的显示区域掩膜板的空白部分的面积为显示区域的面积的二分之一。
9.一种显示面板，其特征在于，包括如权利要求1-4任一所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要9所述的显示面板。
CN201410270423.5A 2014-06-17 2014-06-17 一种阵列基板及其制备方法，显示面板、显示装置 Active CN104078469B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201410270423.5A CN104078469B (zh) 2014-06-17 2014-06-17 一种阵列基板及其制备方法，显示面板、显示装置
PCT/CN2014/086921 WO2015192504A1 (zh) 2014-06-17 2014-09-19 阵列基板及其制备方法、显示面板和显示装置
US14/443,542 US20160247833A1 (en) 2014-06-17 2014-09-19 Array substrate, manufacturing method thereof, display panel and display device
US15/826,184 US10490573B2 (en) 2014-06-17 2017-11-29 Array substrate, manufacturing method thereof, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410270423.5A CN104078469B (zh) 2014-06-17 2014-06-17 一种阵列基板及其制备方法，显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN104078469A true CN104078469A (zh) 2014-10-01
CN104078469B CN104078469B (zh) 2017-01-25

Family

ID=51599640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410270423.5A Active CN104078469B (zh) 2014-06-17 2014-06-17 一种阵列基板及其制备方法，显示面板、显示装置

Country Status (3)

Country Link
US (2) US20160247833A1 (zh)
CN (1) CN104078469B (zh)
WO (1) WO2015192504A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104460164A (zh) * 2014-12-31 2015-03-25 厦门天马微电子有限公司 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法
WO2020172971A1 (zh) * 2019-02-28 2020-09-03 武汉华星光电半导体显示技术有限公司 一种显示装置及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501153A (zh) * 2002-08-27 2004-06-02 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20050127369A1 (en) * 2003-12-15 2005-06-16 Seiko Epson Corporation Electro-optical device, driving circuit, and electronic apparatus
CN202886795U (zh) * 2012-11-14 2013-04-17 京东方科技集团股份有限公司 一种阵列基板的外围电路、阵列基板及显示装置
CN103855170A (zh) * 2012-11-28 2014-06-11 株式会社半导体能源研究所 显示装置及电子设备
CN204029806U (zh) * 2014-06-17 2014-12-17 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3358526B2 (ja) * 1998-02-18 2002-12-24 日本電気株式会社 高耐圧薄膜トランジスタの駆動方法
JP3592535B2 (ja) * 1998-07-16 2004-11-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4439766B2 (ja) * 2001-08-02 2010-03-24 シャープ株式会社 薄膜トランジスタ装置及びその製造方法
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
JP3991883B2 (ja) * 2003-02-20 2007-10-17 日本電気株式会社 薄膜トランジスタ基板の製造方法
CN100345310C (zh) * 2004-04-26 2007-10-24 统宝光电股份有限公司 薄膜晶体管及其制作方法
JP2006332400A (ja) * 2005-05-27 2006-12-07 Nec Corp 薄膜半導体装置およびその製造方法
KR101252001B1 (ko) * 2006-06-15 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101485585B1 (ko) * 2008-02-14 2015-01-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2011252935A (ja) * 2008-09-26 2011-12-15 Sharp Corp 回路基板及び表示装置
JP2014010355A (ja) * 2012-06-29 2014-01-20 Sharp Corp 表示装置
US9293512B2 (en) * 2012-11-02 2016-03-22 Apple Inc. Device and method for improving AMOLED driving

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1501153A (zh) * 2002-08-27 2004-06-02 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US20050127369A1 (en) * 2003-12-15 2005-06-16 Seiko Epson Corporation Electro-optical device, driving circuit, and electronic apparatus
CN202886795U (zh) * 2012-11-14 2013-04-17 京东方科技集团股份有限公司 一种阵列基板的外围电路、阵列基板及显示装置
CN103855170A (zh) * 2012-11-28 2014-06-11 株式会社半导体能源研究所 显示装置及电子设备
CN204029806U (zh) * 2014-06-17 2014-12-17 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104460164A (zh) * 2014-12-31 2015-03-25 厦门天马微电子有限公司 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法
CN104460164B (zh) * 2014-12-31 2018-03-27 厦门天马微电子有限公司 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法
WO2020172971A1 (zh) * 2019-02-28 2020-09-03 武汉华星光电半导体显示技术有限公司 一种显示装置及其制作方法

Also Published As

Publication number Publication date
CN104078469B (zh) 2017-01-25
US20180083050A1 (en) 2018-03-22
US20160247833A1 (en) 2016-08-25
WO2015192504A1 (zh) 2015-12-23
US10490573B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
CN104362125B (zh) 阵列基板及其制作方法、显示装置
CN103745978B (zh) 显示装置、阵列基板及其制作方法
CN104022076B (zh) 阵列基板及其制作方法、显示装置
CN107017287B (zh) 薄膜晶体管、显示装置及薄膜晶体管的制造方法
US10205027B2 (en) Coplanar double gate electrode oxide thin film transistor and manufacture method thereof
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN101241937A (zh) 薄膜晶体管装置、其制造方法以及显示装置
CN103489922A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN107146818A (zh) 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN106783628A (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
US20080191207A1 (en) Thin film transistor device, method of manufacturing the same, and display apparatus
CN104409462B (zh) 阵列基板及其制造方法、显示装置
US9859269B2 (en) Array substrate and method of preparing the same
CN103745954B (zh) 显示装置、阵列基板及其制造方法
US9711602B2 (en) Method of making thin film transistor array and source/drain contact via-interconnect structures formed thereby
CN103258745A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN104091832A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN108447874A (zh) 阵列基板及其制造方法、显示面板、电子装置
CN104465509B (zh) 一种oled显示器件阵列基板及其制备方法
CN104465670A (zh) 一种阵列基板及其制作方法、显示装置
CN106549022A (zh) 一种阵列基板及其制造方法、显示面板、电子设备
CN204029806U (zh) 一种阵列基板、显示面板、显示装置
CN109728003A (zh) 显示基板、显示装置和显示基板的制造方法
CN104078469A (zh) 一种阵列基板及其制备方法，显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant