JP2011252935A - 回路基板及び表示装置 - Google Patents

Abstract

【課題】 配線の特性の劣化を生じさせることなく、額縁面積を削減することが可能な回路基板、及び、該回路基板を備える表示装置を提供することを目的とする。
【解決手段】 支持基板上にトランジスタ及び外部接続端子が載置されたトランジスタ基板と、該トランジスタ基板上に取り付けられた外付け部材とを含んで構成される回路基板であって、上記外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、上記トランジスタは、外部接続端子と横並びに配置されている回路基板である。
【選択図】 図１

Description

本発明は、回路基板及び表示装置に関する。より詳しくは、携帯電話等のモバイル機器に好適な回路基板、及び、上記回路基板を備える表示装置に関するものである。

近年、液晶表示装置、有機エレクトロルミネッセンス表示装置等が実装される携帯電話、ＰＤＡ等の携帯型の電子機器において、より一層の小型化及び軽量化が要求されている。それに伴い、表示領域周辺の小型化、すなわち、狭額縁化を図っていく傾向があり、盛んに開発が行われている。また、薄型化やコスト削減等が図れることから、基板上にドライバ回路等の駆動に必要な周辺回路を形成するフルモノリシック型の回路基板を備える表示装置が増加の傾向にある。フルモノリシック型の回路基板を備える表示装置では、回路基板上に画素を駆動するための回路を形成するため、基板上の表示領域以外の領域（額縁領域）が増加するため、狭額縁化を進めるための開発が行われている。

従来の表示装置では、パネル内部の配線に低抵抗のアルミニウムを用い、該配線をパネル外部まで延伸させることにより外部接続端子として使用すると、アルミニウム膜が腐食を生じるおそれがあった。そこで、パネル内部の配線に用いるアルミニウム膜を、アルミニウム膜より下の階層に配置される金属膜にパネル内部で接続し、該金属膜を用いてパネル外部に延伸させる形態が開示されている（例えば、特許文献１参照。）。

また、特許文献１では、外部接続端子の腐食を防止する形態としてパネル内部の配線にアルミニウム膜を用い、アルミニウム膜をパネル外部まで延伸させて外部接続端子として使用し、アルミニウム膜端部のパネル外部への露出部分をクロム（Ｃｒ）膜及び酸化インジウム錫（ＩＴＯ）膜で覆うことによって、外部接続端子部の腐食を防止する形態も開示されている。
特開平３−５８０１９号公報

しかしながら、特許文献１で開示されている形態のように、パネル内部の配線を該配線よりも下の階層に形成された金属膜と接続し、該金属膜を延伸させることにより外部接続端子として用いる場合には、外部接続端子となる領域とパネル内部の配線が配置される領域とを個別に設ける必要があり、額縁面積が増大する点で改善の余地があった。

本発明者は、表示装置の挟額縁化に適した回路基板について種々検討したところ、外部接続端子の配置に着目した。そして、従来の表示装置では、パネル内部に用いられる配線を該配線よりも下の階層に配置された金属膜に接続し、該金属膜を延伸させることにより接続端子としていることから、外部接続端子として用いられる領域と配線領域とが個別に設けられていることで額縁面積が増大していたことを見いだすとともに、回路基板が外部接続端子の下層に配線を有することによれば、外部接続端子と配線とを互いに重畳させることができ、額縁面積を削減することができることを見いだした。

しかしながら一方で、外部接続端子の下層に配線が配置された場合、外部接続端子と外付け部材とが、例えば、圧着等、一定の圧力が加えられて一体化されるような場合には、外部接続端子の下層に位置する配線に大きな負荷がかかることになり、配線間の短絡、又は、配線の特性の劣化を生じさせる要因となるため、表示装置の挟額縁化については未だ改善の余地があった。

本発明は、上記現状に鑑みてなされたものであり、表示装置に用いられたとしても、配線の特性の劣化を生じさせることなく、回路素子の集積化を行うことが可能な回路基板、及び、該回路基板を備える表示装置を提供することを目的とするものである。

本発明者は、配線の特性の劣化を生じさせることなく回路素子の集積化を行う方法について種々検討を行ったところ、外部接続端子の下層に、幅の狭い回路配線が配置され、当該回路配線が少なくとも外部接続端子と外付け部材とを接続させるための導電部材の幅よりも狭い場合に、外部接続端子と外付け部材とを接続させる際に発生する圧力によって配線の劣化が起こりうることを見いだすとともに、このような微細回路配線については、外部接続端子と重ならないように、すなわち、横方向に並んで配列させる方法によれば、特性の劣化が起こりにくいことを見いだした。また、本発明者は、このような微細回路配線のほか、外部接続端子の下層にトランジスタが配置された場合であっても同様に、トランジスタに対し特性の劣化を生じさせることがあることを見いだすとともに、トランジスタについても同様に、外部接続端子とは重ならないように、すなわち、横方向に並んで配列させる方法によれば、トランジスタの特性劣化が起こりにくいことを見いだした。こうして、本発明者らは、外部接続端子と外付け部材とを重ね合わせることで回路素子の集積化を図るとともに、該外部接続端子と横並びに、幅の狭い配線及びトランジスタを配置させることで、配線及びトランジスタの特性の劣化を抑制することができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。

すなわち、本発明は、支持基板上にトランジスタ及び外部接続端子が載置されたトランジスタ基板と、該トランジスタ基板上に取り付けられた外付け部材とを含んで構成される回路基板であって、上記外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、上記トランジスタは、外部接続端子と横並びに配置されている回路基板（以下、本発明の第一の回路基板ともいう。）である。

また、本発明は、支持基板上に回路配線及び外部接続端子が載置された回路配線基板と、該回路配線基板上に取り付けられた外付け部材とを含んで構成される回路基板であって、上記外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、上記回路配線は、導電部材の幅よりも狭い幅の微細回路配線を含み、上記微細回路配線は、外部接続端子と横並びに配置されている回路基板（以下、本発明の第二の回路基板ともいう。）でもある。

以下に本発明の第一及び第二の回路基板について詳述する。

本発明の第一の回路基板は、支持基板上にトランジスタ及び外部接続端子が載置されたトランジスタ基板と、上記トランジスタ基板上に取り付けられた外付け部材とを含んで構成される。また、本発明の第二の回路基板は、支持基板上に回路配線及び外部接続端子が載置された回路配線基板と、上記回路配線基板上に取り付けられた外付け部材とを含んで構成される。第一及び第二の回路基板のいずれにおいても、上記外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されている。

支持基板は、トランジスタ等の回路素子、回路配線等を載置するための基板であり、導電性を有する素子を複数載置できるように、絶縁性を有する材料で構成されていることが好ましい。また、導電性を有する基板の表面に絶縁膜が形成されたものであってもよい。トランジスタは、増幅作用及び／又はスイッチング作用を有する半導体素子をいい、バイポーラトランジスタ、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）等、種類は特に限定されない。回路配線は、電気的に接続されている経路が確保されている配線であれば特に限定されない。外部接続端子は、回路基板又はトランジスタ基板と外付け部材とを電気的に接続可能とするための導電性を有する部材をいう。外付け部材は、外部接続端子を介して回路配線基板又はトランジスタ基板と電気的に接続される部材をいう。外付け部材としては、例えば、抵抗器、コンデンサ、コイル、コネクタ、ダイオード、トランジスタ等の電子部品あるいはフレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuits）、上記回路素子及び配線を含む集積回路（ＩＣ：Integrated Circuit）が搭載されたチップ（ＣＯＧ：Chip On Glass又はＣＯＦ：Chip On film）が挙げられる。また、その他には、プリント配線板（ＰＷＢ：Printed Wiring Board）、プリント回路板（ＰＣＢ：Printed Circuit Board）、テープキャリアパッケージ（ＴＣＰ：Tape Carrier Package）が挙げられる。

このような外付け部材と外部接続端子とは、互いに電気的に接続されるものであるため、外付け部材と外部接続端子との間に導電部材が介される必要があるが、更に物理的にも接続されるためには、上記導電部材自体が接着性を有している、又は、上記導電部材自体は接着性を有しないが、接着性を有する材料と混合されていることが好ましい。導電部材自体が接着性を有しているものとしては、例えば、半田が挙げられる。導電部材自体は接着性を有しないが、接着性を有する材料と混合されているものとしては、例えば、導電性微粒子を内部に含む異方性導電膜（ＡＣＦ：Anisotropic Conductive Film）が挙げられ、導電性微粒子が上記導電部材に相当する。すなわち、上記導電部材は、異方性導電膜内の導電性微粒子であることが好ましい。例えば、表示装置等に用いられる画素電極（ＩＴＯ：Indium Tin Oxide）を端子のバリアメタルとして利用する場合、異方性導電膜は密着性の点で好適である。異方性導電膜の導電性微粒子が導電部材を構成する場合には、異方性導電膜内の導電性微粒子単体が１つの導電部材を構成する。

本発明の第一の回路基板において、上記トランジスタは、外部接続端子と横並びに配置されている。本明細書において「外部接続端子と横並びに配置されている」とは、基板主面に対し垂直な方向から見たときに、実質的にどの外部接続端子領域に対しても重ならずに配置されていることをいう。なお、本明細書において「基板」とは、特に断りがなければ、トランジスタ基板、回路配線基板、及び／又は、トランジスタ回路基板を指すものとする。トランジスタ基板と外部接続端子とを接続する際には、例えば圧着を行う等、通常、一定の大きさの圧力がトランジスタ基板及び外部接続端子に加えられるが、このとき、その圧力が負荷される領域にトランジスタが存在していると、トランジスタの特性劣化を生じさせることがある。そのため、本発明の第一の回路基板においては、トランジスタは、外部接続端子と横並びに配置することで、そのような圧力の影響を受けにくくしており、これによれば、正常な動作を行うトランジスタを設けることができる。

本発明の第二の回路基板において、上記回路配線は、導電部材の幅よりも狭い幅の微細回路配線を含み、上記微細回路配線は、外部接続端子と横並びに配置されている。回路配線の一部に幅の狭い微細回路配線を形成することで、回路素子の集積化を行うことができ、例えば、表示領域外の額縁領域を削減することが可能となる。しかしながら、上述と同様に、回路基板と外部接続端子とが圧着等、一定の大きさの圧力が加えられて接続が行われる際には、その圧力が負荷される領域に微細回路配線が存在していると、微細回路配線の特性劣化を生じさせることがある。そのため、本発明の第二の回路基板においては、微細回路配線は、外部接続端子と横並びに配置することで、そのような圧力の影響を受けにくくしており、これによれば、短絡及び特性の劣化の少ない正常な機能を持つ微細回路配線を設けることができる。なお、「導電部材の幅よりも狭い幅の微細回路配線」とは、基板主面に対して垂直の方向から見たときに導電部材が微細回路配線と重なるように配置させたときに、導電部材が回路配線の横幅全てを覆う、すなわち、導電部材が回路配線を横切ることが可能な程度の幅を有する回路配線をいい、本発明の第二の回路基板は、微細回路配線と外部接続端子とが重なった領域が実質的にどの領域にも存在しない回路基板である。本明細書において「導電部材の幅」とは、導電部材自体が接着性を有していない場合には、接着性を有する部位を除く導電部材の幅で定義され、例えば、異方性導電膜内の導電性微粒子が上記導電部材を構成する場合には、導電性微粒子単体の粒径で定義されることとなる。一方、導電部材自体が接着性を有する場合には、当該導電部材が連続して形成された部位の任意の幅で定義され、微細回路配線と重なった部分において導電部材の幅は定義される。上記微細回路配線は、導電部材の幅が微細回路配線の幅より大きい場合に、通常の熱圧着を行ったときに、外部接続端子と重畳する導電部材によって微細回路配線が圧迫されて断線されやすいため、少なくとも上述のように定義される微細回路配線と外部接続端子とを重ねないようにする必要がある。

本発明の第一及び第二の回路基板の構成としては、このような構成要素を必須として形成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよい。例えば、上記トランジスタ基板又は上記回路基板を、表示の制御に必要な回路を有する表示領域、該表示領域の制御に必要な回路を有する周辺回路領域との両方の領域を一つの基板上に形成する、いわゆるフルモノリシック型とすることができる。周辺回路領域に形成されるトランジスタ回路の種類は特に限定されず、トランスミッションゲート、ラッチ回路、タイミングジェネレータ、電源回路等によるインバータ等の回路を含むドライバ回路のほか、バッファ回路、デジタル−アナログ変換回路（ＤＡＣ回路）、シフトレジスタ、サンプリングメモリ等の回路が挙げられる。ドライバ回路としては、ソースドライバ回路、ゲートドライバ回路等が挙げられる。

本発明の第一及び第二の回路基板における好ましい形態について、以下に詳しく説明する。

上記外付け部材は、外部接続端子と重なる領域に導電性突起物を備えることが好ましい。以下、このような導電性突起物を「外部接続配線」、「バンプ」ともいう。外付け部材が外部接続端子と接続する専用の部材を備えることで回路基板の構成全体が簡略化されるが、このとき、上記専用の部材が導電性を有する突起物であることで、例えば、外部接続端子と外付け部材とを接続させる際の圧力を外部接続端子及び導電性突起物に集めやすくすることができ、外部接続端子と横並びに配置されたトランジスタ及び微細回路配線への影響を少なくすることができる。

上記導電部材及び導電性突起物は、トランジスタ基板と外付け部材とを支える主柱となることが好ましい。また、上記導電部材及び導電性突起物は、回路配線基板と外付け部材とを支える主柱となることが好ましい。外部接続端子と重なる領域に位置する導電部材及び導電性突起物を、回路基板と外付け部材とを支える主柱の役割を果たすように配置することで、外部接続端子と横並びに配置されたトランジスタ及び微細配線への影響を少なくすることができる。回路基板と外付け部材とを支える主柱とは、回路基板と外付け部材とを直接重ね合わせたときに、最も圧力の負荷される部位をいう。なお、導電部材が上記異方性導電膜（ＡＣＦ）内の導電性微粒子である場合には、導電性微粒子もまた、その弾性により、支柱としての役割を果たすものとして好適である。

上記トランジスタは、外付け部材と重なる領域に位置することが好ましい。また、上記微細回路配線は、外付け部材と重なる領域に位置することが好ましい。本発明の構成によれば、たとえ集積化を目的としてトランジスタ及び微細回路配線と重なる領域に外付け部材が配置されたとしても、トランジスタ及び微細回路配線が外部接続端子と横並びに配置されているので、外部接続端子と外付け部材とを接続する際に負荷される圧力の影響を受けにくい。したがって、例えば、トランジスタ及び回路配線に対する圧力の影響を避ける目的でトランジスタを外付け部材とずらした場合と比べ、回路素子が占める面積を少なくすることができる。

上記トランジスタ基板と外付け部材との間の距離は、トランジスタと重なる領域よりも外部接続端子と重なる領域で短いことが好ましい。また、上記回路基板と外付け部材との間の距離は、微細回路配線と重なる領域よりも外部接続端子と重なる領域で短いことが好ましい。本明細書において「重なる領域」とは、基板の主面に対して垂直の方向から見たときに、その対象物と重なる領域の一部又は全体をいう。したがって、例えば、「外部接続端子と重なる領域」とは、基板の主面に対して垂直の方向から見たときに、外部接続端子と重なる領域の一部又は全体をいい、平面だけでなく、その奥行きも含む概念である。すなわち、本形態は、基板と外付け部材との間のスペースが、トランジスタと重なる領域、又は、微細回路配線と重なる領域よりも、外部接続端子と重なる領域で厚みが小さく形成されている形態である。これによれば、基板と外付け部材とを圧着させる際に、トランジスタ及び微細回路配線よりも外部接続端子に大きな圧力が負荷されることとなるので、外部接続端子と横並びに配置されたトランジスタ及び微細回路配線への影響を少なくすることができる。なお、本明細書において「よりも」とは、比較となる値が同じものを含まない。

上記トランジスタ基板と外付け部材との間の距離は、外部接続端子と重なる領域で最も短いことが好ましい。また、上記回路配線基板と外付け部材との間の距離は、外部接続端子と重なる領域で最も短いことが好ましい。基板と外付け部材との間のスペースが外部接続端子上で最短距離を有することで、外部接続端子に最も圧力を集中させ、外部接続端子と重なる領域に基板と外付け部材とを支える支柱を設けることができるので、外部接続端子と横並びに配置されたトランジスタ及び微細回路配線への影響を少なくすることができる。

上記外部接続端子は、複数の導電膜が積層された積層体であることが好ましい。外部接続端子が他の部材よりも大きな膜厚を有することにより、基板と外付け部材とを支える支柱として位置づけることが容易となる。外部接続端子を複数の導電膜が積層された積層体とすることで、外部接続端子の膜厚を確保しやすくなるので、これにより、外部接続端子と横並びに配置されたトランジスタ及び／又は微細回路配線への影響を減少させやすくすることができる。

上記積層体は、トランジスタを構成する材料を含む導電膜を備えることが好ましい。また、上記積層体は、回路配線を構成する材料を含む導電膜を有することが好ましい。上述のように、外部接続端子を複数の導電膜が積層された積層体とすることで、外部接続端子の膜厚を確保しやすくなるが、このとき、本発明のトランジスタ基板が備えるトランジスタ、又は、回路配線基板が備える回路配線を構成する材料を外部接続端子の積層体に含ませることで、例えば、同一の工程でトランジスタと外部接続端子の積層体の一部とを一度に形成することが可能となるので、効率的な構成となる。

本発明のトランジスタ基板が更に回路配線を含む、又は、本発明の回路配線基板が更にトランジスタを含む場合には、上記積層体は、トランジスタを構成する材料を含む導電膜、及び、回路配線を構成する材料を含む導電膜の両方を含むことが好ましい。上述の、トランジスタを構成する材料、及び、回路配線を構成する材料を積層体の一部として用いる場合と同様、トランジスタを構成する材料を含む導電膜、及び、回路配線を構成する材料を含む導電膜の両方を含ませることで、更に効率的な構成とすることが可能となる。

上記導電部材は、異方性導電膜内の導電性微粒子であり、上記トランジスタと重なる領域におけるトランジスタ基板と外付け部材との間の距離は、導電性微粒子の粒径よりも大きいことが好ましい。また、上記導電部材は、異方性導電膜内の導電性微粒子であり、上記微細回路配線と重なる領域における回路配線基板と外付け部材との間の距離は、導電性微粒子の粒径よりも大きいことが好ましい。上述のように、本発明で用いる導電部材は、異方性導電膜内の導電性微粒子であることが好ましいが、基板と外付け部材との接着の観点からは、異方性導電膜が配置される面積はより広いことが好ましい。そのため、異方性導電膜がトランジスタと重なる領域、及び／又は、微細回路配線と重なる領域に配置されることが好ましいが、このとき、トランジスタ上及び／又は微細回路配線上の回路基板と外付け部材との間の距離が導電性微粒子の粒径以下であると、回路基板と外付け部材との接続時に導電性微粒子の弾性により、大きな圧力がトランジスタ及び微細回路配線に負荷されることがある。本形態によれば、そのように導電性微粒子によって受ける圧力の影響を減らすことができるので、充分な接着力を保持しつつ、トランジスタ及び微細回路配線の特性劣化を回避することができる。なお、本明細書において「粒径」とは、導電性微粒子１つあたりの最も大きい部分の径をいう。このような粒径は、例えば、光学顕微鏡を用いて計測することができる。

上記導電部材は、異方性導電膜内の導電性微粒子であり、上記外部接続端子と重なる領域におけるトランジスタ基板と外付け部材との間の距離は、導電性微粒子の粒径以下であることが好ましい。また、上記導電部材は、異方性導電膜内の導電性微粒子であり、上記外部接続端子と重なる領域における回路配線基板と外付け部材との間の距離は、導電性微粒子の粒径以下であることが好ましい。導電性微粒子の影響によりトランジスタ及び／又は微細回路配線に一定の大きさの圧力が負荷されることがあることは上述のとおりであるが、トランジスタ及び／又は微細回路配線と重なる領域において導電性微粒子の粒径よりも大きい幅を確保する好適な手段としては、外部接続端子と重なる領域における基板と外付け部材との間の距離、すなわち、外部接続端子と重なる領域に配置された異方性導電膜の厚さを導電性微粒子の粒径以下とする手段が挙げられる。これにより、他の回路基板と外付け部材との間のスペースには充分な距離が確保され、トランジスタ及び微細回路配線の特性劣化を回避することができる。

上記回路配線は、少なくとも１つの屈曲部を含む引き回し配線を含むことが好ましい。回路配線は、適宜必要な場所に集約される必要がある。そのため、一直線状のものとするだけでなく、一部に屈曲部を形成することで、適切な場所に回路配線を導くことができる。また、屈曲部を設けることで、容易に引き回し配線を外部接続端子の周りに迂回させることができ、外部接続端子と引き回し配線とが重なって形成されることを回避することができる。引き回し配線が有する屈曲部の数は特に限定されない。引き回し配線としては、例えば、外部接続端子からトランジスタ回路等を介して表示領域へ信号を伝達する配線、外部接続端子から電源を供給する配線として用いることができる。引き回し配線を形成することにより、例えば、表示領域の適切な部位に回路配線を導くことができ、かつ、額縁領域の大きさを小さくまとめることが容易に可能となる。なお、集積化の観点からは、上記引き回し配線は、微細回路配線を含むことが好ましい。また、本発明によれば、このような微細回路配線を形成したとしても、該微細回路配線の特性の劣化を抑制することが可能である。

上記引き回し配線は、外部接続端子から延伸された端子引き出し配線から更に延伸されていることが好ましい。本明細書において「端子引き出し配線」とは、外部接続端子から直接引き出された配線をいう。端子引き出し配線については外部接続端子と直接接続されているため、一定幅を確保する必要がある等、設計の自由度が落ちてしまうが、引き回し配線についてはむしろ、幅を小さくすることが集積度の向上及び額縁領域の縮小の観点から好ましい。したがって、引き回し配線を、一旦外部接続端子から引き出された端子引き出し配線から更に延伸させるといったように、段階的に配線を形成することで、設計の自由度が向上し、集積化が容易となる。

上記回路基板は、外部接続端子の、外付け部材が接続される側の面と逆側の面の直下に無機絶縁膜を有することが好ましい。外部接続端子の直下に感光性アクリル樹脂等の有機絶縁膜を配置した場合には、外部接続端子と外付け部材とを接続する工程においてリワークの必要が生じたときに、上記有機絶縁膜が剥がれる、又は、上記有機絶縁膜に傷がつくことが起こりうる。また、剥がれた有機絶縁膜の塵等により、外付け部材との接触不良を起こすこともある。そのため、外部接続端子の直下に配置される絶縁膜としては、有機絶縁膜よりも硬直性を有する無機絶縁膜が用いられることが好ましい。

上記回路基板は、トランジスタ基板と外付け部材との物理的な接続を補助する副柱を備えることが好ましい。また、上記回路基板は、回路配線基板と外付け部材との物理的な接続を補助する副柱を備えることが好ましい。基板と外付け部材とを接続させる際に、例えば、上記外部接続端子と重なる領域にのみ集中して圧力が負荷される場合、回路基板と外付け部材との接続が不充分となる場合がある。また、基板に対して外付け部材を平坦に接続させることが困難となる場合もある。そのような場合には、適宜必要な場所に副柱を配置することで、基板と外付け部材とをバランスよく接続させることができるようになり、基板としての信頼性が向上する。上記副柱としては、例えば、バンプ等の外付け部材が備える突起物が挙げられるが、導電性の有無は特に限定されない。なお、上記副柱は、上記導電部材と重ならないように配置することが、トランジスタ及び微細回路配線への影響を少なくする観点からは好ましい。

上記外部接続端子は、横並びに複数配置されて直線状又は千鳥状（ジグザグ状）の一連の列を構成することが好ましい。回路基板が複数の外部接続端子を含む場合には、これらの外部接続端子は、一列に並んで配置されることが、集積度の向上の観点から好ましい。また、上記一連の列は、外付け部材の片側の辺に沿って配置されていることが好ましい。これにより、外部接続端子がより集約されることになるので、更なる集積度の向上を実現することができる。

上記回路基板は、入力用の外部接続端子と出力用の外部接続端子とを備え、上記入力用の外部接続端子と出力用の外部接続端子とは、交互に配置されて一連の列を構成することが好ましい。すなわち、本形態は、複数の外部接続端子が入力用と出力用とに分けられたときの好ましい形態である。複数の外部接続端子が一つの基板に形成される場合、一つの列を構成することが、集積度の向上の観点からは好ましいが、更に入力用の外部接続端子と出力用の外部接続端子とを交互に配置することで、これらが一つの回路で用いられる場合に、回路を一方向に向かわせることが容易となるため、装置構成が更に効率化され、集積度が向上する。

上記回路基板は、表示領域と周辺回路領域とを含んで構成される表示装置用回路基板であり、上記外付け部材は、周辺回路領域に配置されていることが好ましい。本発明の回路基板を表示装置用回路基板として用いた場合には、トランジスタ、配線等の回路素子の特性の劣化を起こすことなく周辺回路領域の面積が大幅に削減されることになるので、表示装置に適用した場合に、性能に優れ、かつ額縁面積の小さな表示装置を得ることができる。

上記引き回し配線は、外部接続端子から表示領域と遠ざかる方向に延伸され、屈曲部を経て表示領域に向かって延伸されていることが好ましい。回路基板の設計によっては、引き回し配線は、外部接続端子から一旦、表示領域と逆方向に向かって延伸することが好ましい場合があるが、そのような場合であっても、本発明の回路基板の構成によれば、効率よく引き回し配線を形成することができる。

本発明は更に、支持基板上に、回路配線及びトランジスタを含むトランジスタ回路、並びに、外部接続端子が載置されたトランジスタ回路基板と、該トランジスタ回路基板上に取り付けられた外付け部材とで構成される回路基板であって、上記外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、上記トランジスタ回路は、外部接続端子と横並びに配置されている回路基板（以下、本発明の第三の回路基板ともいう。）でもある。すなわち、本発明の第三の回路基板は、本発明の第一の回路基板が備えるトランジスタの特徴を含んだ形態であり、したがって、本発明の第三の回路基板は、上述までの本発明の第一の回路基板における好ましい形態のいずれも適用することができる。また、本発明の第三の回路基板が備える回路配線が、本発明の第二の回路基板のように、微細回路配線を含む場合には、上述までの本発明の第二の回路基板における好ましい形態のいずれも適用することができる。なお、本発明の第三の回路基板が備える回路配線は、上記微細回路配線を含むことが好ましい。これにより、回路配線の機能を保持しつつ、回路配線が占める面積を削減することができる。

上記トランジスタ回路は、横並びに複数配置されて構成されて一つの列を構成することが好ましい。また、上記外部接続端子は、横並びに複数配置されて構成されて一つの列を構成することが好ましい。回路基板が複数のトランジスタ回路又は外部接続端子を含む場合には、これらのトランジスタ回路又は外部接続端子は、いずれも一列に並んで配置されることが、集積度の向上の観点から好ましい。

上記トランジスタ回路と外部接続端子とは、交互に配置されて一連の列を構成することが好ましい。回路基板が、複数のトランジスタ回路、及び、複数の外部接続端子を含む場合には、これらは、交互に横並びに配置された複合列となることが、トランジスタ回路と外部接続端子とを効率的に接続し、かつ、これらの占有面積を少なくする点で好ましい。

本発明はまた、上記回路基板を備える表示装置であって、上記回路基板は、表示領域と周辺回路領域とで構成され、上記外付け部材は、周辺回路領域に配置されている表示装置でもある。本発明の第一、第二又は第三の回路基板を表示装置に適用することで、トランジスタ及び回路配線の特性の劣化が抑制され、かつ狭額縁化が実現された表示装置を得ることができる。

本発明の回路基板の構成によれば、トランジスタ及び／又は微細回路配線が、外部接続端子と横並びに配置されることになるため、外部接続端子に対して外付け部材を圧着させる際に負荷される圧力の影響がトランジスタ及び／又は微細回路配線に及ぶことを効果的に減少させることができ、結果として、トランジスタ及び微細回路配線の特性の劣化を生じさせにくくすることができる。また、例えば、本発明の回路基板を表示装置に適用させた場合には、これらトランジスタ及び微細回路配線の特性の劣化を引き起こすことなく、額縁領域の減少を実現することができる。

以下に実施形態を掲げ、本発明について図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。

（実施形態１）
図１は、実施形態１の回路基板の平面模式図である。実施形態１の回路基板は、トランジスタ及び外部接続端子を有するトランジスタ基板を含むという点では本発明の第一の回路基板であり、微細回路配線を含む回路配線及び外部接続端子を有する回路配線基板を含むという点では本発明の第二の回路基板であり、回路配線、トランジスタ及び外部接続端子を有するトランジスタ回路基板を含むという点では本発明の第三の回路基板である。

図１に示すように、実施形態１の回路基板は、表示領域９０と周辺回路領域９２とで構成されている。表示領域９０は、画素領域９１と、その周囲を取り囲むシール領域９３とで構成されている。実施形態１の回路基板は、表示領域９０と周辺回路領域９２とのいずれにも回路が形成されているため、表示素子の制御を行う回路と該表示素子の制御を行う回路を制御する周辺回路とが一つの支持基板上に設けられたフルモノリシック型の回路基板である。また、周辺回路領域９２において、外付け部材６０を備えているので、一つの支持基板上に複数の回路が載置されたトランジスタ回路基板１０と、該トランジスタ回路基板１０と接続される外付け部材とで構成された回路基板でもある。なお、このように一つのトランジスタ回路基板１０に表示素子の制御を行うことができる表示領域９０と、該表示領域９０を制御する周辺回路領域９２とが構成されていることから、実施形態１の回路基板は表示装置用の基板として好適に用いられる。

周辺回路領域９２には、外付け部材６０と接続された外部接続端子５０が複数、互いに横並びに配列されており、表示領域９０と周辺回路領域９２との境界線に沿って列をなしている。各外部接続端子５０には、回路配線及びトランジスタを含む回路（以下、トランジスタ回路ともいう。）７０が端子引き出し配線８０を介して接続されており、外部接続端子５０は、該トランジスタ回路７０を介して表示領域９０を構成する画素領域９１に接続されている。トランジスタ回路７０もまた、互いに横並びに設けられており、表示領域９０と周辺回路領域９２との境界線に沿って列をなしている。これら複数のトランジスタ回路７０は、表示領域９０と周辺回路領域９２との境界線付近で一体化されている。このように複数のトランジスタ回路７０が互いに接続されることで、一つの大きな回路を構成することができる。周辺回路領域９２に形成されるトランジスタ回路７０の種類は特に限定されず、トランスミッションゲート、ラッチ回路、タイミングジェネレータ、電源回路等によるインバータ等の回路を含むドライバ回路のほか、バッファ回路、デジタル−アナログ変換回路（ＤＡＣ回路）、シフトレジスタ、サンプリングメモリ等の回路が挙げられる。ドライバ回路としては、ソースドライバ回路、ゲートドライバ回路等が挙げられる。なお、外部接続端子５０とトランジスタ回路７０とはこのように横並びに配置されているため、実質的に互いに重なって配置されていない。

このように、外部接続端子５０及びトランジスタ回路７０のいずれもが表示領域９０と周辺回路領域９２との境界線に沿って列をなしているが、これらは横並びに交互に配置されており、トランジスタ回路７０と外部接続端子５０とで構成される一つの複合列をなしている。これら外部接続端子５０及びトランジスタ回路７０で構成される列は、周辺回路領域９２の面積を少なくするために、周辺回路領域９２の中でも比較的表示領域９０に近い側の領域に構成されている。ただし、トランジスタ回路７０については外部接続端子５０よりも広い面積を確保する必要があり、表示領域９０側と離れた額縁側にまで広がって形成されている。このように外部接続端子５０とトランジスタ回路７０とが交互に横並びに形成される形態は、外部接続端子５０とトランジスタ回路７０とを横並びに配置し、互いが重ならないように配置するという制限を考慮すると、周辺回路領域９２の面積（額縁面積）を減らす点で効率的な配置形態といえる。

複数の外部接続端子５０のそれぞれは外付け部材６０と接続されている。外部接続素子５０は、いずれも導電性を有する部材を用いて構成されており、外付け部材６０が備える導電性を有する部材と重ね合わせることで、互いに電気的に接続することが可能となる。実施形態１において外付け部材６０は、導電性の突起物（バンプ又は外部接続配線）を備えるフレキシブルプリント基板（ＦＰＣ）６０が用いられている。実施形態１において用いられる外付け部材６０の例としては、ＦＰＣの他に、抵抗器、コンデンサ、コイル、コネクタ、ダイオード、トランジスタ等の回路素子からなる電子部品、あるいは、これらの回路素子を含む集積回路（ＩＣ）が搭載されたチップ（ＣＯＧ又はＣＯＦ）が挙げられる。また、その他にプリント配線板（ＰＷＢ）、プリント回路板（ＰＣＢ）、テープキャリアパッケージ（ＴＣＰ）が挙げられる。

周辺回路領域９２においては、これら外部接続端子５０及びトランジスタ回路７０のいずれに対しても、トランジスタ回路基板１０の主面に対し垂直の方向から見たときに、外部接続端子５０と接続されるフレキシブルプリント基板（ＦＰＣ）６０が重なって配置されている。これにより、周辺回路領域９２の面積（額縁面積）を効果的に減らすことができる。一方、実施形態１の回路基板では、外部接続端子５０とトランジスタ回路７０とは、トランジスタ回路基板１０の主面に対し垂直の方向から見たときに、横並びに、すなわち、実質的に互いに重ならないように配置されている。そのため、トランジスタ回路７０に対しＦＰＣ６０が重なるように配置されたとしても、トランジスタ回路基板１０に対しＦＰＣ６０が圧着される際のトランジスタ回路７０内への圧力の負荷によるトランジスタ回路内の微細回路配線の短絡及びトランジスタの特性の劣化を抑制することができる。

表示領域９０のうちシール領域９３は、表示素子を構成する部材を複数互いに張り合わせるための封止部材が用いられる領域であり、実際には表示に寄与しない領域である。一方、表示領域９０のうち画素領域９１は、表示領域９０を構成する複数の小さな単位である画素が形成された領域であり、実際に表示に寄与する領域である。表示領域９０内に複数の画素が形成され、かつ、画素領域９１内に形成されたトランジスタ回路によって各画素が駆動制御されることで、精密度の高い良好な表示を得ることができる。そして、周辺回路領域９２に形成されたトランジスタ回路７０は、このような画素領域９１の駆動制御を更に制御するドライバブロック回路となりうるものである。

図２は、実施形態１の回路基板の断面模式図であり、図１のＡ−Ｂ線の切断面を示す。Ａ−Ｂ線による切断面は、外部接続端子を含む。図２に示すように、実施形態１においてトランジスタ回路基板１０は、支持基板１上にベースコート膜（第一の絶縁膜）１１が一面に形成され、その上に、各種配線、トランジスタ、外部接続端子等が適宜絶縁膜を介して配置されている。支持基板１としては、絶縁膜を有する材料が用いられていることが好ましく、例えば、ガラス、樹脂等が挙げられる。また、支持基板１は、導電性を有する基材の表面に絶縁膜が形成されたものであってもよい。

トランジスタとしては、三端子型の電界効果トランジスタ（ＦＥＴ）である薄膜トランジスタ（ＴＦＴ）２０が用いられている。実施形態１においてトランジスタ回路基板１０は複数のＴＦＴ２０を備え、これら複数のＴＦＴ２０は、それぞれ、半導体層２、並びに、ゲート電極３１、ソース電極及びドレイン電極の３つの電極を備える。半導体層２とゲート電極３１との間にはゲート絶縁膜（第二の絶縁膜）１２が形成されており、支持基板１側から、半導体層２、第二の絶縁膜１２及びゲート電極３１の順にこれらが積層されている。ゲート電極３１が配置されている層と同じ層のＴＦＴ２０横の位置には、ゲート電極３１と同じ材料で構成される回路配線３２が形成されている。ゲート電極３１上には更に無機層間絶縁膜（第三の絶縁膜）１３が一層以上で形成されている。ソース及びドレイン電極４１は、第三の絶縁膜１３上に配置されており、第二の絶縁膜１２及び第三の絶縁膜１３から構成される多層絶縁膜内に設けられたコンタクトホールを介して半導体層２と電気的に接続されている。また、ソース及びドレイン電極４１は、一部が延伸されて回路配線４２となり、隣接するＴＦＴ間を接続させている。ＴＦＴ２０は、ソース又はドレイン電極４１より延伸された端子引き出し配線８０を介して外部接続端子５０と接続されている。

ソース及びドレイン電極４１上にある絶縁膜が有機層間絶縁膜（第四の絶縁膜）１４であり、第四の絶縁膜１４上には有機層間絶縁膜（第五の絶縁膜）１５が形成されている。そして、第五の絶縁膜１５上に、シール部材８が配置されている。

外部接続端子５０は、複数の導電膜が積層された積層体で構成されている。実施形態１においてトランジスタ回路基板１０が備える外部接続端子５０の積層体は、支持基板１側から、アルミニウム（Ａｌ）、及び、モリブデン（Ｍｏ）又はインジウム酸化亜鉛（ＩＺＯ：Indium Zinc Oxide）の順に積層された第一導電膜５１、並びに、インジウム酸化スズ（ＩＴＯ：Indium Tin Oxide）で構成される第二導電膜５２が積層されて構成されたものであり、周辺回路領域の他の回路素子、又は、画素領域における回路素子に用いられる材料（Ａｌ、Ｍｏ、ＩＺＯ）及び画素電極（ＩＴＯ）に用いられる材料と同じ材料が用いられている。そのため、例えば、同一の工程で回路配線と外部接続端子の積層体の一部とを一度に形成することが可能となるので、効率的な構成といえる。なお、外部接続端子は、基板主面に対して垂直の方向から見たときに、縦方向に３００〜３０００μｍ、横方向に２０〜３００μｍの幅で設計されている。また、端子引き出し配線８０の線幅は、基板主面に対して垂直の方向から見たときに、５〜３５０μｍである。

外部接続端子５０は、外付け部材であるＦＰＣ６０と接続されている。ＦＰＣ６０は、支持基板６１と該支持基板６１上に形成されたバンプ（導電性突起物）６２とを含んで構成されている。ＦＰＣ６０は、外部接続端子５０と重なる領域にバンプ６２を有し、バンプ６２と外部接続端子５０との間には、バンプ６２と外部接続端子５０とを物理的かつ電気的に接続させるための異方性導電膜（ＡＣＦ）３及び導電性微粒子４が配置されている。ＡＣＦ３は、外部接続端子５０同士が互いに電気的に接続されないように配置されている。実施形態１のＦＰＣ６０が備えるバンプ６２は、ＦＰＣ６０が備える配線であり、例えば、銅（Ｃｕ）、金（Ａｕ）等で構成されている。実施形態１において配線（バンプ）６２の線幅は、基板主面に対して垂直の方向から見たときに、２０〜３００μｍである。また、配線（バンプ）の厚さは、１〜５０μｍである。ＡＣＦ３としては、例えば、エポキシ、アクリル等の樹脂と熱硬化反応剤とを含む樹脂組成物に、直径２〜１０μｍ程度の樹脂ボールにニッケル（Ｎｉ）、金（Ａｕ）等のメッキを施した導電性微粒子４を一定の割合で含有させたものを用いることができる。このような樹脂組成物に一定の熱を加えることで、ＡＣＦ３は接着剤として機能する。したがって、トランジスタ回路基板１０が備える外部接続端子５０とＦＰＣ６０が備えるバンプ６２との間にＡＣＦ３を貼り付け、一定の熱を与えながらこれらを押し当てて一定圧力を加える、いわゆる熱圧着を行うことで、トランジスタ回路基板１０とＦＰＣ６０とは電気的かつ物理的に接続されることになる。

このように、外部接続端子５０とＦＰＣ６０とは、例えば、圧着により一体化させることが可能であるが、圧着時においては、外部接続端子５０、ＡＣＦ３及びバンプ６２の３つが重なっている部位が、トランジスタ回路基板１０とＦＰＣ（外付け部材）６０とを支える支柱となり、この領域において最も大きな圧力が負荷される。また、この支柱となる部位は、トランジスタ回路基板１０とＦＰＣ６０との間の距離の中で最も短い距離を有する部位である。したがって、圧着時には、外部接続端子と重なる領域に位置するＡＣＦ３内の導電性微粒子４はその圧力により、図２に示すように、形状が楕円形となり、外部接続端子５０には図２中の黒矢印の方向に一定量の圧力が負荷されることになる。このとき、トランジスタ回路７０と外部接続端子５０とが互いに重なっていれば、圧着時の圧力によってトランジスタ回路７０内の微細回路配線及びトランジスタ２０に特性劣化が生じうるが、実施形態１においてトランジスタ回路７０と外部接続端子５０とは、横並びに配置され、実質的に互いに重ならないように配置されているため、トランジスタ基板１０とＦＰＣ６０との圧着が要因となって生じうる回路配線の短絡、及び、トランジスタ２０の特性の劣化を抑制することができる。

図３は、実施形態１の回路基板の断面模式図であり、図１のＣ−Ｄ線の切断面を示す。Ｃ−Ｄ線による切断面は、回路配線及びトランジスタを含む。図３に示すように、実施形態１においてトランジスタ回路基板１０は、複数のトランジスタ２０を含んで構成されるトランジスタ回路７０を含んで構成されており、該トランジスタ回路７０と重なる位置にＦＰＣ６０が配置されている。また、トランジスタ回路基板１０とＦＰＣ６０との間にはＡＣＦ３が形成されているが、図３中の白抜き矢印が示すように、トランジスタ回路７０と重なる領域においてＡＣＦ３には充分なスペースが形成されており、下層に位置するトランジスタ回路７０に対して導電性微粒子４によって圧迫される影響は少ない。そのため、外部接続端子５０に対しＦＰＣ６０の圧着を行ったとしても、この領域においてはトランジスタ回路７０に負荷される圧力が少ない。また、上記図２（Ａ−Ｂ線の断面図）で示されたバンプ６２と外部接続端子５０との間で充分に電気的かつ物理的な圧着が行われるため、トランジスタ回路７０と重なる領域において外部接続端子とＦＰＣとの間に負荷される大きさと同等の圧力が負荷される必要もない。

（実施形態２）
図４は、実施形態２の回路基板の平面模式図である。実施形態２の回路基板は、トランジスタ及び外部接続端子を有するトランジスタ基板を含むという点では本発明の第一の回路基板であり、微細回路配線を含む回路配線及び外部接続端子を有する回路配線基板を含むという点では本発明の第二の回路基板であり、回路配線、トランジスタ及び外部接続端子を有するトランジスタ回路基板を含むという点では本発明の第三の回路基板である。

図４に示すように、実施形態２の回路基板は、表示領域９０と周辺回路領域９２とで構成されている。表示領域９０は、画素領域９１と、その周囲を取り囲むシール領域９３とで構成されている。実施形態２の回路基板は、表示領域９０と周辺回路領域９２とのいずれにも回路が形成されているため、表示素子の制御を行う回路と該表示素子の制御を行う回路を制御する周辺回路とが一つの支持基板上に設けられたフルモノリシック型の回路基板である。また、周辺回路領域９２において、３つの外付け部材、フレキシブルプリント基板（ＦＰＣ）１６０、ＩＣが搭載されたＣＯＧ２６０、及び、抵抗器、コンデンサ、コイル、コネクタ、ダイオード、トランジスタ等の単一の電子部品３６０を備えているので、一つの支持基板上に複数の回路が載置されたトランジスタ回路基板１０と、該トランジスタ回路基板１０と接続される外付け部材とで構成された回路基板でもある。なお、このように一つのトランジスタ回路基板１０に、表示素子の制御を行うことができる表示領域９０と、該表示領域９０を制御する周辺回路領域９２とが構成されていることから、実施形態２の回路基板は表示装置用の基板として好適に用いられる。

実施形態２の回路基板が備える外部接続端子は、ＦＰＣ１６０と接続される第一の外部接続端子１５０と、ＣＯＧ２６０と接続される第二の外部接続端子２５０と、電子部品３６０と接続される第三の外部接続端子３５０との３種に分けられる。周辺回路領域９２には、これら複数の外部接続端子１５０，２５０，３５０が互いに横並びに配置されており、表示領域９０と周辺回路領域９２との境界線に沿って複数の列をなしている。このように外部接続端子１５０，２５０，３５０をそれぞれ一列に並べることは、集積度の向上及び額縁領域の減少の観点から好ましい。実施形態２の回路基板においては、外部接続端子で構成される列が２列配列されている。また、この２列のいずれもが、各外付け部材１６０，２６０，３６０の片側の辺に沿って配置されている。このうち、よりトランジスタ回路基板１０の額縁側に位置する外部接続端子の列は第一の外部接続端子１５０で構成されており、よりトランジスタ回路基板１０の表示領域９０側に位置する外部接続端子の列は第二の外部接続端子２５０及び第三の外部接続端子３５０で構成されている。また、各外付け部材は、各外部接続端子と重なって配置されているため、狭額縁化が実現されている。なお、図４においてこれら外部接続端子の列はいずれも直線状に配置されているが、一連の列をなす限り、例えば、千鳥状（ジグザグ状）に配置されていてもよい。

第一の外部接続端子１５０と、第二の外部接続端子２５０又は第三の外部接続端子３５０との間には、第一の端子引き出し配線８１が設けられている。第一の端子引き出し配線８１は、第一の外部接続端子１５０から画素領域９１の方向に延伸された配線である。

周辺回路領域９２には、回路配線とともにトランジスタを含む２つの回路（トランジスタ回路）が、互いに横並びに、表示領域９０と周辺回路領域９２との境界線に沿って列をなして形成されている。このうち一方は、ＣＯＧ２６０と重なって配置されたトランジスタ回路（以下、第一のトランジスタ回路ともいう。）１７０であり、もう一方は、電子部品３６０と重なって配置されたトランジスタ回路（以下、第二のトランジスタ回路ともいう。）２７０である。これら第一のトランジスタ回路１７０と第二のトランジスタ回路２７０との間には引き回し配線５が形成されており、互いに接続されることで、一つの大きな回路を構成することができる。なお、第一の外部接続端子１５０と第三の外部接続端子３５０との間にもトランジスタ回路（以下、第三のトランジスタ回路ともいう。）３７０が形成されている。第三のトランジスタ回路３７０によって、第一の端子引き出し配線８１は二つに分割されている。周辺回路領域９２に形成されるトランジスタ回路の種類は特に限定されず、トランスミッションゲート、ラッチ回路、タイミングジェネレータ、電源回路等によるインバータ等の回路を含むドライバ回路のほか、バッファ回路、デジタル−アナログ変換回路（ＤＡＣ回路）、シフトレジスタ、サンプリングメモリ等の回路が挙げられる。ドライバ回路としては、ソースドライバ回路、ゲートドライバ回路等が挙げられる。

第二の外部接続端子２５０は、ＣＯＧ２６０を介して、隣接する他の第二の外部接続端子２５０と接続されている。第一の端子引き出し配線８１と直接接続されている第二の外部接続端子が入力用外部接続端子２５０ａであり、該隣接する他の第二の外部接続端子が出力用外部接続端子２５０ｂである。また、第二の外部接続端子（出力用外部接続端子）２５０ｂは、第二の外部接続端子（出力用外部接続端子）２５０ｂから画素領域９１に向かって延伸された第二の端子引き出し配線８２を介して第一のトランジスタ回路１７０と接続されている。そして、第一のトランジスタ回路１７０から延伸された引き回し配線５によって、第一のトランジスタ回路１７０は、画素領域９１と接続される。第一のトランジスタ回路１７０からは、直線で（最短距離で）画素領域９１に向かって複数の引き回し配線５が延伸されている。

第三の外部接続端子３５０は、電子部品３６０を介して、隣接する他の第三の外部接続端子３５０と接続されている。第一の端子引き出し配線８１と直接接続されている第三の外部接続端子が入力用外部接続端子３５０ａであり、該隣接する他の第三の外部接続端子が出力用外部接続端子３５０ｂである。また、第三の外部接続端子（出力用外部接続端子）３５０ｂは、第三の外部接続端子（出力用外部接続端子）３５０ｂから画素領域９１に向かって延伸された第二の端子引き出し配線８２を介して第二のトランジスタ回路２７０と接続されている。そして、第二のトランジスタ回路２７０から延伸された引き回し配線５によって、第二のトランジスタ回路２７０は、画素領域９１と接続される。第二のトランジスタ回路２７０からは、直線で（最短距離で）画素領域に向かって引き回し配線５が延伸されている。

実施形態２において第一の外部接続端子１５０は、基板主面に対して垂直の方向から見たときに、縦方向に３００〜３０００μｍ、横方向に２０〜３００μｍの幅で設計されている。また、第二の外部接続端子２５０及び第三の外部接続端子３５０はいずれも、基板主面に対して垂直の方向から見たときに、縦方向に５０〜５００μｍ、横方向に２０〜１００μｍの幅で設計されている。第二の外部接続端子２５０と第三の外部接続端子３５０とを比較すると、これらの面積は同程度であり、第一の外部接続端子１５０と第二の外部接続端子２５０及び第三の外部接続端子３５０とを比較すると、面積は第一の外部接続端子１５０の方が大きい。

実施形態２において第二の外部接続端子２５０及び第三の外部接続端子３５０は、入力用の外部接続端子２５０ａ，３５０ａと出力用の外部接続端子２５０ｂ，３５０ｂとが横並びに交互に配置されており、かつ、ＣＯＧの額縁側（画素領域９１と逆側）に集められて配置されているので、回路を一方向に向かうように設計しやすくなっており、集積度の向上及び額縁領域の減少を更に図ることができる。

第二の外部接続端子（出力用外部接続端子）２５０ｂのいくつかは、トランジスタ回路を介さずに画素領域９１と接続されている。トランジスタ回路を介さずに画素領域９１と接続される第二の外部接続端子（出力用外部接続端子）２５０ｂは、第三の端子引き出し配線８３、及び、該第三の端子引き出し配線８３と接続された引き回し配線５を介して画素領域と接続されている。引き回し配線５は微細回路配線であり、外部接続端子と横並びに配置されることで、外部接続端子と実質的に重ならないものとなっている。なお、本実施形態においては、導電部材として、後述するように異方性導電膜（ＡＣＦ）内の導電性微粒子が用いられており、この導電性微粒子単体が１つの導電部材を構成しており、この導電部材は、引き回し配線（微細回路配線）５と重ね合わせたときに、引き回し配線（微細回路配線）５を横切ることが可能な程度の幅を有する。なお、導電部材の幅は、２〜１０μｍ程度である。引き回し配線５を細く形成することで、額縁領域の縮小化を行うことができる。なお、実施形態２における引き回し配線５のうち、幅の狭い部分の線幅は、２〜３ｎｍである。引き回し配線５は、一定の長さで延伸された後、直角に曲がり、画素領域９１の適切な部位に集約されるよう設計がなされている。第二の外部接続端子（出力用外部接続端子）２５０ｂから延伸された第三の端子引き出し配線８３は、隣接する他の第二の外部接続端子（出力用外部接続端子）２５０ｂから延伸された第三の端子引き出し配線８３と延伸長さが異なっている。このように長さを変えることにより、引き回し配線５を効率よく形成することができるようになり、集積度の向上及び額縁面積の削減が実現される。

以上のように、実施形態２においては、ＦＰＣ１６０から、以下の３種の経路によって画素領域まで接続されている。第一の経路は、ＦＰＣ１６０から、第一の外部接続端子１５０、第一の端子引き出し配線８１、第二の外部接続端子（入力用外部接続端子）２５０ａ、ＣＯＧ２６０、第二の外部接続端子（出力用外部接続端子）２５０ｂ、第二の端子引き出し配線８２、第一のトランジスタ回路１７０、及び、引き回し配線５を介して画素領域９１まで接続される経路である。第二の経路は、ＦＰＣ１６０から、第一の外部接続端子１５０、第一の端子引き出し配線８１、第二の外部接続端子（入力用外部接続端子）２５０ａ、ＣＯＧ２６０、第二の外部接続端子（出力用外部接続端子）２５０ｂ、第三の端子引き出し配線８２、及び、引き回し配線５を介して画素領域９１まで接続される経路である。第三の経路は、ＦＰＣ１６０から、第一の外部接続端子１５０、第一の端子引き出し配線８１、第三のトランジスタ回路３７０、第一の端子引き出し配線８１、第三の外部接続端子（入力用外部接続端子）３５０ａ、電子部品３６０、第三の外部接続端子（出力用外部接続端子）３５０ｂ、第二の端子引き出し配線８２、第二のトランジスタ回路２７０、及び、引き回し配線５を介して画素領域９１まで接続される経路である。

このように、（１）トランジスタ回路と外部接続端子とが横並びに配置され、トランジスタ回路基板の主面に対し垂直の方向から見たときに、実質的に互いに重ならずに配置されていること、（２）外部接続端子を外付け部材の片側の辺に沿って一連の列で配列すること、（３）外付け部材を介して互いに接続される入力用及び出力用の２つの外部接続端子については隣接する箇所に（交互に）配置すること、（４）外付け部材を介して互いに接続される入力用及び出力用の２つの外部接続端子のいずれについてもＣＯＧの額縁側（画素領域と反対側）に配置すること、（５）外付け部材をトランジスタ等の回路素子と重なるように配置すること等の工夫を行っており、これらによって、外部接続端子と外付け部材とが圧着される際に生じうる微細回路配線の短絡及びトランジスタの特性の劣化を防ぎつつ、周辺回路領域の面積を削減することを可能としている。

画素領域９１には複数の画素が形成されており、各画素に対し、周辺回路領域から延伸されてきた配線が接続されている。したがって、画素領域においては複数の配線が配置されている。また、画素領域において各配線には適宜トランジスタが設けられていてもよく、例えば、画素を駆動するためのスイッチング素子等の役割を果たすものとなる。そして、周辺回路領域に形成された第一のトランジスタ回路１７０及び第二のトランジスタ回路２７０は、このような画素領域９１の駆動制御を更に制御するドライバブロック回路となりうるものである。

図５は、実施形態２の回路基板の断面模式図であり、図４のＥ−Ｆ線の切断面を示す。図５に示すように、実施形態２においてトランジスタ回路基板１０は、支持基板１上にベースコート膜（第一の絶縁膜）１１が一面に形成され、その上に、各種配線、トランジスタ、外部接続端子等が適宜絶縁膜を介して配置されて構成されている。支持基板１としては、絶縁膜を有する材料が用いられていることが好ましく、例えば、ガラス、樹脂等が挙げられる。また、支持基板１は、導電性を有する基材の表面に絶縁膜が形成されたものであってもよい。

トランジスタとしては、三端子型の電界効果トランジスタ（ＦＥＴ）である薄膜トランジスタ（ＴＦＴ）２０が用いられている。実施形態２においてトランジスタ回路基板１０は複数のＴＦＴ２０を備え、これら複数のＴＦＴ２０は、それぞれ、半導体層２、並びに、ゲート電極３１、ソース電極及びドレイン電極の３つの電極を備える。半導体層２とゲート電極３１との間にはゲート絶縁膜（第二の絶縁膜）１２が形成されており、支持基板１側から、半導体層２、第二の絶縁膜１２及びゲート電極３１の順にこれらが積層されている。ゲート電極３１が配置されている層と同じ層のＴＦＴ２０横の位置には、ゲート電極３１と同じ材料で構成される回路配線３２が形成されている。ゲート電極３１上には更に無機層間絶縁膜（第三の絶縁膜）１３が一層以上で形成されている。ソース及びドレイン電極４１は、第三の絶縁膜１３上に配置されており、第二の絶縁膜１２及び第三の絶縁膜１３から構成される多層絶縁膜内に設けられたコンタクトホールを介して半導体層２と電気的に接続されている。また、ソース及びドレイン電極４１が配置されている層と同じ層のＴＦＴ横の位置には、ソース及びドレイン電極４１と同じ材料で構成される回路配線４２が形成されている。この回路配線４２は、一部が延伸されて引き回し配線５となり、画素領域９１に接続されている。

ソース及びドレイン電極４１上にある絶縁膜が有機層間絶縁膜（第四の絶縁膜）１４であり、第四の絶縁膜１４上には有機層間絶縁膜（第五の絶縁膜）１５が形成されている。そして、第五の絶縁膜１５上に、シール部材８が配置されている。第四の絶縁膜１４上には、ＴＦＴ上回路配線４５が配置されており、第四の絶縁膜１４に設けられたコンタクトホールを介して隣接するＴＦＴ２０同士等を接続させている。

実施形態２のトランジスタ回路基板が備える外部接続端子は、第一の外部接続端子１５０、第二の外部接続端子２５０、及び、第三の外部接続端子３５０の３種類であり、Ｅ−Ｆ線による切断面は、第一の外部接続端子１５０と第二の外部接続端子２５０とを含む。第一の外部接続端子１５０及び第二の外部接続端子２５０は、いずれも複数の導電膜が積層された積層体で構成されている。また、該積層体は、上述のＴＦＴ２０及び回路配線３２，４２を構成する材料を含んでおり、支持基板１側から、ゲート電極３１を構成する材料を含む導電膜２５１、ソース及びドレイン電極４１を構成する材料を含む導電膜２５２、ＴＦＴ上配線４５を構成する材料を含む導電膜２５３、及び、画素領域９１に用いられる透明性を有する導電膜２５４がこの順に積層されて構成されている。なお、実施形態２のトランジスタ回路基板１０が備える外部接続端子１５０，２５０，３５０は、これら以外の材料で形成された導電膜を含んでいてもよい。

ゲート電極を構成する材料を含む導電膜２５１は、支持基板１側からタンタル（Ｔａ）層、タングステン（Ｗ）層の順に積層された構造を有し、タンタル（Ｔａ）層の膜厚は５０ｎｍ、タングステン（Ｗ）層の膜厚は３５０ｎｍである。ソース及びドレイン電極４１を構成する材料を含む導電膜２５２は、支持基板１側からチタン（Ｔｉ）層、アルミニウム（Ａｌ）層、チタン（Ｔｉ）層の順に積層された構造を有し、チタン（Ｔｉ）層の膜厚はいずれも１００ｎｍ、アルミニウム（Ａｌ）層の膜厚は５００ｎｍである。ＴＦＴ上配線４５を構成する材料を含む導電膜２５３は、支持基板１側からアルミニウム（Ａｌ）層、モリブデン（Ｍｏ）層の順に積層された構造を有し、アルミニウム（Ａｌ）層の膜厚は４００ｎｍ、モリブデン（Ｍｏ）層の膜厚は１００ｎｍである。画素領域９１に用いられる透明性を有する導電膜２５４はＩＴＯ層で構成されており、ＩＴＯ層の膜厚は１００ｎｍである。

このように導電膜が積層して形成された外部接続端子１５０，２５０は、外付け部材１６０，２６０とトランジスタ回路基板１０との間の距離を短くするための膜厚を一定量確保することできる。これにより、外部接続端子１５０，２５０と重なる領域をトランジスタ回路基板１０とＦＰＣ１６０又はＣＯＧ２６０との間の距離の中で最も短い距離を有する部位とすることができる。なお、実施形態２において導電膜が積層して形成された外部接続端子１５０，２５０は、トランジスタ回路、画素電極等、他の構成要素に用いる材料で構成されているので、それらの製造工程とは別に製造工程を行う必要がなく、効率的である。

実施形態２においてＦＰＣ１６０は、支持基板１６１と、該支持基板１６１上に形成された外部接続配線（導電性突起物）１６２とを含んで構成されている。また、ＣＯＧ２６０は、支持基板２６１と、該支持基板２６１上に形成されたバンプ（導電性突起物）２６２とを含んで構成されている。第一の外部接続端子１５０はＦＰＣ１６０と、第二の外部接続端子２５０はＣＯＧ２６０とそれぞれ接続されている。外部接続端子１５０とＦＰＣ１６０とは、外部接続配線１６２と外部接続端子１５０との間に配置され、かつ外部接続配線１６２と外部接続端子１５０とを物理的かつ電気的に接続させるための異方性導電膜（ＡＣＦ）３及び導電性微粒子４を介して互いに接続されている。また、外部接続端子２５０とＣＯＧ２６０とは、バンプ２６２と外部接続端子２５０との間に配置され、かつバンプ２６２と外部接続端子２５０とを物理的かつ電気的に接続させるための異方性導電膜（ＡＣＦ）３及び導電性微粒子４を介して接続されている。ＡＣＦ３は、外部接続端子１５０，２５０，３５０同士が互いに電気的に接続されないように配置されている。なお、導電部材としては、ＡＣＦ３内の導電性微粒子４の代わりに、例えば半田を用いることもできる。実施形態２においてＦＰＣ１６０が備える外部接続配線１６２は、支持基板１６１上に形成された配線であり、例えば、銅（Ｃｕ）、金（Ａｕ）等で構成されている。また、ＣＯＧ２６０が備えるバンプ２６２は、支持基板２６１上に形成された電極であり、例えば、銅（Ｃｕ）、金（Ａｕ）等で構成されている。

第一の外部接続端子１５０と接続される外部接続配線１６２の幅は、基板主面から垂直方向に見たときに、５０〜３００μｍであり、外部接続配線１６２の厚さは、１〜１００μｍである。また、第二の外部接続端子２５０と接続されるバンプ２６２の幅は、基板主面に対して垂直の方向から見たときに、１〜１００μｍであり、バンプ２６２の厚さは、２〜１０μｍである。外部接続配線１６２，２６２としては、外付け部材に専用の電極又は配線を新たに設けたものであっても、外付け部材がもともと備える電極又は配線をそのまま利用したものであってもよい。ＡＣＦ３としては、例えば、エポキシ、アクリル等の樹脂と熱硬化反応剤との樹脂組成物に、直径２〜１０μｍ程度の樹脂ボールにニッケル（Ｎｉ）、金（Ａｕ）等のメッキを施した導電性微粒子４を一定の割合で含有させたものを用いることができる。このような樹脂組成物に一定の熱を加えることで、ＡＣＦ３は接着剤として機能する。したがって、トランジスタ回路基板１０が備える外部接続端子１５０，２５０とＦＰＣ１６０が備える外部接続配線１６２及びＣＯＧ２６０が備えるバンプ２６２との間にＡＣＦ３を貼り付け、一定の熱を与えながらこれらを押し当てて一定圧力を加える、いわゆる熱圧着を行うことで、これらトランジスタ回路基板１０とＦＰＣ１６０及びＣＯＧ２６０とは電気的かつ物理的に接続されることになる。

このように、外部接続端子１５０，２５０とＦＰＣ１６０及びＣＯＧ２６０とは、例えば、圧着により一体化させることが可能であるが、圧着時においては、外部接続端子１５０、ＡＣＦ３及び外部接続配線１６２の３つが重なっている部位、並びに、外部接続端子２５０、ＡＣＦ３及びバンプ２６２の３つが重なっている部位が、それぞれＦＰＣ１６０及びＣＯＧ２６０とトランジスタ回路基板１０とを接続するための支柱となり、この領域において図５中の黒矢印の方向に最も大きな圧力が負荷される。このとき、トランジスタ回路１７０と外部接続端子１５０，２５０とが互いに重なっている場合には、圧着時の圧力によってトランジスタ回路１７０内の微細回路配線及びトランジスタに特性劣化が生じうるが、実施形態２においてトランジスタ回路１７０と外部接続端子１５０，２５０とは、横並びに配置され、実質的に互いに重ならないように配置されているため、外部接続端子１５０，２５０とＦＰＣ１６０又はＣＯＧ２６０との圧着が要因となって生じうる微細回路配線の短絡、及び、トランジスタの特性の劣化を抑制することができる。

実施形態２においては、トランジスタ回路１７０と重なる領域にＣＯＧ２６０が配置されている。また、第一外部接続端子１５０から延伸された第一端子引き出し配線８１と重なる領域において、ＦＰＣ１６０が配置されている。これらトランジスタ回路と重なる領域、及び、端子引き出し配線と重なる領域においても、トランジスタ回路基板１０とＦＰＣ１６０及びＣＯＧ２６０との間にはＡＣＦ３が形成されているが、このＡＣＦ３内には、導電性微粒子４の粒径よりも大きな高さを持つ充分なスペースがある。そのため、外部接続端子１５０，２５０に対しＦＰＣ１６０及びＣＯＧ２６０の圧着を行ったとしても、トランジスタ回路基板１０、すなわち、その下に形成されているトランジスタ回路１７０及び端子引き出し配線（回路配線）８１への圧力の負荷が少ない。また、外部接続配線１６２，２６２と外部接続端子１５０，２５０との間で充分に電気的かつ物理的な圧着が行われるため、トランジスタ回路１７０が配置された領域において外部接続端子１５０，２５０とＦＰＣ１６０又はＣＯＧ２６０との間に負荷される大きさと同等の圧力が負荷される必要もない。

実施形態２の回路基板においては、ＣＯＧ２６０と重なる領域において、第五の絶縁膜１５上に支柱用のバンプ２６２よりも小さなサイズのダミーバンプ２６３を備えている。このダミーバンプ２６３の幅は、基板主面に対して垂直の方向から見たときに、２〜２０μｍであり、ダミーバンプ２６３の厚さは、５〜２０μｍである。このように下の回路の隙間を縫うようにダミーバンプ２６３を配置することで、圧着時においても、その下に形成されている微細回路配線やトランジスタに与える影響を少なくすることができる。ダミーバンプ２６３は、主柱となる外部接続端子２５０と重なる領域に位置するバンプ２６２に対して、ＣＯＧ２６０をトランジスタ回路基板１０に対し互いに面が平行にバランスよく配置されるための副柱として設けられるものである。なお、ダミーバンプ２６３は、ＡＣＦ３を介して配置されていない。そのため、ダミーバンプによってＡＣＦ内の導電性微粒子４が圧着時にダミーバンプによって圧迫される影響は少ない。

（実施形態３）
図６は、実施形態３の回路基板の平面模式図である。実施形態３の回路基板は、トランジスタ及び外部接続端子を有するトランジスタ基板を含むという点では本発明の第一の回路基板であり、微細回路配線を含む回路配線及び外部接続端子を有する回路配線基板を含むという点では本発明の第二の回路基板であり、回路配線、トランジスタ及び外部接続端子を有するトランジスタ回路基板を含むという点では本発明の第三の回路基板である。

図６に示すように、実施形態３の回路基板は、表示領域９０と周辺回路領域９２とで構成されている。表示領域９０は、画素領域９１と、その周囲を取り囲むシール領域９３とで構成されている。実施形態３の回路基板は、表示領域９０と周辺回路領域９２とのいずれにも回路が形成されているため、表示素子の制御を行う回路と該表示素子の制御を行う回路を制御する周辺回路とが一つの支持基板上に設けられたフルモノリシック型の回路基板である。また、周辺回路領域９２において、３つの外付け部材、フレキシブルプリント基板（ＦＰＣ）１６０、ＩＣが搭載されたＣＯＧ４６０、及び、抵抗器、コンデンサ、コイル、コネクタ、ダイオード、トランジスタ等の単一の電子部品５６０を備えているので、一つの支持基板上に複数の回路が載置されたトランジスタ回路基板１０と、該トランジスタ回路基板１０と接続される外付け部材とで構成された回路基板でもある。なお、このように一つのトランジスタ回路基板１０に、表示素子の制御を行うことができる表示領域９０と、該表示領域９０を制御する周辺回路領域９２とが構成されていることから、実施形態３の回路基板は表示装置用の基板として好適に用いられる。

実施形態３の回路基板が備える外部接続端子は、ＦＰＣ１６０と接続される第一の外部接続端子１５０と、ＣＯＧ４６０と接続される第二の外部接続端子２５０と、電子部品５６０と接続される第三の外部接続端子３５０との３種に分けられる。周辺回路領域９２には、これら複数の外部接続端子１５０，２５０，３５０が、互いに横並びに配置されており、表示領域９０と周辺回路領域９２との境界線に沿って複数の列をなしている。実施形態３の回路基板においては、外部接続端子で構成される列が３列配列されている。また、この３列のいずれもが、各外付け部材１６０，４６０，５６０の片側の辺に沿って配置されている。このうち、トランジスタ回路基板１０の最も額縁側に位置する列は第一の外部接続端子１５０で構成されており、より表示領域９０側に位置する２つの列は第二の外部接続端子２５０及び第三の外部接続端子３５０で構成されている。また、このように各外付け部材は外部接続端子と重なって配置されているため、狭額縁化が実現されている。なお、図６においてこれら外部接続端子の列はいずれも直線状に配置されているが、一連の列をなす限り、例えば、千鳥状（ジグザグ状）に配置されていてもよい。

第一の外部接続端子１５０と第二の外部接続端子２５０又は第三の外部接続端子３５０との間には、第一の端子引き出し配線８１が設けられている。第一の端子引き出し配線８１は、第一の外部接続端子１５０から画素領域の方向に延伸された配線である。

周辺回路領域９２には、回路配線とともにトランジスタを含む２つの回路（トランジスタ回路）が、互いに横並びに、表示領域９０と周辺回路領域９２との境界線に沿って列をなして形成されている。このうち一方は、ＣＯＧ４６０と重なって配置された第一のトランジスタ回路１７０であり、もう一方は、電子部品５６０と重なって配置された第二のトランジスタ回路２７０である。これら第一のトランジスタ回路１７０と第二のトランジスタ回路２７０との間には引き回し配線５が形成されており、互いに接続されることで、一つの大きな回路を構成することができる。なお、第一の外部接続端子１５０と第三の外部接続端子３５０との間には、第三のトランジスタ回路３７０が形成されており、これにより、第一の端子引き出し配線８１は二つに分割されている。周辺回路領域９２に形成されるトランジスタ回路の種類は特に限定されず、トランスミッションゲート、ラッチ回路、タイミングジェネレータ、電源回路等によるインバータ等の回路を含むドライバ回路のほか、バッファ回路、デジタル−アナログ変換回路（ＤＡＣ回路）、シフトレジスタ、サンプリングメモリ等の回路が挙げられる。ドライバ回路としては、ソースドライバ回路、ゲートドライバ回路等が挙げられる。

第二の外部接続端子２５０は、ＣＯＧ４６０を介して、第一のトランジスタ回路１７０を挟んで対向する他の第二外部接続端子と接続されている。第一の端子引き出し配線８１と直接接続されている第二の外部接続端子が入力用外部接続端子２５０ａであり、該対向する他の第二の外部接続端子が出力用外部接続端子２５０ｂである。また、第二の外部接続端子（出力用外部接続端子）２５０ｂは、該第二の外部接続端子（出力用外部接続端子）２５０ｂから額縁方向（画素領域と逆方向）に延伸された第二の端子引き出し配線８２を介して第一のトランジスタ回路１７０と接続されている。そして、第一のトランジスタ回路１７０と接続された引き回し配線５によって、第一のトランジスタ回路１７０は、画素領域９１と接続される。第一のトランジスタ回路１７０からは、直線で（最短距離で）画素領域９１に向かって複数の引き回し配線５が延伸されている。

第三の外部接続端子３５０は、電子部品５６０を介して、第二のトランジスタ回路２７０を挟んで対向する他の第三の外部接続端子と接続されている。第一の端子引き出し配線８１と直接接続されている第三の外部接続端子が入力用外部接続端子２５０ａであり、該対向する他の第三の外部接続端子が出力用外部接続端子２５０ｂである。また、第三の外部接続端子（出力用外部接続端子）３５０ｂは、該第三の外部接続端子（出力用外部接続端子）３５０ａから額縁方向（画素領域と逆方向）に延伸された第二の端子引き出し配線８２を介して第二のトランジスタ回路２７０と接続されている。そして、第二のトランジスタ回路２７０と接続された引き回し配線５によって、第二のトランジスタ回路２７０は、画素領域９１と接続される。第二のトランジスタ回路２７０からは、直線で（最短距離で）画素領域９１に向かって複数の引き回し配線５が延伸されている。

実施形態３において第一の外部接続端子１５０は、基板主面に対して垂直の方向から見たときに、縦方向に３００〜３０００μｍ、横方向に２０〜３００μｍの幅で設計されている。また、第二の外部接続端子２５０及び第三の外部接続端子３５０は、入力用外部接続端子２５０ａ，３５０ａについてはいずれも、基板主面に対して垂直の方向から見たときに、縦方向に４００〜８００μｍ、横方向に１００〜３００μｍの幅で設計されている。出力用外部接続端子２５０ｂ，３５０ｂについてはいずれも、基板主面に対して垂直の方向から見たときに、縦方向に１００〜２００μｍ、横方向に２０〜４０μｍの幅で設計されている。第二の外部接続端子２５０及び第三の外部接続端子３５０の面積を比較すると、入力用外部接続端子２５０ａ，３５０ａについてはこれらの面積は同程度であり、出力用外部接続端子２５０ｂ，３５０ｂについても、これらの面積は同程度である。一方、入力用外部接続端子２５０ａ，３５０ａと出力用外部接続端子２５０ｂ，３５０ｂとを比較すると、面積は入力用外部接続端子２５０ａ，３５０ａの方が大きい。第一の外部接続端子１５０と第二の外部接続端子２５０及び第三の外部接続端子３５０とを比較すると、面積は第一の外部接続端子１５０の方が大きい。

第二の外部接続端子（出力用外部接続端子）２５０ｂのいくつかは、トランジスタ回路を介さずに画素領域９１と接続されている。トランジスタ回路を介さずに画素領域９１と接続される第二の外部接続端子（出力用外部接続端子）２５０ｂは、第三の端子引き出し配線８３及び該第三の端子引き出し配線８３と接続された引き回し配線５を介して画素領域９１と接続されている。第二の外部接続端子（出力用外部接続端子）２５０ｂから延伸された第三の端子引き出し配線８３は、額縁方向（画素領域と逆方向）に向かって延伸されているため、該第三の端子引き出し配線８３と接続された引き回し配線５は、２度直角に屈曲して第二の外部接続端子（出力用外部接続端子）２５０ｂを迂回することで、画素領域９１の適切な部位に集約されるよう設計がなされている。このように、実施形態３において引き回し配線５は、外部接続端子から一旦画素領域９１（表示領域９０）と遠ざかる方向に延伸され、屈曲部を２箇所経て、画素領域９１（表示領域９０）に向かって延伸されている。引き回し配線５は微細回路配線であり、外部接続端子と横並びに配置されることで、外部接続端子と実質的に重ならないものとなっている。なお、本実施形態においては、導電部材として、後述するように異方性導電膜（ＡＣＦ）内の導電性微粒子が用いられており、この導電性微粒子単体が１つの導電部材を構成しており、この導電部材は、引き回し配線（微細回路配線）５と重ね合わせたときに、引き回し配線（微細回路配線）５を横切ることが可能な程度の幅を有する。なお、導電部材の幅は、２〜１０μｍ程度である。引き回し配線５を細く形成することで、額縁領域の縮小化を行うことができる。なお、実施形態３において引き回し配線５の狭い部分での線幅は、２〜３ｎｍである。

以上のように、実施形態３においては、ＦＰＣ１６０から、以下の３種の経路によって画素領域まで接続されている。第一の経路は、ＦＰＣ１６０から、第一の外部接続端子１５０、第一の端子引き出し配線８１、第二の外部接続端子（入力用外部接続端子）２５０ａ、ＣＯＧ４６０、第二の外部接続端子（出力用外部接続端子）２５０ｂ、第三の端子引き出し配線８３、第一のトランジスタ回路１７０、及び、引き回し配線５を介して画素領域まで接続される経路である。第二の経路は、ＦＰＣ１６０から、第一の外部接続端子１５０、第一の端子引き出し配線８１、第二の外部接続端子（入力用外部接続端子）２５０ａ、ＣＯＧ４６０、第二の外部接続端子（出力用外部接続端子）２５０ｂ、第三の端子引き出し配線８３、及び、引き回し配線５を介して画素領域まで接続される経路である。第三の経路は、ＦＰＣ１６０から、第一の外部接続端子１５０、第一の端子引き出し配線８１、第三のトランジスタ回路３７０、第一の端子引き出し配線８１、第三の外部接続端子（入力用外部接続端子）２５０ａ、電子部品５６０、第三の外部接続端子（出力用外部接続端子）２５０ｂ、第三の端子引き出し配線８３、第二のトランジスタ回路２７０及び引き回し配線５を介して画素領域まで接続される経路である。

このように、（１）トランジスタ回路と外部接続端子とが横並びに配置され、トランジスタ回路基板の主面に対し垂直の方向から見たときに、実質的に互いに重ならないように配置されていること、（２）外部接続端子を外付け部材の片側の辺に沿って横並びに配列すること、（３）外付け部材を介して互いに接続される外部接続端子についてはトランジスタ回路を挟んで対向する箇所に配置すること、（４）外付け部材をトランジスタ等の回路素子と重なるように配置すること等の工夫を行っており、これらによって、外部接続端子と外付け部材とが圧着される際に生じうる微細回路配線の短絡及びトランジスタの特性の劣化を防ぎつつ、周辺回路領域の面積を削減することを可能としている。

画素領域９１には複数の画素が形成されており、各画素に対し、周辺回路領域９２から延伸されてきた配線がそれぞれ接続されている。したがって、画素領域９１においては複数の配線が配置されている。画素領域９１において各配線には適宜トランジスタが設けられていてもよく、例えば、画素を駆動するためのスイッチング素子等の役割を果たすものとなる。そして、周辺回路領域９２に形成された第一のトランジスタ回路１７０及び第二のトランジスタ回路２７０は、このような画素領域の駆動制御を更に制御するドライバブロック回路となりうるものである。

図７は、実施形態３の回路基板の断面模式図であり、図６のＧ−Ｈ線の切断面を示す。図７に示すように、実施形態３においてトランジスタ回路基板１０は、支持基板１上にベースコート膜（第一の絶縁膜）１１が一面に形成され、その上に、各種配線、トランジスタ、外部接続端子等が適宜絶縁膜を介して配置されている。支持基板１としては、絶縁膜を有する材料が用いられていることが好ましく、例えば、ガラス、樹脂等が挙げられる。また、支持基板１は、導電性を有する基材の表面に絶縁膜が形成されたものであってもよい。

トランジスタとしては、三端子型の電界効果トランジスタ（ＦＥＴ）である薄膜トランジスタ（ＴＦＴ）２０が用いられている。実施形態３においてトランジスタ回路基板１０は複数のＴＦＴ２０を備え、これら複数のＴＦＴ２０は、それぞれ、半導体層２、並びに、ゲート電極３１、ソース電極及びドレイン電極の３つの電極を備える。半導体層２とゲート電極３１との間にはゲート絶縁膜（第二の絶縁膜）１２が形成されており、支持基板１側から、半導体層２、第二の絶縁膜１２及びゲート電極３１の順にこれらが積層されている。ゲート電極３１が配置されている層と同じ層のＴＦＴ横の位置には、ゲート電極と同じ材料で構成される回路配線３２が形成されている。ゲート電極３１上には更に無機層間絶縁膜（第三の絶縁膜）１３が一層以上で形成されている。ソース及びドレイン電極４１は、第三の絶縁膜１３に配置されており、第二の絶縁膜１２及び第三の絶縁膜１３から構成される多層絶縁膜内に設けられたコンタクトホールを介して半導体層２と電気的に接続されている。また、ソース及びドレイン電極４１が配置されている層と同じ層のＴＦＴ横の位置には、ソース及びドレイン電極４１と同じ材料で構成される回路配線４２が形成されている。この回路配線４２は、一部が延伸されてＴＦＴ上配線を構成し、隣接するＴＦＴを互いに接続させている。

ソース及びドレイン電極４１上にある絶縁膜１４が有機層間絶縁膜（第四の絶縁膜）であり、第四の絶縁膜１４上には有機層間絶縁膜（第五の絶縁膜）１５が形成されている。そして、第五の絶縁膜１５上に、シール部材８が配置されている。

実施形態３のトランジスタ回路基板が備える外部接続端子は、第一の外部接続端子１５０、第二の外部接続端子２５０、及び、第三の外部接続端子３５０の３種類であり、Ｇ−Ｈ線の切断面は、第一の外部接続端子１５０と第二の外部接続端子２５０とを含む。第二の外部接続端子２５０は、更に、入力用の外部接続端子２５０ａと出力用の外部接続端子２５０ｂとに分けられる。第一の外部接続端子１５０及び第二の外部接続端子２５０は、いずれも複数の導電膜が積層された積層体で構成されている。また、該積層体は、上述のＴＦＴ２０及び回路配線３２，４２を構成する材料を含んでおり、支持基板１側から、ゲート電極３１を構成する材料を含む導電膜１５１，２５１ａ，２５１ｂ、ソース及びドレイン電極４１を構成する材料を含む導電膜１５２，２５２ａ，２５２ｂ、ＴＦＴ上配線を構成する材料を含む導電膜１５３，２５３ａ，２５３ｂ、及び、画素領域９１において用いられる透明性を有する導電膜１５４，２５４ａ，２５４ｂがこの順に積層されて構成されている。なお、外部接続端子１５０，２５０は、これら以外の材料で形成された導電膜を含んでいてもよい。

第一の外部接続端子１５０と第二の外部接続端子２５０とは、第一の端子引き出し配線８１を介して互いに接続されている。第一の端子引き出し配線８１を構成する材料は、ゲート電極３１を構成する材料を含む導電膜で構成されている。

ゲート電極３１を構成する材料を含む導電膜１５１，２５１ａ，２５１ｂは、支持基板１側からタンタル（Ｔａ）層、タングステン（Ｗ）層の順に積層された構造を有し、タンタル（Ｔａ）層の膜厚は５０ｎｍ、タングステン（Ｗ）層の膜厚は３５０ｎｍである。ソース及びドレイン電極４１を構成する材料を含む導電膜１５２，２５２ａ，２５２ｂは、支持基板１側からチタン（Ｔｉ）層、アルミニウム（Ａｌ）層、チタン（Ｔｉ）層の順に積層された構造を有し、チタン（Ｔｉ）層の膜厚はいずれも１００ｎｍ、アルミニウム（Ａｌ）層の膜厚は５００ｎｍである。ＴＦＴ上配線を構成する材料を含む導電膜１５３，２５３ａ，２５３ｂは、ガラス基板側からアルミニウム（Ａｌ）層、モリブデン（Ｍｏ）層の順に積層された構造を有し、アルミニウム（Ａｌ）層の膜厚は４００ｎｍ、モリブデン（Ｍｏ）層の膜厚は１００ｎｍである。画素領域９１において用いられる透明性を有する導電膜１５４，２５４ａ，２５４ｂはＩＴＯ層で構成されており、ＩＴＯ層の膜厚は１００ｎｍである。

実施形態３においてＦＰＣ１６０は、支持基板１６１と、該支持基板１６１上に形成された外部接続配線（導電性突起物）１６２とを含んで構成されている。また、ＣＯＧ４６０は、支持基板４６１と、該支持基板４６１上に形成されたバンプ（導電性突起物）４６２，４６３とを含んで構成されている。第一の外部接続端子１５０はＦＰＣ１６０と、第二の外部接続端子２５０ａ，２５０ｂはＣＯＧ４６０とそれぞれ接続されている。ＦＰＣ１６０は、第一の外部接続端子１５０と重なる領域に外部接続配線１６２を有し、外部接続端子１５０とＦＰＣ１６０とは、外部接続配線１６２と外部接続端子１５０との間に配置され、かつ外部接続配線１６２と外部接続端子１５０とを物理的かつ電気的に接続させるための異方性導電膜（ＡＣＦ）３及び導電性微粒子４を介して互いに接続されている。また、ＣＯＧ４６０は、外部接続端子と重なる領域にバンプ４６２，４６３を有し、外部接続端子２５０とＣＯＧ４６０とは、バンプ４６２，４６３と外部接続端子２５０ａ，２５０ｂとの間に配置され、かつバンプ４６２と外部接続端子２５０ａ，２５０ｂとを物理的かつ電気的に接続させるための異方性導電膜（ＡＣＦ）３及び導電性微粒子４を介して接続されている。ＡＣＦ３は、外部接続端子１５０，２５０，３５０同士が互いに電気的に接続されないように配置されている。なお、導電部材としては、ＡＣＦ３内の導電性微粒子４の代わりに、例えば半田を用いることもできる。実施形態３においてＦＰＣ１６０が備える外部接続配線１６２は、支持基板１６１上に形成された配線であり、例えば、銅（Ｃｕ）、金（Ａｕ）等で構成されている。また、ＣＯＧ４６０が備えるバンプ４６２，４６３は、支持基板４６１上に形成された電極であり、例えば、銅（Ｃｕ）、金（Ａｕ）等で構成されている。

第一の外部接続端子１５０と接続される外部接続配線１６２の幅は、基板主面から垂直方向に見たときに、５０〜３００μｍであり、外部接続配線１６２の厚さは、１〜１００μｍである。また、第二の外部接続端子２５０と接続されるバンプ４６２の幅は、基板主面に対して垂直の方向から見たときに、２０〜１００μｍであり、バンプ４６２の厚さは、１〜１００μｍである。更に、第二の外部接続端子２５０と接続されるバンプ４６３の幅は、基板主面に対して垂直の方向から見たときに、２０〜１００μｍであり、バンプ４６３の厚さは、１〜１００μｍである。外部接続配線１６２及びバンプ４６２，４６３としては、外付け部材に専用の電極又は配線を新たに設けたものであっても、外付け部材がもともと備える電極又は配線をそのまま利用したものであってもよい。ＡＣＦ３としては、例えば、エポキシ、アクリル等の樹脂と熱硬化反応剤との樹脂組成物に、直径２〜１０μｍ程度の樹脂ボールにニッケル（Ｎｉ）、金（Ａｕ）等のメッキを施した導電性微粒子４を一定の割合で含有させたものを用いることができる。このような樹脂組成物に一定の熱を加えることで、ＡＣＦ３は接着剤として機能する。したがって、トランジスタ回路基板１０が備える外部接続端子１５０，２５０ａ，２５０ｂとＦＰＣ１６０及びＣＯＧ４６０が備える外部接続配線１６２又はバンプ４６２，４６３との間にＡＣＦ３を貼り付け、一定の熱を与えながらこれらを押し当てて一定圧力を加える、いわゆる熱圧着を行うことで、これらトランジスタ回路基板１０とＦＰＣ１６０及びＣＯＧ４６０とは電気的、かつ物理的に接続されることになる。

このように、外部接続端子１５０，２５０ａ，２５０ｂとＦＰＣ１６０及びＣＯＧ２６０とは、例えば、圧着により互いを一体化させることが可能であるが、圧着時においては、外部接続端子には図７中の黒矢印の方向に一定量の圧力が負荷されることになる。

実施形態３において導電膜が積層して形成された外部接続端子１５０，２５０ａ，２５０ｂは、トランジスタ回路基板１０と外付け部材１６０，４６０との間の距離を短くするための膜厚を一定量確保することできる。これにより、外部接続端子１５０，２５０ａ，２５０ｂと重なる領域をトランジスタ回路基板１０と外付け部材１６０，４６０との間の距離の中で最も短い距離を有する部位とすることができる。そして、外部接続端子１５０，２５０ａ，２５０ｂが配置された領域がトランジスタ回路基板１０と外付け部材１６０，４６０とを接続するための支柱となり、圧着時に最も圧力が負荷される部分となる。実施形態３の回路基板を構成するトランジスタ回路基板１０の外付け部材１６０，４６０と重なる部分においては、外部接続端子１５０，２５０ａ，２５０ｂ、ＡＣＦ３、及び、外部接続配線１６２又はバンプ４６２，４６３の３つが重なっている部位が、トランジスタ回路基板１０と外付け部材１６０，４６０とを支える支柱となる部位である。なお、実施形態３において導電膜が積層して形成された外部接続端子１５０，２５０は、トランジスタ回路、画素電極等、他の構成要素に用いる材料で構成されているので、それらの製造工程とは別に製造工程を行う必要をなくすことができ、効率的である。

トランジスタ回路１７０と外部接続端子１５０，２５０ａ，２５０ｂとが互いに重なっている場合には、圧着時の圧力によってトランジスタ回路１７０内の微細回路配線及びトランジスタに特性劣化が生じうるが、実施形態３においてトランジスタ回路１７０と外部接続端子１５０，２５０ａ，２５０ｂとは、横並びに配置され、実質的に互いに重ならないように配置されているため、外部接続端子１５０，２５０ａ，２５０ｂと外付け部材１６０，４６０との圧着が要因となって生じうる回路配線の短絡、及び、トランジスタの特性の劣化を抑制することができる。

実施形態３においては、トランジスタ回路１７０と重なる領域にＣＯＧ４６０が配置されている。また、第一外部接続端子１５０から延伸された端子引き出し配線８１と重なる領域において、ＦＰＣ１６０が配置されている。これらトランジスタ回路と重なる領域、及び、端子引き出し配線と重なる領域においても、トランジスタ回路基板１０とＦＰＣ１６０及びＣＯＧ４６０との間にＡＣＦ３が形成されているが、このＡＣＦ３内には、導電性微粒子４の粒径よりも大きな高さを持つ充分なスペースがある。そのため、外部接続端子１５０，２５０ａ，２５０ｂに対しＦＰＣ１６０及びＣＯＧ４６０の圧着を行ったとしても、トランジスタ回路基板１０、すなわち、その下に形成されているトランジスタ回路１７０及び端子引き出し配線（回路配線）８１への圧力の負荷が少ない。また、外部接続配線１６２又はバンプ４６２，４６３と外部接続端子１５０，２５０との間で充分に電気的かつ物理的な圧着が行われるため、トランジスタ回路１７０が配置された領域において外部接続端子１５０，２５０とＦＰＣ１６０又はＣＯＧ４６０との間に負荷される大きさと同等の圧力が負荷される必要もない。

（参考例１）
参考例１の回路基板は、実施形態１〜３の回路基板と異なり、基板主面に対して垂直の方向から見たときに外部接続端子とトランジスタ回路とが重なって配置された形態である。図８に示すように、参考例１の回路基板は、表示領域９０と周辺回路領域９２とで構成されている。表示領域９０は、画素領域９１と、その周囲を取り囲むシール領域９３とで構成されている。参考例１の回路基板は、表示領域９０と周辺回路領域９２とのいずれにも回路が形成されているため、表示素子の制御を行う回路と該表示素子の制御を行う回路を制御する周辺回路とが一つの支持基板上に設けられたフルモノリシック型の回路基板である。また、周辺回路領域９２において、外付け部材６０を備えているので、一つの支持基板上に複数の回路が載置されたトランジスタ回路基板１０と、該トランジスタ回路基板１０と接続される外付け部材６０とで構成された回路基板でもある。

参考例１において外付け部材は、フレキシブルプリント基板（ＦＰＣ）６０が用いられている。周辺回路領域９２には、配線とともにトランジスタを含む回路（トランジスタ回路）７０が複数設けられている。トランジスタ回路７０上には、層間絶縁膜１４を介して外部接続端子５０が配置されており、トランジスタ回路７０と外部接続端子５０とが重なっている。外部接続端子５０上には、更にＦＰＣ６０が配置されており、これらは、ＦＰＣ６０が備える導電性を有する突起物（外部接続配線）６２及びＡＣＦ３を介して互いに電気的かつ物理的に接続されている。

周辺回路領域９２には、ＦＰＣ６０と接続された外部接続端子５０が複数、互いに横並びに配列されており、表示領域９０と周辺回路領域９２との境界線に沿って列をなしている。参考例１において外部接続端子５０の一つ一つは、表示領域９０と周辺回路領域９２との境界線と直交する方向に、すなわち、画素領域９１から額縁側（表示領域と反対側）に向かって広がって配置されている。各外部接続端子５０には、トランジスタ回路７０が接続されており、外部接続端子５０は、該トランジスタ回路７０を介して表示領域９０を構成する画素領域９１に接続されている。トランジスタ回路７０は、周辺回路領域全体に形成されており、外部接続端子５０とトランジスタ回路７０とは互いに重なって配置されている。

周辺回路領域９２においてこれら外部接続端子５０及びトランジスタ回路７０のいずれに対しても、トランジスタ回路基板１０の主面に対し垂直の方向から見たときに、外部接続端子５０と接続されるＦＰＣ６０が重なって配置されている。これにより、周辺回路領域９２の面積（額縁面積）を効果的に減らすことができる。しかしながら、参考例１の回路基板では、外部接続端子５０とトランジスタ回路７０とは、トランジスタ回路基板１０の主面に対し垂直の方向から見たときに互いに重なるように配置されている。そのため、トランジスタ回路基板１０に対しＦＰＣ６０が圧着される際に、トランジスタ回路７０内に対し強力な負荷がかかり、トランジスタ回路７０内の微細回路配線の短絡及びトランジスタの特性の劣化を引き起こすおそれがある。

表示領域９０のうちシール領域９３は、表示素子を構成する部材を複数互いに張り合わせるための封止部材が用いられる領域であり、実際には表示に寄与しない領域である。（但し、封止部材の下に周辺回路を積載してもよい。）一方、表示領域９０のうち画素領域９１は、表示領域９０を構成する複数の小さな単位である画素が形成された領域であり、実際に表示に寄与する領域である。表示領域９０内に複数の画素が形成され、かつ、表示素子の内部に形成されたトランジスタ回路によって各画素が駆動制御される。そして、周辺回路領域９２に形成されたトランジスタ回路７０は、このような画素領域９１の駆動制御を更に制御するドライバブロック回路となりうるものである。

図９は、参考例１の回路基板の断面模式図であり、図８のＩ−Ｊ線の切断面を示す。図９に示すように、参考例１においてトランジスタ回路基板１０は、外部接続端子５０と重なる領域において、支持基板１上にベースコート膜（第一の絶縁膜）１１が一面に形成され、その上に、各種配線、トランジスタ、外部接続端子等が適宜絶縁膜を介して配置されている。支持基板１としては、例えば、ガラス基板、樹脂基板等が挙げられる。

外部接続端子５０は、外付け部材であるＦＰＣ６０と接続されている。ＦＰＣ６０は、支持基板６１と、該支持基板６１上に形成されたバンプ６２とで構成されている。外部接続端子５０と重なる領域に外部接続配線６２を有し、外部接続端子５０とＦＰＣ６０とは、外部接続配線と外部接続端子との間に配置され、外部接続配線６２と外部接続端子５０とを物理的かつ電気的に接続させるための異方性導電膜（ＡＣＦ）３及び導電性微粒子４を介して接続されている。ＡＣＦ３は、外部接続端子５０同士が互いに電気的に接続されないように配置されている。実施形態１のＦＰＣが備える外部接続配線６２は、ＦＰＣ６０が備える配線であり、例えば、銅（Ｃｕ）、金（Ａｕ）等で構成されている。なお、参考例１においてバンプ６２の幅は、基板主面に対して垂直の方向から見たときに、２０〜３００μｍであり、バンプ６２の厚さは、１〜１００μｍである。ＡＣＦ３としては、例えば、エポキシ、アクリル等の樹脂と熱硬化反応剤とを含む樹脂組成物に、直径２〜１０μｍ程度の樹脂ボールにニッケル（Ｎｉ）、金（Ａｕ）等のメッキを施した導電性微粒子４を一定の割合で含有させたものを用いることができる。このような樹脂組成物に一定の熱を加えることで、ＡＣＦ３は接着剤として機能する。したがって、トランジスタ回路基板１０が備える外部接続端子５０とＦＰＣ６０が備えるバンプ６２との間にＡＣＦ３を貼り付け、一定の熱を与えながらこれらを押し当てて一定圧力を加える、いわゆる熱圧着を行うことで、これらトランジスタ回路基板１０とＦＰＣ６０とは電気的かつ物理的に接続されることになる。

トランジスタとしては、三端子型の電界効果トランジスタ（ＦＥＴ）である薄膜トランジスタ（ＴＦＴ）２０が用いられている。参考例１においてトランジスタ回路基板１０は複数のＴＦＴ２０を備え、これら複数のＴＦＴ２０は、それぞれ、半導体層２、並びに、ゲート電極３１、ソース電極及びドレイン電極の３つの電極を備える。半導体層２とゲート電極３１との間にはゲート絶縁膜（第二の絶縁膜）１２が形成されており、支持基板１側から、半導体層２、第二の絶縁膜１２及びゲート電極３１の順にこれらが積層されている。ゲート電極３１が配置されている層と同じ層のＴＦＴ２０横の位置には、ゲート電極３１と同じ材料で構成される回路配線３２が形成されている。ゲート電極３１上には更に無機層間絶縁膜（第三の絶縁膜）１３が一層形成されている。ソース及びドレイン電極４１は、第三の絶縁膜１３に配置されており、第二の絶縁膜１２及び第三の絶縁膜１３から構成される多層絶縁膜内に設けられたコンタクトホールを介して半導体層２と電気的に接続されている。また、ソース及びドレイン電極４１は、一部が延伸されて回路配線４２を構成し、隣接するＴＦＴと接続されている。ソース及びドレイン電極４１上にある絶縁膜が有機層間絶縁膜（第四の絶縁膜）１４であり、第四の絶縁膜１４上には有機層間絶縁膜（第五の絶縁膜）１５が形成されている。そして、第五の絶縁膜１５上に、シール部材８が配置されている。

外部接続端子５０は、複数の導電膜が積層された積層体で構成されている。実施形態１においてトランジスタ回路基板１０が備える外部接続端子５０の積層体の材料は、支持基板１側から、アルミニウム（Ａｌ）及びモリブデン（Ｍｏ）の第一導電膜５１、並びに、インジウム酸化スズ（ＩＴＯ）で構成される第二導電膜５２であり、これらには、画素領域９１における回路素子に用いられる材料（Ａｌ，Ｍｏ）、画素電極（ＩＴＯ）に用いられる材料と同じ材料が用いられている。外部接続端子５０は、層間絶縁膜１４に設けられたコンタクトホールを介してトランジスタ回路７０と接続されている。

このように、外部接続端子５０とＦＰＣ６０とは、例えば、圧着により互いを一体化させることが可能であるが、圧着時においては、外部接続端子５０には図９中の黒矢印の方向に一定量の圧力が負荷されることになる。参考例１の回路基板において、外部接続端子５０、ＡＣＦ３及びバンプ６２の３つが重なっている部位が、トランジスタ回路基板１０とＦＰＣ６０とを支える支柱となる部位であり、この領域において最も大きな圧力が負荷される。また、この支柱となる部位は、トランジスタ回路基板１０とＦＰＣ６０との間の距離の中で最も短い距離を有する部位である。したがって、圧着時には、導電性微粒子４から図９に示す黒矢印の方向に大きな圧力が加えられることになる。参考例１においては、トランジスタ回路１０と外部接続端子５０とは互いに重なって形成されている。そのため、圧着時の圧力によってトランジスタ回路７０内の微細回路配線の短絡、及び、トランジスタの特性の劣化を引き起こすおそれがある。

（実施形態４）
実施形態１〜３の回路基板を実装した表示装置について、以下に詳述する。実施形態１〜３の回路基板は、画素領域が複数の画素で構成されているため、これらの回路基板を表示装置に適用させた場合には、精密度の高い良好な表示を有する表示装置を得ることができる。実施形態４で用いられる表示装置としては、液晶表示装置、エレクトロルミネッセンス（ＥＬ）表示装置、プラズマ表示装置、ブラウン管（ＣＲＴ）表示装置等が挙げられる。画素は画素領域を構成する表示単位であり、表示装置の種類によって定義が異なる。例えば、液晶表示装置であれば、画素電極及び該画素電極と対応して配置されたカラーフィルタが一つの画素を構成する。

実施形態１〜３の回路基板を表示装置として適用するためには、画素領域と重なる位置に表示素子を配置する必要がある。実施形態１〜３の回路基板が備えるシール部材は、例えば、表示素子を封止するために配置されるものであり、熱硬化性又は光硬化性のエポキシ樹脂、アクリル樹脂等で構成されている。表示素子としては、液晶層、有機ＥＬ層、無機ＥＬ層、蛍光体等が挙げられる。また、実施形態４の表示装置は、自発光型の表示素子を有しない場合には、別個表示に用いるための光源を配置する必要がある。

（実施形態５）
以下に、実施形態１〜３の回路基板の製造方法について説明する。また、これらの回路基板を適用した実施形態４の液晶表示装置の製造方法について説明する。以下は、特に断りがなければ各製造方法の共通点について説明するものであるが、各製造方法の特有な点については、適宜説明を加える。

まず、支持基板１に対して、前処理として、洗浄とプレアニールとを行う。支持基板の種類は特に限定されないが、低コストとする観点からは、ガラス基板及び樹脂基板が好適である。次に、以下（１）〜（１５）の工程を行う。

（１）ベースコート膜（第一の絶縁膜）１１の形成工程
支持基板１上に、プラズマ化学気相成長（Plasma Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）法により膜厚５０ｎｍのＳｉＯＮ膜と、膜厚１００ｎｍのＳｉＯｘ膜とをこの順に成膜し、ベースコート膜を形成する。ＳｉＯＮ膜形成のための原料ガスとしては、モノシラン（ＳｉＨ_４）、亜酸化窒素ガス（Ｎ_２Ｏ）及びアンモニア（ＮＨ_３）の混合ガス等が挙げられる。なお、ＳｉＯｘ膜は、原料ガスとして正珪酸四エチル（Tetra Ethyl Ortho Silicate：ＴＥＯＳ）ガスを用いて形成されることが好ましい。また、ベースコート膜は、原料ガスとしてモノシラン（ＳｉＨ_４）及びアンモニア（ＮＨ_３）の混合ガス等を用いて形成された窒化シリコン（ＳｉＮｘ）膜を含んでもよい。

（２）半導体層２の形成工程
ＰＥＣＶＤ法により、膜厚５０ｎｍのアモルファスシリコン（ａ−Ｓｉ）膜を形成する。ａ−Ｓｉ膜形成のための原料ガスとしては、例えば、ＳｉＨ_４、ジシラン（Ｓｉ_２Ｈ_６）等が挙げられる。ＰＥＣＶＤ法により形成したａ−Ｓｉ膜には水素が含まれているため、約５００℃でａ−Ｓｉ膜中の水素濃度を低減する処理（脱水素処理）を行う。続いて、レーザアニールを行い、ａ−Ｓｉ膜を溶融、冷却及び結晶化させることにより、ポリシリコン（ｐ−Ｓｉ）膜を形成する。レーザアニールには、例えば、エキシマレーザを用いる。ｐ−Ｓｉ膜の形成には、レーザアニールの前処理として、連続粒界結晶シリコン（ＣＧ−シリコン）化するため、脱水素処理せずニッケル等の金属触媒を塗布して、熱処理による固相成長を行ってもよい。また、ａ−Ｓｉ膜の結晶化としては、熱処理による固相成長のみを行ってもよい。次に、四フッ化炭素（ＣＦ_４）及び酸素（Ｏ_２）の混合ガスによるドライエッチングを行い、ｐ−Ｓｉ膜をパターニングし、半導体層を形成する。

（３）ゲート絶縁膜（第二の絶縁膜）１２の形成工程
次に、原料ガスとしてＴＥＯＳガスを用いて、膜厚４５ｎｍの酸化シリコンからなるゲート絶縁膜を形成する。ゲート絶縁膜の材質としては特に限定されず、ＳｉＮｘ膜、ＳｉＯＮ膜等を用いてもよい。ＳｉＮｘ膜及びＳｉＯＮ膜形成のための原料ガスとしては、ベースコート膜の形成工程で述べたものと同様の原料ガスが挙げられる。また、ゲート絶縁膜は、上記複数の材料からなる積層体でもよい。

（４）イオンドーピング工程
ＴＦＴの閾値を制御するために、イオンドーピング法、イオン注入法等により、半導体層に対してボロン等の不純物をドーピングする。より具体的には、Ｎチャネル型ＴＦＴ及びＰチャネル型ＴＦＴとなる半導体層に対してボロン等の不純物をドーピングした後（第一のドーピング工程）、Ｐチャネル型ＴＦＴとなる半導体層をレジストによりマスクした状態で、Ｎチャネル型となる半導体層に対して更にボロン等の不純物をドーピングする（第二のドーピング工程）。なお、Ｐチャネル型ＴＦＴの閾値制御が必要でない場合は、第一のドーピング工程は行わなくてもよい。

（５）ゲート電極３１、回路配線３２、外部接続端子５０，１５０，２５０を構成する導電膜１５１，１５１ａ，１５１ｂ，２５１，２５１ａ，２５１ｂ、及び、端子引き出し配線８１，８２，８３（以下、ゲート電極等ともいう。）の形成工程
次に、スパッタリング法を用いて、膜厚５０ｎｍの窒化タンタル（ＴａＮ）膜と膜厚３５０ｎｍのタングステン（Ｗ）膜とをこの順に成膜し、続いて、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、アルゴン（Ａｒ）、六フッ化硫黄（ＳＦ_６）、四フッ化炭素（ＣＦ_４）、酸素（Ｏ_２）、塩素（Ｃｌ_２）等の混合ガス分量を調整したエッチングガスを用いてドライエッチングを行い、ゲート電極等を形成する。ゲート電極等の材料としては、タンタル（Ｔａ）、モリブデン（Ｍｏ）、モリブデンタングステン（ＭｏＷ）等の表面が平坦で特性の安定した高融点金属や、アルミニウム（Ａｌ）等の低抵抗金属が挙げられる。また、上記ゲート電極等は、上記複数の材料からなる積層体であってもよい。なお、パターニングの際には、ＴＦＴ横に上記材料で構成された回路配線を設けてもよい。

（６）ソース・ドレイン領域の形成工程
次に、ＴＦＴのソース・ドレイン領域を形成するため、ゲート電極をマスクとして、半導体層に対して、Ｎチャネル型ＴＦＴではリン等の不純物を、Ｐチャネル型ＴＦＴではボロン等の不純物をイオンドーピング法、イオン注入法等により高濃度にドーピングする。このとき、必要に応じて、ＬＤＤ（Lightly Doped Drain）領域を形成してもよい。続いて、半導体層中に存在している不純物イオンを活性化させるために、約７００℃、６時間の熱活性化処理を行う。これにより、ソース・ドレイン領域の電気伝導性を向上させることができる。なお、活性化の方法としては、エキシマレーザを照射する方法等も挙げられる。

（７）無機層間絶縁膜（第三の絶縁膜）１３の形成工程
次に、絶縁基板全面にＰＥＣＶＤ法により、膜厚７００ｎｍのＳｉＮｘ膜と、膜厚２５０ｎｍのＴＥＯＳ膜とを成膜することによって、無機層間絶縁膜を形成する。無機層間絶縁膜としては、ＳｉＯＮ膜等を用いてもよい。また、トランジェント劣化等によりＴＦＴ特性が低下するのを抑制するとともに、ＴＦＴの電気特性を安定化するため、無機層間絶縁膜の下層には５０ｎｍ程度の薄いキャップ膜（例えば、ＴＥＯＳ膜等）を形成してもよい。

（８）コンタクトホールの形成工程
次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、フッ酸系のエッチング溶液を用いてゲート絶縁膜及び無機層間絶縁膜のウェットエッチングを行い、コンタクトホールを形成し、その後、約４００℃で１時間熱処理を行う。なお、エッチングには、ドライエッチングを用いてもよい。

（９）ソース及びドレイン電極４１、回路配線４２、引き回し配線５、外部接続端子５０を構成する第一導電膜５１（実施形態１）、並びに、外部接続端子１５０，２５０を構成する導電膜１５２，１５２ａ，１５２ｂ，２５２，２５２ａ，２５２ｂ（実施形態２，３）（以下、ソース及びドレイン電極等ともいう。）の形成工程
次に、スパッタ法等で、膜厚１００ｎｍのチタン（Ｔｉ）膜と、膜厚５００ｎｍのアルミニウム（Ａｌ）膜と、膜厚１００ｎｍのＴｉ膜とをこの順で成膜する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、ドライエッチングによりＴｉ／Ａｌ／Ｔｉの金属積層膜をパターニングし、ソース及びドレイン電極等を形成する。なお、ソース及びドレイン電極等を構成する金属としては、Ａｌに代えてＡｌ−Ｓｉ合金等を用いてもよい。なお、ここでは、配線の低抵抗化のためにＡｌを用いたが、高耐熱性が必要であり、かつ抵抗値のある程度の増加が許される場合（例えば、短い配線構造にする場合）は、ソース及びドレイン電極等を構成する金属として、上述したゲート電極材料（Ｔａ、Ｍｏ、ＭｏＷ、Ｗ、ＴａＮ等）を用いてもよい。

（１０）有機層間絶縁膜（第四の絶縁膜）１４の形成工程
次に、スピンコート法等により、膜厚２．５μｍの感光性アクリル樹脂膜等の感光性樹脂を成膜（塗布）することによって、有機層間絶縁膜を形成する。有機層間絶縁膜の材料としては、非感光性アクリル樹脂等の非感光性樹脂や感光性又は非感光性のポリアルキルシロキサン系やポリシラザン系、ポリイミド系パレリン系の樹脂等を用いてもよい。また、有機層間絶縁膜の材料としては、メチル含有ポリシロキサン（ＭＳＱ）系材料や多孔質ＭＳＱ系材料も挙げられる。エッチングは、感光性材料の場合は、現像処理により行う。

（１１）ＴＦＴ上配線４５（実施形態２）、外部接続端子１５０，２５０を構成する導電膜１５３，１５３ａ，１５３ｂ，２５３，２５３ａ，２５３ｂ（実施形態２，３）、及び、外部接続端子５０を構成する第一の導電膜５１（実施形態１）（以下、ＴＦＴ上配線等ともいう。）の形成工程
次に、スパッタ法等により、膜厚４００ｎｍのアルミニウム（Ａｌ）膜と、膜厚１００ｎｍのモリブデン（Ｍｏ）膜とをこの順で成膜する。なお、モリブデンの代わりにＩＺＯを用いてもよい。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、ドライエッチングによりパターニングし、ＴＦＴ上配線等を形成する。なお、ＴＦＴ上配線等を構成する金属としては、Ａｌに代えてＡｌ−Ｓｉ合金等を用いてもよい。なお、ここでは、配線の低抵抗化のためにＡｌを用いたが、高耐熱性が必要であり、かつ抵抗値のある程度の増加が許される場合（例えば、短い配線構造にする場合）は、ＴＦＴ上配線等を構成する金属として、上述したゲート電極材料（Ｔａ、Ｍｏ、ＭｏＷ、Ｗ、ＴａＮ等）を用いてもよい。

（１２）画素電極、外部接続端子１５０，２５０を構成する導電膜１５４，１５４ａ，１５４ｂ，２５４，２５４ａ，２５４ｂ（実施形態２，３）、及び、外部接続端子５０を構成する第二の導電膜５２（実施形態１）
次に、スパッタ法等により、膜厚１００ｎｍのインジウム酸化スズ等の透明性を有する金属酸化膜（ＩＴＯ膜）を成膜する。次に、フォトリソグラフィ法によりレジスト膜を所望の形状にパターニングすることによってレジストマスクを形成した後、ドライエッチングによりＩＴＯ膜をパターニングし、画素電極等を形成する。なお、画素電極等を構成する金属酸化物として、ＩＺＯ等を用いてもよい。

（１３）有機層間絶縁膜（第五の絶縁膜）の形成工程
次に、スピンコート法等により、膜厚２．５μｍの感光性アクリル樹脂膜を成膜することによって、有機層間絶縁膜を形成する。有機層間絶縁膜としては、非感光性アクリル樹脂膜等の非感光性樹脂膜や感光性又は非感光性のポリアルキルシロキサン系やポリシラザン系、ポリイミド系パレリン系の樹脂等を用いてもよい。また、有機絶縁膜の材料としては、メチル含有ポリシロキサン（ＭＳＱ）系材料や多孔質ＭＳＱ系材料も挙げられる。

（１４）パネル組み立て工程（液晶表示パネルの製造方法）
次に、アレイ基板及びカラーフィルタ基板の貼り合わせ工程と、液晶材料の注入工程と、分断（パネル化）工程と、偏光板の貼り付け工程とを行うことによって液晶表示パネルを作製する。なお、液晶表示パネルの液晶モードとして特に限定されず、例えば、ＴＮ（Twisted Nematic）モード、ＩＰＳ（In Plane Switching）モード、ＶＡ（Vertical Alignment）モード等が挙げられる。また、液晶表示パネルは、配向分割されたものであってもよい。更に、液晶表示パネルは、透過型であっても、反射型であっても、半透過型（反射透過両用型）であってもよい。液晶表示パネルの駆動方式は、アクティブマトリクス型であっても、パッシブマトリクス型であってもよい。

（１５）外付け部材（ＦＣＰ、ＣＯＧ及び電子部品）の貼り付け工程
次に、樹脂接着剤（例えば、熱硬化性エポキシ系樹脂等の熱硬化性樹脂）中に導電性微粒子が分散されたＡＣＦ（異方性導電膜）を介して、パネルと外付け部材とを熱圧着する。これにより、ＴＦＴ基板と外付け部材とが接続及び固定される。

更に、液晶表示パネルと実装基板及びバックライトユニットとを組み合わせることによって、液晶表示装置を完成することができる。

以上、本実施形態の液晶表示装置によれば、信頼性の向上と、額縁領域の削減化とが可能になる。

実施形態１の回路基板の平面模式図である。 実施形態１の回路基板の断面模式図であり、図１のＡ−Ｂ線の切断面を示す。 実施形態１の回路基板の平面模式図であり、図１のＣ−Ｄ線の切断面を示す。 実施形態２の回路基板の平面模式図である。 実施形態２の回路基板の断面模式図であり、図４のＥ−Ｆ線の切断面を示す。 実施形態３の回路基板の平面模式図である。 実施形態３の回路基板の断面模式図であり、図６のＧ−Ｈ線の切断面を示す。 参考例１の回路基板の平面模式図である。 参考例１の回路基板の断面模式図であり、図８のＩ−Ｊ線の切断面を示す。

符号の説明

１：支持基板
２：半導体層
３：異方性導電膜（ＡＣＦ）
４：導電性微粒子（導電部材）
５：引き回し配線
８：シール部材
１０：トランジスタ回路基板
１１：ベースコート膜（第一の絶縁膜）
１２：ゲート絶縁膜（第二の絶縁膜）
１３：無機層間絶縁膜（第三の絶縁膜）
１４：有機層間絶縁膜（第四の絶縁膜）
１５：有機層間絶縁膜（第五の絶縁膜）
２０：ＴＦＴ
３１：ゲート電極
３２：回路配線
４１：ソース及びドレイン電極
４２：回路配線
４５：ＴＦＴ上配線
５０：外部接続端子
５１：第一の導電膜
５２：第二の導電膜
６０，１６０：フレキシブルプリント基板（ＦＰＣ）（外付け部材）
６１，１６１，２６１，４６１：支持基板
６２，２６２，４６２，４６３：バンプ（導電性突起物）
７０：トランジスタ回路
８０：端子引き出し配線
８１：第一の端子引き出し配線
８２：第二の端子引き出し配線
８３：第三の端子引き出し配線
９０：表示領域
９１：画素領域
９２：周辺回路領域
９３：シール領域
１５０：第一の外部接続端子
１５１，１５１ａ，１５１ｂ，２５１，２５１ａ，２５１ｂ：ゲート電極を構成する材料を含む導電膜
１５２，１５２ａ，１５２ｂ，２５２，２５２ａ，２５２ｂ：ソース及びドレイン電極を構成する材料を含む導電膜
１５３，１５３ａ，１５３ｂ，２５３，２５３ａ，２５３ｂ：ＴＦＴ上配線を構成する材料を含む導電膜
１５４，１５４ａ，１５４ｂ，２５４，２５４ａ，２５４ｂ：画素電極を構成する材料を含む導電膜
１６２：外部接続配線（導電性突起物）
１７０：第一のトランジスタ回路
２５０：第二の外部接続端子
２５０ａ：第二の外部接続端子（入力側）
２５０ｂ：第二の外部接続端子（出力側）
２６０，４６０：ＣＯＧ（外付け部材）
２６３：ダミーバンプ
２７０：第二のトランジスタ回路
３５０：第三の外部接続端子
３５０ａ：第三の外部接続端子（入力側）
３５０ｂ：第三の外部接続端子（出力側）
３６０，５６０：電子部品（外付け部材）
３７０：第三のトランジスタ回路

Claims (33)

1. 支持基板上にトランジスタ及び外部接続端子が載置されたトランジスタ基板と、該トランジスタ基板上に取り付けられた外付け部材とを含んで構成される回路基板であって、
   該外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、
   該トランジスタは、外部接続端子と横並びに配置されている
   ことを特徴とする回路基板。
2. 支持基板上に回路配線及び外部接続端子が載置された回路配線基板と、該回路配線基板上に取り付けられた外付け部材とを含んで構成される回路基板であって、
   該外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、
   該回路配線は、導電部材の幅よりも狭い幅の微細回路配線を含み、
   該微細回路配線は、外部接続端子と横並びに配置されている
   ことを特徴とする回路基板。
3. 前記外付け部材は、外部接続端子と重なる領域に導電性突起物を備えることを特徴とする請求項１又は２記載の回路基板。
4. 前記導電部材及び導電性突起物は、トランジスタ基板と外付け部材とを支える主柱となることを特徴とする請求項３記載の回路基板。
5. 前記導電部材及び導電性突起物は、回路配線基板と外付け部材とを支える主柱となることを特徴とする請求項３記載の回路基板。
6. 前記トランジスタは、外付け部材と重なる領域に位置することを特徴とする請求項１記載の回路基板。
7. 前記微細回路配線は、外付け部材と重なる領域に位置することを特徴とする請求項２記載の回路基板。
8. 前記トランジスタ基板と外付け部材との間の距離は、トランジスタと重なる領域よりも外部接続端子と重なる領域で短いことを特徴とする請求項６記載の回路基板。
9. 前記回路配線基板と外付け部材との間の距離は、微細回路配線と重なる領域よりも外部接続端子と重なる領域で短いことを特徴とする請求項７記載の回路基板。
10. 前記トランジスタ基板と外付け部材との間の距離は、外部接続端子と重なる領域で最も短いことを特徴とする請求項６記載の回路基板。
11. 前記回路配線基板と外付け部材との間の距離は、外部接続端子と重なる領域で最も短いことを特徴とする請求項７記載の回路基板。
12. 前記外部接続端子は、複数の導電膜が積層された積層体であることを特徴とする請求項１又は２記載の回路基板。
13. 前記積層体は、トランジスタを構成する材料を含む導電膜を有することを特徴とする請求項１２記載の回路基板。
14. 前記積層体は、回路配線を構成する材料を含む導電膜を有することを特徴とする請求項１２記載の回路基板。
15. 前記導電部材は、異方性導電膜内の導電性微粒子であり、
    前記トランジスタと重なる領域におけるトランジスタ基板と外付け部材との間の距離は、導電性微粒子の粒径よりも大きい
    ことを特徴とする請求項６記載の回路基板。
16. 前記導電部材は、異方性導電膜内の導電性微粒子であり、
    前記微細回路配線と重なる領域における回路配線基板と外付け部材との間の距離は、導電性微粒子の粒径よりも大きい
    ことを特徴とする請求項７記載の回路基板。
17. 前記導電部材は、異方性導電膜内の導電性微粒子であり、
    前記外部接続端子と重なる領域におけるトランジスタ基板と外付け部材との間の距離は、導電性微粒子の粒径以下である
    ことを特徴とする請求項６記載の回路基板。
18. 前記導電部材は、異方性導電膜内の導電性微粒子であり、
    前記外部接続端子と重なる領域における回路配線基板と外付け部材との間の距離は、導電性微粒子の粒径以下である
    ことを特徴とする請求項７記載の回路基板。
19. 前記回路配線は、少なくとも１つの屈曲部を含む引き回し配線を含むことを特徴とする請求項２記載の回路基板。
20. 前記引き回し配線は、微細回路配線を含むことを特徴とする請求項１９記載の回路基板。
21. 前記引き回し配線は、外部接続端子から延伸された端子引き出し配線から更に延伸されていることを特徴とする請求項１９記載の回路基板。
22. 前記回路基板は、外部接続端子の、外付け部材が接続される側の面と逆側の面の直下に無機絶縁膜を有することを特徴とする請求項１又は２記載の回路基板。
23. 前記回路基板は、トランジスタ基板と外付け部材との物理的な接続を補助する副柱を備えることを特徴とする請求項１記載の回路基板。
24. 前記回路基板は、回路配線基板と外付け部材との物理的な接続を補助する副柱を備えることを特徴とする請求項２記載の回路基板。
25. 前記外部接続端子は、横並びに複数配置されて直線状又は千鳥状の一連の列を構成することを特徴とする請求項１又は２記載の回路基板。
26. 前記一連の列は、外付け部材の片側の辺に沿って配置されていることを特徴とする請求項２５記載の回路基板。
27. 前記回路基板は、入力用の外部接続端子と出力用の外部接続端子とを備え、
    該入力用の外部接続端子と出力用の外部接続端子とは、交互に配置されて一連の列を構成することを特徴とする請求項１又は２記載の回路基板。
28. 前記回路基板は、表示領域と周辺回路領域とを含んで構成される表示装置用回路基板であり、
    前記外付け部材は、周辺回路領域に配置されている
    ことを特徴とする請求項１又は２記載の回路基板。
29. 前記引き回し配線は、外部接続端子から表示領域と遠ざかる方向に延伸され、屈曲部を経て表示領域に向かって延伸されていることを特徴とする請求項２８記載の回路基板。
30. 支持基板上に、回路配線及びトランジスタを含むトランジスタ回路、並びに、外部接続端子が載置されたトランジスタ回路基板と、該トランジスタ回路基板上に取り付けられた外付け部材とで構成される回路基板であって、
    該外付け部材は、導電部材を介して外部接続端子と電気的かつ物理的に接続されており、
    該トランジスタ回路は、外部接続端子と横並びに配置されている
    ことを特徴とする回路基板。
31. 前記トランジスタ回路は、横並びに複数配置されて一つの列を構成することを特徴とする請求項３０記載の回路基板。
32. 前記トランジスタ回路と外部接続端子とは、交互に配置されて一連の列を構成することを特徴とする請求項３０記載の回路基板。
33. 請求項１、２又は３０記載の回路基板を備える表示装置であって、
    前記回路基板は、表示領域と周辺回路領域とで構成され、
    前記外付け部材は、周辺回路領域に配置されている
    ことを特徴とする表示装置。

Images