CN107946319B - 一种阵列基板及显示装置 - Google Patents
一种阵列基板及显示装置 Download PDFInfo
- Publication number
- CN107946319B CN107946319B CN201711209087.3A CN201711209087A CN107946319B CN 107946319 B CN107946319 B CN 107946319B CN 201711209087 A CN201711209087 A CN 201711209087A CN 107946319 B CN107946319 B CN 107946319B
- Authority
- CN
- China
- Prior art keywords
- line
- sub
- connection
- terminal
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
Abstract
本发明实施例提供一种阵列基板及显示装置,涉及显示技术领域,可解决现有技术中与IC连接的第一连接端子和与FPC连接的第二连接端子之间的连接线在大电流下易于烧断的问题。所述阵列基板划分为显示区域和非显示区域,所述非显示区域包括:设置在衬底基板上用于与IC连接的第一连接端子和用于与柔性线路板连接的第二连接端子,所述第一连接端子和所述第二连接端子通过连接线相连接;其中,所述连接线至少部分与位于所述显示区域的第一金属走线同层同材料;所述第一金属走线的电阻率小于栅线的电阻率。用于防止第一连接端子和第二连接端子之间的连接线在大电流时烧断。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及显示装置。
背景技术
随着显示技术的日新月异,人们对显示产品工作性能上的要求越来越高。但是随着显示产品的不断研发,由于显示产品的工艺复杂流程繁多,随之产生的不良也在不断增加。示例的,如图1所示,显示面板中具有与IC(Integrated Circuit,集成电路)连接的第一连接端子(PIN或Bonding PIN,还可称为引脚、引脚图案或绑定图案等)10和与FPC(Flexible Printed Circuit,柔性线路板)连接的第二连接端子20,第一连接端子10和第二连接端子20之间通过连接线30相连,在大电流的情况下,该连接线30如图2所示常会出现烧断现象,从而严重影响了显示面板的正常显示。
发明内容
本发明的实施例提供一种阵列基板及显示装置,可解决现有技术中与IC连接的第一连接端子和与FPC连接的第二连接端子之间的连接线在大电流下易于烧断的问题。
为达到上述目的,本发明的实施例采用如下技术方案:
一方面,提供一种阵列基板,所述阵列基板划分为显示区域和非显示区域,所述非显示区域包括:设置在衬底基板上用于与IC连接的第一连接端子和用于与柔性线路板连接的第二连接端子,所述第一连接端子和所述第二连接端子通过连接线相连接;其中,所述连接线至少部分与位于所述显示区域的第一金属走线同层同材料;所述第一金属走线的电阻率小于栅线的电阻率。
优选的,所述连接线包括依次相连接的第一子连接线、第三子连接线和第二子连接线;所述第一子连接线与所述第一连接端子相连接,所述第二子连接线与第二连接端子相连接;其中,所述第一子连接线、所述第二子连接线与栅线同层同材料,所述第三子连接线与所述第一金属走线同层同材料;所述栅线相对于所述第一金属走线靠近所述衬底基板。
进一步优选的,所述第二子连接线和所述第三子连接线的交界位置处设置有至少一个第一薄膜晶体管;所述第一薄膜晶体管的栅极与所述第二子连接线相连接,所述第一薄膜晶体管的第一极、第二极分别与所述第三子连接线相连接;和/或,所述第一子连接线和所述第三子连接线的交界位置处设置有至少一个第二薄膜晶体管;所述第二薄膜晶体管的栅极与所述第一子连接线相连接,所述第二薄膜晶体管的第一极、第二极分别与所述第三子连接线相连接。
优选的,所述非显示区域还包括:设置在相邻且用于传输相同信号的所述第二连接端子之间的第一连接条,所述第一连接条与相邻所述第二连接端子均接触;和/或,所述非显示区域还包括:设置在相邻且用于传输相同信号的所述第一连接端子之间的第二连接条,所述第二连接条与相邻所述第一连接端子均接触。
进一步优选的,在所述非显示区域还包括所述第一连接条的情况下,所述第一连接条与所述第二连接端子中的至少一层同层同材料;和/或,在所述非显示区域还包括所述第二连接条的情况下,所述第二连接条与所述第一连接端子中的至少一层同层同材料。
优选的,整条所述连接线与所述第一金属走线同层同材料。
进一步优选的,所述非显示区域还包括:设置在所述第一连接端子、所述第二连接端子和所述连接线之间的绝缘层;所述第一连接端子和所述第二连接端子穿过所述绝缘层上的过孔与所述连接线相连接。
优选的,所述第一金属走线为数据线。
优选的,所述第一金属走线为三层叠层结构,所述三层叠层结构中的中间层的材料为Al,两侧的材料为Ti;所述栅线的材料为Mo。
另一方面,提供一种显示装置,包括IC、柔性线路板以及上述的阵列基板;所述IC与第一连接端子相连接,所述柔性线路板与第二连接端子相连接。
本发明实施例提供一种阵列基板及显示装置,第一连接端子和第二连接端子均与连接线相连接,由于连接线至少部分与位于显示区域的第一金属走线同层同材料,且第一金属走线的电阻率小于栅线的电阻率,因而连接线与第一金属走线同层同材料的部分的电阻率小于栅线的电阻率,因此在大电流经过连接线时,相对于现有技术中连接线与栅线同层同材料,本发明实施例连接线与第一金属走线同层同材料的部分的发热功率减小,降低了连接线在大电流时被烧断的风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图;
图2为现有技术提供的一种第一连接端子和第二连接端子之间的连接线被烧毁的结构示意图;
图3为现有技术提供的一种连接线大电流极限测试示意图;
图4为本发明实施例提供的一种阵列基板包括显示区域和非显示区域的结构示意图;
图5为本发明实施例提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图一;
图6为本发明实施例提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图二;
图7(a)为本发明实施例提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图三;
图7(b)为本发明实施例提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图四;
图7(c)为本发明实施例提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图五;
图8为本发明实施例提供的一种第二连接端子被烧毁的结构示意图;
图9(a)为本发明实施例提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图六;
图9(b)为本发明实施例提供的一种第一连接端子、第二连接端子以及连接线相连接的结构示意图七。
附图标记:
01-显示区域;02-非显示区域;1-数字电源;10-第一连接端子;20-第二连接端子;30-连接线;301-第一子连接线;302-第二子连接线;303-第三子连接线;40-第一薄膜晶体管;50-第二薄膜晶体管;601-第一连接条;602-第二连接条。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有技术中与IC连接的第一连接端子10和与FPC连接的第二连接端子20通过连接线30相连接,该连接线30与栅线同层同材料,在制备栅线的同时制备连接线30,而现有技术中为了实现更好的显示效果,制备栅线的材料的电阻率一般较大,因而制备连接线30的材料的电阻率便较大,这样当向显示面板输入大电流时,连接线30在大电流的情况下常常会出现烧断现象。按照现有技术的设计,对根据现有技术设计的产品进行测试时出现了显示屏显示异常的情况,经分析是模组点灯设备输入产生异常大电流导致连接线30或第二连接端子20发热烧毁导致。在模组点灯设备中容易出现异常的信号主要为VSP、VSN、VGH三个信号。通过对VSP、VSN、VGH三个信号进行大电流/高电压模拟得到的烧毁连接线30的临界电压值(烧线电压)和临界电流值(烧线电流)。图3是连接线30大电流极限测试示意图,使用数字电源1在FPC上与VSP、VSN、VGH对应的电容两端加电压,电流随电压的增大逐渐增大,当连接线30烧毁时认为电流会瞬间降为0,在瞬间烧毁前得到的电压和电流即为烧线电压和烧线电流。表1为对现有设计的产品进行测试所得烧线电压和烧线电流的临界值。其中,正常电压和正常电流是显示面板正常工作时需要的电压和电流。由于VGH的正常电流值是无法测试的,因此表1中没有给出VGH的正常电流值。
表1
信号 | 信号线宽 | 正常电压 | 烧线电压 | 正常电流 | 烧线电流 |
VSP | 0.07mm | 5.0V | 12.57V | 13mA | 174mA |
VSN | 0.07mm | -5.0V | 12.28V | 6mA | 154mA |
VGH | 0.07mm | 8V | 20.7V | - | 176mA |
从表1中可以看出,若因模组点灯设备或信赖性异常引入的瞬间增大的大电流时将会导致连接线30烧毁。此处,信赖性指如高温高湿或低温等极限环境中显示面板是否能保持正常工作的性能,信赖性异常就是说极端环境下显示面板工作出现异常。通过测试连接线30的烧毁电流为170mA左右。
本发明实施例提供一种阵列基板,如图4所示,阵列基板划分为显示区域01和非显示区域02,如图5所示,非显示区域02包括:设置在衬底基板上用于与IC连接的第一连接端子10和用于与柔性线路板连接的第二连接端子20,第一连接端子10和第二连接端子20通过连接线30相连接;其中,连接线30至少部分与位于显示区域01的第一金属走线同层同材料;第一金属走线的电阻率小于栅线的电阻率。
需要说明的是,第一,材料的发热功率与材料的电阻率有关,电阻率越大,发热功率越大。由于第一金属走线的电阻率小于栅线的电阻率,因而在其它条件相同的情况下,第一金属走线的发热功率小于栅线的发热功率。
第二,对于连接线30,可以是整条连接线30都与第一金属走线同层同材料;也可以是连接线30中的一部分与第一金属走线同层同材料。此处,连接线30中与第一金属走线同层同材料的部分可以和第一金属走线通过一次构图工艺形成。
第三,对于显示区域的第一金属走线的类型不进行限定,只要第一金属走线的电阻率小于栅线的电阻率即可。示例的,第一金属走线可以为数据线或者公共电极线等。本发明实施例优选的,第一金属走线为数据线。一般地,栅线的电阻率为0.4Ω·m,数据线的电阻率为0.06Ω·m,相同布线宽度和长度的条件下,当连接线30的临界烧毁电流为170mA左右时,通过使连接线30与数据线同层同材料制作,相对于现有技术中使连接线30与栅线同层同材料制作,本发明实施例可使连接线30的发热功率降低为现有技术的0.15倍,而发热功率大幅度减小可以显著降低大电流烧毁连接线30的可能性。
第四,一条连接线30可以和一个第一连接端子10相连接;也可以和两个或多个第一连接端子10相连接,对此不进行限定,可以根据需要进行相应设置。同理,一条连接线30可以和一个第二连接端子20相连接;也可以和两个或多个第二连接端子20相连接。
第五,对于第一金属走线的材料和栅线的材料不进行限定,以第一金属走线的电阻率小于栅线的电阻率为准。优选的,第一金属走线为三层叠层结构,三层叠层结构中的中间层的材料为Al(铝),两侧的材料为Ti(钛),栅线的材料为Mo(钼)。
本发明实施例提供一种阵列基板,第一连接端子10和第二连接端子20均与连接线30相连接,由于连接线30至少部分与位于显示区域01的第一金属走线同层同材料,且第一金属走线的电阻率小于栅线的电阻率,因而连接线30与第一金属走线同层同材料的部分的电阻率小于栅线的电阻率,因此在大电流经过连接线30时,相对于现有技术中连接线30与栅线同层同材料,本发明实施例连接线30与第一金属走线同层同材料的部分的发热功率减小,降低了连接线30在大电流时被烧断的风险。
当栅线相对于第一金属走线靠近衬底基板,即第一金属走线位于上层,若整条连接线30均与第一金属走线同层同材料,此时连接线30也位于上层,因而在第一连接端子10或第二连接端子20与连接线30相连接时很容易产生偏移,第一连接端子10或第二连接端子20很可能没有和与其对应的连接线30相连接,而会连接到其它相邻连接线,从而导致信号输入异常,进而出现显示异常。
基于上述,优选的,如图6所示,连接线30包括依次相连接的第一子连接线301、第三子连接线303和第二子连接线302;第一子连接线301与第一连接端子10相连接,第二子连接线302与第二连接端子20相连接;其中,第一子连接线301、第二子连接线302与栅线同层同材料,第三子连接线303与第一金属走线同层同材料;栅线相对于第一金属走线靠近衬底基板。
此处,由于栅线相对于第一金属走线靠近衬底基板,栅线和第一金属走线异层设置,因而为了防止第一金属走线和栅线相互影响,第一金属走线和栅线之间一般设置有绝缘层。连接线30包括依次相连接的第一子连接线301、第三子连接线303和第二子连接线302,因此第一子连接线301和第三子连接线303之间可以穿过绝缘层上的过孔相连接,同理第二子连接线302和第三子连接线303之间可以穿过绝缘层上的过孔相连接。
其中,第一子连接线301、第二子连接线302与栅线同层同材料,因而第一子连接线301、第二子连接线302和栅线可以通过一次构图工艺形成。第三子连接线303与第一金属走线同层同材料,因而第三子连接线303和第一金属走线可以通过一次构图工艺形成。
本发明实施例,由于第一金属走线位于栅线的上层,因而第一子连接线301和第二子连接线302位于第三子连接线303的下层,第一子连接线301和第二子连接线302上设置有绝缘层,这样一来,当第一连接端子10与第一子连接线301相连接时,第一连接端子10需穿过位于第一金属走线和栅线之间的绝缘层上的过孔才能与第一子连接线301相连接,这样便可以确保第一连接端子10连接到与其对应的连接线30上,避免第一连接端子10因偏移而导致的连接到相邻的连接线30。同理,当第二连接端子20与第二子连接线302相连接时,确保了第二连接端子20连接到与其对应的连接线30,进而保证了第二连接端子20上输入的信号正常。
进一步优选的,如图7(a)和图7(b)所示,第二子连接线302和第三子连接线303的交界位置处设置有至少一个第一薄膜晶体管40;第一薄膜晶体管40的栅极与第二子连接线302相连接,第一薄膜晶体管40的第一极、第二极分别与第三子连接线303相连接。
和/或,如图7(b)和图7(c)所示,第一子连接线301和第三子连接线303的交界位置处设置有至少一个第二薄膜晶体管50;第二薄膜晶体管50的栅极与第一子连接线301相连接,第二薄膜晶体管50的第一极、第二极分别与第三子连接线303相连接。
其中,一条第二子连接线302和一条第三子连接线303的交界位置处可以设置一个第一薄膜晶体管40;也可以设置两个或多个第一薄膜晶体管40。同理,一条第一子连接线301和一条第三子连接线303的交界位置可以设置一个第二薄膜晶体管50;也可以设置两个或多个第二薄膜晶体管50。
此外,对于第一薄膜晶体管40的第一极和第二极不进行限定,可以是第一极为源极,第二极为漏极;也可以是第一极为漏极、第二极为源极。第二薄膜晶体管50的第一极和第二极与第一薄膜晶体管40类似,此处不再赘述。
此处,对于第一薄膜晶体管40和第二薄膜晶体管50的类型不进行限定,例如可以是非晶硅薄膜晶体管、低温多晶硅(Low Temperature Poly-silicon,简称LTPS)薄膜晶体管、金属氧化物薄膜晶体管或有机薄膜晶体管等。此外,第一薄膜晶体管40的类型和第二薄膜晶体管50的类型可以相同,也可以不相同。本发明实施例优选,第一薄膜晶体管40和第二薄膜晶体管50为大尺寸薄膜晶体管,即第一薄膜晶体管40和第二薄膜晶体管50的宽长比(W/S)较大。在此基础上,对于第一薄膜晶体管40的宽长比和第二薄膜晶体50的宽长比不进行限定,优选的第一薄膜晶体管40的宽长比和第二薄膜晶体50的宽长比为20/7.5。
需要说明的是,由于第一薄膜晶体管40和第二薄膜晶体管50的栅绝缘层的材料一般为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiOxNy)中的至少一种,因而将栅绝缘层也称为栅氧化层。
以下以第一薄膜晶体管40为例,详细说明第一薄膜晶体管40的作用。当柔性线路板将信号输入至第二连接端子20后,第二子连接线302将信号输入至第三子连接线303,由于第二子连接线302与第三子连接线303相连接,因此第一薄膜晶体管40的导通与否不会对信号的传输产生影响。当柔性线路板输入大电流时,第二子连接线302上的电压也瞬间增大,若该电压过大将首先导致第一薄膜晶体管40的栅绝缘层击穿,从而可以对大电流进行拦截。现有技术中,当柔性线路板上的大电流输入至连接线30后,只有连接线30对大电流进行负载,因此若电流过大时,连接线30的发热功率会升高而产生烧线的风险,但是本发明实施例在第二子连接线302和第三子连接线303的交界位置处设置第一薄膜晶体管40,这样当柔性线路板上的大电流输入至连接线30后,由于第一薄膜晶体管40可以进行负载,并分走一部分电流,从而减小了连接线30上因大电流而产生的电荷聚集,降低了拐脚或较窄连线位置处的发热功率,且瞬间大电流击穿栅绝缘层时可以起到缓冲作用,进而降低了电流过大导致的连接线30烧毁的风险。同理,在第一子连接线301和第三子连接线303的交界位置处设置第二薄膜晶体管50的作用也是为了疏导连接线30的一部分电流,在瞬间大电流击穿栅绝缘层时可以起到缓冲作用,防止电流过大导致的连接线30被烧毁,具体原理与上述类似,此处不再赘述。
由于第二连接端子20的宽度较窄,因而第二连接端子20会与连接线30产生较大的连接电阻,当异常大电流产生时,如图8所示,第二连接端子20的发热功率较大,从而会导致第二连接端子20发热烧毁,尤其是第二连接端子20与连接线30连接的位置处更易于被烧毁。基于此,本发明实施例优选的,如图9(a)所示,非显示区域02还包括:设置在相邻且用于传输相同信号的第二连接端子20之间的第一连接条601,第一连接条601与相邻第二连接端子20均接触。
和/或,如图9(b)所示,非显示区域02还包括:设置在相邻且用于传输相同信号的第一连接端子10之间的第二连接条602;第二连接条602与相邻第一连接端子10均接触。
此处,与同一连接线30相连接的第二连接端子20传输的信号是相同的。同理,与同一连接线30相连接的第一连接端子10传输的信号是相同的。
需要说明的是,第一连接条601可以和第二连接端子20中的一层或几层同时制作。同理,第二连接条602也可以和第一连接端子10中的一层或几层同时制作。
本发明实施例,由于用于传输相同信号的第二连接端子20之间通过第一连接条601连接,这样会减小第二连接端子20上经过的电流,因而当异常大电流产生时,相对于现有技术中第二连接端子20相互独立,本发明实施例通过第一连接条601相连接的第二连接端子20的发热功率减小,从而降低了第二连接端子20在大电流下被烧毁的风险。同理,由于用于传输相同信号的第一连接端子10之间通过第二连接条602连接,因而可以降低第一连接端子10在大电流下被烧毁的风险。
进一步优选的,在非显示区域02还包括第一连接条601的情况下,第一连接条601与第二连接端子20中的至少一层同层同材料;和/或,在非显示区域02还包括第二连接条602的情况下,第二连接条602与第一连接端子10中的至少一层同层同材料。
其中,第一连接条601与第二连接端子20中的至少一层同层同材料,可以是第一连接条601与第二连接端子20中的一层同层同材料,也可以是第一连接条601与第二连接端子20中的两层或多层同材料,此时第一连接条601由多层构成。示例的,第二连接端子20由三层构成,可以在制作第二连接端子20中的第一层的同时制作第一连接条601。第二连接条602与上述第一连接条601类似,此处不再赘述。
本发明实施例,由于第一连接条601与第二连接端子20中的至少一层同层同材料,因而第一连接条601可以和第二连接端子20中的至少一层同时制作,从而简化了阵列基板的制作工艺。同理,由于第二连接条602与第一连接端子10中的至少一层同层同材料,因而第二连接条602可以和第一连接端子10中的至少一层同时制作,从而简化了阵列基板的制作工艺。
由于整条连接线30与第一金属走线同层同材料时,连接线30只需一次构图工艺便可以制作出来,从而简化阵列基板的制作工艺,因而本发明实施例优选整条连接线30与第一金属走线同层同材料。
当整条连接线30与第一金属走线同层同材料时,本发明实施例优选的,非显示区域02还包括:设置在第一连接端子10、第二连接端子20和连接线30之间的绝缘层;第一连接端子10和第二连接端子20穿过绝缘层上的过孔与连接线30相连接。
其中,整条连接线30与第一金属走线同层同材料,即整条连接线30的材料都是相同的。
此处,第一连接端子10、第二连接端子20和连接线30之间的绝缘层可以与显示区域的绝缘层同时制作,也可以额外单独制作。示例的,若第一金属走线为数据线,栅线位于数据线的上方,由于栅线和数据线之间必然要设置绝缘层,因而第一连接端子10、第二连接端子20和连接线30之间的绝缘层可以和栅线与数据线之间的绝缘层同时制作。
本发明实施例,第一连接端子10、第二连接端子20和连接线30之间设置有绝缘层,由于第一连接端子10和第二连接端子20需要穿过绝缘层上的过孔与连接线30相连接,这样便避免了第一连接端子10和第二连接端子20与相应的连接线30相连接时产生偏移,从而确保了信号可以正常输入。
本发明实施例还提供一种显示装置,包括IC、柔性线路板以及上述的阵列基板;IC与第一连接端子10相连接,柔性线路板与第二连接端子20相连接。
其中,本发明实施例提供的显示装置可以是显示不论运动(例如,视频)还是固定(例如,静止图像)的且不论文字还是图画的图像的任何装置。更明确地说,预期所述实施例可实施在多种电子装置中或与多种电子装置关联,所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如,里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如,车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如,对于一件珠宝的图像的显示器)等。此外,本发明实施例提供的显示装置还可以是显示面板。
此处,对于显示装置的类型不进行限定,可以是液晶显示装置,也可以是有机电致发光显示装置。此外,显示装置还可以是低温多晶硅显示装置或其它类型的显示装置。
本发明实施例提供一种显示装置,由于显示装置包括上述的阵列基板,阵列基板的第一连接端子10和第二连接端子20均与连接线30相连接,由于连接线30至少部分与位于显示区域01的第一金属走线同层同材料,且第一金属走线的电阻率小于栅线的电阻率,因而连接线30与第一金属走线同层同材料的部分的电阻率小于栅线的电阻率,因此在大电流经过连接线30时,相对于现有技术中连接线30与栅线同层同材料,本发明实施例连接线30与第一金属走线同层同材料的部分的发热功率减小,降低了连接线30在大电流时被烧断的风险,避免了显示装置无法正常工作。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (7)
1.一种阵列基板,所述阵列基板划分为显示区域和非显示区域,其特征在于,所述非显示区域包括:设置在衬底基板上用于与IC连接的第一连接端子和用于与柔性线路板连接的第二连接端子,所述第一连接端子和所述第二连接端子通过连接线相连接;
其中,所述连接线至少部分与位于所述显示区域的第一金属走线同层同材料;所述第一金属走线的电阻率小于栅线的电阻率;
所述连接线包括依次相连接的第一子连接线、第三子连接线和第二子连接线;所述第一子连接线与所述第一连接端子相连接,所述第二子连接线与所述第二连接端子相连接;
其中,所述第一子连接线、所述第二子连接线与栅线同层同材料,所述第三子连接线与所述第一金属走线同层同材料;所述栅线相对于所述第一金属走线靠近所述衬底基板。
2.根据权利要求1所述的阵列基板,其特征在于,所述第二子连接线和所述第三子连接线的交界位置处设置有至少一个第一薄膜晶体管;所述第一薄膜晶体管的栅极与所述第二子连接线相连接,所述第一薄膜晶体管的第一极、第二极分别与所述第三子连接线相连接;
和/或,所述第一子连接线和所述第三子连接线的交界位置处设置有至少一个第二薄膜晶体管;所述第二薄膜晶体管的栅极与所述第一子连接线相连接,所述第二薄膜晶体管的第一极、第二极分别与所述第三子连接线相连接。
3.根据权利要求1所述的阵列基板,其特征在于,所述非显示区域还包括:设置在相邻且用于传输相同信号的所述第二连接端子之间的第一连接条,所述第一连接条与相邻所述第二连接端子均接触;
和/或,所述非显示区域还包括:设置在相邻且用于传输相同信号的所述第一连接端子之间的第二连接条,所述第二连接条与相邻所述第一连接端子均接触。
4.根据权利要求3所述的阵列基板,其特征在于,在所述非显示区域还包括第一连接条的情况下,所述第一连接条与所述第二连接端子中的至少一层同层同材料;
和/或,在所述非显示区域还包括第二连接条的情况下,所述第二连接条与所述第一连接端子中的至少一层同层同材料。
5.根据权利要求1-4任一项所述的阵列基板,其特征在于,所述第一金属走线为数据线。
6.根据权利要求1-4任一项所述的阵列基板,其特征在于,所述第一金属走线为三层叠层结构,所述三层叠层结构中的中间层的材料为Al,两侧的材料为Ti;所述栅线的材料为Mo。
7.一种显示装置,其特征在于,包括IC、柔性线路板以及权利要求1-6任一项所述的阵列基板;
所述IC与第一连接端子相连接,所述柔性线路板与第二连接端子相连接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711209087.3A CN107946319B (zh) | 2017-11-27 | 2017-11-27 | 一种阵列基板及显示装置 |
US16/201,771 US10714510B2 (en) | 2017-11-27 | 2018-11-27 | Array substrate and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711209087.3A CN107946319B (zh) | 2017-11-27 | 2017-11-27 | 一种阵列基板及显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107946319A CN107946319A (zh) | 2018-04-20 |
CN107946319B true CN107946319B (zh) | 2021-01-26 |
Family
ID=61949181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711209087.3A Active CN107946319B (zh) | 2017-11-27 | 2017-11-27 | 一种阵列基板及显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10714510B2 (zh) |
CN (1) | CN107946319B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111047967B (zh) * | 2018-10-11 | 2022-02-08 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310435A (zh) * | 2000-02-22 | 2001-08-29 | 株式会社半导体能源研究所 | 图象显示器设备及其驱动电路 |
CN105426030A (zh) * | 2016-01-05 | 2016-03-23 | 京东方科技集团股份有限公司 | 触控面板及显示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW487896B (en) * | 2000-02-24 | 2002-05-21 | Seiko Epson Corp | Mounting structure for semiconductor device, electro-optical device, and electronic apparatus |
JP4149168B2 (ja) * | 2001-11-09 | 2008-09-10 | 株式会社半導体エネルギー研究所 | 発光装置 |
US7710739B2 (en) * | 2005-04-28 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
CN101878502B (zh) * | 2007-11-29 | 2013-04-10 | 株式会社半导体能源研究所 | 液晶显示器件和电子器件 |
JP2011252935A (ja) * | 2008-09-26 | 2011-12-15 | Sharp Corp | 回路基板及び表示装置 |
JP2012119532A (ja) * | 2010-12-01 | 2012-06-21 | Seiko Epson Corp | 薄膜トランジスタ形成用基板、半導体装置、電気装置 |
KR102308621B1 (ko) * | 2014-07-15 | 2021-10-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
US9349758B2 (en) | 2014-09-30 | 2016-05-24 | Lg Display Co., Ltd. | Flexible display device with divided power lines and manufacturing method for the same |
KR102455318B1 (ko) | 2015-10-30 | 2022-10-18 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
CN111736398B (zh) * | 2017-02-28 | 2023-05-05 | 上海天马微电子有限公司 | 一种显示面板及显示装置 |
JP2019020653A (ja) * | 2017-07-20 | 2019-02-07 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2017
- 2017-11-27 CN CN201711209087.3A patent/CN107946319B/zh active Active
-
2018
- 2018-11-27 US US16/201,771 patent/US10714510B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1310435A (zh) * | 2000-02-22 | 2001-08-29 | 株式会社半导体能源研究所 | 图象显示器设备及其驱动电路 |
CN105426030A (zh) * | 2016-01-05 | 2016-03-23 | 京东方科技集团股份有限公司 | 触控面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US10714510B2 (en) | 2020-07-14 |
CN107946319A (zh) | 2018-04-20 |
US20190189645A1 (en) | 2019-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10775953B2 (en) | In-cell touch display device and methods for testing and manufacturing the same | |
US9761578B2 (en) | Display device including electrostatic discharge circuit | |
CN111540294B (zh) | 一种显示面板及其裂纹检测方法、显示装置 | |
US20070013637A1 (en) | Liquid crystal display with a structure for reducing corrosion of display signal lines | |
JPWO2014013945A1 (ja) | 表示装置 | |
US11605323B2 (en) | Display panel, detection method and display device | |
CN100414364C (zh) | 显示装置 | |
US20070229751A1 (en) | Systems for providing conducting pad and fabrication method thereof | |
KR20140019042A (ko) | 구동회로, 그를 구비하는 평판표시장치 및 구동회로의 리페어 방법 | |
US20020003590A1 (en) | Liquid crystal display device and fabrication method thereof | |
US11314133B2 (en) | Source driver and display device | |
WO2022151792A1 (zh) | 裂纹检测方法、显示基板及显示装置 | |
CN107946319B (zh) | 一种阵列基板及显示装置 | |
KR102389177B1 (ko) | 표시 장치 | |
US20220115464A1 (en) | Display device and method for manufacturing the same, and electronic apparatus | |
CN204632309U (zh) | 一种显示面板和显示装置 | |
CN106783886B (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
KR20180025533A (ko) | 표시장치 | |
CN110673408A (zh) | 显示屏 | |
US11581392B2 (en) | Display device | |
CN108594552B (zh) | 显示基板、显示面板、显示装置及其驱动方法 | |
KR101712204B1 (ko) | 표시장치 및 그 제조방법 | |
US20230238395A1 (en) | Display panel and manufacturing method thereof, and display device | |
CN111338136B (zh) | 一种阵列基板及显示装置 | |
US20230207575A1 (en) | Light emitting display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |