KR101485585B1 - 표시 장치 및 이의 제조 방법 - Google Patents
표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101485585B1 KR101485585B1 KR20080013573A KR20080013573A KR101485585B1 KR 101485585 B1 KR101485585 B1 KR 101485585B1 KR 20080013573 A KR20080013573 A KR 20080013573A KR 20080013573 A KR20080013573 A KR 20080013573A KR 101485585 B1 KR101485585 B1 KR 101485585B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- substrate
- gate line
- trench
- insulating layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 120
- 238000000034 method Methods 0.000 claims abstract description 23
- 238000007747 plating Methods 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 96
- 239000010409 thin film Substances 0.000 claims description 22
- 239000005361 soda-lime glass Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 229910020177 SiOF Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 118
- 239000002585 base Substances 0.000 description 43
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000003513 alkali Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136222—Colour filters incorporated in the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal (AREA)
Abstract
표시 장치 및 표시 장치의 제조 방법에 있어서, 어레이 기판 위에 트랜치가 형성된 제 1 절연막 및 트랜치의 위치에 대응하여 비아홀이 형성된 제 2 절연막이 구비된다. 트랜치에 씨드막을 형성한 후, 도금법을 이용하여 씨드막 위에 도전층을 형성시켜 트랜치 및 비아홀에 수용되는 게이트 라인, 게이트 전극 및 스토리지 라인을 형성할 수 있다.
Description
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는, 두께가 증가된 금속 배선을 갖는 표시 장치에 관한 것이고, 두께가 증가된 금속 배선을 용이하게 형성할 수 있는 표시 장치의 제조 방법에 관한 것이다.
표시 장치는 외부 입력 신호에 대응하는 영상을 표시하는 장치이다. 일반적으로 표시 장치는 서로 마주보는 제 1 기판과 제 2 기판이 결합하여 이루어지고, 상기 제 1 기판 또는 상기 제 2 기판 위에는 상기 외부 입력 신호를 전달하는 금속 배선이 구비된다.
이러한, 표시 장치는 크기가 증가할수록, 상기 표시 장치에 구비되는 금속 배선의 길이가 증가한다. 또한, 상기 금속 배선의 길이가 증가하면, 상기 금속 배선의 저항이 증가하여 상기 금속 배선에 의해 전달되는 전기 신호들이 왜곡되거나, 상쇄될 수 있다. 따라서, 상기 금속 배선의 길이가 증가하는 대신에, 상기 금속 배선의 두께를 증가시켜 상기 금속 배선의 저항을 감소시키는 방안들이 연구되고 있다.
본 발명의 일 목적은 두께가 증가된 금속 배선을 갖는 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은 두께가 증가된 금속 배선을 용이하게 형성할 수 있는 표시 장치의 제조 방법을 제공하는 데 있다.
상기한 일 목적을 달성하기 위해서 본 발명에 따른 표시 장치는, 제 1 기판, 상기 제 1 기판 위에 구비되어 제 1 트랜치가 형성된 제 1 절연막, 상기 제 1 절연막 위에 구비되어 상기 제 1 트랜치와 마주보는 부분이 제거되어 제 1 비아홀이 형성된 제 2 절연막, 상기 제 1 트랜치 및 상기 제 1 비아홀에 수용되는 게이트 라인, 상기 게이트 라인과 상호 절연되어 교차하여 화소 영역을 정의하는 데이터 라인, 상기 화소 영역에 구비되는 화소 전극, 및 상기 제 1 기판과 마주보는 제 2 기판을 포함한다.
상기한 일 목적을 달성하기 위해서 본 발명에 따른 다른 표시 장치는, 제 1 기판, 상기 제 1 기판 위에 구비되어 제 1 트랜치가 형성된 제 1 절연막, 상기 제 1 절연막 위에 구비되어 상기 제 1 트랜치와 마주보는 부분이 제거되어 제 1 비아홀이 형성된 제 2 절연막, 상기 제 1 트랜치 및 상기 제 1 비아홀에 수용되는 게이트 라인, 상기 게이트 라인과 상호 절연되어 교차하여 화소 영역을 정의하는 데이터 라인, 상기 화소 영역에 구비되어 상기 게이트 라인 및 상기 제 2 절연막을 커 버하는 컬러 필터, 상기 화소 영역에 구비되는 화소 전극, 및 상기 제 1 기판과 마주보는 제 2 기판을 포함한다.
또한, 상기한 다른 목적을 달성하기 위해서 본 발명에 따른 표시 장치의 제조 방법은, 제 1 기판 위에 제 1 절연막을 형성하고, 상기 제 1 절연막 위에 제 2 절연막을 형성하고, 상기 제 2 절연막을 식각하여 상기 제 2 절연막에 비아홀을 형성하고, 상기 비아홀에 대응하여 상기 제 1 절연막을 식각하여 트랜치를 형성하고, 상기 비아홀 및 상기 트랜치에 수용되는 게이트 라인을 형성하고, 상기 게이트 라인 위에 상기 게이트 라인과 상호 절연되어 교차하여 화소 영역을 정의하는 데이터 라인을 형성하고, 상기 화소 영역에 화소 전극을 형성하고, 그리고, 상기 제 1 기판과 제 2 기판을 결합한다.
표시 장치 및 표시 장치의 제조 방법에 있어서, 기판 위에 트랜치가 형성된 제 1 절연막 및 비아홀이 형성된 제 2 절연막이 형성되고, 게이트라인은 비아홀 및 트랜치에 수용되어 기판 위에 형성된다. 따라서, 게이트라인의 두께는 비아홀 및 트랜치가 형성되는 깊이에 의해 조절될 수 있어 게이트 라인의 두께가 용이하게 조절될 수 있다.
또한, 기판 위에 제 2 절연막으로 이루어지는 제 2 절연막이 형성되는 경우에, 제 2 절연막은 기판의 높은 유전율을 상쇄시킬 수 있고, 그 결과 기판의 높은 유전율에 의해 발생될 수 있는 문제점을 해결할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 첨부된 도면과 관련된 실시예들을 통해서 용이하게 이해될 것이다. 다만 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다양한 형태로 응용되어 변형될 수도 있다. 오히려 아래의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 함께 제시된 도면은 명확한 설명을 위해서 다소 간략화되거나 과장된 것이며, 도면상에 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이고, 도 2는 도 1에 도시된 I-I'을 따라 절취한 부분을 나타낸 단면도이고, 도 3은 도 1에 도시된 Ⅱ-Ⅱ'을 따라 절취한 부분을 나타낸 단면도이다.
도 1 내지 도 3을 참조하면, 액정표시장치(500)는 어레이 기판(200), 상기 어레이 기판(200)과 마주보는 대향 기판(400), 및 상기 어레이 기판(200) 및 상기 대향 기판(400) 사이에 개재되는 액정(160)을 포함한다.
상기 어레이 기판(200)은 제 1 베이스기판(100), 박막 트랜지스터(TR), 화소 전극(PE), 및 컬러필터(CF)를 포함한다.
상기 제 1 베이스기판(100) 위에는 제 1 두께(T1)를 갖는 제 1 절연막(105)이 구비되어 상기 제 1 베이스기판(100)을 커버한다. 상기 제 1 절연막(105)은 질 화 규소막(SiNx) 또는 산화 규소막(SiOx)으로 이루어질 수 있다.
본 발명의 실시예에서는, 상기 제 1 베이스기판(100)은 소다 라임 유리 기판으로 이루어진다. 따라서, 상기 제 1 절연막(105)이 상기 제 1 베이스기판(100)을 커버하므로 상기 제 1 베이스기판(100)의 알칼리 이온들이 상기 제 1 베이스기판(100) 주변으로 확산되는 것이 방지되고, 이에 따라 상기 제 1 절연막(105)은 상기 알칼리 이온에 의해 상기 제 1 베이스기판(100) 위에 형성된 다른 박막들이 상기 제 1 베이스기판(100)으로부터 분리되는 것을 방지할 수 있다.
상기 제 1 절연막(105) 위에는 제 2 두께(T2)를 갖는 제 2 절연막(120)이 구비된다. 상기 제 2 절연막(120)은 어느 하나의 식각 물질에 의해 상기 제 1 절연막(105) 보다 빠르게 식각되는 물질을 포함하여 상기 제 1 절연막(105)에 대하여 식각 선택비를 갖는다. 보다 상세하게는, 상기 제 2 절연막(120)은 일반적인 유기막일 수 있고, 상기 제 2 절연막(120)은 저유전막일 수도 있다. 상기 제 2 절연막(120)이 저유전막인 경우에, 상기 저유전막은 SiOC 및 SiOF 중 어느 하나를 포함하여 상기 제 2 절연막(120)은 상기 제 1 베이스 기판(100) 및 상기 제 1 절연막(105) 보다 상대적으로 작은, 예컨대 3.0 미만의 유전율을 가질 수 있다.
한편, 상기 제 2 절연막(120)이 상기 저유전막일 때, 상기 제 2 절연막(120)이 일반적인 유기막일 때 보다, 상기 제 1 절연막(105), 상기 제 2 절연막(120), 및 상기 제 1 베이스 기판(100)으로 이루어진 구조체의 유전율이 감소된다. 즉, 상기 구조체의 유전율은 상기 제 2 절연막(120)이 포함하는 재료의 유전율에 의해 조절될 수 있고, 상기 제 2 절연막(120)을 저유전막으로 형성하여 상기 구 조체의 유전율을 감소시킬 수 있다. 상기 구조체의 유전율은 상기 구조체 위에 다른 다수의 박막들을 용이하게 제조하기 위한 공정 팩터로 작용할 수 있고, 이에 대한 보다 상세한 설명은, 도 4를 참조하여 설명될 것이다.
상기 제 2 절연막(120)에는 제 1 비아홀(H1), 제 2 비아홀(H2), 및 제 3 비아홀(H3)이 형성된다. 상기 제 1 비아홀(H1), 상기 제 2 비아홀(H2), 및 상기 제 3 비아홀(H3) 각각은 상기 제 2 절연막(120)이 관통되도록 제거되어 형성된다. 또한, 상기 제 1 절연막(105)에는 상기 제 1 비아홀(H1), 상기 제 2 비아홀(H2), 및 상기 제 3 비아홀(H3)의 위치에 각각 일대일 대응하여 제 1 트랜치(108a), 제 2 트랜치(108b), 및 제 3 트랜치(108c)가 형성된다.
보다 상세하게는, 상기 제 1 내지 제 3 비아홀들(H1, H2, H3)은 상기 제 1 내지 제 3 트랜치들(108a, 108b, 108c)과 일대일 대응하여 부분적으로 오버랩되어 형성된다. 예컨대, 평면상에서 상기 제 2 비아홀(H2)의 가장자리 및 상기 제 2 트랜치(108b)의 가장자리는 제 1 거리(L1) 또는 제 2 거리(L2)로 이격된다.
상기 제 2 비아홀(H2)의 가장자리 및 상기 제 2 트랜치(108b)의 가장자리가 이격되는 이유는, 본 발명의 실시예에서는, 상기 제 1 절연막(105) 및 상기 제 2 절연막(120)을 각각 패터닝하는데 사용되는 마스크 패턴 및 식각 물질이 서로 동일하지만, 상기 제 1 절연막(105) 및 상기 제 2 절연막(120)은 서로 다른 물질을 포함하여 상기 식각 물질에 의해 식각되는 속도가 서로 다르기 때문이다. 따라서, 상기 식각 물질에 의해 상기 제 1 절연막(105)이 식각되는 속도 및 상기 식각 물질에 의해 상기 제 2 절연막(120)이 식각되는 속도의 차이가 클 수록, 상기 제 1 거 리(L1) 및 상기 제 2 거리(L2)는 증가한다.
또한, 상기 제 1 트랜치(108a), 상기 제 2 트랜치(108b) 및 상기 제 3 트랜치(108c) 각각은 상기 제 1 절연막(105)을 제 1 깊이(D1)까지 제거하여 형성된다. 상기 제 2 두께(T2)가 대략적으로 2 마이크로 미터인 경우에, 상기 제 1 두께(T1)는 300옹스트롬 내지 600 옹스트롬으로 일 수 있고, 상기 제 1 깊이(D1)는 상기 제 1 두께(T1)보다 작은 범위 내에서 200옹스트롬 내지 400 옹스트롬일 수 있다.
한편, 앞서 상술한 바와 같이, 상기 제 1 절연막(105)은 상기 제 2 절연막(120)에 대하여 식각 선택비를 갖는다. 예를 들어, 어느 하나의 식각물질에 대하여 상기 제 2 절연막(120)이 식각되는 속도는 상기 식각물질에 대하여 상기 제 1 절연막(105)보다 식각되는 속도가 빠르다. 따라서, 상기 식각물질을 이용하여 상기 제 2 절연막(120) 및 상기 제 1 절연막(105)을 식각할 때, 상기 제 1 절연막(105) 보다 큰 두께를 가질 수 있는 상기 제 2 절연막(120)을 빠르게 식각할 수 있고, 상기 제 1 절연막(105)을 느리게 식각하여 상기 제 1 절연막(105)에 트랜치를 형성할 수 있다. 이에 대한 보다 상세한 설명은 도 5 및 도 6을 참조하여 설명될 것이다.
상기 제 1 내지 제 3 트랜치(108a, 108b, 108c) 각각의 바닥부에는 도전막(110)이 구비된다. 상기 도전막(110)은 몰리브데늄을 포함할 수 있고, 상기 도전막(110)은 게이트라인(GL), 게이트전극(GE), 및 스토리지 라인(SL) 각각의 씨드(seed)막이다. 이에 대한 보다 상세한 설명은 도 9를 참조하여 설명될 것이다.
상기 도전막(110) 위에 게이트 라인(GL), 게이트 전극(GE), 및 스토리지 라인(SL)이 구비되고, 그 결과 상기 게이트 라인(GL)은 상기 제 1 트랜치(108a) 및 상기 제 1 비아홀(H1)에 수용되고, 상기 게이트 전극(GE)은 상기 제 2 트랜치(108b) 및 상기 제 2 비아홀(H2)에 수용되고, 상기 스토리지 라인(SL)은 상기 제 3 트랜치(108c) 및 상기 제 3 비아홀(H3)에 수용된다. 상기 게이트라인(GL), 상기 게이트전극(GE) 및 상기 스토리지 라인(SL)은 서로 동일한 물질, 예컨대 구리를 포함할 수 있다.
한편, 게이트라인 상면(122)은 제 2 절연막 상면(121)의 연장선상에 위치한다. 상기 게이트라인 상면(122)이 상기 제 2 절연막 상면(121)의 연장선상에 위치함으로써 상기 게이트 라인(GL) 위에 위치하는 다른 박막들의 평탄도를 향상시킬 수 있고, 그 결과, 상기 다른 박막들의 굴곡된 부분에서 균열이 발생되는 것을 방지할 수 있다.
상기 평탄도를 향상시키기 위해서 상기 게이트 라인(GL)이 갖는 두께에 따라서 상기 제 1 깊이(D1) 또는 제 2 두께(T2)가 조절될 수 있다. 예를 들어, 상기 게이트 라인(GL)의 두께가 2㎛를 갖는다면, 상기 제 2 두께(T2) 및 상기 제 1 깊이(D1)를 합한 값이 대략적으로 2㎛로 조절되어야 하고, 이를 위해서 상기 제 2 절연막(120)이 형성되는 두께 및 상기 제 1 트랜치(108a)가 형성되는 깊이가 조절될 수 있다. 바꾸어 말하면, 상기 제 2 두께(T2) 및 상기 제 1 깊이(D1)를 조절하면, 상기 게이트 라인(GL) 위에 박막들을 평평하게 형성할 수 있고, 동시에, 상기 게이트 라인(GL)이 갖는 두께를 용이하게 조절할 수 있다.
액정표시장치(500)의 크기가 커질수록, 상기 게이트 라인(GL)의 길이가 길어져 상기 게이트 라인(GL)의 저항이 증가하고, 그 결과, 상기 게이트 라인(GL)에 의 해 전달되는 게이트 신호가 감쇄되어 상기 액정표시장치(500)의 표시 품질이 저하될 수 있다. 하지만, 상기 게이트 라인(GL)의 길이가 길어지는 대신에, 상기 게이트 라인(GL)의 두께를 크게하면, 상기 게이트 라인(GL)이 갖는 저항을 감소시킬 수 있다. 따라서, 상기 제 2 두께(T2) 및 상기 제 1 깊이(D1)을 조절하여 상기 게이트 라인(GL)의 두께를 조절하면, 상기 게이트 라인(GL)이 갖는 저항을 감소시킬 수 있고, 그 결과, 상기 액정표시장치(500)의 표시 품질이 저하되는 것을 방지할 수 있다.
상기 컬러필터(CF)는 상기 제 1 베이스 기판(100) 위에 구비되어 상기 게이트라인(GL), 상기 게이트전극(GE), 및 상기 스토리지 라인(SL)을 커버한다. 상기 컬러필터(CF)는 적색 필터(R), 녹색 필터(G), 및 청색 필터(B)로 이루어진다. 상기 적색필터(R)는 상기 박막 트랜지스터(TR)의 위치에 대응하여 제거될 수 있고, 상기 적색필터(R)는 상기 스토리지 라인(SL)이 부분적으로 노출되도록 제거되어 상기 화소 전극(PE)과 상기 스토리지 라인(SL)이 전기적으로 연결될 수 있다.
상기 컬러필터(CF) 위에는 게이트 절연막(130)이 구비되고, 상기 게이트 절연막(130) 위에는 데이터라인(DL)이 구비되고, 상기 게이트 절연막(130) 위에는 소오스 전극(SE), 드레인 전극(DE), 및 아몰퍼스 실리콘막(150)을 포함하는 박막 트랜지스터(TR)가 구비된다.
상기 데이터라인(DL)은 제 1 방향(D1)과 수직인 제 2 방향(D2)으로 연장되고, 상기 데이터라인(DL)은 상기 게이트라인(GL)과 교차하여 화소영역을 정의한다. 도 1에서는 상기 화소 영역이 구체적으로 도시되지 않았지만, 상기 화소 영역은 상 기 액정표시장치(500)에서 영상을 표시하는 화소가 정의되는 영역이므로 상기 화소 영역은 상기 화소 전극(PE)이 구비되는 영역으로 간주하여도 무방하다.
또한, 상기 소오스 전극(SE) 및 상기 드레인전극(DE)은 상기 데이터라인(DL)과 동일한 물질을 포함하고, 상기 소오스 전극(SE)은 상기 데이터라인(DL)으로부터 분기되고, 상기 드레인 전극(DE)은 상기 소오스 전극(SE)과 이격된다.
상기 아몰퍼스 실리콘막(150)은 상기 게이트 전극(GE)과 오버랩되고, 상기 소오스 전극(SE) 및 상기 드레인 전극(DE)의 하부에 구비된다. 상기 아몰퍼스 실리콘막(150)은 상기 박막 트랜지스터(TR)의 액티브 패턴으로 작용한다.
한편, 본 발명의 실시예에서는, 상기 데이터라인(DL)은 상기 아몰퍼스 실리콘막(150)과 동일한 마스크에 의해 식각되므로 상기 데이터라인(DL)의 하부에는 상기 아몰퍼스 실리콘막(150)이 위치한다.
상기 제 1 베이스기판(100) 위에는 상기 박막 트랜지스터(TR) 및 상기 데이터라인(DL)을 커버하는 층간 절연막(140)이 구비되고, 상기 층간 절연막(140) 위에는 상기 화소 전극(PE)이 구비된다. 상기 층간 절연막(140)은 상기 드레인 전극(DE)이 노출되도록 부분적으로 제거되고, 상기 노출된 드레인 전극(DE)은 상기 화소 전극(PE)과 접촉하여 상기 화소 전극(PE)과 전기적으로 연결된다. 상기 화소 전극(PE)은, 인듐틴옥사이드(indium tin oxide) 또는 인듐징크옥사이드(indium zinc oxide)와 같은 투명한 도전막으로 이루어질 수 있다.
상기 대향 기판(400)은 제 2 베이스기판(300), 블랙 매트릭스(BM), 및 공통전극(310)을 구비한다.
상기 제 2 베이스기판(300)은 투명한 유리 기판이고, 상기 제 2 베이스기판(300)은 소다 라임 유리 기판으로 이루어질 수 있다. 상기 블랙 매트릭스(BM)는 광을 차단하는 물질로 이루어지고, 상기 블랙 매트릭스(BM)는 상기 데이터라인(DL), 상기 게이트라인(GL), 상기 박막 트랜지스터(TR) 및 상기 스토리지 라인(SL) 각각의 위치에 대응하여 상기 제 2 베이스 기판(300) 위에 구비된다.
상기 공통 전극(310)은, 상기 화소 전극(PE)과 같이, 투명한 도전막으로 이루어질 수 있다. 또한, 상기 공통 전극(310)은 상기 화소 전극(PE)과 함께 전계를 형성하여 상기 액정(160)의 배열을 제어할 수 있다.
도 4 내지 도 14는 도 1에 도시된 액정표시장치의 제조 방법을 나타내는 단면도들이다. 상기 단면도들 각각은 도 1에 도시된 액정표시장치(도 1의 500)를 제조하는 각 단계에서, 상기 액정표시장치의 I-I'을 절취한 부분을 나타낸다. 또한, 도 4 내지 도 14를 설명함에 있어서, 도 1 내지 도 3을 참조하여 설명된 동일한 구성요소들에 대해서는 도면부호를 병기하고, 상기 구성요소들에 대한 중복된 설명은 생략한다.
도 4를 참조하면, 소다 라임 유리기판으로 이루어진 제 1 베이스 기판(100) 위에 제 1 예비 절연막(105a)을 제 1 두께(T1)로 형성하고, 상기 제 1 예비 절연막(105a) 위에 제 2 예비 절연막(120a)을 제 2 두께(T2)로 형성하여 다중박막 베이스기판(125)을 형성한다.
상기 제 1 예비 절연막(105a)은 SiNx 또는 SiOx를 포함할 수 있고, 상기 제 2 예비 절연막(120a)은 어느 하나의 식각 물질에 대하여 상기 제 1 예비 절연 막(105a) 보다 빠르게 식각되는 물질을 포함하여 상기 제 1 예비 절연막(105a)에 대하여 식각 선택비를 갖는다. 보다 상세하게는, 상기 제 2 예비 절연막(120a)은 일반적인 유기막일 수 있고, 상기 제 2 예비 절연막(120a)은 저유전막일 수도 있다. 상기 제 2 예비 절연막(120a)이 상기 저유전막인 경우에, 상기 저유전막은 SiOC 및 SiOF 중 어느 하나를 포함하여 상기 제 2 예비 절연막(120a)은 상기 제 1 베이스기판(100) 및 상기 제 1 예비 절연막(105a) 보다 상대적으로 작은, 예컨대 3.0 미만의 유전율을 가질 수 있다.
한편, 상기 제 2 예비 절연막(120a)이 상기 저유전막일 때, 상기 제 2 예비 절연막(120a)이 일반적인 유기막일 때 보다, 상기 다중박막 베이스기판(125)의 유전율이 감소된다. 즉, 상기 다중박막 베이스기판(125)의 유전율은 상기 제 2 예비 절연막(120a)의 유전율에 의해 의해 조절될 수 있다. 특히, 본 발명의 실시예에서는, 상기 제 1 베이스 기판(100)은 소다 라임 유리 기판으로 이루어지고, 상기 소다 라임 유리 기판은 다른 유리 기판보다 상대적으로 저가인 반면에, 다른 유리기판 보다 대략적으로 큰, 예컨대 9.0 정도의 유전율을 갖는다. 하지만, 상기 다중박막 베이스기판(125)이 상기 소다라임 유리기판으로 이루어진 상기 제 1 베이스 기판(100)을 포함하더라도, 상기 제 2 예비 절연막(120a)을 저유전막으로 형성하여 상기 다중박막 베이스기판(125)의 유전율을 감소시킬 수 있다.
일반적으로, 상기 소다라임 유리기판 위에 다수의 박막들을 패터닝할 때, 상기 소다라임 유리기판이 갖는 높은 유전율에 의해 문제점이 발생될 수 있다. 보다 상세하게는, 서로 다른 극성으로 대전된 두 전극들이 구비된 건식 식각 장비를 이용하여 상기 소다라임 유리기판 위에 형성된 박막을 식각할 때, 상기 두 전극들 사이에 개재된 상기 소다라임 유리기판은 상기 두 전극들 사이에 형성된 전계에 영향을 받는다. 상기 소다라임 유리기판이 상기 전계에 영향을 받으면, 상기 소다라임 유리기판은 아래 수학식 1에 의해 정의되는 정전 흡인력(electrostatic attractive force)에 의해 상기 두 기판 사이에서 이동되어 상기 두 전극들 중 어느 하나에 밀착될 수 있다. 그 결과, 상기 소다라임 유리기판을 상기 두 전극들 중 어느 하나로부터 분리할 때, 상기 소다리임 유리기판이 파손될 수 있다.
앞서 상술된 경우를 상기 수학식 1에 적용하면, F, ε, E, 및 A는 각각 상기 정전 흡인력, 상기 소다라임 유리기판의 유전율, 상기 전계, 및 상기 소다라임 유리기판의 면적을 나타낸다. 상기 수학식 1을 참조하면, 상기 정전 흡인력(F)은 상기 소다라임 유리기판의 유전율(ε)에 의해 조절될 수 있다.
상기 수학식 1을 참조하면, 본 발명의 실시예에서는, 상기 다중박막 베이스기판(125)은 상기 소다라임 유리기판으로 이루어진 상기 제 1 베이스 기판(100)을 포함하더라도, 상기 제 1 베이스 기판(100) 위에 저유전막으로 이루어진 상기 제 2 예비 절연막(120a)을 형성하여 상기 다중박막 베이스기판(125)의 유전율을 감소시킬 수 있다. 따라서, 상기 다중박막 베이스기판(125) 위에 형성된 박막을 에칭할 때, 상기 정전 흡인력에 의해 상기 다중박막 베이스기판(125)이 파손되는 것을 방 지할 수 있다.
한편, 상기 제 2 예비 절연막(120a)이 유기막, SiOC, 및 SiOF 중 어느 하나를 포함하는 경우에, 상기 제 2 예비 절연막(120a)은 상기 제 1 예비 절연막(105a)보다 상기 제 1 베이스 기판(100) 위에 빠르게 형성될 수 있다. 또한, 게이트라인(도 2의 GL)의 두께에 따라서 상기 제 2 두께(T2)가 결정될 수 있다. 따라서, 상기 게이트라인을 두껍게 형성하기 위해서 상기 제 2 두께(T2)가 증가하더라도, 상기 제 2 예비 절연막(120a)이 상기 제 1 베이스 기판(100) 위에 형성되는 속도가 빠르므로 상기 제 2 예비 절연막(120a)을 용이하게 형성할 수 있다.
도 5를 참조하면, 제 1 예비 절연막(105a) 및 제 2 예비 절연막(120a)이 형성된 제 1 베이스기판(100) 위에 마스크 패턴(MP)을 형성한다. 상기 마스크 패턴(MP)은 감광막으로 이루어질 수 있다. 보다 상세하게는, 상기 제 2 예비 절연막(120a) 위에 감광막을 도포한 후, 상기 감광막에 대해 노광 공정 및 현상 공정을 진행하여 상기 마스크 패턴(MP)을 형성할 수 있다.
다시 도 2를 참조하면, 상기 마스크 패턴(MP)에는 게이트 라인(GL) 및 게이트전극(GE)에 대응하여 개구부들(301)이 형성된다. 또한, 도 5에서는 도시되지 않았지만, 스토리지 라인(도 3의 SL)은 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)과 동일한 공정에서 형성되므로 상기 마스크 패턴(MP)에는 상기 스토리지 라인에 대응하여 개구부들이 형성된다.
도 5, 도 6a 및 도 6b를 참조하면, 마스크 패턴(MP)이 형성된 제 2 예비 절연막(120a)을 식각 물질(etchant,305)을 이용하여 등방성 식각하여 외부로 노출된 상기 제 2 예비 절연막(120a)이 제거된다. 그 결과, 제 2 예비 절연막(120a)에 제 1 비아홀(H1) 및 제 2 비아홀(H2)이 형성되어 제 2 절연막(120)이 형성된다. 상기 제 1 비아홀(H1) 및 상기 제 2 비아홀(H2)은 상기 제 2 예비 절연막(120a)이 관통되도록 형성되므로 상기 제 1 비아홀(H1) 및 상기 제 2 비아홀(H2)의 각각의 깊이는 상기 제 2 절연막(120)이 갖는 제 2 두께(T2)와 동일하다.
상기 제 2 예비 절연막(120a)을 식각하여 제 2 절연막(120)을 형성한 후, 상기 마스크 패턴(MP)을 이용하여 제 1 예비 절연막(105a)을 식각하여 제 1 절연막(105)이 형성된다. 상기 제 1 절연막(105)에는 제 1 트랜치(108a) 및 제 2 트랜치(108b)가 형성되고, 상기 제 1 트랜치(108a) 및 상기 제 2 트랜치(108b) 각각은 제 1 깊이(D1)로 형성된다. 상기 제 2 두께(T2)가 대략적으로 2 마이크로 미터인 경우에, 상기 제 1 두께(T1)는 300옹스트롬 내지 600 옹스트롬으로 일 수 있고, 상기 제 1 깊이(D1)는 상기 제 1 두께(T1)보다 작은 범위 내에서 200옹스트롬 내지 400 옹스트롬일 수 있다.
상기 제 1 예비 절연막(105a)은 상기 식각 물질(305)을 이용하여 식각되고, 또한, 상기 제 1 예비 절연막(105a)이 식각되는 동안, 상기 제 2 절연막(120)의 측벽이 추가 식각되어 언더컷(315)이 형성될 수 있다.
앞서 상술한 바와 같이, 상기 제 2 예비 절연막(120a)이 상기 식각 물질(305)에 식각되는 속도는 상기 제 1 예비 절연막(105a)이 상기 식각 물질(305)에 식각되는 속도보다 크다. 따라서, 상기 식각 물질(305)을 이용하여 상기 2 예비 절연막(120a) 및 상기 제 1 예비 절연막(105a) 각각을 식각하면, 상기 제 1 예비 절 연막(105a) 보다 두껍게 형성될 수 있는 상기 제 2 예비 절연막(120a)은 빠르게 식각되어 상기 제 1 비아홀(H1) 및 제 2 비아홀(H2)을 용이하게 형성할 수 있을 뿐만 아니라, 상기 제 1 예비 절연막(105a)은 느리게 식각되어 상기 제 1 트랜치(108a) 및 상기 제 2 트랜치(108b)를 용이하게 형성할 수 있다.
또한, 상기 제 2 예비 절연막(120a)이 상기 식각 물질(305)에 식각되는 속도는 상기 제 1 예비 절연막(105a)이 상기 식각 물질(305)에 식각되는 속도보다 크기 때문에, 평면상에서 상기 제 2 비아홀(H2)의 가장자리 및 상기 제 2 트랜치(108b)의 가장자리가 제 1 거리(L1) 또는 제 2 거리(L2)로 이격된다. 상기 식각 물질(305)에 의해 상기 제 1 예비 절연막(105a)이 식각되는 속도 및 상기 식각 물질(305)에 의해 상기 제 2 예비 절연막(120a)이 식각되는 속도의 차이가 클 수록, 제 1 거리(L1) 및 제 2 거리(L2)는 증가한다.
도 7을 참조하면, 제 1 절연막(105) 및 제 2 절연막(120)이 형성된 제 1 베이스 기판(100) 측으로 도전물(113)을 제공한다. 상기 도전물(113)은 몰리브데늄을 포함할 수 있고, 스퍼터링법과 같은, 이방성으로 상기 제 1 베이스 기판(100) 측으로 제공될 수 있다. 그 결과, 마스크 패턴(MP) 위에 상기 도전물(113)로 이루어진 도전막 (110)이 형성되고, 상기 제 1 트랜치(108a) 및 제 2 트랜치(108b) 각각에 상기 도전물(113)이 채워져 도전막(110)이 형성된다.
도 8을 참조하면, 도전막(110)이 형성된 마스크 패턴(MP)을 제 1 베이스 기판(100)으로부터 제거한다. 본 발명의 실시예에서는, 상기 마스크 패턴(MP)은 리프트-오프 방법을 이용하여 제거될 수 있다.
상기 제 1 베이스 기판(100)으로부터 상기 마스크 패턴(MP)을 제거하면, 상기 마스크 패턴(MP) 위에 형성된 도전막(110)은 상기 제 1 베이스 기판(100)으로부터 제거되고, 상기 제 1 베이스 기판(100) 위에는 제 1 트랜치(108a) 및 제 2 트랜치(108b)에 수용된 도전막(110)이 남는다.
도 9를 참조하면, 제 1 트랜치(108a) 및 제 2 트랜치(108b)에 수용된 도전막(110)을 형성한 후에, 도금법을 이용하여 상기 도전막(110)과 도금액(113)을 상호 접촉시켜 상기 도전막(110) 위에 도전층을 성장시킨다. 그 결과, 상기 제 1 트랜치(108a) 및 상기 제 1 비아홀(H1)에 수용되는 게이트라인(GL)이 형성되고, 상기 제 2 트랜치(108b) 및 상기 제 2 비아홀(H2)에 수용되는 게이트 전극(GE)이 형성된다. 상기 게이트라인(GL) 및 상기 게이트 전극(GE) 각각은 구리를 포함할 수 있고, 상기 도금액(113)은 상기 도전막(110)과 접촉하여 구리를 석출하도록 구리 이온을 포함할 수 있다.
한편, 상기 도전막(110) 위에서 도전층이 등방성으로 성장하므로 상기 게이트 라인(GL) 및 상기 게이트전극(GE) 각각의 상부면은 라운드 형상을 가져 모서리에는 홈(116)이 발생될 수 있다. 상기 홈(116)은 상기 게이트 전극(GE) 및 상기 게이트 라인(GL) 위에 형성되는 다른 박막들의 평탄도를 감소시킬 수 있다. 하지만, 상기 게이트 전극(GE) 및 상기 게이트 라인(GL) 위에 슬릿 노즐(도 10의 220)을 이용하여 컬러 필터(도 1의 CF)를 형성함으로써 상기 평탄도를 향상시킬 수 있다. 이에 대한 보다 상세한 설명은 도 10을 이용하여 설명될 것이다.
도 10을 참조하면, 게이트라인(GL) 및 게이트전극(GE) 위에 슬릿 노즐(220) 을 이용하여 컬러 필터(CF)를 형성한다. 보다 상세하게는, 상기 슬릿 노즐(220)에 청색 필터 용액을 수용한 후, 상기 청색 필터 용액을 상기 제 1 베이스 기판(100) 측으로 제공하여 청색 필터(B)를 일괄적으로 형성할 수 있다. 또한, 제 1 베이스 기판(100) 위에 상기 청색 필터(B)를 형성한 후에, 상기 청색 필터(B)를 형성하는 방법과 동일한 방법으로 적색 필터(R), 및 녹색 필터(도 1의 G)를 형성할 수 있다.
한편, 상기 슬릿 노즐(220)을 이용하여 상기 컬러 필터(CF)를 형성하면, 게이트 전극(GE) 및 게이트 라인(GL) 각각의 모서리 부분에 형성된 홈(116)을 상기 컬러 필터(CF)로 채울 수 있다. 상기 홈(116)에 상기 컬러 필터(CF)가 채워지면, 상기 컬러 필터(CF)를 비롯하여 상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 위에 형성되는 다른 박막들을 평평하게 형성할 수 있다.
도 11 및 도 12를 참조하면, 게이트 전극(GE)과 오버랩되는 적색 필터(R)를 제거하고, 제 1 베이스기판(100) 위에 게이트 절연막(130), 예비 아몰퍼스 실리콘막(150a) 및 예비 소오스-드레인막(155)을 순차적으로 형성한다. 본 도면에서는 도시되지 않았지만, 상기 게이트 절연막(130) 및 상기 예비 아몰퍼스 실리콘막(150a) 사이에는 오믹 콘택막이 더 형성될 수 있다.
상기 예비 아몰퍼스 실리콘막(150a) 및 상기 예비 소오스-드레인막(155)을 형성한 후에, 상기 예비 아몰퍼스 실리콘막(150a) 및 상기 예비 소오스-드레인막(155)을 패터닝하여 데이터라인(DL), 소오스전극(SE), 및 드레인전극(DE)이 형성된다. 그 결과, 하부에 도전막(110)을 구비하는 게이트 전극(GE), 소오스전극(SE), 드레인전극(DE), 및 아몰퍼스 실리콘막(150)을 포함하는 박막 트랜지스터(TR)가 완 성된다.
본 발명의 실시예에서는, 상기 예비 아몰퍼스 실리콘막(150a) 및 상기 예비 소오스-드레인막(155)은 슬릿 마스크 또는 하프톤 마스크를 이용하여 동시에 패터닝된다. 그 결과, 상기 박막 트랜지스터(TR)의 채널 영역을 제외한 영역에서 상기 데이터라인(DL)의 하부에는 아몰퍼스 실리콘막(150)이 위치한다. 하지만, 상기 예비 아몰퍼스 실리콘막(150a) 및 상기 예비 소오스-드레인막(155)에 각각 별도의 포토리소그래피 공정을 적용하여 패터닝될 수도 있다.
도 13을 참조하면, 제 1 베이스기판(100) 위에 박막 트랜지스터(TR)가 형성된 후에, 상기 제 1 베이스 기판(100) 위에 데이터 라인(DL) 및 상기 박막 트랜지스터(TR)를 커버하는 층간 절연막(140)을 형성한다. 상기 층간 절연막(140)은 상기 드레인 전극(DE)이 노출되도록 부분적으로 제거되어 형성된다.
상기 층간 절연막(140) 위에는 화소 전극(PE)이 형성되어 어레이 기판(200)이 완성된다. 상기 화소 전극(PE)은 상기 층간 절연막(140)이 제거된 부분에 오버랩되어 형성되고, 그 결과 상기 화소 전극(PE)은 상기 드레인 전극(DE)과 전기적으로 연결된다.
도 14를 참조하면, 어레이 기판(200) 위에 액정(160)을 형성하고, 상기 어레이 기판(200)을 대향 기판(400)과 결합시킨다.
상기 대향 기판(400)에는 데이터 라인(DL) 및 박막 트랜지스터(TR)의 위치에 각각 대응하여 블랙 매트릭스(BM)가 형성될 수 있다. 또한, 상기 대향 기판(400) 위에는 공통 전극(310)이 구비된다. 상기 공통 전극(310)은 화소 전극(PE)과 전계 를 형성하여 상기 액정(160)의 배열 상태를 제어할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 평면도이다.
도 2는 도 1에 도시된 I-I'을 따라 절취한 부분을 나타낸 단면도이다.
도 3은 도 1에 도시된 Ⅱ-Ⅱ'을 따라 절취한 부분을 나타낸 단면도이다.
도 4 내지 도 14는 도 1에 도시된 액정표시장치의 제조 방법을 나타내는 공정 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
GL -- 게이트라인 DL -- 데이터라인
SL -- 스토리지 라인 TR -- 박막 트랜지스터
PE -- 화소 전극 H1 -- 제 1 비아홀
100 -- 제 1 베이스기판 108a -- 제 1 트랜치
105 -- 제 1 절연막 110 -- 도전막
120 -- 제 2 절연막 160 -- 액정
200 -- 어레이 기판 400 -- 대향 기판
500 -- 액정표시장치
Claims (24)
- 제 1 기판;상기 제 1 기판 위에 구비되고, 제 1 트랜치가 형성된 제 1 절연막;상기 제 1 절연막 위에 구비되고, 상기 제 1 트랜치와 마주보는 부분이 제거되어 제 1 비아홀이 형성된 제 2 절연막;상기 제 1 트랜치 및 상기 제 1 비아홀에 수용되는 게이트 라인;상기 게이트 라인 위에 구비되고, 상기 게이트 라인과 상호 절연되어 교차하여 화소 영역을 정의하는 데이터 라인;상기 화소 영역에 구비되는 화소 전극; 및상기 제 1 기판과 마주보는 제 2 기판을 포함하는 것을 특징으로 하는 표시 장치.
- 제 1 항에 있어서, 상기 제 2 절연막은 상기 제 1 절연막에 대하여 식각 선택비를 갖는 것을 특징으로 하는 표시 장치.
- 제 2 항에 있어서, 상기 제 2 절연막은 SiOC, SiOF 및 유기물 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치.
- 제 3 항에 있어서, 상기 제 1 절연막은 SiOx 및 SiNx 중 적어도 하나를 포 함하는 것을 특징으로 하는 표시 장치.
- 제 1 항에 있어서, 상기 제 1 기판은 소다 라임 유리 기판인 것을 특징으로 하는 표시 장치.
- 제 5 항에 있어서, 상기 제 2 절연막이 갖는 유전율은 상기 제 1 기판이 갖는 유전율보다 작은 것을 특징으로 하는 표시 장치.
- 제 1 항에 있어서,상기 제 1 트랜치에 수용되어 상기 제 1 절연막 및 상기 게이트 라인 사이에 구비되는 도전막을 더 포함하는 것을 특징으로 하는 표시 장치.
- 제 1 기판;상기 제 1 기판 위에 구비되고, 제 1 트랜치가 형성된 제 1 절연막;상기 제 1 절연막 위에 구비되고, 상기 제 1 트랜치와 마주보는 부분이 제거되어 제 1 비아홀이 형성된 제 2 절연막;상기 제 1 트랜치 및 상기 제 1 비아홀에 수용되는 게이트 라인;상기 게이트 라인 위에 구비되고, 상기 게이트 라인과 상호 절연되어 교차하여 화소 영역을 정의하는 데이터 라인;상기 화소 영역에 구비되어 상기 게이트 라인 및 상기 제 2 절연막을 커버 하는 컬러필터;상기 화소 영역에 구비되는 화소 전극; 및상기 제 1 기판과 마주보는 제 2 기판을 포함하는 것을 특징으로 하는 표시 장치.
- 제 8 항에 있어서,상기 화소 영역에 구비되어 상기 화소 전극과 전기적으로 연결되는 박막 트랜지스터; 및상기 제 1 절연막에 형성된 제 2 트랜치 및 상기 제 2 트랜치와 마주보는 상기 제 2 절연막이 제거되어 형성된 제 2 비아홀에 수용되는 스토리지 라인을 더 포함하고,상기 박막 트랜지스터는,상기 게이트 라인으로부터 분기되고, 상기 제 1 절연막에 형성된 제 3 트랜치 및 상기 제 3 트랜치와 마주보는 상기 제 2 절연막이 제거되어 형성된 제 3 비아홀에 수용되는 게이트 전극;상기 게이트 전극과 오버랩되는 액티브 패턴;상기 데이터라인으로부터 분기되는 소오스 전극; 및상기 소오스 전극과 이격되는 드레인 전극을 포함하는 것을 특징으로 하는 표시 장치.
- 제 8 항에 있어서, 상기 제 2 절연막은 상기 제 1 절연막에 대하여 식각 선택비를 갖는 것을 특징으로 하는 표시 장치.
- 제 8 항에 있어서, 상기 제 1 기판은 소다 라임 유리 기판인 것을 특징으로 하는 표시 장치.
- 제 8 항에 있어서,상기 제 1 트랜치에 수용되어 상기 제 1 절연막 및 상기 게이트 라인 사이에 구비되는 도전막을 더 포함하는 것을 특징으로 하는 표시 장치.
- 제 1 기판 위에 제 1 절연막을 형성하는 단계;상기 제 1 절연막 위에 제 2 절연막을 형성하는 단계;상기 제 2 절연막을 식각하여 상기 제 2 절연막에 비아홀을 형성하는 단계;상기 비아홀에 대응하여 상기 제 1 절연막을 식각하여 트랜치를 형성하는 단계;상기 비아홀 및 상기 트랜치에 수용되는 게이트 라인을 형성하는 단계;상기 게이트 라인 위에 상기 게이트 라인과 상호 절연되어 교차하여 화소 영역을 정의하는 데이터 라인을 형성하는 단계;상기 화소 영역에 화소 전극을 형성하는 단계; 및상기 제 1 기판과 제 2 기판을 결합하는 단계를 포함하는 것을 특징으로 하 는 표시 장치의 제조 방법.
- 제 13 항에 있어서,상기 제 2 절연막에 상기 비아홀을 형성하는 단계는,상기 제 2 절연막 위에 마스크 패턴을 형성하는 단계; 및상기 마스크 패턴을 이용하여 상기 제 2 절연막을 식각하는 단계를 포함하고,상기 트랜치는 상기 마스크 패턴을 이용하여 상기 제 1 절연막이 식각되어 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 14 항에 있어서, 상기 게이트 라인을 형성하는 단계는,상기 기판 측으로 도전물을 제공하여 상기 마스크 패턴 상에 상기 도전물을 형성하고, 상기 트랜치에 상기 도전물을 채우는 단계;상기 마스크 패턴을 제거하여 상기 마스크 패턴 상에 형성된 상기 도전물을 제거하는 단계; 및도금법을 이용하여 상기 도전물 상에 도전층을 성장시키는 단계를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 13 항에 있어서, 상기 제 1 기판은 소다 라임 유리 기판인 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 16 항에 있어서, 상기 제 2 절연막이 갖는 유전율은 상기 제 1 기판이 갖는 유전율보다 작은 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 13 항에 있어서, 상기 제 2 절연막은 상기 제 1 절연막에 대하여 식각 선택비를 갖는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 18 항에 있어서, 상기 제 2 절연막은 SiOC, SiOF 및 유기물 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 19 항에 있어서, 상기 제 1 절연막은 SiOx 및 SiNx 중 적어도 하나를 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 13 항에 있어서,상기 게이트 라인을 형성한 이후에, 상기 화소영역에서 상기 게이트라인 및 상기 제 2 절연막 위에 컬러필터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 제조 방법.
- 제 1 항에 있어서, 상기 게이트 라인은 구리를 포함하는 것을 특징으로 하는 표시 장치.
- 제 9 항에 있어서, 상기 게이트 라인, 상기 게이트 전극 및 상기 스토리지 라인 중 적어도 하나는 구리를 포함하는 것을 특징으로 하는 표시 장치.
- 제 13 항에 있어서, 상기 게이트 라인은 구리로 형성되는 것을 특징으로 하는 표시장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080013573A KR101485585B1 (ko) | 2008-02-14 | 2008-02-14 | 표시 장치 및 이의 제조 방법 |
| US12/372,212 US7982223B2 (en) | 2008-02-14 | 2009-02-17 | Display apparatus and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20080013573A KR101485585B1 (ko) | 2008-02-14 | 2008-02-14 | 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090088180A KR20090088180A (ko) | 2009-08-19 |
| KR101485585B1 true KR101485585B1 (ko) | 2015-01-23 |
Family
ID=40954267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20080013573A KR101485585B1 (ko) | 2008-02-14 | 2008-02-14 | 표시 장치 및 이의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7982223B2 (ko) |
| KR (1) | KR101485585B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101382148B1 (ko) * | 2008-04-03 | 2014-04-09 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| CN104078469B (zh) * | 2014-06-17 | 2017-01-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法，显示面板、显示装置 |
| CN104865765B (zh) * | 2015-06-19 | 2018-10-30 | 合肥鑫晟光电科技有限公司 | 阵列基板及制作方法、显示面板及制作方法和显示装置 |
| KR102520448B1 (ko) * | 2015-12-11 | 2023-04-12 | 삼성디스플레이 주식회사 | 음향 및 영상 표시 장치 및 이의 구동 방법 |
| CN113097420B (zh) * | 2021-04-07 | 2024-04-05 | 京东方科技集团股份有限公司 | 电极结构及其制备方法、显示基板、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060091396A1 (en) | 2004-10-26 | 2006-05-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US20070096097A1 (en) | 2005-10-28 | 2007-05-03 | Samsung Electronics Co., Ltd | Thin-film transistor, method of manufacturing the same, liquid crystal display panel having the same and electro-luminescence display panel having the same |
| US7550327B2 (en) | 2005-12-29 | 2009-06-23 | Lg Display Co., Ltd. | Method for fabricating thin film transistor substrate |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3445402B2 (ja) | 1995-03-03 | 2003-09-08 | 大日本印刷株式会社 | 薄膜トランジスタとその製造方法およびアクティブマトリックス基板とその製造方法 |
| TW594320B (en) | 2003-04-16 | 2004-06-21 | Chunghwa Picture Tubes Ltd | Manufacturing method and structure of copper lines for a liquid crystal panel |
| JP2007043131A (ja) | 2005-07-05 | 2007-02-15 | Tohoku Univ | 薄膜トランジスタ、配線板、及びそれらの製造方法 |
-
2008
- 2008-02-14 KR KR20080013573A patent/KR101485585B1/ko active IP Right Grant
-
2009
- 2009-02-17 US US12/372,212 patent/US7982223B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060091396A1 (en) | 2004-10-26 | 2006-05-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
| US20070096097A1 (en) | 2005-10-28 | 2007-05-03 | Samsung Electronics Co., Ltd | Thin-film transistor, method of manufacturing the same, liquid crystal display panel having the same and electro-luminescence display panel having the same |
| US7550327B2 (en) | 2005-12-29 | 2009-06-23 | Lg Display Co., Ltd. | Method for fabricating thin film transistor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090088180A (ko) | 2009-08-19 |
| US20090206343A1 (en) | 2009-08-20 |
| US7982223B2 (en) | 2011-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100262953B1 (ko) | 액정 표시 장치 및 그 액정 표시 장치의 제조 방법 | |
| US7602452B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| KR102132445B1 (ko) | 액정 디스플레이 패널 및 이의 제조 방법 | |
| KR100691319B1 (ko) | 유기 박막 트랜지스터 및 그의 제조 방법 | |
| JP2010114459A (ja) | 低分子有機半導体物質を利用する液晶表示装置及びその製造方法 | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| KR101485585B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| US7485907B2 (en) | Array substrate for liquid crystal display device and the seal pattern in the periphery of the display | |
| KR20010081859A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR101479140B1 (ko) | 표시 장치 및 이의 제조 방법 | |
| CN111679517A (zh) | 一种显示面板及其制造方法，显示装置 | |
| KR101400112B1 (ko) | 이중 배선 구조의 링크 배선을 구비하는 액정표시소자 및 그 제조방법 | |
| US8614443B2 (en) | Display apparatus and method of manufacturing the same | |
| KR101294691B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100646787B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20130067442A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101215943B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| TW202020535A (zh) | 顯示面板及其製作方法 | |
| JPH1138437A (ja) | 液晶表示装置及びその製造方法 | |
| US6999135B2 (en) | Pixel structure and fabricating method thereof | |
| KR100853207B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20050117847A (ko) | 액정표시장치용 어레이 기판 제조 방법 | |
| KR100864486B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20070027874A (ko) | 박막트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180102 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20191223 Year of fee payment: 6 |