CN104460164B - 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法 - Google Patents

一种薄膜晶体管阵列基板、液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN104460164B
CN104460164B CN201410854017.3A CN201410854017A CN104460164B CN 104460164 B CN104460164 B CN 104460164B CN 201410854017 A CN201410854017 A CN 201410854017A CN 104460164 B CN104460164 B CN 104460164B
Authority
CN
China
Prior art keywords
layer
insulating barrier
insulating
sub
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410854017.3A
Other languages
English (en)
Other versions
CN104460164A (zh
Inventor
吴昊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Xiamen Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201410854017.3A priority Critical patent/CN104460164B/zh
Publication of CN104460164A publication Critical patent/CN104460164A/zh
Application granted granted Critical
Publication of CN104460164B publication Critical patent/CN104460164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133357—Planarisation layers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管阵列基板、液晶显示装置及其制造方法，包括：一基板，所述基板上包括显示区及围绕所述显示区的边框区；所述基板上设置栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层；所述第二亚绝缘层厚度大于所述第一亚绝缘层厚度。根据本发明实施例提供的方法，通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。

Description

一种薄膜晶体管阵列基板、液晶显示装置及其制造方法
技术领域
本发明涉及液晶显示器技术领域，尤其涉及一种薄膜晶体管阵列基板、液晶显示装置及其制造方法。
背景技术
随着显示技术的迅速发展，LCD(liquid crystal display，液晶显示器)的显示分辨率越来越高。显示分辨率越高的LCD中，像素单元的数量以及像素单元的密度也就越来越大，从而导致LCD中像素单元所占面积也越来越小。当LCD分辨率高于600PPI时，由于像素单元面积的减小，像素单元的存储电容急剧减小，使得LCD出现闪烁、crosstalk等异常现象。现有技术中，主要是通过减小薄膜晶体管阵列基板中薄膜晶体管的栅电极层与沟道层之间的栅绝缘层膜厚度；或者，减小像素电极与公共电极之间的钝化层厚度，从而增加像素单元的存储电容来解决这些问题。但是这样会使得薄膜晶体管的可靠性降低，导致位于LCD边框区域电路中薄膜晶体管的耐击穿能力下降，很容易被击穿。
发明内容
本发明实施例提供一种薄膜晶体管阵列基板、液晶显示装置及其制造方法，用以解决现有技术中存在的显示屏边框区电路中薄膜晶体管很容易被击穿的技术问题。
本发明实施例提供一种薄膜晶体管阵列基板，包括一基板，所述基板上包括显示区及围绕所述显示区的边框区；
所述基板上设置栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层；
所述第二亚绝缘层厚度大于所述第一亚绝缘层厚度。
本发明实施例提供一种液晶显示装置，包括上述所述的薄膜晶体管阵列基板。
本发明实施例提供一种薄膜晶体管阵列基板的制造方法，包括：
在所述栅极层和所述有源层之间沉积第一绝缘层，所述第一绝缘层包括位于显示区的第一亚绝缘层和位于边框区的第二亚绝缘层；
通过半掩模法图案化所述第一绝缘层，使得所述第一绝缘层中位于所述边框区的第二亚绝缘层的厚度大于所述第一绝缘层中位于显示区的第一亚绝缘层的厚度。
根据本发明实施例提供的薄膜晶体管阵列基板及其制造方法，由于显示区的栅极层和有源层之间的第一亚绝缘层的厚度越小，显示区中像素单元的存储电容越大，边框区的栅极层和有源层之间的第二亚绝缘层的厚度越大，边框区电路中薄膜晶体管的耐击穿能力也越大。因此通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种薄膜晶体管阵列基板平面示意图；
图2为本发明实施例一提供的显示区俯视图；
图3为本发明实施例一提供的边框区俯视图；
图4为本发明实施例一提供的显示区薄膜晶体管阵列基板剖面示意图；
图5为本发明实施例一提供的边框区薄膜晶体管阵列基板剖面示意图；
图6为为本发明实施例一提供的一种薄膜晶体管阵列基板剖面示意图；
图7为为本发明实施例一提供的一种薄膜晶体管阵列基板剖面示意图；
图8至图11为本发明实施例一提供的制作第一绝缘层过程中薄膜晶体管阵列基板剖面示意；
图12为本发明实施例二提供的一种薄膜晶体管阵列基板剖面示意图；
图13为本发明实施例二提供的一种薄膜晶体管阵列基板剖面示意图；
图14至图19为本发明实施例二提供的制作第二绝缘层过程中薄膜晶体管阵列基板剖面示意；
图20为本发明实施例三提供的显示区薄膜晶体管阵列基板剖面示意图；
图21为本发明实施例三提供的边框区薄膜晶体管阵列基板剖面示意图；
图22为本发明实施例三提供的边框区薄膜晶体管阵列基板剖面示意图；
图23为本发明实施例三提供的一种薄膜晶体管阵列基板剖面示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
在本发明实施例中，为了解决显示屏边框区电路中薄膜晶体管很容易被击穿的技术问题，通过将基板上显示区的栅极层和有源层之间的第一亚绝缘层的厚度设置的小于位于边框区的栅极层和有源层之间的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。
下面通过具体的实施例详细说明。
实施例一
如图1所示，本发明实施例一提供的基板平面示意图。图1中，基板包括显示区102及围绕显示区102的边框区101。如图2所示，为显示区102的俯视图。图2中多条数据线205和多条扫描线202彼此绝缘交叉限定多个子像素，每个子像素包括第一电极层204。数据线205与薄膜晶体管的源极201电连接，第一电极层204与薄膜晶体管的漏极203电连接。如图3所示，为边框区101的俯视图。边框区101中包括多个TFT器件，每个TFT器件包括源极201、漏极203和栅极207。下面分别通过显示区102和边框区101的剖面结构图来描述本发明实施例所采用的方案。
如图4所示，本发明实施例一提供的一种显示区的薄膜晶体管阵列基板剖面示意图。图4为图2中A1A2处的剖面图，也就是即显示区102包括TFT器件区域的剖面图，包括一基板301，基板301上包括显示区102及围绕所述显示区的边框区101；基板301上设置栅极层305、有源层303、及位于所述栅极层305与所述有源层303之间的第一绝缘层，第一绝缘层包括位于所述显示区102的第一亚绝缘层3041和位于边框区101的第二亚绝缘层；第二亚绝缘层厚度大于第一亚绝缘层3041厚度。在基板301与栅极层305之间设置有缓冲层302，缓冲层302上设置有有源层303。图4所示薄膜晶体管阵列基板剖面示意图为顶栅结构的薄膜晶体管阵列基板，因此有源层303位于基板301与栅极层305之间；而在底栅结构的薄膜晶体管阵列基板中，栅极层位于基板与有源层之间。另外，在栅极层305上还覆盖一层电极间绝缘层306，电极间绝缘层306上方为平坦化层307。平坦化层307上设置有第二电极层310和第二绝缘层308。
如图5所示，本发明实施例一提供的一种边框区的薄膜晶体管阵列基板剖面示意图。图5为图3中B1B2线处的剖面图，即边框区101包括TFT器件区域的剖面图，包括：一基板301，基板301上设置有缓冲层302。缓冲层302上设置有有源层303，第一绝缘层中位于边框区的第二亚绝缘层3042位于有源层303上。栅极层305位于第一亚绝缘层3041上方，另外，还包括通过过孔结构覆盖有源层303的有源极/漏极金属层309。同时，栅极层305上依次设置有电极间绝缘层306、平坦化层307以及第二绝缘层308。
具体的，如图6所示，为本发明实施例一提供的一种薄膜晶体管阵列基板剖面示意图。图6中的左边虚线框中为显示区102的薄膜晶体管阵列基板剖面，在显示区中的栅极层305与有源层303之间设置有第一亚绝缘层3041，而在图6中的右边虚线框中为边框区101的薄膜晶体管阵列基板剖面，在边框区101中的栅极层305与有源层303之间设置有第二亚绝缘层3042。第一亚绝缘层3041和第二亚绝缘层3042组成了第一绝缘层304。继续参考图6所示，第一亚绝缘层3041的厚度小于第二亚绝缘层3042的厚度。具体来说，位于显示区102TFT器件区域的第一亚绝缘层3041厚度大于等于500纳米，且小于等于1000纳米，而为边框区101TFT器件区域的第二亚绝缘层厚度大于等于1400纳米，且小于等于1600纳米。
继续参考图2-图6，其中第一绝缘层304一般采用氧化硅SiOx或者氮化硅SiNx制作，缓冲层302的材料一般为二氧化硅，有源层303材料为非晶硅材料或多晶硅材料。另外，如图12所示，第一电极层204为像素电极层，第二电极层310为公共电极层，故第一电极层204和第二电极层310的材料可以选择为氧化铟锡，也可以选择其他材料。优选的，为了增加显示面板的穿透率，选择透明金属氧化物等材料，如ITO(氧化铟锡)等。基板301的材料可以选择玻璃或者树脂等材料，在此并不限定。对于，第二绝缘层308一般采用氮化硅SiNx制作。
边框区中包括驱动电路区和非驱动电路区，为了在增加边框区第二亚绝缘层厚度的同时，不对边框区中驱动电路产生影响，还需要分别对边框区中驱动电路区和非驱动电路区的第二亚绝缘层设置不同的厚度。具体如下：
如图7所示，为本发明实施例一提供的一种薄膜晶体管阵列基板剖面示意图。图7为图3中B3B4处的剖面图。包括：一基板301，基板301上设置有缓冲层302。缓冲层302上设置有有源层303，同时有源层303上方设置有栅极层305，位于栅极层305有源层303之间的为第二亚绝缘层3042所包括的位于驱动电路区103(图7中左侧虚线框所示)的第二子绝缘层3044；而边框区的非驱动电路区104(图7中右侧虚线框所示)第二亚绝缘层3042所包括的第一子绝缘层3043位于有源层303和电极间绝缘层306之间。电极间绝缘层306上设有平坦化层307以及第二绝缘层308。
从图7中可以看出，边框区的第二亚绝缘层3042包括位于非驱动电路区104的第一子绝缘层3043和位于驱动电路区103的第二子绝缘层3044，由于第二子绝缘层3044位于驱动电路区，为了能够是驱动电路区的电子元件能够正常的工作，不能将该区域的第二亚亚绝缘层设置过厚，故将第二子绝缘层3044厚度设置的与第一亚绝缘层厚度相同。而可以将在位于非驱动电路区104的第一子绝缘层3043厚度设置大于第二子绝缘层3044厚度。从而保证在增加边框区域电路中薄膜晶体管的耐击穿能力，同时，且在驱动电路区域的电子元件能够正常工作，还有使得显示区中像素单元存储电容并不减少。边框区的第二亚绝缘层中第二子绝缘层厚度大于等于500纳米，且小于等于1000纳米，边框区的第二亚绝缘层中第一子绝缘层厚度大于等于1400纳米，且小于等于1600纳米。另外，边框区中的驱动电路区一般设置有缓冲电路和/或多路复用电路，通过在该区域电路中生成厚度与第一亚绝缘层厚度相同的第二子绝缘层可以避免对电路驱动性能产生影响。
本发明实施例还提供了上述实施例一的薄膜晶体管阵列基板的制作方法，结合图8至图11，包括：提供一基板301，在基板301上形成栅极层305和有源层303；在栅极层305和有源层303之间沉积第一绝缘层304，第一绝缘层304包括位于显示区的第一亚绝缘层和位于边框区的第二亚绝缘层；通过半掩模法图案化所述第一绝缘层304，使得第一绝缘层304中位于位于边框区的第二亚绝缘层的厚度大于第一绝缘层中显示区的第一亚绝缘层的厚度。
具体的，如图8至图11所示：
步骤1：如图8所示，在有源层303上形成一层第一绝缘层304后，在该第一绝缘层304上形成一层光刻胶312；第一绝缘层304包括位于显示区102的第一亚绝缘层3041，以及位于边框区101的第二亚绝缘层3042；第二亚绝缘层3042包括位于非驱动电路区的第一子绝缘层3043和位于驱动电路区的第二子绝缘层3044；
步骤2：如图9所示，通过半掩模法图案化对该光刻胶曝光，以将覆盖该第一绝缘层304中显示区102的第一亚绝缘层3041上对应的光刻胶全部去除，将覆盖该第一绝缘层304中边框区101的第二亚绝缘层3042中位于驱动电路区的第二子绝缘层3044上对应的光刻胶去除，将覆盖该第一绝缘层304中边框区101的第二亚绝缘层3042中位于非驱动电路区的第一子绝缘层3043上对应的光刻胶保留；
步骤3：如图10所示，对显示区102的第一亚绝缘层3041以及边框区101中位于驱动电路区的第二子绝缘层3044进行刻蚀，使得第一亚绝缘层3041的厚度与第二子绝缘层3044的厚度相同，且小于边框区101的第一子绝缘层3043的厚度；
步骤4：如图11所示，去除覆盖边框区101中位于非驱动电路区的第一子绝缘层3043上对应的光刻胶。
需要说明的，本发明实施例还包括其他部件的形成步骤，比如公共电极的形成步骤，本发明实施例对其他部件的的形成步骤不加以限制，所以在实施例一以及以下的其他实施例中不加以说明。
优选的，第一亚绝缘层厚度大于等于500纳米，且小于等于1000纳米，第二亚绝缘层厚度大于等于1400纳米，且小于等于1600纳米。
边框区包括驱动电路区；第二亚绝缘层包括第一子绝缘层和第二子绝缘层，第二子绝缘层位于驱动电路区。为了在增加边框区域电路中薄膜晶体管的耐击穿能力的同时，使得显示区中像素单元存储电容并不减少，第二子绝缘层厚度与所述第一亚绝缘层厚度相同，即第二子绝缘层厚度大于等于500纳米，且小于等于1000纳米。
上述实施例中，通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。
还可以通过增加边框区中位于平坦化层上的第二绝缘层厚度，减小显示区中平坦化层上的第二绝缘层厚度，实现同时增加显示区中像素单元存储电容与增加边框区域电路中薄膜晶体管的耐击穿能力，具体参见实施例二。
实施例二
如图12所示，本发明实施例二提供的一种薄膜晶体管阵列基板剖面示意图。图12为图2中显示区102中沿A3A4线处的剖面图，基板301上依次设置缓冲层302、第一绝缘层中位于显示区的第一亚绝缘层3041、电极间绝缘层306、平坦化层307、第二电极层310、第一电极层204，位于第二电极层310与第一电极层204之间的第二绝缘层中位于显示区的第三亚绝缘层3081。
其中，第一绝缘层还包括位于位于边框区的第二亚绝缘层；第二亚绝缘层厚度大于第一亚绝缘层厚度。第一亚绝缘层厚度大于等于500纳米，且小于等于1000纳米。第二亚绝缘层厚度大于等于1400纳米，且小于等于1600纳米。
图12中第三亚绝缘层3081为第二绝缘层位于显示区102的部分，第二绝缘层位于边框区101的部分为第四亚绝缘层。具体的，如图13所示，为本发明实施例二提供的一种薄膜晶体管阵列基板剖面示意图。图13中的左边为图2中显示区102中沿A3A4线的剖面图，在显示区102中，平坦化层307上设置有第二电极层310，第二电极层310与第一电极层204之间设置有第三亚绝缘层3081，其中，第一电极层204为像素电极层，第二电极层310为公共电极层。图13中的右边为图3中B3B4线处的剖面图，由于在边框区101中无子像素的设置，无需进行显示工作，故未在其中设置第一电极层204和第二电极层310，第四亚绝缘层3802位于平坦化层307之上。边框区101中的第四亚绝缘层3802与显示区102的第三亚绝缘层3081组成了第二绝缘层308，且边框区101中的第四亚绝缘层3802的厚度大于显示区102的第三亚绝缘层3081的厚度。其中，第四亚绝缘层厚度大于等于200纳米，且小于等于300纳米。第三亚绝缘层厚度大于等于80纳米，且小于等于100纳米。
另外，如图14-19所示，第四亚绝缘层与第三亚绝缘层厚度通过半掩模法同时形成。
具体的，步骤1：如图14所示，在位于平坦化层307上的第二电极层310上沉积第二绝缘层308；
步骤2：如图15所示，在第二绝缘层308上形成光刻胶410；第二绝缘层308包括位于第二电极层310上的第三亚绝缘层3081和位于平坦化层307上的第四亚绝缘层3082；
步骤3：如图16所示，通过半掩模法对第二绝缘层308上的光刻胶410进行曝光，以将覆盖第二绝缘层308中第三亚绝缘层3081上的光刻胶去除、覆盖在第二绝缘层308中第四亚绝缘层3082上的光刻胶保留；
步骤4：如图17所示，将未覆盖光刻胶410的第二绝缘层308中第三亚绝缘层3081进行刻蚀，使得第四亚绝缘层3082厚度大于第三亚绝缘层3081厚度；
步骤5：如图18所示，将覆盖在第二绝缘层308中第四亚绝缘层3082上的光刻胶410通过灰化方式去除；
步骤6：如图19所示，在第二绝缘层308中第四亚绝缘层3082上形成第一电极层204。
上述实施例中，通过增加第二绝缘层位于边框区中的第四亚绝缘层的厚度，减小第二绝缘层位于显示区中的第三亚绝缘层的厚度，实现同时增加显示区中像素单元存储电容与增加边框区域电路中薄膜晶体管的耐击穿能力。
本发明实施例不仅适用于顶栅结构的薄膜晶体管阵列基板，还适用于底栅结构的薄膜晶体管阵列基板，具体参见实施例三。
实施例三
如图20所示，本发明实施例三提供的一种显示区的薄膜晶体管阵列基板剖面示意图。图20为图2中A1A2线处的剖面图，也就是即显示区102包括TFT器件区域的剖面图，包括一基板1001，基板1001上包括显示区102及围绕所述显示区的边框区101；基板1001上设置栅极层1003、有源层1005、及位于所述栅极层1003与所述有源层1005之间的第一绝缘层，第一绝缘层包括位于所述显示区102的第一亚绝缘层1041和位于边框区101的第二亚绝缘层；第二亚绝缘层厚度大于第一亚绝缘1041层厚度。优选的，第一亚绝缘层1041厚度大于等于500纳米，且小于等于1000纳米。第二亚绝缘层厚度大于等于1400纳米，且小于等于1600纳米。
在基板1001与栅极层1003之间设置有缓冲层1002。图20所示薄膜晶体管阵列基板剖面示意图为底栅结构的薄膜晶体管阵列基板，栅极层1003位于基板1001与有源层1005之间。在有源层1005上还覆盖一层电极间绝缘层1006，电极间绝缘层1006上方为平坦化层1007。平坦化层1007上设置有第二电极层1008和第二绝缘层1009。
如图21所示，本发明实施例三提供的一种边框区的薄膜晶体管阵列基板剖面示意图。图21为图3中B1B2线处的剖面图，包括：一基板1001，基板1001上设置有缓冲层1002，缓冲层1002上设置有栅极层1003。栅极层1003两边还设置有源极/漏极金属层1010。第一绝缘层中位于边框区101的第二亚绝缘层1042介于栅极层1003与有源层1005之间；第二亚绝缘层厚度1042大于第一亚绝缘层厚度。在有源层1005上还覆盖一层电极间绝缘层1006，电极间绝缘层1006上方为平坦化层1007和第二绝缘层1009。
边框区中包括驱动电路区和非驱动电路区，为了在增加边框区第二亚绝缘层厚度的同时，不对边框区中驱动电路产生影响，还需要分别对边框区中驱动电路区和非驱动电路区的第二亚绝缘层设置不同的厚度。具体如下：
如图22所示，为本发明实施例三提供的一种薄膜晶体管阵列基板剖面示意图。图22为图3中B3B4线处的剖面图。包括：一基板1001，基板1001上设置有缓冲层1002，缓冲层1002上设置有栅极层1003。同时位于栅极层1003与有源层1005之间的为第二亚绝缘层1042所包括的位于驱动电路区103(图22中左侧虚线框所示)的第二子绝缘层1044；而边框区的的非驱动电路区104(图22中右侧虚线框所示)第二亚绝缘层1042所包括的第一子绝缘层1043位于有源层1005和缓冲层1002之间。电极间绝缘层1006上设有平坦化层1007以及第二绝缘层1009。
从图22中可以看出，边框区的第二亚绝缘层1042包括位于非驱动电路区104的第一子绝缘层1043和位于驱动电路区103的第二子绝缘层1044，由于第二子绝缘层1044位于驱动电路区103，为了能够是驱动电路区的电子元件能够正常的工作，不能将该区域的第二亚亚绝缘层设置过厚，故将第二子绝缘层1044厚度设置的与显示区中的第一亚绝缘层厚度相同。而可以将在位于非驱动电路区104的第一子绝缘层1043厚度设置大于第二子绝缘层1044厚度。从而保证在增加边框区域电路中薄膜晶体管的耐击穿能力的同时，使得显示区中像素单元存储电容并不减少。边框区的第二亚绝缘层中第二子绝缘层厚度大于等于500纳米，且小于等于1000纳米，边框区的第二亚绝缘层中第一子绝缘层厚度大于等于1400纳米，且小于等于1600纳米。
还可以通过增加边框区中位于平坦化层上的第二绝缘层厚度，减小显示区中平坦化层上的第二绝缘层厚度，实现同时增加显示区中像素单元存储电容与增加边框区域电路中薄膜晶体管的耐击穿能力。此时第二绝缘层可以分为位于显示区的第三亚绝缘层3081和位于边框区的部分为第四亚绝缘层。第四亚绝缘层的厚度大于第三亚绝缘层的厚度。
如图23所示，为本发明实施例三提供的一种薄膜晶体管阵列基板剖面示意图。图23中的左边为图2中显示区102A3A4线处的剖面图，在显示区102中，平坦化层1007上设置有第二电极层1008，第二电极层1008与第一电极层1011之间设置有第三亚绝缘层1091。其中，第一电极层1011为像素电极层，第二电极层1008为公共电极层。图23中的右边为图3中边框区101中的B3B4线处的剖面图，由于在边框区101中无子像素的设置，无需进行显示工作，故未在其中设置第一电极层1011和第二电极层1008，第四亚绝缘层1092位于平坦化层1007之上。边框区101中的第四亚绝缘层1092与显示区102的第三亚绝缘层1091组成了第二绝缘层1009，且边框区101中的第四亚绝缘层1092的厚度大于显示区102的第三亚绝缘层1091的厚度。
其中，第四亚绝缘层厚度大于等于200纳米，且小于等于300纳米。第三亚绝缘层厚度大于等于80纳米，且小于等于100纳米。
本发明实施例还提供了上述实施例三的薄膜晶体管阵列基板的制作方法，具体可以参照实施例一和实施例二中的方法实现，在此不再赘述。
本发明实施例提供一种液晶显示装置，包括上述所述的薄膜晶体管阵列基板。由于该显示装置的其他部分的结构均为现有技术，在此不再赘述。
该液晶显示装置可以应用于计算机、电视机、手机、平板电脑等终端。
综上所述，本发明实施例提供的薄膜晶体管阵列基板及其制造方法，通过将基板上显示区的第一亚绝缘层的厚度设置的小于位于边框区的第二亚绝缘层的厚度，在增加了显示区中像素单元存储电容的同时，增加了边框区域电路中薄膜晶体管的耐击穿能力。同时，通过增加第二绝缘层位于边框区中的第四亚绝缘层的厚度，减小第二绝缘层位于显示区中的第三亚绝缘层的厚度，进一步实现增加边框区域电路中薄膜晶体管的耐击穿能力。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种薄膜晶体管阵列基板，其特征在于，包括一基板，所述基板上包括显示区及围绕所述显示区的边框区；
所述基板上设置有栅极层、有源层、及位于所述栅极层与所述有源层之间的第一绝缘层，所述第一绝缘层包括位于所述显示区的第一亚绝缘层和位于所述边框区的第二亚绝缘层；
所述边框区包括驱动电路区和非驱动电路区；
所述第二亚绝缘层包括第一子绝缘层和第二子绝缘层，所述第一子绝缘层位于所述非驱动电路区，所述第二子绝缘层位于所述驱动电路区，所述第二子绝缘层厚度与所述第一亚绝缘层厚度相同，所述第一子绝缘层厚度大于第二子绝缘层厚度。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一亚绝缘层厚度大于等于500纳米，且小于等于1000纳米。
3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一子绝缘层厚度大于等于1400纳米，且小于等于1600纳米。
4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述有源层材料为非晶硅材料或多晶硅材料。
5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述有源层位于所述基板与所述栅极层之间。
6.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述栅极层位于所述基板与所述有源层之间。
7.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述基板上还包括位于所述第一绝缘层上的第二绝缘层；所述第一绝缘层与所述第二绝缘层之间设有平坦化层；
所述第二绝缘层包括位于所述显示区的第三亚绝缘层和位于所述边框区的第四亚绝缘层；
在所述显示区内，所述基板还包括位于所述平坦化层上的第一电极层和第二电极层；
所述第三亚绝缘层设置于所述第一电极层和所述第二电极层之间；
所述第四亚绝缘层厚度大于所述第三亚绝缘层厚度。
8.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述第一电极层为像素电极层，所述第二电极层为公共电极层。
9.如权利要求8所述的薄膜晶体管阵列基板，其特征在于，所述第四亚绝缘层厚度大于等于200纳米，且小于等于300纳米。
10.如权利要求9所述的薄膜晶体管阵列基板，其特征在于，所述第三亚绝缘层厚度大于等于80纳米，且小于等于100纳米。
11.如权利要求7所述的薄膜晶体管阵列基板，其特征在于，所述第二亚绝缘层与所述第一亚绝缘层通过半掩模法同时形成；所述第四亚绝缘层与所述第三亚绝缘层通过半掩模法同时形成。
12.一种液晶显示装置，其特征在于，包括如权利要求1至11任一项所述的薄膜晶体管阵列基板。
13.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括：
提供一基板，在所述基板上形成栅极层和有源层；
在所述栅极层和所述有源层之间沉积第一绝缘层，所述第一绝缘层包括位于显示区的第一亚绝缘层和位于边框区的第二亚绝缘层；
所述边框区包括驱动电路区和非驱动电路区；所述第二亚绝缘层包括第一子绝缘层和第二子绝缘层，所述第一子绝缘层位于所述非驱动电路区，所述第二子绝缘层位于所述驱动电路区；
通过半掩模法图案化所述第一绝缘层，使得所述第二子绝缘层厚度与所述第一亚绝缘层厚度相同，所述第一子绝缘层厚度大于所述第二子绝缘层厚度。
14.如权利要求13所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第一亚绝缘层厚度大于等于500纳米，且小于等于1000纳米；
所述第一子绝缘层厚度大于等于1400纳米，且小于等于1600纳米。
15.如权利要求13所述的薄膜晶体管阵列基板的制造方法，其特征在于，还包括：
在所述第一绝缘层上形成平坦化层；
在所述平坦化层上沉积第二绝缘层，所述第二绝缘层包括位于所述显示区的第三亚绝缘层和位于所述边框区的第四亚绝缘层；
通过半掩模法图案化所述第二绝缘层，使得所述第二绝缘层中所述第四亚绝缘层厚度大于所述第二绝缘层中所述第三亚绝缘层厚度。
16.如权利要求15所述的薄膜晶体管阵列基板的制造方法，其特征在于，所述第四亚绝缘层厚度大于等于200纳米，且小于等于300纳米；
所述第三亚绝缘层厚度大于等于80纳米，且小于等于100纳米。
CN201410854017.3A 2014-12-31 2014-12-31 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法 Active CN104460164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410854017.3A CN104460164B (zh) 2014-12-31 2014-12-31 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410854017.3A CN104460164B (zh) 2014-12-31 2014-12-31 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN104460164A CN104460164A (zh) 2015-03-25
CN104460164B true CN104460164B (zh) 2018-03-27

Family

ID=52906455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410854017.3A Active CN104460164B (zh) 2014-12-31 2014-12-31 一种薄膜晶体管阵列基板、液晶显示装置及其制造方法

Country Status (1)

Country Link
CN (1) CN104460164B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108878454B (zh) * 2018-07-03 2022-04-01 京东方科技集团股份有限公司 显示面板、其制作方法及显示装置
CN208861649U (zh) * 2018-11-08 2019-05-14 惠科股份有限公司 阵列基板、显示面板以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103280197A (zh) * 2012-12-12 2013-09-04 厦门天马微电子有限公司 一种阵列基板和显示面板
CN103794556A (zh) * 2014-01-22 2014-05-14 北京京东方光电科技有限公司 阵列基板及其制作方法和液晶显示装置
CN104078469A (zh) * 2014-06-17 2014-10-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN104183604A (zh) * 2014-08-04 2014-12-03 深圳市华星光电技术有限公司 Tft-lcd阵列基板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008139537A (ja) * 2006-12-01 2008-06-19 Hitachi Displays Ltd 表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280197A (zh) * 2012-12-12 2013-09-04 厦门天马微电子有限公司 一种阵列基板和显示面板
CN103268047A (zh) * 2012-12-31 2013-08-28 厦门天马微电子有限公司 一种ltps阵列基板及其制造方法
CN103794556A (zh) * 2014-01-22 2014-05-14 北京京东方光电科技有限公司 阵列基板及其制作方法和液晶显示装置
CN104078469A (zh) * 2014-06-17 2014-10-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法，显示面板、显示装置
CN104183604A (zh) * 2014-08-04 2014-12-03 深圳市华星光电技术有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
CN104460164A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN103499906B (zh) 一种阵列基板、其制备方法及显示装置
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN108428705A (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN104730782B (zh) 一种阵列基板、显示面板和显示装置
CN103941495B (zh) 一种触控显示面板、触控显示装置
TWI317557B (en) Liquid crystal display device and method for manufacturing the same
CN106354347A (zh) 内嵌式触控显示面板以及其制作方法
CN107024813A (zh) 阵列基板、液晶显示面板及显示装置
CN103995616B (zh) 内嵌式触控面板及显示装置
CN105097947A (zh) 薄膜晶体管阵列基板及其制造方法
JP2001083540A (ja) ワイドビューアングル液晶ディスプレイの電極構造の製作方法
CN104393000A (zh) 一种阵列基板及其制作方法、显示装置
CN105629612A (zh) 薄膜晶体管阵列基板及其制作方法
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN104570515A (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN203521413U (zh) 一种阵列基板及显示装置
CN108598089A (zh) Tft基板的制作方法及tft基板
CN107490913A (zh) 阵列基板、显示面板及显示装置
CN106229319A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN106483728A (zh) 像素结构、阵列基板和显示装置
CN104218094A (zh) 一种薄膜晶体管、显示基板及显示装置
CN107065318A (zh) 一种液晶显示面板和显示装置
CN106842751A (zh) 阵列基板及其修复方法、显示装置
CN102945846A (zh) 阵列基板及其制造方法、显示装置
CN107065357A (zh) 阵列基板及其制造方法、液晶显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant