JP2008139537A

JP2008139537A - 表示装置

Info

Publication number: JP2008139537A
Application number: JP2006325339A
Authority: JP
Inventors: Takeshi Ohara; 健大原; Atsushi Oida; 淳大井田; Yutaka Saito; 裕斉藤; Yoshiaki Nakayoshi; 良彰仲吉
Original assignee: Hitachi Displays Ltd
Current assignee: Japan Display Inc
Priority date: 2006-12-01
Filing date: 2006-12-01
Publication date: 2008-06-19

Abstract

【課題】表示領域に多数個のＴＦＴがマトリクス状に配置された表示装置の、各ＴＦＴにおけるゲート絶縁膜の膜厚の違いに起因する画質むらを低減する。
【解決手段】絶縁基板の表面に、多数個のＴＦＴがマトリクス状に配置されている表示パネルを有する表示装置であって、前記多数個のＴＦＴのうちの、ある１つのＴＦＴにおけるゲート絶縁膜の膜厚と、前記ある１つのＴＦＴとは異なるもう１つのＴＦＴにおけるゲート絶縁膜の膜厚とが異なる場合に、当該２つのＴＦＴのうちの、前記ゲート絶縁膜の膜厚が薄いほうのＴＦＴにおけるチャネル幅をチャネル長で除した値が、前記ゲート絶縁膜の膜厚が厚いほうのＴＦＴにおけるチャネル幅をチャネル長で除した値よりも小さい表示装置。
【選択図】図４（ｄ）

Description

本発明は、表示装置に関し、特に、ＴＦＴ液晶表示装置に適用して有効な技術に関するものである。

従来、テレビやパーソナルコンピュータ（ＰＣ：ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）向けのディスプレイには、たとえば、アクティブマトリクス型の液晶表示装置を用いたものがある。アクティブマトリクス型の液晶表示装置は、一対の基板の間に液晶材料を封入した液晶表示パネルを有し、前記一対の基板のうちの一方の基板には、ＴＦＴなどのアクティブ素子（スイッチング素子と呼ぶこともある）が多数個、マトリクス状に配置されている。

また、前記一対の基板のうちの、多数個のＴＦＴがマトリクス状に配置されている基板（以下、ＴＦＴ基板と呼ぶ）は、ガラス基板などの絶縁基板の表面に、複数本の走査信号線、前記複数本の走査信号線と立体的に交差する複数本の映像信号線、前記多数個のＴＦＴなどが配置されている。このとき、前記多数個のＴＦＴは、それぞれ、ゲートが前記複数本の走査信号線のうちの１本の走査信号線に接続し、ドレインが前記複数本の映像信号線のうちの１本の映像信号線に接続している。また、前記多数個のＴＦＴは、ソースが画素電極に接続しており、画素電極は、前記液晶材料および対向電極（共通電極と呼ぶこともある）とともに画素容量（液晶容量と呼ぶこともある）を形成している。なお、前記多数個のＴＦＴは、ソースが映像信号線に接続し、ドレインが画素電極に接続していると表現することもある。

前記液晶表示装置において重要なことの１つとして、液晶表示パネルの１つの表示領域ＤＡにおける各点での画質が均一であることが挙げられる。しかしながら、実際の液晶表示装置では、たとえば、各画素のＴＦＴにおける書き込み電流値に違いが生じ、その書き込み電流の違いによる画質むらが発生しやすいという問題がある。各画素のＴＦＴにおける書き込み電流値に違いが生じる原因としては、たとえば、走査信号線に加えられた走査信号（オン信号）の遅延が挙げられる。

前記走査信号線に入力された走査信号の遅延に起因する画質むらを低減する方法としては、たとえば、走査信号線の信号入力端からの距離に応じて、当該信号入力端からの距離が長いＴＦＴほどチャネル幅ＴｒＷをチャネル長ＴｒＬで除した値（ＴｒＷ／ＴｒＬ）が大きくなるようにする方法が提案されている（たとえば、特許文献１や特許文献２を参照。）。
特願平５−２３２５１２号公報特願平９−２５８２６１号公報

しかしながら、前記液晶表示装置（液晶表示パネル）に用いる前記ＴＦＴ基板を製造するときには、たとえば、各ＴＦＴのゲート絶縁膜として機能する絶縁層の膜厚に変化（ばらつき）が生じることがある。前記絶縁層の膜厚の変化としては、たとえば、前記走査信号線の延在方向の膜厚を調べたときに、一方の端から他方の端に向かって膜厚が単調に厚くなっていくという変化がある。

前記各ＴＦＴのゲート絶縁膜として機能する絶縁層の膜厚に変化が生じている場合、各画素のＴＦＴにおけるチャネル幅ＴｒＷをチャネル長ＴｒＬで除した値（ＴｒＷ／ＴｒＬ）がほぼ同じ値になっていると、各ＴＦＴにおけるゲート絶縁膜の膜厚の違いにより、各ＴＦＴにおける書き込み電流値に違いが生じる。そのため、従来の液晶表示装置では、各ＴＦＴにおける書き込み電流値の違いによる画質むらが発生しやすいという問題があった。

このような、各ＴＦＴのゲート絶縁膜の膜厚の違いに起因する画質むらの発生を防ぐ方法としては、従来、たとえば、各ＴＦＴのゲート絶縁膜の膜厚の違いにより生じる、各ＴＦＴにおける書き込み電流値の違いが画質むらに影響を及ぼさないような厚さまで、前記各ＴＦＴのゲート絶縁膜として機能する前記絶縁層を厚く形成（成膜）する方法がとられている。

しかしながら、各ＴＦＴのゲート絶縁膜として機能する前記絶縁層を厚く形成（成膜）する方法では、前記絶縁層の形成に要する時間が長くなり、ＴＦＴ基板（液晶表示パネル）の製造コストが上昇するという別の問題が生じる。

また、各ＴＦＴのゲート絶縁膜の膜厚の違いに起因した画質むらが生じる問題は、前記特許文献１や前記特許文献２に記載された方法でも解決できない問題である。

本発明の目的は、たとえば、表示領域に多数個のＴＦＴがマトリクス状に配置された表示装置の、各ＴＦＴにおけるゲート絶縁膜の膜厚の違いに起因する画質むらを低減することが可能な技術を提供することにある。

本発明の他の目的は、たとえば、前記各ＴＦＴにおけるゲート絶縁膜の膜厚の違いに起因する画質むらを低減した液晶表示パネルの製造コストを低減することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。

本願において開示される発明のうち、代表的なものの概略を説明すれば、以下の通りである。

（１）絶縁基板の表面に、複数本の走査信号線と、前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、多数個のＴＦＴとが配置されており、前記多数個のＴＦＴは、ゲートが前記複数本の走査信号線のうちのいずれか１本の走査信号線に接続し、ドレインまたはソースのいずれか一方が前記複数本の映像信号線のうちのいずれか１本の映像信号線に接続しており、かつ、各ＴＦＴにおける前記ゲートが接続している前記走査信号線と前記ドレインまたはソースのいずれか一方が接続している前記映像信号線との組み合わせが異なる表示パネルを有する表示装置であって、前記多数個のＴＦＴのうちの、ある１つのＴＦＴにおけるゲート絶縁膜の膜厚と、前記ある１つのＴＦＴとは異なるもう１つのＴＦＴにおけるゲート絶縁膜の膜厚とが異なる場合に、当該２つのＴＦＴのうちの、前記ゲート絶縁膜の膜厚が薄いほうのＴＦＴにおけるチャネル幅をチャネル長で除した値が、前記ゲート絶縁膜の膜厚が厚いほうのＴＦＴにおけるチャネル幅をチャネル長で除した値よりも小さい表示装置。

（２）前記（１）の表示装置において、前記ある１つのＴＦＴにおけるゲート絶縁膜の膜厚およびチャネル幅ならびにチャネル長をそれぞれＰＡＳＤ１およびＴｒＷ１ならびにＴｒＬ１とし、前記ある１つのＴＦＴとは異なるもう一つのＴＦＴにおけるゲート絶縁膜の膜厚およびチャネル幅ならびにチャネル長をそれぞれＰＡＳＤ２およびＴｒＷ２ならびにＴｒＬ２とし、当該２つのＴＦＴの距離をＬ_１２、前記表示パネルにおける表示領域の対角の長さをＬ_ＤＡ、前記表示領域の前記対角の各位置におけるエッチング量の差をσとしたときに、前記ある１つのＴＦＴにおけるゲート絶縁膜ＰＡＳＤ１と前記もう一つのＴＦＴにおけるゲート絶縁膜の膜厚ＰＡＳＤ２との関係がＰＡＳＤ１＜ＰＡＳＤ２であれば、下記（式１）の関係を満たす表示装置。

（３）前記（１）または（２）の表示装置において、前記多数個のＴＦＴのうちの、前記走査信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記走査信号線の延在方向に対する前記走査信号線の両端のうちの一端からの距離が長いＴＦＴほど前記ゲート絶縁膜の膜厚が厚く、前記走査信号線の前記一端からの距離が長いＴＦＴほどチャネル幅をチャネル長で除した値が大きい表示装置。

（４）前記（１）または（２）の表示装置において、前記多数個のＴＦＴのうちの、前記走査信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記走査信号線の延在方向に対する前記走査信号線の両端の間にある特定の点からの距離が短いＴＦＴほどゲート絶縁膜の膜厚が厚く、前記走査信号線の前記特定の点からの距離が短いＴＦＴほどチャネル幅をチャネル長で除した値が大きい表示装置。

（５）前記（４）の表示装置において、前記特定の点は、前記走査信号線の延在方向に対する前記絶縁基板の両端の中間点に位置する点である表示装置。

（６）前記（４）の表示装置において、前記特定の点は、前記走査信号線の延在方向に対する前記走査信号線の両端の中間点である表示装置。

（７）前記（１）乃至（６）のいずれかの表示装置において、前記多数個のＴＦＴのうちの、前記映像信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記映像信号線の延在方向に対する前記映像信号線の両端のうちの一端からの距離が長いＴＦＴほど前記ゲート絶縁膜の膜厚が厚く、前記映像信号線の前記一端からの距離が長いＴＦＴほどチャネル幅をチャネル長で除した値が大きい表示装置。

（８）前記（１）乃至（６）のいずれかの表示装置において、前記多数個のＴＦＴのうちの、前記映像信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記映像信号線の延在方向に対する前記映像信号線の両端の間にある特定の点からの距離が短いＴＦＴほどゲート絶縁膜の膜厚が厚く、前記映像信号線の前記特定の点からの距離が短いＴＦＴほどチャネル幅をチャネル長で除した値が大きい表示装置。

（９）前記（８）の表示装置において、前記特定の点は、前記映像信号線の延在方向に対する前記絶縁基板の両端の中間点に位置する点である表示装置。

（１０）前記（８）の表示装置において、前記特定の点は、前記映像信号線の延在方向に対する前記映像信号線の両端の中間点である表示装置。

（１１）前記（１）乃至（１０）のいずれかの表示装置において、前記表示パネルは、一対の基板の間に液晶材料を封入した液晶表示パネルである表示装置。

本発明の表示装置によれば、１枚の表示パネルの表示領域に配置された多数個のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜の膜厚の違いによらず、各ＴＦＴにおける書き込み電流値をほぼ均一な値にすることができる。そのため、各ＴＦＴにおけるゲート絶縁膜の膜厚の違いに起因する画質むらを低減できる。

また、本発明の表示装置によれば、前記多数個のＴＦＴのゲート絶縁膜として機能する絶縁層の薄型化が可能になり、表示装置（表示パネル）の製造コストを低減できる。

以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。

図１（ａ）は、本発明による実施例１の液晶表示装置の概略構成の一例を示す模式図である。図１（ｂ）は、図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。

実施例１では、本発明をアクティブマトリクス型の液晶表示装置に適用した場合を例に挙げ、その構成の一例について説明する。そこで、まず、アクティブマトリクス型の液晶表示装置の概略構成について簡単に説明する。

アクティブマトリクス型の液晶表示装置は、たとえば、図１（ａ）に示すように、液晶表示パネル１と、ゲートドライバ２と、データドライバ３とを有する。なお、図１（ａ）では省略しているが、アクティブマトリクス型の液晶表示装置は、そのほかにも、たとえば、ゲートドライバ２やデータドライバ３の動作を制御する制御回路などを有することもちろんである。

液晶表示パネル１は、複数本の走査信号線ＧＬおよび複数本の映像信号線ＤＬや、表示領域ＤＡにマトリクス状に配置された多数個のアクティブ素子（スイッチング素子と呼ぶこともある）などを有する。走査信号線ＧＬと映像信号線ＤＬは、絶縁層を介して形成されており、１本の映像信号線ＤＬは、前記絶縁層を介して複数本の走査信号線ＧＬと立体的に交差している。また、実施例１の液晶表示パネル１において、前記アクティブ素子は、ＭＩＳ構造（ＭＯＳ構造を含む）のＴＦＴである。

液晶表示パネル１の表示領域ＤＡは、走査信号線ＧＬの延在方向および映像信号線ＤＬの延在方向に配置された多数個の画素により構成されており、１つの画素が占める領域は、隣接する２本の走査信号線ＧＬと隣接する２本の映像信号線ＤＬとで囲まれる領域に相当する。

前記アクティブ素子として用いるＴＦＴが、１つの画素に対して１個の割合で配置される場合、たとえば、図１（ｂ）に示すように、隣接する２本の走査信号線ＧＬ_ｎ，ＧＬ_ｎ＋１（ｎは１より大きい整数）と、隣接する２本の映像信号線ＤＬ_ｍ，ＤＬ_ｍ＋１（ｍは１より大きい整数）とで囲まれる領域（画素）に対して配置されるＴＦＴ（Ｔｒ）は、ゲート（Ｇ）が走査信号線ＧＬ_ｎ＋１に接続し、ドレイン（Ｄ）が映像信号線ＤＬ_ｍに接続している。また、ＴＦＴのソース（Ｓ）は、画素電極ＰＸに接続している。画素電極ＰＸは、対向電極ＣＴおよび液晶層ＬＣとともに画素容量を形成する一方で、たとえば、走査信号線ＧＬ_ｎおよび絶縁層ＰＡＳとともに保持容量を形成している。

図２（ａ）は、液晶表示パネルの概略構成の一例を示す模式平面図である。図２（ｂ）は、図２（ａ）のＡ−Ａ’線における模式断面図である。
図３（ａ）は、液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。図３（ｂ）は、図３（ａ）のＢ−Ｂ’線における模式断面図である。図３（ｃ）は、図３（ａ）のＣ−Ｃ’線における模式断面図である。

液晶表示パネル１は、たとえば、図２（ａ）および図２（ｂ）に示すように、ＴＦＴ基板１０１および対向基板１０２の一対の基板の間に液晶材料１０３（液晶層ＬＣ）を封入している。このとき、ＴＦＴ基板１０１と対向基板１０２は、表示領域ＤＡを囲む環状のシール材１０４で接着されており、液晶材料１０３は、ＴＦＴ基板１０１および対向基板１０２ならびにシール材１０４で囲まれた空間に封入されている。

また、液晶表示パネル１が透過型または半透過型の場合、ＴＦＴ基板１０１および対向基板１０２の外側を向いた面には、たとえば、一対の偏光板１０５Ａ，１０５Ｂが設けられている。またこのとき、たとえば、ＴＦＴ基板１０１と偏光板１０５Ａの間、および対向基板１０２と偏光板１０５Ｂの間に、それぞれ、１層または複数層の位相差板が設けられていることもある。

また、液晶表示パネル１が反射型の場合、一般に、ＴＦＴ基板１０１側の偏光板１０５Ａや位相差板は不要である。

液晶表示パネル１が透過型であり、かつ、縦電界駆動方式の場合、ＴＦＴ基板１０１には、図１（ｂ）に示した回路構成のうちの、走査信号線ＧＬ、映像信号線ＤＬ、ＴＦＴ（Ｔｒ）、画素電極ＰＸ、保持容量の絶縁層ＰＡＳが形成されている。また、図１（ｂ）に示した回路構成のうちの液晶層ＬＣは液晶材料１０３であり、対向電極ＣＴは対向基板１０２に形成されている。

このとき、ＴＦＴ基板１０１における１画素の構成は、たとえば、図３（ａ）乃至図３（ｃ）に示したような構成になっており、ガラス基板などの絶縁基板ＳＵＢの表面に、走査信号線ＧＬ、第１の絶縁層ＰＡＳ１、半導体層ＳＣ、映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２、第２の絶縁層ＰＡＳ２、画素電極ＰＸが積層している。また、画素電極ＰＸは、スルーホールＴＨによりソース電極ＳＤ２と電気的に接続している。

走査信号線ＧＬは、たとえば、絶縁基板ＳＵＢの表面に成膜したアルミニウムなどの導電膜をエッチングして形成している。

半導体層ＳＣは、たとえば、第１の絶縁層ＰＡＳ１の上に成膜したアモルファスシリコン膜をエッチングした後、アクセプターまたはドナーを注入してチャネル領域、ドレイン領域、およびソース領域に作り分けている。

映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２は、たとえば、第１の絶縁層ＰＡＳ１および半導体層ＳＣの上に成膜したアルミニウムなどの導電膜をエッチングして形成している。このとき、ドレイン電極ＳＤ１は、たとえば、映像信号線ＤＬと一体形成している。

画素電極ＰＸは、たとえば、第２の絶縁層ＰＡＳ２のソース電極ＳＤ２と平面でみて重なる位置に開口部（スルーホールＴＨ）を設けておき、第２の絶縁層ＰＡＳ２の表面および開口部内に成膜した、ＩＴＯ膜などの光透過率が高い導電膜をエッチングして形成している。

また、図３（ｂ）および図３（ｃ）では省略しているが、第２の絶縁層ＰＡＳ２および画素電極ＰＸの上には、配向膜が形成されており、ＴＦＴ基板１０１は、前記配向膜が形成された面が、液晶材料１０３（液晶層ＬＣ）を介して対向基板１０２に対向している。

また、詳細な説明は省略するが、対向基板１０２は、ガラス基板などの絶縁基板の表面に、たとえば、表示領域ＤＡを画素毎の微小領域に分割する遮光膜、カラーフィルタ、対向電極ＣＴ、配向膜などが形成されている。

図４（ａ）乃至図４（ｆ）は、実施例１の液晶表示パネルの特徴を説明するための模式図である。
図４（ａ）は、実施例１の液晶表示パネルの特徴を説明するために選択する４つの画素の位置関係の一例を示す模式図である。図４（ｂ）は、１本の走査信号線の上における第１の絶縁層の膜厚の変化の一例を示す模式断面図である。図４（ｃ）は、図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの断面構成の一例を示す模式断面図である。図４（ｄ）は、ゲートが共通の走査信号線に接続している複数個のＴＦＴのサイズの分布の一例を示す模式グラフ図である。図４（ｅ）は、図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの平面構成の一例を示す模式平面図である。図４（ｆ）は、図４（ａ）に示した２つの画素ＳＰ１，ＳＰ３のＴＦＴの平面構成の一例を示す模式平面図である。

実施例１では、まず、図４（ａ）に示すような位置関係にある、液晶表示パネル１に用いるＴＦＴ基板１０１の１つの表示領域ＤＡにある４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４を例に挙げ、本発明を適用した液晶表示パネル１の構成とその効果について説明する。なお、図４（ａ）において、第１の画素ＳＰ１は、ゲートが走査信号線ＧＬ_ｉに接続し、ドレインが映像信号線ＤＬ_ｕに接続しているＴＦＴを有する画素である。また、第２の画素ＳＰ２は、ゲートが走査信号線ＧＬ_ｉに接続し、ドレインが映像信号線ＤＬ_ｖに接続しているＴＦＴを有する画素である。また、第３の画素ＳＰ３は、ゲートが走査信号線ＧＬ_ｊに接続し、ドレインが映像信号線ＤＬ_ｕに接続しているＴＦＴを有する画素である。また、第４の画素ＳＰ４は、ゲートが走査信号線ＧＬ_ｊに接続し、ドレインが映像信号線ＤＬ_ｖに接続しているＴＦＴを有する画素である。

また、図４（ａ）において、各走査信号線ＧＬの左端に付いている三角形は、ゲートドライバ２から加えられる走査信号の信号入力端であることを意味し、各映像信号線ＤＬの上端に付いている三角形は、データドライバ３から加えられる映像信号（階調電圧信号）の信号入力端であることを意味する。

実施例１の液晶表示パネル１で用いるＴＦＴ基板１０１を製造するときには、まず、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬを形成し、続けて、第１の絶縁層ＰＡＳ１を形成する。このとき、第１の絶縁層ＰＡＳ１は、たとえば、プラズマＣＶＤ法により、たとえば、シリコン酸化膜を絶縁基板ＳＵＢの全面に成膜して形成する。そのため、形成された第１の絶縁層ＰＡＳ１について、たとえば、走査信号線ＧＬの延在方向（ｘ方向）の膜厚の変化を調べると、たとえば、図４（ｂ）に示すように、走査信号線の延在方向に対する走査信号線ＧＬの両端のうちの一方の端（信号入力端）から、もう一方の端に向かうにつれて膜厚が厚くなってしまうことがある。なお、図４（ｂ）に示したＳＵＢａ、ＳＵＢｂは、それぞれ、走査信号線の延在方向に対する絶縁基板ＳＵＢの両端である。

走査信号線ＧＬ_ｉの上における第１の絶縁層ＰＡＳ１の膜厚が、たとえば、図４（ｂ）に示したような変化をしている場合、ゲートが走査信号線ＧＬ_ｉに接続している２つの画素ＳＰ１，ＳＰ２のＴＦＴの断面構成は、たとえば、図４（ｃ）に示すような構成になる。すなわち、第２の画素ＳＰ２のＴＦＴ（Ｔｒ２）におけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚ＧＩＤ２が、第１の画素ＳＰ１のＴＦＴ（Ｔｒ１）におけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚ＧＩＤ１よりも厚くなる。

従来のＴＦＴ基板１０１の製造方法では、一般に、表示領域ＤＡの各点における第１の絶縁層ＰＡＳ１の膜厚がほぼ均一であるとして各画素のＴＦＴを形成しており、各ＴＦＴにおけるチャネル幅ＴｒＷをチャネル長ＴｒＬで除した値ＴｒＷ／ＴｒＬ（以下、ＴＦＴのサイズと呼ぶ）がほぼ同じ値になるように形成していることが多い。すなわち、従来のＴＦＴ基板１０１では、ゲートが走査信号線ＧＬ_ｉに接続している２つの画素ＳＰ１，ＳＰ２のＴＦＴは、各ＴＦＴのサイズＴｒＷ／ＴｒＬが、ほぼ同じ値になっていることが多い。

しかしながら、図４（ｃ）に示したように、前記２つの画素ＳＰ１，ＳＰ２のＴＦＴのゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚が異なるときに、各ＴＦＴのサイズＴｒＷ／ＴｒＬがほぼ同じ値になるように形成すると、ゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚の違いより各ＴＦＴにおける書き込み電流値にばらつきが生じ、画質むらが生じることがある。

そこで、実施例１の液晶表示パネル１では、たとえば、図４（ｄ）に示すように、走査信号線ＧＬの上における第１の絶縁層ＰＡＳ１の膜厚ＧＩＤの分布ＰＧＩＤが、信号入力端からの距離が長くなるにつれて単調に厚くなる場合、共通の走査信号線ＧＬに接続されている複数個のＴＦＴのサイズＴｒＷ／ＴｒＬが、分布ＰＴＳにしたがうようにする。なお、図４（ｄ）に示したグラフは、横軸が走査信号線ＧＬの信号入力端からの距離（単位は任意）であり、左側の縦軸がＴＦＴのサイズＴＳ（ＴｒＷ／ＴｒＬ）であり、右側の縦軸がゲート絶縁膜（第１の絶縁層ＰＡＳ１）の厚さＧＩＤ（単位は任意）である。また、左側の縦軸および右側の縦軸は、ともに、上に行くほど値が大きくなる。

図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２について、たとえば、走査信号線ＧＬ_ｉの信号入力端から第１の画素ＳＰ１のＴＦＴのゲートまでの距離をＧＬＬ１、走査信号線ＧＬ_ｉの信号入力端から第２の画素ＳＰ２のＴＦＴのゲートまでの距離をＧＬＬ２とすると、ＧＬＬ１＜ＧＬＬ２である。そのため、走査信号線ＧＬ_ｉの上における第１の絶縁層ＰＡＳ１の膜厚ＧＩＤの分布ＰＧＩＤが図４（ｄ）に示したような分布の場合、ＴＦＴのサイズの分布ＰＴＳに基づいて、第１の画素ＳＰ１のＴＦＴのサイズＴＳ１および第２の画素ＳＰ２のＴＦＴのサイズＴＳ２を決定すれば、第１の画素ＳＰ１のＴＦＴにおける書き込み電流値と第２の画素ＳＰ２のＴＦＴにおける書き込み電流値との違い（差）を小さくすることができる。

すなわち、実施例１の液晶表示パネル１では、第１の画素ＳＰ１のＴＦＴにおけるゲート絶縁膜の膜厚およびチャネル幅ならびにチャネル長をそれぞれＧＩＤ１およびＴｒＷ１ならびにＴｒＬ１とし、第２の画素ＳＰ２のＴＦＴにおけるゲート絶縁膜の膜厚およびチャネル幅ならびにチャネル長をそれぞれＧＩＤ２およびＴｒＷ２ならびにＴｒＬ２としたときに、当該２つのＴＦＴのゲート絶縁膜の関係がＧＩＤ１＜ＧＩＤ２であれば、当該２つのＴＦＴのサイズの関係がＴｒＷ１／Ｔｒ１＝ＴＳ１，ＴｒＷ２／Ｔｒ２＝ＴＳ２になり、かつ、（ＴｒＷ１／ＴｒＬ１）＜（ＴｒＷ２／ＴｒＬ２）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。このようにすることで、第１の画素ＳＰ１のＴＦＴにおける書き込み電流値と第２の画素ＳＰ２のＴＦＴにおける書き込み電流値との違いを小さくし、各ＴＦＴの書き込み電流値の違いによる画質むらを低減する。

またこのとき、２つの画素ＳＰ１，ＳＰ２のＴＦＴは、たとえば、図４（ｅ）に示すように、第１の画素ＳＰ１のＴＦＴのチャネル長ＴｒＬ１と第２の画素ＳＰ２のＴＦＴのチャネル長ＴｒＬ２をほぼ同じ値にし、第２の画素ＳＰ２のＴＦＴのチャネル幅ＴｒＷ２を、第１の画素ＳＰ１のＴＦＴのチャネル幅ＴｒＷ１よりも大きくする。このようにすることで、第２の画素ＳＰ２のＴＦＴのサイズＴｒＷ２／ＴｒＬ２を、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１よりも大きくすることができる。

なお、実施例１の液晶表示パネル１では、たとえば、図４（ｄ）に示した分布ＰＴＳに基づき、第１の画素ＳＰ１のＴＦＴのサイズがＴｒＷ１／ＴｒＬ１＝ＴＳ１、第２の画素ＳＰ２のＴＦＴのサイズがＴｒＷ２／ＴｒＬ２＝ＴＳ２になればよい。そのため、ＴｒＷ１／ＴｒＬ１＝ＴＳ１，ＴｒＷ２／ＴｒＬ２＝ＴＳ２の関係を満たしていれば、第１の画素ＳＰ１のＴＦＴにおけるチャネル幅ＴｒＷ１およびチャネル長ＴｒＬ１の寸法、第２の画素ＳＰ２のＴＦＴのチャネル幅ＴｒＷ２およびチャネル長ＴｒＬ２の寸法はどのような値であってもよい。

また、走査信号線ＧＬ_ｉの上における第１の絶縁層ＰＡＳ１の膜厚が、当該走査信号線ＧＬ_ｉの信号入力端から反対側の端に向かって単調に厚くなっている場合、別の走査信号線、たとえば、第３の画素ＳＰ３のＴＦＴのゲートおよび第４の画素ＳＰ４のＴＦＴのゲートが接続している走査信号線ＧＬ_ｊの上における第１の絶縁層ＰＡＳ１の膜厚も同様の変化をするのが一般的である。そのため、前記２つの画素ＳＰ３，ＳＰ４のＴＦＴについても、第３の画素ＳＰ３のＴＦＴのサイズをＴｒＷ３／ＴｒＬ３とし、第４の画素ＳＰ４のＴＦＴのサイズをＴｒＷ４／ＴｒＬ４としたときに、（ＴｒＷ３／ＴｒＬ３）＜（ＴｒＷ４／ＴｒＬ４）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。

また、第１の絶縁層ＰＡＳ１を形成（成膜）したときの膜厚は、走査信号線ＧＬの延在方向（ｘ方向）に限らず、映像信号線ＤＬの延在方向（ｙ）の膜厚に変化が生じることもある。つまり、図４（ａ）に示した映像信号線ＤＬ_ｕの下における第１の絶縁層ＰＡＳ１の膜厚が、たとえば、当該映像信号線ＤＬ_ｕの信号入力端から他端に向かって単調に厚くなることもある。その場合、たとえば、ドレインが映像信号線ＤＬ_ｕに接続している第１の画素ＳＰ１のＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚と、第３の画素ＳＰ３のＴＦＴにおけるゲート絶縁膜の膜厚とを比較すると、第３の画素ＳＰ３のＴＦＴにおけるゲート絶縁膜の膜厚のほうが厚くなる。そのため、当該２つの画素ＳＰ１，ＳＰ３のＴＦＴについて、第３の画素ＳＰ３のＴＦＴにおけるゲート絶縁膜の膜厚のほうが厚くなっている場合は、第１の画素ＳＰ１のＴＦＴのサイズをＴｒＷ１／ＴｒＬ１とし、第３の画素ＳＰ３のＴＦＴのサイズをＴｒＷ３／ＴｒＬ３としたときに、各ＴＦＴのサイズの関係が（ＴｒＷ１／ＴｒＬ１）＜（ＴｒＷ３／ＴｒＬ３）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。

このとき、２つの画素ＳＰ１，ＳＰ３のＴＦＴは、たとえば、図４（ｆ）に示すように、第１の画素ＳＰ１のＴＦＴのチャネル長ＴｒＬ１と第３の画素ＳＰ３のＴＦＴのチャネル長ＴｒＬ３をほぼ同じ値にし、第３の画素ＳＰ３のＴＦＴのチャネル幅ＴｒＷ３を、第１の画素ＳＰ１のＴＦＴのチャネル幅ＴｒＷ１よりも大きくする。このようにすることで、第３の画素ＳＰ３のＴＦＴのサイズＴｒＷ３／ＴｒＬ３を、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１よりも大きくすることができる。

なお、第１の絶縁層ＰＡＳ１における映像信号線ＤＬの延在方向の膜厚が変化している場合も、その変化の分布がわかれば、たとえば、図４（ｄ）に示したＴＦＴのサイズの分布ＴＳＰと同じような分布を求めることができる。そのため、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１と、第３の画素ＳＰ３のＴＦＴのサイズＴｒＷ３／ＴｒＬ３とは、前記ＴＦＴのサイズの分布から決まる値を満たしていればよく、第１の画素ＳＰ１のＴＦＴのチャネル幅ＴｒＷ１およびチャネル長ＴｒＬの寸法、第３の画素ＳＰ３のＴＦＴのチャネル幅ＴｒＷ３およびチャネル長ＴｒＬ３の寸法はどのような値であってもよい。

また、映像信号線ＤＬ_ｕの下における第１の絶縁層ＰＡＳ１の膜厚が、当該映像信号線ＤＬ_ｕの信号入力端から反対側の端に向かって単調に厚くなっている場合、別の映像信号線、たとえば、第２の画素ＳＰ２のＴＦＴのドレインおよび第４の画素ＳＰ４のＴＦＴのドレインが接続している映像信号線ＤＬ_ｖの下における第１の絶縁層ＰＡＳ１の膜厚も同様の変化をするのが一般的である。そのため、前記２つの画素ＳＰ２，ＳＰ４のＴＦＴについても、第２の画素ＳＰ２のＴＦＴのサイズをＴｒＷ２／ＴｒＬ２とし、第４の画素ＳＰ４のＴＦＴのサイズをＴｒＷ４／ＴｒＬ４としたときに、（ＴｒＷ２／ＴｒＬ２）＜（ＴｒＷ４／ＴｒＬ４）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。

実施例１の液晶表示パネル１は、上記のように、表示領域ＤＡにマトリクス状に配置されたＴＦＴのなかから２つのＴＦＴを選択し、選択した２つのＴＦＴにおけるゲート絶縁膜の膜厚が異なる場合に、ゲート絶縁膜が薄いほうのＴＦＴのサイズをゲート絶縁膜が厚いほうのＴＦＴのサイズよりも小さくすることで、各ＴＦＴにおける書き込み電流値をほぼ同じ値にし、書き込み電流値のばらつきによる画質むらを低減する。

なお、上記の説明では、たとえば、図４（ａ）に示したように、ゲートが共通の走査信号線ＧＬ_ｉに接続されており、かつ、隣接していない２つの画素ＳＰ１，ＳＰ２のＴＦＴの組み合わせや、ドレインが共通の映像信号線ＤＬ_ｕに接続されており、かつ、隣接していない２つの画素ＳＰ１，ＳＰ３のＴＦＴの組み合わせを例に挙げ、各ＴＦＴのゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚とサイズの関係の一例を示している。

しかしながら、実施例１の液晶表示パネル１では、これに限らず、たとえば、図４（ａ）に示した第１の画素ＳＰ１のＴＦＴと第４の画素ＳＰ４のＴＦＴについても、たとえば、第４の画素ＳＰ４のＴＦＴにおけるゲート絶縁膜の膜厚が、第１の画素ＳＰ１のＴＦＴのゲート絶縁膜の膜厚よりも厚ければ、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１と、第４の画素ＳＰ４のＴＦＴのサイズＴｒＷ４／ＴｒＬ４との関係が、（ＴｒＷ１／ＴｒＬ１）＜（ＴｒＷ４／ＴｒＬ４）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。

またさらに、実施例１の液晶表示パネル１では、図４（ａ）に示した４つの画素ＳＰ１，ＳＰ２，ＳＰ３，ＳＰ４の画素のうちの２つの画素のＴＦＴを選択した場合に限らず、たとえば、隣接する２つの画素のＴＦＴなどの、表示領域ＤＡにある画素の中から任意の２つの画素のＴＦＴを選択したときに、その２つのＴＦＴのゲート絶縁膜の膜厚が異なれば、その２つのＴＦＴにおけるゲート絶縁膜の膜厚とサイズについて上記のような関係が成り立つようにする。

図５（ａ）は、実施例１の液晶表示パネルにおける２つの画素の選択例の第１の変形例を示す模式平面図である。図５（ｂ）は、実施例１の液晶表示パネルにおける２つの画素の選択例の第２の変形例を示す模式平面図である。

実施例１の液晶表示パネル１において、たとえば、図５（ａ）に示すように、走査信号線ＧＬ_ｉの延在方向に沿って隣接している２つの画素ＳＰ１，ＳＰ５のＴＦＴを選択したときに、第５の画素ＳＰ５のＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚が、第１の画素ＳＰ１のＴＦＴにおけるゲート絶縁膜の膜厚よりも厚ければ、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１と、第５の画素ＳＰ５のＴＦＴのサイズＴｒＷ５／ＴｒＬ５との関係が、（ＴｒＷ１／ＴｒＬ１）＜（ＴｒＷ５／ＴｒＬ５）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。

また、実施例１の液晶表示パネル１において、たとえば、図５（ｂ）に示すように、映像信号線ＤＬ_ｕの延在方向に沿って隣接している２つの画素ＳＰ１，ＳＰ６のＴＦＴを選択したときに、第６の画素ＳＰ６のＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚が、第１の画素ＳＰ１のＴＦＴにおけるゲート絶縁膜の膜厚よりも厚ければ、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１と、第６の画素ＳＰ６のＴＦＴのサイズＴｒＷ６／ＴｒＬ６との関係が、（ＴｒＷ１／ＴｒＬ１）＜（ＴｒＷ６／ＴｒＬ６）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成する。

なお、上記の説明では、走査信号線ＧＬの上における第１の絶縁層ＰＡＳ１の膜厚が、当該走査信号線ＧＬの信号入力端から他端に向かって単調に厚くなる変化をしている場合を例に挙げているが、逆に、当該走査信号線ＧＬの信号入力端から他端に向かって単調に薄くなる変化をすることもある。つまり、実施例１の液晶表示パネル１（ＴＦＴ基板１０１）では、ゲートが走査信号線ＧＬ_ｊに接続している２つの画素ＳＰ１，ＳＰ２のＴＦＴを選択したときに、信号入力端から遠いほうの第２の画素ＳＰ２のＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚ＧＩＤ２が、信号入力端に近いほうの第１の画素ＳＰ１のＴＦＴにおけるゲート絶縁膜の膜厚ＧＩＤ１よりも薄くなる場合もある。その場合は、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１と、第２の画素ＳＰ２のＴＦＴのサイズＴｒＷ２／ＴｒＬ２との関係が、（ＴｒＷ１／ＴｒＬ１）＞（ＴｒＷ２／ＴｒＬ２）になるように各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２を形成すればよいことはもちろんである。

またさらに、走査信号線ＧＬの上における第１の絶縁層ＰＡＳ１の膜厚は、信号入力端から反対側の端に向かって単調に厚くなる、または単調に薄くなるという変化だけでなく、走査信号線ＧＬの信号入力端と反対側の端の間にある特定の点の上における第１の絶縁層ＰＡＳ１の膜厚が最も厚く、前記特定の点から遠くなるにつれて第１の絶縁層ＰＡＳ１の膜厚が単調に薄くなっていくという変化をすることもある。その場合も、表示領域ＤＡにある画素の中から任意の２つの画素のＴＦＴを選択したときに、その２つのＴＦＴのゲート絶縁膜の膜厚が異なれば、その２つのＴＦＴにおけるゲート絶縁膜の膜厚とサイズについて上記のような関係が成り立つようにする。

次に、上記のような特徴を有するＴＦＴ基板１０１の製造方法の一例について説明する。なお、以下の説明では、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成になっているＴＦＴ基板１０１の製造方法を例に挙げるが、従来の製造方法と同じ手順の工程については、詳細な説明を省略する。

図６は、実施例１のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。

実施例１のＴＦＴ基板１０１を製造するときには、まず、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬなどを形成する（ステップ４０１）。

次に、絶縁基板ＳＵＢの走査信号線ＧＬが形成された面に、第１の絶縁層ＰＡＳ１および半導体層ＳＣを形成する（ステップ４０２）。

次に、表示領域ＤＡにおける第１の絶縁層ＰＡＳ１の膜厚の面内分布を測定し、その測定結果を保持する（ステップ４０３）。ステップ４０３は、たとえば、表示領域ＤＡの各ＴＦＴを形成する箇所において膜厚を測定してもよいし、表示領域をいくつかのブロックに分けて、各ブロックにおける代表点の膜厚を測定し、その膜厚を当該ブロック内の各点における膜厚と見なしてもよい。また、ステップ４０２およびステップ４０３は、たとえば、第１の絶縁層ＰＡＳ１を形成し、膜厚の面内分布を測定した後、半導体層ＳＣを形成してもよい。

次に、第１の絶縁層ＰＡＳ１および半導体層ＳＣの上に、映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２などの形成に用いる導電膜を成膜する（ステップ４０４）。

次に、ステップ４０３で測定し、保持している第１の絶縁層ＰＡＳ１の膜厚の面内分布の測定結果に基づいて、表示領域ＤＡに形成する各ＴＦＴ（アクティブ素子）のチャネル幅ＴｒＷおよびチャネル長ＴｒＬを決定する（ステップ４０５）。ステップ４０５は、まず、たとえば、各ＴＦＴを形成する位置における走査信号線の遅延値および映像信号線の遅延値やゲート絶縁膜（第１の絶縁層ＰＡＳ１）の厚さから、書き込み電流値がほぼ一定の値になるような各ＴＦＴのサイズＴｒＷ／ＴｒＬを算出する。そして、算出されたＴＦＴのサイズＴｒＷ／ＴｒＬを満たすように、各ＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬの寸法を決定する。

次に、ステップ４０４で成膜した導電膜の上に感光性レジストを塗布し、数値データに基づいて感光性レジストを露光する（ステップ４０６）。ステップ４０６で感光性レジストを露光するときには、たとえば、直描露光機と呼ばれる露光機を用いて行う。前記直描露光機は、たとえば、感光性レジストの露光領域を多数の微小領域に分割しておき、ＣＡＤなどで作成されたレイアウトデータ（数値データ）に基づいて、各微小領域を露光するか否かを判断し、露光すると判断した微小領域のみを順次または一括して露光する露光装置である。このとき、各ＴＦＴのドレイン電極ＳＤ１およびソース電極ＳＤ２に関する数値データは、ステップ４０５で算出し、決定した各ＴＦＴのチャネル幅ＴｒＷおよびチャネル長ＴｒＬに基づいて算出される寸法を用いる。

前記直描露光機を用いた場合、使用する数値データを変更するだけで露光パターン（露光領域）を変更することができる。そのため、ＴＦＴ基板１０１毎に第１の絶縁層ＰＡＳ１の膜厚分布が異なる場合でも、迅速かつ柔軟に対応することができる。また、前記直描露光機の場合、従来の一般的な露光装置で用いる露光マスクは不要であるため、製造コストを低減できる。

次に、前記直描露光機を用いて露光した感光性レジストを現像した後、ステップ４０４で成膜した導電膜をエッチングして映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２などを形成する（ステップ４０７）。

その後、映像信号線ＤＬなどの上に残っているレジストを剥離して除去し（ステップ４０７）、第２の絶縁層ＰＡＳ２や画素電極ＰＸを形成する（ステップ４０９）。

以上のような手順でＴＦＴ基板１０１を製造することにより、各ＴＦＴのゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚に応じて、ゲート絶縁膜が薄いＴＦＴはサイズＴｒＷ／ＴｒＬが小さく、ゲート絶縁膜が厚いＴＦＴはサイズＴｒＷ／ＴｒＬが大きいＴＦＴ基板１０１を得ることができる。

また、上記のような手順でＴＦＴ基板１０１を製造する場合、たとえば、表示領域ＤＡにマトリクス状に配置される各ＴＦＴ（アクティブ素子）のゲート絶縁膜の膜厚の違いによる画質むらが発生しないような厚さまで、第１の絶縁層ＰＡＳ１の膜厚を厚くしなくてもよくなる。つまり、ＴＦＴ基板１０１の第１の絶縁層ＰＡＳ１の膜厚を薄くすることができるので、ＴＦＴ基板１０１の製造効率を高くすることができ、ＴＦＴ基板１０１（液晶表示パネル１）の製造コストを低減できる。

なお、実施例１では、ＴＦＴのゲート絶縁膜としての機能を有する第１の絶縁層ＰＡＳ１を形成したときの膜厚分布に基づいて、各ＴＦＴのサイズを決定する場合を例に挙げている。しかしながら、ＴＦＴ基板１０１を製造する課程において、第１の絶縁層ＰＡＳ１の膜厚に面内分布が生じる場合、走査信号線ＧＬや映像信号線ＤＬなどを形成するための導体膜や、半導体層ＳＣを形成するためのアモルファスシリコン膜を形成（成膜）するときにも、同様の膜厚分布が生じることがある。そのため、実施例１のＴＦＴ基板１０１の製造方法では、たとえば、第１の絶縁層ＰＡＳ１の膜厚分布に加え、他の導体膜や半導体膜の膜厚分布も計測し、これらの計測結果を総合して、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を設定してもよいことはもちろんである。

ところで、ＴＦＴ基板１０１を製造する際に生じる第１の絶縁層ＰＡＳ１の膜厚分布は、たとえば、ＴＦＴ基板１０１毎に無作為な分布になることは非常に少なく、ＴＦＴ基板１０１の製造方法により、いくつかのパターンに分類できる。以下、ＴＦＴ基板１０１の製造方法と第１の絶縁層ＰＡＳ１の膜厚分布のパターン（傾向）の一例について説明する。

図７（ａ）は、１枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図７（ｂ）は、１枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図７（ｃ）は、１枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。図７（ｄ）は、１枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。

現在、液晶表示パネル１に用いられるＴＦＴ基板１０１は、たとえば、１枚のマザーガラスとよばれる大面積のガラス基板から２面（２枚）のＴＦＴ基板１０１を切り出したり、４面（４枚）のＴＦＴ基板１０１を切り出したりして製造されている。

１枚のマザーガラスから２枚のＴＦＴ基板１０１を切り出す、いわゆる２面取りの場合、たとえば、図７（ａ）に示すように、マザーガラス５には、２個の、ＴＦＴ基板１０１として切り出す領域５０１，５０２がある。この２個の領域５０１，５０２には、それぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から２個の領域５０１，５０２を切り出して、２枚のＴＦＴ基板１０１を得る。

このような２面取りの場合、マザーガラス５の２個の領域５０１，５０２に第１の絶縁層ＰＡＳ１を形成するための絶縁膜は、通常、マザーガラス５の全面に形成（成膜）される。このとき、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図７（ａ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。これは、絶縁膜を形成する際に、たとえば、プラズマＣＶＤ法で成膜するためである。

１枚のマザーガラスから４枚のＴＦＴ基板１を切り出す、いわゆる４面取りの場合、図７（ｂ）に示すように、マザーガラス５には、４個の、ＴＦＴ基板１０１として切り出す領域５１１，５１２，５１３，５１４がある。この４個の領域５１１〜５１４にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から４個の領域５１１〜５１４を切り出して、４枚のＴＦＴ基板１０１を得る。

このような４面取りの場合も、マザーガラス５の４個の領域５１１〜５１４に第１の絶縁層ＰＡＳ１を形成するための絶縁膜は、通常、マザーガラス５の全面に形成される。またこのときも、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図７（ｂ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。

１枚のマザーガラスから６枚のＴＦＴ基板１０１を切り出す、いわゆる６面取りの場合、図７（ｃ）に示すように、マザーガラス５には、６個の、ＴＦＴ基板１０１として切り出す領域５２１，５２２，５２３，５２４，５２５，５２６がある。この６個の領域５２１〜５２６にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から６個の領域５２１〜５２６を切り出して、６枚のＴＦＴ基板１０１を得る。

このような６面取りの場合も、マザーガラス５の６個の領域５２１〜５２６に第１の絶縁層ＰＡＳ１を形成するための絶縁膜は、通常、マザーガラス５の全面に形成される。またこのときも、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図７（ｃ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。

１枚のマザーガラスから１５枚のＴＦＴ基板１を切り出す、いわゆる１５面取りの場合、図７（ｄ）に示すように、マザーガラス５には、１５個の、ＴＦＴ基板１として切り出す領域５３１，５３２，５３３，５３４，５３５，５３６，５３７，５３８，５３９，５４０，５４１，５４２，５４３，５４４，５４５がある。この１５個の領域５３１〜５４５にはそれぞれ、たとえば、１画素の構成が図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１が形成される。そして、ＴＦＴ基板１０１を形成した後、マザーガラス５から１５個の領域５３１〜５４５を切り出して、１５枚のＴＦＴ基板を得る。

このような１５面取りの場合も、マザーガラス５の１５個の領域５３１〜５４５に第１の絶縁層ＰＡＳ１を形成するための絶縁膜は、通常、マザーガラス５の全面に形成される。またこのときも、マザーガラス５の全面に形成される絶縁膜の膜厚分布は、たとえば、図７（ｄ）に二点鎖線で示したようなマザーガラス５の中心Ｐを中心とする同心円で表され、中心Ｐおよびその近傍が最も厚く、中心Ｐから遠ざかるにつれて徐々に薄くなっていくような分布になる。

ここで、図７（ａ）乃至図７（ｄ）に示した１枚のマザーガラス５上における絶縁膜の膜厚分布と、マザーガラス５から切り出される各領域、すなわち１枚のＴＦＴ基板１０１が形成される領域における絶縁膜の膜厚分布との関係をみると、その関係は、以下の４つのパターンに分類されることがわかる。

１つめのパターンは、絶縁膜の膜厚分布が、図７（ａ）に示した領域５０１，５０２、図７（ｄ）に示した領域５３７，５３９のようになるパターンである。この１つめのパターンの特徴について、図８を用いて説明する。

図８は、絶縁膜の膜厚分布の１つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式平面図である。

絶縁膜の膜厚分布の１つめのパターンを説明するにあたっては、図８に示すように、２面取りの場合におけるマザーガラス５の１つの領域５０１を例に挙げる。図８において、ＧＬ_１，ＧＬ_Ｎは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ_１，ＤＬ_Ｍは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、２本の走査信号線ＧＬ_１，ＧＬ_Ｎの間には、図示していない複数本の走査信号線が配置されている。また、２本の映像信号線ＤＬ_１，ＤＬ_Ｍの間には、それらの間のほぼ中間にある映像信号線ＤＬ_ｕおよび図示していない複数本の映像信号線が配置されている。

このとき、マザーガラス５の領域５０１に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図８に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ_１と交差する点から映像信号線ＤＬ_ｕと交差する点に向かって単調に厚くなり、映像信号線ＤＬ_ｕと交差する点の近傍で最大の膜厚になった後、映像信号線ＤＬ_ｕと交差する点から映像信号線ＤＬ_Ｍと交差する点に向かって単調に薄くなるという変化をする。すなわち、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１において走査信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を測定すると、ドレインが映像信号線ＤＬ_ｕに接続しているＴＦＴのゲート絶縁膜が最も厚くなり、ドレインが映像信号線ＤＬ_１または映像信号線ＤＬ_Ｍに接続しているＴＦＴのゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５０１における走査信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を決定するときには、ドレインが映像信号線ＤＬ_ｕに接続しているＴＦＴのサイズが最も大きくなり、ドレインが映像信号線ＤＬ_１または映像信号線ＤＬ_Ｍに接続しているＴＦＴのサイズが最も小さくなるようにする。

なお、図８に示した例では、第１の絶縁層ＰＡＳ１のｘ方向の膜厚を測定したときに、最も外側に配置される２本の映像信号線ＤＬ_１，ＤＬ_Ｍの中間にある映像信号線ＤＬ_ｕと交差する点、言い換えると、各走査信号線の延在方向に対する走査信号線の両端の中間点における膜厚が最も厚くなっている。しかしながら、実際にＴＦＴ基板１０１を製造するときには、各走査信号線の延在方向に対するＴＦＴ基板１０１（領域５０１）の両端の中間点における膜厚が最も厚くなる。そのため、得られたＴＦＴ基板１０１において第１の絶縁層ＰＡＳ１のｘ方向の膜厚を測定したときには、各走査信号線の延在方向に対する走査信号線の両端の中間点とは異なる点における膜厚が最も厚くなることもあると推測される。その場合は、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点に最も近いＴＦＴのサイズが最も大きくなり、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点からの距離が長いＴＦＴほどサイズが小さくなるようにする。

またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ_１と交差する点から走査信号線ＧＬ_Ｎと交差する点に向かって単調に厚くなるという変化をする。すなわち、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１において映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜の膜厚を測定すると、ゲートが走査信号線ＧＬ_Ｎに接続しているＴＦＴのゲート絶縁膜が最も厚くなり、ゲートが走査信号線ＧＬ_１に接続しているＴＦＴのゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５０１における映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズを決定するときには、ゲートが走査信号線ＧＬ_Ｎに接続しているＴＦＴのサイズが最も大きくなり、ゲートが走査信号線ＧＬ_１に接続しているＴＦＴのサイズが最も小さくなるようにする。

このようにすることで、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１の表示領域ＤＡにマトリクス状に配置されたＴＦＴ（アクティブ素子）におけるゲート絶縁膜の膜厚の違いに起因する画質むらを低減できる。

なお、図８には、１つめのパターンの例として２面取りの場合のマザーガラス５にある１つの領域５０１を挙げているが、もう１つの領域５０２に形成する各ＴＦＴについても領域５０１と同様の考え方に基づいて各ＴＦＴのサイズを決定すればよいことはもちろんである。また、図７（ｄ）に示した１５面取りの場合における領域５３７，５３９に形成する各ＴＦＴについても、領域５０１と同様の考え方に基づいて各ＴＦＴのサイズを決定すればよいことはもちろんである。

次に、２つめのパターンを説明する。２つめのパターンは、絶縁膜の膜厚分布が、図７（ｃ）に示した領域５２２，５２５や、図７（ｄ）に示した領域５３２，５３５，５４１，５４４のようになるパターンである。この２つめのパターンの特徴について、図９を用いて説明する。

図９は、絶縁膜の膜厚分布の２つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式平面図である。

絶縁膜の膜厚分布の２つめのパターンを説明するにあたっては、図９に示すように、６面取りの場合におけるマザーガラス５の１つの領域５２２を例に挙げる。図９において、ＧＬ_１，ＧＬ_Ｎは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ_１，ＤＬ_Ｍは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、２本の映像信号線ＤＬ_１，ＤＬ_Ｍの間には、図示していない複数本の映像信号線が配置されている。また、２本の走査信号線ＧＬ_１，ＧＬ_Ｎの間には、それらの間のほぼ中間にある走査信号線ＧＬ_ｉおよび図示していない複数本の走査信号線が配置されている。

このとき、マザーガラス５の領域５２２に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図９に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ_１と交差する点から映像信号線ＤＬ_Ｍと交差する点に向かって単調に厚くなるという変化をする。すなわち、マザーガラス５の領域５２２に形成されるＴＦＴ基板１０１において走査信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を測定すると、ドレインが映像信号線ＤＬ_Ｍに接続しているＴＦＴのゲート絶縁膜が最も厚くなり、ドレインが映像信号線ＤＬ_１に接続しているＴＦＴのゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５２２における映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を決定するときには、ドレインが映像信号線ＤＬ_Ｍに接続しているＴＦＴのサイズが最も大きくなり、ドレインが映像信号線ＤＬ_１に接続しているＴＦＴのサイズが最も小さくなるようにする。

またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ_１と交差する点から走査信号線ＧＬ_ｉと交差する点に向かって単調に厚くなり、走査信号線ＧＬ_ｉと交差する点の近傍で最大の膜厚になった後、走査信号線ＧＬ_ｉと交差する点から走査信号線ＧＬ_Ｎと交差する点に向かって単調に薄くなるという変化をする。すなわち、マザーガラス５の領域５０１に形成されるＴＦＴ基板１０１おいて映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を測定すると、ゲートが走査信号線ＧＬ_ｉに接続しているＴＦＴにおけるゲート絶縁膜が最も厚く、ゲートが走査信号線ＧＬ_１または走査信号線ＧＬ_Ｎに接続しているＴＦＴにおけるゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５０１における映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズを決定するときには、ゲートが走査信号線ＧＬ_ｉに接続しているＴＦＴのサイズが最も大きくなり、ゲートが走査信号線ＧＬ_１または走査信号線ＧＬ_Ｎに接続しているＴＦＴのサイズが最も小さくなるようにする。

なお、図９に示した例では、第１の絶縁層ＰＡＳ１のｙ方向の膜厚を測定したときに、最も外側に配置される２本の走査信号線ＧＬ_１，ＧＬ_Ｎの中間にある走査信号線ＧＬ_ｉと交差する点、言い換えると、各映像信号線の延在方向に対する映像信号線の両端の中間点における膜厚が最も厚くなっている。しかしながら、実際にＴＦＴ基板１０１を製造するときには、各映像信号線の延在方向に対するＴＦＴ基板１０１（領域５２２）の両端の中間点における膜厚が最も厚くなる。そのため、得られたＴＦＴ基板１０１において第１の絶縁層ＰＡＳ１のｙ方向の膜厚を測定したときには、各映像信号線の延在方向に対する映像信号線の両端の中間点とは異なる点における膜厚が最も厚くなることもあると推測される。その場合は、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点に最も近いＴＦＴのサイズが最も大きくなり、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点からの距離が長いＴＦＴほどサイズが小さくなるようにする。

このようにすることで、マザーガラス５の領域５２２に形成されるＴＦＴ基板１０１の表示領域ＤＡにマトリクス状に配置されたＴＦＴ（アクティブ素子）におけるゲート絶縁膜の膜厚の違いによる画質むらを低減できる。

なお、図９には、２つめのパターンの例として６面取りの場合のマザーガラス５にある１つの領域５２２を挙げているが、もう１つの領域５２５に形成する各ＴＦＴについても領域５２２と同様の考え方に基づいて各ＴＦＴのサイズを決定すればよいことはもちろんである。また、図７（ｄ）に示した１５面取りの場合における領域５３２，５３５，５４１，５４４に形成する各ＴＦＴについても、領域５２２と同様の考え方に基づいて各ＴＦＴのサイズを決定すればよいことはもちろんである。

次に、３つめのパターンを説明する。３つめのパターンは、絶縁膜の膜厚の分布が、図７（ｂ）に示した領域５１１，５１２，５１３，５１４、図７（ｃ）に示した領域５２１，５２３，５２４，５２６、図７（ｄ）に示した領域５３１，５３３，５３４，５３６，５４０，５４２，５４３，５４５のようになるパターンである。この３つめのパターンの特徴について、図１０を用いて説明する。

図１０は、絶縁膜の膜厚分布の３つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式平面図である。

絶縁膜の膜厚分布の３つめのパターンを説明するにあたっては、図１０に示すように、４面取りの場合におけるマザーガラス５の１つの領域５１１を例に挙げる。図１０において、ＧＬ_１，ＧＬ_Ｎは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ_１，ＤＬ_Ｍは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、２本の走査信号線ＧＬ_１，ＧＬ_Ｎの間には、図示していない複数本の走査信号線が配置されており、２本の映像信号線ＤＬ_１，ＤＬ_Ｍの間には、図示していない複数本の映像信号線が配置されている。

このとき、マザーガラス５の領域５１１に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図１０に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ_１と交差する点から映像信号線ＤＬ_Ｍと交差する点に向かって単調に厚くなるという変化をする。すなわち、マザーガラス５の領域５１１に形成されるＴＦＴ基板１０１において走査信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を測定すると、ドレインが映像信号線ＤＬ_Ｍに接続しているＴＦＴにおけるゲート絶縁膜が最も厚くなり、ドレインが映像信号線ＤＬ_１に接続しているＴＦＴにおけるゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５０１における走査信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を決定するときには、ドレインが映像信号線ＤＬ_Ｍに接続しているＴＦＴのサイズが最も大きくなり、ドレインが映像信号線ＤＬ_１に接続しているＴＦＴのサイズが最も小さくなるようにする。

またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ_１と交差する点から走査信号線ＧＬ_Ｎと交差する点に向かって単調に厚くなるという変化をする。すなわち、マザーガラス５の領域５１１に形成されるＴＦＴ基板１０１において映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を測定すると、ゲートが走査信号線ＧＬ_Ｎに接続しているＴＦＴにおけるゲート絶縁膜が最も厚くなり、ゲートが走査信号線ＧＬ_１に接続しているＴＦＴにおけるゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５１１における映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を決定するときには、ゲートが走査信号線ＧＬ_Ｎに接続しているＴＦＴのサイズが最も大きくなり、ゲートが走査信号線ＧＬ_１に接続しているＴＦＴのサイズが最も小さくなるようにする。

このようにすることで、マザーガラス５の領域５１１に形成されるＴＦＴ基板１０１の表示領域ＤＡにマトリクス状に配置されたＴＦＴ（アクティブ素子）におけるゲート絶縁膜の違いに起因する画質むらを低減できる。

なお、図１０には、３つめのパターンの例として４面取りの場合のマザーガラス５にある１つの領域５１１を挙げているが、他の３つの領域５１２〜５１４に形成する各ＴＦＴについても領域５１１と同様の考え方に基づいて各ＴＦＴのサイズを決定すればよいことはもちろんである。また、図７（ｃ）に示した６面取りの場合における領域５２１，５２３，５２４，５２６や、図７（ｄ）に示した１５面取りの場合における領域５３２，５３５，５４１，５４４に形成するＴＦＴについても、領域５１１と同様の関係に基づいて各ＴＦＴのサイズを決定すればよいことはもちろんである。

最後に、４つめのパターンを説明する。４つめのパターンは、絶縁膜の膜厚の分布が、図７（ｄ）に示した領域５３８のようになるパターンである。この４つめのパターンの特徴について、図１１を用いて説明する。

図１１は、絶縁膜の膜厚分布の４つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式図である。

絶縁膜の膜厚分布の４つめのパターンを説明するにあたっては、図１１に示すように、１５面取りの場合におけるマザーガラス５の１つの領域５３８を例に挙げる。図１１において、ＧＬ_１，ＧＬ_Ｎは、表示領域の最も外側に配置されている２本の走査信号線を示しており、ＤＬ_１，ＤＬ_Ｍは、表示領域の最も外側に配置されている２本の映像信号線を示している。また、２本の走査信号線ＧＬ_１，ＧＬ_Ｎの間には、それらの間のほぼ中間にある走査信号線ＧＬ_ｉおよび図示していない複数本の走査信号線が配置されている。また、２本の映像信号線ＤＬ_１，ＤＬ_Ｍの間には、それらの間のほぼ中間にある映像信号線ＤＬ_ｕおよび図示していない複数本の映像信号線が配置されている。

このとき、マザーガラス５の領域５３８に形成された第１の絶縁層ＰＡＳ１の膜厚分布は、図１１に二点鎖線で示したような分布になる。つまり、走査信号線の延在方向（ｘ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、映像信号線ＤＬ_１と交差する点から映像信号線ＤＬ_ｕと交差する点に向かって単調に厚くなり、映像信号線ＤＬ_ｕと交差する点の近傍で最大の膜厚になった後、映像信号線ＤＬ_ｕと交差する点から映像信号線ＤＬ_Ｍと交差する点に向かって単調に薄くなるという変化をする。すなわち、マザーガラス５の領域５３８に形成されるＴＦＴ基板１０１において走査信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を測定すると、ドレインが映像信号線ＤＬ_ｕに接続しているＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）が最も厚く、ドレインが映像信号線ＤＬ_１または映像信号線ＤＬ_Ｍに接続しているＴＦＴにおけるゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５３８における走査信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を決定するときには、ドレインが映像信号線ＤＬ_ｕに接続しているＴＦＴのサイズが最も大きくなり、ドレインが映像信号線ＤＬ_１または映像信号線ＤＬ_Ｍに接続しているＴＦＴのサイズが最も小さくなるようにする。

なお、図１１に示した例では、第１の絶縁層ＰＡＳ１のｘ方向の膜厚を測定したときに、最も外側に配置される２本の映像信号線ＤＬ_１，ＤＬ_Ｍの中間にある映像信号線ＤＬ_ｕと交差する点、言い換えると、各走査信号線の延在方向に対する走査信号線の両端の中間点における膜厚が最も厚くなっている。しかしながら、実際にＴＦＴ基板１０１を製造するときには、各走査信号線の延在方向に対するＴＦＴ基板１０１（領域５３８）の両端の中間点における膜厚が最も厚くなる。そのため、得られたＴＦＴ基板１０１において第１の絶縁層ＰＡＳ１のｘ方向の膜厚を測定したときには、各走査信号線の延在方向に対する走査信号線の両端の中間点とは異なる点における膜厚が最も厚くなることもあると推測される。その場合は、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点に最も近いＴＦＴのサイズが最も大きくなり、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点からの距離が長いＴＦＴほどサイズが小さくなるようにする。

またこのとき、映像信号線の延在方向（ｙ方向）にみた第１の絶縁層ＰＡＳ１の膜厚は、走査信号線ＧＬ_１と交差する点から走査信号線ＧＬ_ｉと交差する点に向かって単調に厚くなり、走査信号線ＧＬ_ｉと交差する点の近傍で最大の膜厚になった後、走査信号線ＧＬ_ｉと交差する点から走査信号線ＧＬ_Ｎと交差する点に向かって単調に薄くなるという変化をする。すなわち、マザーガラス５の領域５３８に形成されるＴＦＴ基板１０１において映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴにおけるゲート絶縁膜（第１の絶縁層ＰＡＳ１）の膜厚を測定すると、ゲートが走査信号線ＧＬ_ｉに接続しているＴＦＴにおけるゲート絶縁膜が最も厚く、ゲートが走査信号線ＧＬ_１または走査信号線ＧＬ_Ｎに接続しているＴＦＴにおけるゲート絶縁膜が最も薄くなる。そのため、マザーガラス５の領域５３８における映像信号線の延在方向に沿って並んだ複数個の画素のＴＦＴについて、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を決定するときには、ゲートが走査信号線ＧＬ_ｉに接続しているＴＦＴのサイズが最も大きくなり、ゲートが走査信号線ＧＬ_１または走査信号線ＧＬ_Ｎに接続しているＴＦＴのサイズが最も小さくなるようにする。

なお、図１１に示した例では、第１の絶縁層ＰＡＳ１のｙ方向の膜厚を測定したときに、最も外側に配置される２本の走査信号線ＧＬ_１，ＧＬ_Ｎの中間にある走査信号線ＧＬ_ｉと交差する点、言い換えると、各映像信号線の延在方向に対する映像信号線の両端の中間点における膜厚が最も厚くなっている。しかしながら、実際にＴＦＴ基板１０１を製造するときには、各映像信号線の延在方向に対するＴＦＴ基板１０１（領域５３８）の両端の中間点における膜厚が最も厚くなる。そのため、得られたＴＦＴ基板１０１において第１の絶縁層ＰＡＳ１のｙ方向の膜厚を測定したときには、各映像信号線の延在方向に対する映像信号線の両端の中間点とは異なる点における膜厚が最も厚くなることもあると推測される。その場合は、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点に最も近いＴＦＴのサイズが最も大きくなり、第１の絶縁層ＰＡＳ１の膜厚が最も厚くなる点からの距離が長いＴＦＴほどサイズが小さくなるようにする。

このようにすることで、マザーガラス５の領域５３８に形成されるＴＦＴ基板１０１の表示領域ＤＡにマトリクス状に配置されたＴＦＴ（アクティブ素子）におけるゲート絶縁膜の膜厚の違いに起因する画質むらを低減できる。

なお、図１１には、４つめのパターンの例として１５面取りの場合のマザーガラス５にある１つの領域５３８を挙げているが、１５面取りに限らず、たとえば、３面×３面の９面取りの場合の中央の領域などに形成する各ＴＦＴについても、領域５３８と同様の考え方に基づいて各ＴＦＴのサイズを決定すればよいことはもちろんである。

以上説明したように、実施例１の液晶表示パネル１によれば、表示領域にマトリクス状に配置された各ＴＦＴ（アクティブ素子）におけるゲート絶縁膜の膜厚の違いに起因した各ＴＦＴの書き込み電流値のばらつきを低減できる。そのため、各ＴＦＴのゲート絶縁膜の膜厚の違いに起因した画質むらを低減でき、液晶表示装置の表示品質を向上させることができる。

また、実施例１によれば、ＴＦＴ基板１０１を製造するときに、たとえば、マトリクス状に配置される各ＴＦＴ（アクティブ素子）においてゲート絶縁膜として機能する第１の絶縁層ＰＡＳ１の膜厚を薄くできるので、ＴＦＴ基板１０１の製造効率が高まり、ＴＦＴ基板１０１（液晶表示パネル１）の製造コストを低減できる。

なお、実施例１では、本発明を適用した液晶表示パネル１の構成の一例として、１画素の構成が、図３（ａ）乃至図３（ｃ）に示したような構成のＴＦＴ基板１０１を有する縦電界駆動方式の液晶表示パネル１を挙げたが、本発明は、これに限らず、種々の構成のＴＦＴ基板１０１を有する縦電界駆動方式の液晶表示パネル１に適用できることはもちろんである。また、本発明は、透過型に限らず、半透過型あるいは反射型の液晶表示パネル１にも適用できることはもちろんである。

またさらに、実施例１では、本発明を適用した液晶表示パネル１の構成の一例として、縦電界駆動方式の液晶表示パネル１を挙げたが、本発明は、縦電界駆動方式の液晶表示パネルに限らず、横電界駆動方式の液晶表示パネルにも適用できることはもちろんである。

図１２（ａ）は、実施例１の液晶表示パネルのＴＦＴ基板における１画素の構成の変形例の１つを示す模式平面図である。図１２（ｂ）は、図１２（ａ）のＤ−Ｄ’線における模式断面図である。図１２（ｃ）は、図１２（ａ）のＥ−Ｅ’線における模式断面図である。

横電界駆動方式の液晶表示パネル１は、ＴＦＴ基板１０１における１画素の構成が、たとえば、図１２（ａ）乃至図１２（ｃ）に示すような構成になっており、ガラス基板などの絶縁基板ＳＵＢの表面に走査信号線ＧＬおよび保持容量線ＳｔｇＬ、第１の絶縁層ＰＡＳ１、半導体層ＳＣ、映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２、第２の絶縁層ＰＡＳ２、画素電極ＰＸおよび共通電極ＣＴが積層している。画素電極ＰＸは、スルーホールＴＨ１によりソース電極ＳＤ２と電気的に接続しており、共通電極ＣＴは、スルーホールＴＨ２により保持容量線ＳｔｇＬと電気的に接続している。また、画素電極ＰＸおよび共通電極ＣＴは、一般にくし歯状と呼ばれる形状になっており、たとえば、走査信号線ＧＬの延在方向に沿って画素電極ＰＸおよび共通電極ＣＴが交互に配置されている。

なお、図１２（ａ）乃至図１２（ｃ）に示した構成において、絶縁基板ＳＵＢの表面に積層される走査信号線ＧＬ、第１の絶縁層ＰＡＳ１、半導体層ＳＣ、映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２、第２の絶縁層ＰＡＳ２、画素電極ＰＸは、図３（ａ）乃至図３（ｃ）に示した縦電界駆動方式の液晶表示パネル１（ＴＦＴ基板１０１）のものと同じ材料、同じ形成方法でよいので、繰り返しの説明は省略する。

また、図１２（ａ）乃至図１２（ｃ）に示した構成において、保持容量線ＳｔｇＬは、たとえば、ソース電極ＳＤ２や画素電極ＰＸと平面でみて重なる領域において保持容量を形成するための配線（導電層）であり、走査信号線ＧＬと同時に形成する。また、共通電極ＣＴは、画素電極ＰＸと同時に形成する。

このような横電界駆動方式の液晶表示パネル１（ＴＦＴ基板１０１）においても、たとえば、図４（ａ）乃至図４（ｆ）に沿って説明した考え方に基づいて、各ＴＦＴのサイズ（ＴｒＷ／ＴｒＬ）を決定することで、各ＴＦＴの書き込み電流値のばらつきを低減でき、画質むらを低減できる。

図１３（ａ）乃至図１３（ｃ）は、本発明による実施例２の液晶表示パネルの概略構成の一例を説明するための模式図である。
図１３（ａ）は、１枚のＴＦＴ基板におけるエッチング量のばらつきの見積もり方法の一例を示す模式平面図である。図１３（ｂ）は、図１３（ａ）に示した表示領域ＤＡの対角に位置する２箇所におけるエッチング量のばらつきの一例を示す模式断面図である。図１３（ｃ）は、図１３（ａ）に示した２つの画素ＳＰ１，ＳＰ２におけるエッチング量のばらつきの一例を示す模式断面図である。

実施例１で説明したような構成のＴＦＴ基板１０１を製造するときには、たとえば、第１の絶縁層ＰＡＳ１の膜厚の面内分布などの情報に基づいて決定したチャネル幅ＴｒＷやチャネル長ＴｒＬの寸法を利用して感光性レジストを露光している。そのため、たとえば、図６に示したような手順において、露光した感光性レジストを現像して得られるマスクを利用して行われるエッチング行程（ステップ４０７）において生じるエッチング量のばらつきにより、実際に形成されたＴＦＴのチャネル幅ＴｒＷやチャネル長ＴｒＬの寸法が、ステップ４０５で決定した寸法からずれてしまう可能性がある。

本願発明者らは、図６に示したステップ４０７において、導電膜をエッチングして映像信号線ＤＬおよびドレイン電極ＳＤ１ならびにソース電極ＳＤ２を形成するときに、１枚のＴＦＴ基板１０１の上でエッチング量にどの程度のばらつきが生じるかを調べるために、まず、たとえば、図１３（ａ）に示すように、表示領域ＤＡの対角に位置する２箇所ＩＳ１，ＩＳ２における映像信号線ＤＬの寸法のばらつきを調べた。なお、図１３（ａ）におけるＩＳ１は、ダミーの走査信号線ＧＬ_０と映像信号線ＤＬ_１とが立体的に交差する点であり、ＩＳ２は、走査信号線ＧＬ_Ｎとダミーの映像信号線ＤＬ_Ｍ＋１とが立体的に交差する点である。

このとき、ガラス基板などの絶縁基板ＳＵＢの表面には、厚さおよび幅が均一な複数本の走査信号線ＧＬおよび厚さが均一な第１の絶縁層ＰＡＳ１を形成しておき、第１の絶縁層ＰＡＳ１の上に、厚さが均一な導電膜を成膜し、幅が均一になるように形成したレジストをマスクにして前記導電膜をエッチングし、複数本の映像信号線ＤＬを形成した。

その結果、たとえば、図１３（ｂ）に示すように、表示領域ＤＡの１つの角部ＩＳ１の近傍における映像信号線ＤＬ_１の幅がＤＬＷ０であったのに対し、もう一つの角部ＩＳ２の近傍におけるダミーの映像信号線ＤＬ_Ｍ＋１の幅はＤＬＷ０よりも広いＤＬＷＭになった。本願発明者らが調べた例では、表示領域ＤＡの対角の寸法Ｌ_ＤＡが８０ｃｍのときに、２箇所ＩＳ１，ＩＳ２における映像信号線の幅にはＤＬＷＭ−ＤＬＷ０＝２．６［μｍ］の差が生じた。

またこのとき、図１３（ａ）に示した第１の画素ＳＰ１の近傍における映像信号線ＤＬ_ｕの幅ＤＬＷ１と、第２の画素ＳＰ２の近傍における映像信号線ＤＬ_ｖの幅ＤＬＷ２は、たとえば、図１３（ｃ）に示すような関係になる。このとき、表示領域ＤＡの対角に位置する一方の角部ＩＳ１に近いほうの第１の画素ＳＰ１の近傍における映像信号線ＤＬ_ｕの幅ＤＬＷ１は、角部ＩＳ１の近傍における映像信号線ＤＬ_１の幅ＤＬＷ０よりも広く、第２の画素ＳＰ２の近傍における映像信号線ＤＬ_ｖの幅ＤＬＷ２よりも狭い。また、表示領域ＤＡの対角に位置する他方の角部ＩＳ２に近いほうの第２の画素ＳＰ２の近傍における映像信号線ＤＬ_ｖの幅ＤＬＷ２は、角部ＩＳ２の近傍におけるダミーの映像信号線ＤＬ_Ｍ＋１の幅ＤＬＷＭよりも広く、第１の画素ＳＰ１の近傍における映像信号線ＤＬ_ｕの幅ＤＬＷ１よりも狭い。そのため、２つの画素ＳＰ１，ＳＰ２の近傍における２本の映像信号線ＤＬ_ｕ，ＤＬ_ｖの幅の差ＤＬＷ２−ＤＬＷ１は、２．６μｍよりも小さい。

このことから、表示領域ＤＡの対角の寸法Ｌ_ＤＡが８０ｃｍのＴＦＴ基板１０１を製造した場合、エッチング量のばらつきにより、任意の２箇所における映像信号線ＤＬの幅には最大で２．６μｍのばらつきが生じることが予測される。

また、表示領域ＤＡの任意の２箇所における映像信号線ＤＬの幅の差は、当該２箇所の距離の長さに比例して大きくなることが予測される。そのため、表示領域ＤＡが対角８０ｃｍのＴＦＴ基板１０１の場合、エッチング量のばらつきを考慮すると、第１の画素ＳＰ１の近傍における映像信号線ＤＬ_ｕの幅ＤＬＷ１と、第２の画素ＳＰ２の近傍における映像信号線ＤＬ_ｖの幅ＤＬＷ２との関係は、下記（式２）のように見積もることができる。

なお、上記（式２）において、Ｌ_１２は、第１の画素ＳＰ１の近傍における映像信号線ＤＬ_ｕの幅がＤＬＷ１の位置と、第２の画素ＳＰ２の近傍における映像信号線ＤＬ_ｖの幅がＤＬＷ２の位置との距離である（単位はｃｍ）。

また、上記（式２）に示した関係を一般化すると、下記（式３）のように表すことができる。

なお、上記（式３）において、Ｌ_ＤＡは表示領域ＤＡの対角の距離（単位はｃｍ）であり、σは表示領域ＤＡの対角に位置する２つの角部ＩＳ１，ＩＳ２においてエッチング量のばらつきにより生じる寸法の差（単位はｃｍ）である。

以上のようなエッチング量のばらつきを考慮すると、実施例１で説明したような考え方で第１の画素ＳＰ１のＴＦＴのサイズと、第２の画素ＳＰ２のＴＦＴのサイズとを決定した場合、実際に形成された第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１と、第２の画素ＳＰ２のＴＦＴのサイズＴｒＷ２／ＴｒＬ２との関係は、たとえば、下記（式１）のような関係を満たしていると推測できる。

すなわち、実施例２の液晶表示パネル１（ＴＦＴ基板１０１）では、１つの表示領域ＤＡにある任意の２つの画素ＳＰ１，ＳＰ２のＴＦＴについて、第１の画素ＳＰ１のＴＦＴのサイズＴｒＷ１／ＴｒＬ１と、第２の画素ＳＰ２のＴＦＴのサイズＴｒＷ２／ＴｒＬ２との関係が上記（式１）の関係を満たしていれば、各ＴＦＴのサイズの関係が、図６に示したステップ４０５で決定した関係を満たしていると見なす。

またさらに、このようなエッチング量のばらつきが既知であれば、前記ステップ４０５で各ＴＦＴのサイズを決定するときに、エッチング量のばらつきを考慮して決定することで、各ＴＦＴの書き込み電流値の違い（差）をさらに小さくできる。

以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。

たとえば、実施例１では、アクティブマトリクス型の液晶表示パネルを例に挙げたが、これに限らず、表示領域にＴＦＴがマトリクス状に配置された表示パネルであれば本発明を適用できる。本発明を適用できる他の表示パネルとしては、たとえば、有機ＥＬを用いた自発光型の表示パネルがある。

本発明によれば、基板に配置された多数個のＴＦＴについて、各ＴＦＴにおける書き込み電流値がほぼ均一になるようにすることができる。そのため、表示パネルに限らず、たとえば、半導体集積回路に適用することもできると考えられる。

本発明による実施例１の液晶表示装置の概略構成の一例を示す模式図である。図１（ａ）に示した液晶表示パネルにおける１画素の回路構成の一例を示す模式回路図である。液晶表示パネルの概略構成の一例を示す模式平面図である。図２（ａ）のＡ−Ａ’線における模式断面図である。液晶表示パネルのＴＦＴ基板における１画素の構成の一例を示す模式平面図である。図３（ａ）のＢ−Ｂ’線における模式断面図である。図３（ａ）のＣ−Ｃ’線における模式断面図である。実施例１の液晶表示パネルの特徴を説明するために選択する４つの画素の位置関係の一例を示す模式図である。１本の走査信号線の上における第１の絶縁層の膜厚の変化の一例を示す模式断面図である。図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの断面構成の一例を示す模式断面図である。ゲートが共通の走査信号線に接続しているＴＦＴのサイズの分布の一例を示す模式グラフ図である。図４（ａ）に示した２つの画素ＳＰ１，ＳＰ２のＴＦＴの平面構成の一例を示す模式平面図である。図４（ａ）に示した２つの画素ＳＰ１，ＳＰ３のＴＦＴの平面構成の一例を示す模式平面図である。実施例１の液晶表示パネルにおける２つの画素の選択例の第１の変形例を示す模式平面図である。実施例１の液晶表示パネルにおける２つの画素の選択例の第２の変形例を示す模式平面図である。実施例１のＴＦＴ基板の製造方法の一例を説明するための模式フロー図である。１枚のマザーガラスから２枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。１枚のマザーガラスから４枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。１枚のマザーガラスから６枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式平面図である。１枚のマザーガラスから１５枚のＴＦＴ基板を切り出す場合の絶縁膜の膜厚分布を示す模式図である。絶縁膜の膜厚分布の１つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式平面図である。絶縁膜の膜厚分布の２つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式平面図である。絶縁膜の膜厚分布の３つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式平面図である。絶縁膜の膜厚分布の４つめのパターンにおけるＴＦＴのゲート絶縁膜の膜厚とサイズとの関係の一例を説明するための模式図である。実施例１の液晶表示パネルのＴＦＴ基板における１画素の構成の変形例の１つを示す模式平面図である。図１２（ａ）のＤ−Ｄ’線における模式断面図である。図１２（ａ）のＥ−Ｅ’線における模式断面図である。１枚のＴＦＴ基板におけるエッチング量のばらつきの見積もり方法の一例を示す模式平面図である。図１６（ａ）に示した表示領域ＤＡの対角に位置する２箇所におけるエッチング量のばらつきの一例を示す模式断面図である。図１６（ａ）に示した２つの画素ＳＰ１，ＳＰ２におけるエッチング量のばらつきの一例を示す模式断面図である。

符号の説明

１…液晶表示パネル
１０１…ＴＦＴ基板
１０２…対向基板
１０３…液晶材料
１０４…シール材
１０５Ａ，１０５Ｂ…偏光板
ＳＵＢ…絶縁基板
ＧＬ，ＧＬ_ｎ，ＧＬ_ｎ＋１，ＧＬ_ｉ，ＧＬ_ｊ，ＧＬ_Ｎ−１，ＧＬ_Ｎ…走査信号線
ＤＬ，ＤＬ_ｍ，ＤＬ_ｍ＋１，ＤＬ_ｕ，ＤＬ_ｖ，ＤＬ_Ｍ…映像信号線
ＤＬ_Ｍ＋１…ダミーの映像信号線
ＳＤ１…ドレイン電極
ＳＤ２…ソース電極
ＳＣ…半導体層
ＰＡＳ１…第１の絶縁層
ＰＡＳ２…第２の絶縁層
ＰＸ…画素電極
ＣＴ…共通電極
ＴＨ，ＴＨ１，ＴＨ２…スルーホール
ＬＣ…液晶層
ＰＡＳ…絶縁層
２…ゲートドライバ
３…データドライバ
５…マザーガラス

Claims

絶縁基板の表面に、複数本の走査信号線と、前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、多数個のＴＦＴとが配置されており、前記多数個のＴＦＴは、ゲートが前記複数本の走査信号線のうちのいずれか１本の走査信号線に接続し、ドレインまたはソースのいずれか一方が前記複数本の映像信号線のうちのいずれか１本の映像信号線に接続しており、かつ、各ＴＦＴにおける前記ゲートが接続している前記走査信号線と前記ドレインまたはソースのいずれか一方が接続している前記映像信号線との組み合わせが異なる表示パネルを有する表示装置であって、
前記多数個のＴＦＴのうちの、ある１つのＴＦＴにおけるゲート絶縁膜の膜厚と、前記ある１つのＴＦＴとは異なるもう１つのＴＦＴにおけるゲート絶縁膜の膜厚とが異なる場合に、
当該２つのＴＦＴのうちの、前記ゲート絶縁膜の膜厚が薄いほうのＴＦＴにおけるチャネル幅をチャネル長で除した値が、前記ゲート絶縁膜の膜厚が厚いほうのＴＦＴにおけるチャネル幅をチャネル長で除した値よりも小さいことを特徴とする表示装置。
前記ある１つのＴＦＴにおけるゲート絶縁膜の膜厚およびチャネル幅ならびにチャネル長をそれぞれＰＡＳＤ１およびＴｒＷ１ならびにＴｒＬ１とし、
前記ある１つのＴＦＴとは異なるもう一つのＴＦＴにおけるゲート絶縁膜の膜厚およびチャネル幅ならびにチャネル長をそれぞれＰＡＳＤ２およびＴｒＷ２ならびにＴｒＬ２とし、
当該２つのＴＦＴの距離をＬ_１２、前記表示パネルにおける表示領域の対角の長さをＬ_ＤＡ、前記表示領域の前記対角の各位置におけるエッチング量の差をσとしたときに、
前記ある１つのＴＦＴにおけるゲート絶縁膜ＰＡＳＤ１と前記もう一つのＴＦＴにおけるゲート絶縁膜の膜厚ＰＡＳＤ２との関係がＰＡＳＤ１＜ＰＡＳＤ２であれば、下記（式１）の関係を満たすことを特徴とする表示装置。
前記多数個のＴＦＴのうちの、前記走査信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記走査信号線の延在方向に対する前記走査信号線の両端のうちの一端からの距離が長いＴＦＴほど前記ゲート絶縁膜の膜厚が厚く、
前記走査信号線の前記一端からの距離が長いＴＦＴほどチャネル幅をチャネル長で除した値が大きいことを特徴とする請求項１または請求項２に記載の表示装置。
前記多数個のＴＦＴのうちの、前記走査信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記走査信号線の延在方向に対する前記走査信号線の両端の間にある特定の点からの距離が短いＴＦＴほどゲート絶縁膜の膜厚が厚く、
前記走査信号線の前記特定の点からの距離が短いＴＦＴほどチャネル幅をチャネル長で除した値が大きいことを特徴とする請求項１または請求項２に記載の表示装置。
前記特定の点は、前記走査信号線の延在方向に対する前記絶縁基板の両端の中間点に位置する点であることを特徴とする請求項４に記載の表示装置。
前記特定の点は、前記走査信号線の延在方向に対する前記走査信号線の両端の中間点であることを特徴とする請求項４に記載の表示装置。
前記多数個のＴＦＴのうちの、前記映像信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記映像信号線の延在方向に対する前記映像信号線の両端のうちの一端からの距離が長いＴＦＴほど前記ゲート絶縁膜の膜厚が厚く、
前記映像信号線の前記一端からの距離が長いＴＦＴほどチャネル幅をチャネル長で除した値が大きいことを特徴とする請求項１乃至請求項６のいずれか１項に記載の表示装置。
前記多数個のＴＦＴのうちの、前記映像信号線の延在方向に沿って並んだ複数個のＴＦＴは、前記映像信号線の延在方向に対する前記映像信号線の両端の間にある特定の点からの距離が短いＴＦＴほどゲート絶縁膜の膜厚が厚く、
前記映像信号線の前記特定の点からの距離が短いＴＦＴほどチャネル幅をチャネル長で除した値が大きいことを特徴とする請求項１乃至請求項６のいずれか１項に記載の表示装置。
前記特定の点は、前記映像信号線の延在方向に対する前記絶縁基板の両端の中間点に位置する点であることを特徴とする請求項８に記載の表示装置。
前記特定の点は、前記映像信号線の延在方向に対する前記映像信号線の両端の中間点であることを特徴とする請求項８に記載の表示装置。
前記表示パネルは、一対の基板の間に液晶材料を封入した液晶表示パネルであることを特徴とする請求項１乃至請求項１０のいずれか１項に記載の表示装置。