CN104465509B - 一种oled显示器件阵列基板及其制备方法 - Google Patents

一种oled显示器件阵列基板及其制备方法 Download PDF

Info

Publication number
CN104465509B
CN104465509B CN201310429409.0A CN201310429409A CN104465509B CN 104465509 B CN104465509 B CN 104465509B CN 201310429409 A CN201310429409 A CN 201310429409A CN 104465509 B CN104465509 B CN 104465509B
Authority
CN
China
Prior art keywords
grid
doping
display device
array base
base palte
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310429409.0A
Other languages
English (en)
Other versions
CN104465509A (zh
Inventor
向长江
邱勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Guoxian Photoelectric Co Ltd
Original Assignee
Kunshan Guoxian Photoelectric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Guoxian Photoelectric Co Ltd filed Critical Kunshan Guoxian Photoelectric Co Ltd
Priority to CN201310429409.0A priority Critical patent/CN104465509B/zh
Publication of CN104465509A publication Critical patent/CN104465509A/zh
Application granted granted Critical
Publication of CN104465509B publication Critical patent/CN104465509B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种OLED显示器件阵列基板制备方法，通过2次掩膜和3离子掺杂工艺实现沟道区域、源极区、漏极区、LDD区、以及电容器下极板等不同功能区的掺杂，制备步骤少、工艺简单；三次掺杂步骤均在间隔有栅极绝缘层的条件下实施，可以施加相同的加速电压，节省了工艺成本，提高了工艺的稳定性和器件的良品率；而且，加速电压相同，掺杂工艺完成后不需要进行快速热处理工艺，简化了工艺步骤；半导体层图案化之前，先进行了整个半导体层的掺杂工艺，形成TFT之后，增加了TFT沟道区域的载流子迁移率，赋予阈值电压（Vth）较小的漂移值，成功补偿了TFT的空间不均性和不稳定性，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度（灰阶）。

Description

一种OLED显示器件阵列基板及其制备方法
技术领域
本发明涉及有源矩阵有机发光显示器件领域，具体涉及一种有源矩阵有机电致发光显示阵列基板的制备方法及该方法制备的阵列基板。
背景技术
有机发光显示二极管（英文全称Organic Light-Emitting Diode，简称OLED）是主动发光器件，具有高对比度、广视角、低功耗、体积更薄等优点，有望成为下一代主流平板显示技术，是目前平板显示技术中受到关注最多的技术之一。
有源矩阵有机发光器件（英文全称Active Matrix organic lighting emittingdisplay，简称AMOLED），利用薄膜晶体管（英文全称Thin Film Transistor，简称TFT），搭配电容存储信号，来控制OLED的亮度和灰阶表现。每个单独的AMOLED具有完整的阴极、有机功能层和阳极，阳极覆盖一个薄膜晶体管阵列，形成一个矩阵。薄膜晶体管阵列形成电路，决定像素的发光情况，进而决定图像的构成。AMOLED可大尺寸化，较省电，高解析度，面板寿命较长，因此在显示技术领域得到了高度的重视。
如图1所示，AMOLED中为了达到固定电流驱动的目的，每个像素至少需要两个TFT（T1和T2）和一个存储电容（Cs）来构成。当扫描线S1被驱动时，开关TFT（T1）被开启，而信号则由数据线D1输入电容Cs；当Cs蓄电后，电源根据控制TFT（T2）的I-V特性与Cs的电位供给电流以驱动OLED。当T1关闭时，驱动电路中的漏电流会导致Cs的电容值改变，使得导通电流降低，易造成像素的明亮或灰度调整产生误差。现有技术中，一般通过在TFT中设置LDD（英文全称为：lightly doped drain，译为：轻掺杂漏极）区域，即在沟道中靠近漏极附件设置一个低掺杂的漏区，让其承受部分电压，来降低开关TFT关闭后的漏电流。另外，设置LDD区还可以解决由TFT收缩而引起的热载流子效应。
中国专利CN100369266C公开了一种含LDD区的TFT的制备方法，具体为：1、在衬底上形成半导体凸块；2、形成第一光致抗蚀剂层覆盖部分该半导体层凸块，露出预定形成源极和漏极的该半导体层区域；3、以第一光致抗蚀剂层为掩膜，对该半导体层凸块进行第一次离子注入以形成源极区和漏极区；4、去除该第一光致抗蚀剂层；5、覆盖第一绝缘层于该衬底与该半导体层凸块表面；6、形成第二光致抗蚀剂层于该第一绝缘层上，除露出与该漏极区相邻的部分该半导体层凸块之外，覆盖该半导体层凸块未进行离子注入的区域；7、以该第二光致抗蚀剂层为掩膜，对该半导体层凸块进行第二离子注入，形成掺杂浓度低于该漏极区的一轻掺杂区；8、去除该第二光致抗蚀剂层；9、于该第一绝缘层上形成并定义刻蚀形成一栅电极，位于该未掺杂半导体层凸块上方；10、覆盖一第二绝缘层于该衬底、第一绝缘层与该栅极电极表面；11、在该第一与第二绝缘层中形成源极电极与漏极电极分别与该源极区和漏极区成电性接触。
上述TFT的制备方法工艺复杂，仅形成LDD区需要两道掩膜、两次离子注入掺杂过程，第二次掺杂步骤中半导体层上还设置有绝缘层，使得第二次掺杂需要使用更高的加速电压，两次掺杂步骤所使用的加速电压不一致，增加了工艺成本和工艺难度，而且工艺的稳定性较差；另外，两次掺杂工艺所使用的加速电压不一致，为了使得注入离子在半导体层中均匀扩散，在离子掺杂工艺完成后还需要进行快速热处理工艺，增加了制备成本和工艺难度。
上述专利还公开了一种含上述TFT的电致发光显示器件，现有技术中通常在上述步骤1制备半导体凸块的同时制备电容的下极板区域；在步骤11完成后，除去电容区域的栅极，对电容的下极板区域进行掺杂，再进行电容上基板的制备，以解决本征半导体导电率较低，不能在需要的时间内完成充电的问题。在整个TFT和电容阵列的制备过程中涉及光刻、离子注入掺杂的步骤较多，工艺十分复杂。
OLED器件制作工艺复杂，在阵列基板的制作过程中不但涉及TFT和电容阵列的制备的工艺，还涉及引线互联的问题，光刻、离子注入等工艺步骤次数越多，OLED器件的制备成本越高、产品良率越低，因此研究如何简化TFT和电容阵列制备工艺具有重大的实际意义。
发明内容
为此，本发明所要解决的是现有技术中OLED显示器件阵列基板制备方法复杂的问题，提供一种工艺简单的阵列基板制备方法，及该方法所制备的阵列基板。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所述的一种OLED显示器件阵列基板制备方法，包括如下步骤：
S1、在包括TFT区域和电容区域的基板上依次形成半导体层和第一栅极绝缘层；
S2、在S1制得所述第一栅极绝缘层远离所述基板一侧的上方施加杂质对所述半导体层进行第一次掺杂；
S3、直接在所述第一栅极绝缘层上形成第一半色调光致抗蚀剂层；
S4、以所述第一半色调光致抗蚀剂层为第一道掩膜，将所述半导体层和所述第一栅极绝缘层图案化；
S5、除去所述TFT区域中源极区和漏极区所对应的所述第一半色调光致抗蚀剂层以及所述电容区域的所述第一半色调光致抗蚀剂层，以形成第二半色调光致抗蚀剂层；
S6、在所述第二半色调光致抗蚀剂层远离所述基板一侧的上方施加杂质对所述半导体层进行第二次掺杂，在所述半导体层（3）长度方向的两端形成杂质浓度较高的第二掺杂区域（32），而所述半导体层（3）中仅进行所述第一次掺杂的区域为第一掺杂区域（31）；
S7、除去所述第二半色调光致抗蚀剂层，并在所述基板上形成直接覆盖所述第一栅极绝缘层和所述半导体层的第二栅极绝缘层；
S8、直接在所述第二栅极绝缘层上形成电极层，并覆盖所述电容区域，在所述TFT区域形成栅极图案，所述栅极的宽度大于或者小于所述第一掺杂区域的宽度；
S9、以所述栅极图案为第二道掩膜，在所述栅极远离所述基板一侧的上方施加杂质对所述半导体层进行第三次掺杂，在所述半导体层长度方向的两端形成杂质浓度较高的第三掺杂区域；
S10、形成覆盖所述基板、所述第二栅极绝缘层、所述栅极以及所述电容区域表面的层间绝缘层，并在所述第一栅极绝缘层、所述第二栅极绝缘层、所述层间绝缘层中形成源极电极与漏极电极分别与所述源极区和所述漏极区成电性接触。
所述第一次掺杂、所述第二次掺杂、所述第三次掺杂的加速电压相同。
所述栅极的宽度大于所述第一掺杂区域的宽度，且在所述栅极的宽度方向上，所述栅极与所述源极区、所述漏极区在所述基板上的投影均部分重合；所述第三次掺杂所用掺杂剂的剂量大于所述第二次掺杂所用掺杂剂的剂量，所述第二次掺杂所用掺杂剂的剂量大于所述第一次掺杂所用掺杂剂的剂量。
所述栅极的宽度小于所述第一掺杂区域的宽度，且在所述栅极的宽度方向上，所述栅极在所述基板上的投影在所述第一掺杂区域在所述基板上的投影范围内，且边缘不重合；所述第三次掺杂所用的掺杂剂的剂量小于所述第二次掺杂的掺杂剂剂量，大于所述第一次掺杂的掺杂剂剂量。
所述第一次掺杂、所述第二次掺杂以及所述第三次掺杂的掺杂剂相同。
所述掺杂剂为P型离子。
所述第一栅极绝缘层与所述第二栅极绝缘层相同或不同。
步骤S1中所述基板与所述半导体层间还设置有缓冲层。
所述半导体层为非晶硅层。
步骤S1中形成所述半导体层之后，还包括将非晶硅转化为多晶硅的步骤。
步骤S10之后还包括形成覆盖所述源极电极、所述漏极电极以及所述层间绝缘层的像素限定层。
步骤S8中所述电极层为高导电金属层。
所述高导电金属为Al、Ti、Mo、Ag、Cr或其合金中的一种或多种的组合。
本发明还提供一种上述的OLED显示器件阵列基板制备方法所制备的OLED阵列基板。
本发明的上述技术方案相比现有技术具有以下优点：
1、本发明提供一种OLED显示器件阵列基板制备方法，通过2次掩膜和3离子掺杂工艺实现沟道区域、源极区、漏极区、LDD区、以及电容器下极板等不同功能区的掺杂，制备步骤少、工艺简单；三次掺杂步骤均在间隔有栅极绝缘层的条件下实施，可以施加相同的加速电压，节省了工艺成本，提高了工艺的稳定性和器件的良品率；而且，加速电压相同，掺杂工艺完成后不需要进行快速热处理工艺，简化了工艺步骤；半导体层图案化之前，先进行了整个半导体层的掺杂工艺，形成TFT之后，增加了TFT沟道区域的载流子迁移率，赋予阈值电压（Vth）较小的漂移值，成功补偿了TFT的空间不均性和不稳定性，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度（灰阶）。
2、本发明提供一种OLED显示器件阵列基板制备方法，所述栅极的宽度大于或者小于所述第三掺杂区域的宽度，可以根据OLED制备工艺和设备的要求进行选择，适用范围广。
3、本发明提供一种OLED显示器件阵列基板，TFT沟道区域的载流子迁移率高，阈值电压（Vth）的漂移值较小，成功补偿了TFT的空间不均性和不稳定性，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度（灰阶）。
附图说明
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1现有技术中AMOLED显示器件中像素结构的等效电路图；
图2是本发明提供的一种OLED显示器件阵列基板制备方法流程图；
图3是本发明所提供的一种OLED显示器件阵列基板中像素结构示意图；
图4至图12顺序示出实施例1所提供的一种OLED显示器件阵列基板制备方法剖视图；
图13是实施例2所提供的一种OLED显示器件阵列基板制备方法步骤S8和S9的剖视图。
图中附图标记表示为：1-基板、2-缓冲层、3-半导体层、31-第一掺杂区域、32-第二掺杂区域、33-电容下极板、34-第三掺杂区域、35-LDD区、41-第一栅极绝缘层、42-第二栅极绝缘层、51-第一半色调光致抗蚀剂层、52-第二半色调光致抗蚀剂层、61-栅极、62-电容上极板、7-层间绝缘层、81-源极电极、82-漏极电极、9-像素限定层、10-像素区域、S1-扫描线、D1-数据线、V1-电源线、T1-开关TFT、T2-控制TFT、Cs-存储电容。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。
实施例1
本实施例提供一种OLED显示器件阵列基板制备方法及该方法所制备出的阵列基板。所述阵列基本中像素结构如附图3所示，所述像素结构包括：扫描线S1，数据线D1，电源线V1，储存电容Cs、开关TFT T1、控制TFTT2和像素区域10。
本实施例提供的一种OLED显示器件阵列基板制备方法流程图如附图2所示，对应制备所述OLED显示器件阵列基板的剖视图如顺序的图4至图12所示。
本实施例提供的一种OLED显示器件阵列基板制备方法，包括如下步骤：
S1、如图4所示在包括TFT区域和电容区域的基板1上依次形成缓冲层2、半导体层3和第一栅极绝缘层41。
所述基板1选自但不限于玻璃基板、聚合物基板或金属基板中的一种，均可以达到本发明的目的，属于本发明的保护范围，在本实施例中优选玻璃基板；所述基板1上划分有TFT区域、电容区域、像素区域，但三者没有清晰的边界，TFT形成与所述基板1上的TFT区域，电容形成于所述基板1上的电容区域。缓冲层2是通过磁控溅射工艺制备的SiOx、SiNx、SiONx中的一种或多种材料所形成的单层或多层材料结构，本实施例优选SiN层；在所述基板1上设置缓冲层2，不但可以平坦所述基板1，还可以防止杂质离子渗透到所述基板1中。
所述半导体层3选自但不限于非晶硅、多晶硅、砷化镓、砷化铝、锗等，均可以实现本发明的目的，属于本发明的保护范围。本实施例优选非晶硅，形成半导体层3后，采用准分子激光退火（ELA）、固相晶化（SPC）等方法，将非晶硅转换为多晶硅层。再通过磁控溅射工艺在所述多晶硅层上形成所述第一栅极绝缘层41，所述第一栅极绝缘层41选自但不限于SiOx、SiNx、SiONx中的一种或多种材料形成的单层或多层材料结构，本实施例优选SiN层。
S2、在S1制得第一栅极绝缘层41远离基板1一侧的上方施加P型离子B+对半导体层3进行第一次掺杂，掺杂量为5×1011/cm2，加速电压为15KeV；作为本发明的可变换实施例，也可以施加n型离子进行掺杂。半导体层3图案化之前，先进行了整个半导体层3的掺杂工艺，形成TFT之后，增加了TFT沟道区域的载流子迁移率，赋予阈值电压（Vth）较小的漂移值，成功补偿了TFT的空间不均性和不稳定性，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度（灰阶）。
S3、如图5所示，直接在第一栅极绝缘层41上形成第一半色调光致抗蚀剂层51。
S4、如图6所示，以第一半色调光致抗蚀剂层51为第一道掩膜，将半导体层3和第一栅极绝缘层41图案化，图左岛状结构为TFT区域，图右岛状结构为电容区域。
第一半色调光致抗蚀剂层51不仅可以将所述半导体层3和所述第一栅极绝缘层41图案化，而且第一半色调光致抗蚀剂层51还可以用作防止掺杂的掩模。
S5、如图7所示，采用灰化工艺除去TFT区域中源极区和漏极区所对应的第一半色调光致抗蚀剂层51以及电容区域的第一半色调光致抗蚀剂层51，以形成第二半色调光致抗蚀剂层52。
S6、如图7所示，在第二半色调光致抗蚀剂层52远离基板1一侧的上方施加P型离子对半导体层3进行第二次掺杂，第二次掺杂步骤掺杂剂为B+，加速电压为15KeV，剂量为5×1014/cm2，大于第一次掺杂的掺杂剂量，将半导体层3部分电极化，形成第一掺杂区域31和第二掺杂区域32，以及电容下极板33；使得晶体管区域的半导体层3被部分电极化，电容器区域的半导体层3被完全形成为电极。因此可以同时形成半导体和电容器电极。
S7、如图8所示除去第二半色调光致抗蚀剂层52，并在基板1上形成直接覆盖第一栅极绝缘层41和半导体层3的第二栅极绝缘层42；第一栅极绝缘层41与第二栅极绝缘层42所用材料相同，设置第二栅极绝缘层42可以防止半导体层3与下一步骤将要形成的电极层之间出现短路现象。作为本发明的可变换实施例，所述第二栅极绝缘层42也可以与第一栅极绝缘层41不同。
S8、如图9所示，直接在第二栅极绝缘层42上形成电极层，并覆盖电容区域，在TFT区域形成栅极图案，所述栅极61的宽度大于第一掺杂区31的宽度。所述电极层为高导电金属层，所述高导电金属选自但不限于Al、Ti、Mo、Ag、Cr或其合金中的一种或多种的组合，本实施例中优选依次溅射的Mo-Al-Mo（各层厚度的比例为1:10:1）三层结构的高导电金属层为电极层。
S9、如图9所示，以栅极61为第二道掩膜，在栅极61远离基板1一侧的上方施加P型离子杂质B+对半导体层3进行第三次掺杂，形成第三掺杂区域34。此时对半导体层3进行杂质掺杂，加速电压为15KeV，掺杂的剂量为5×1015/cm2，大于第二次掺杂工艺，由于栅极61的自对准和本身充当掩膜的关系，电容器区域的半导体层3不会被掺杂，晶体管区第二掺杂区域32被部分重度掺杂，形成的第三掺杂区34即为源极区和漏极区，未掺杂的第二掺杂区域32则转化为LDD区。
S10、如图10所示，形成覆盖基板1、第二栅极绝缘层42、栅极61以及电容区域表面的层间绝缘层7，所述层间绝缘层7通过磁控溅射工艺制备，选自但不限于SiOx、SiNx、SiONx中的一种或多种形成的单层或多层材料结构，本实施例优选SiN；并在第一栅极绝缘层41、第二栅极绝缘层41、层间绝缘层7中形成接触孔；如图11所示，在所述接触孔中设置源极电极81与漏极电极82分别与源极区和漏极区成电性接触，所述源极电极81与漏极电极82为高导电金属层，所述高导电金属选自但不限于Al、Ti、Mo、Ag、Cr或其合金中的一种或多种，本实施例优选依次溅射的Mo-Al-Mo（各层厚度的比例为1:10:1）三层结构的高导电金属层。
如图12所示，步骤S10之后还包括形成覆盖所述源极电极81、所述漏极电极82以及所述层间绝缘层7的像素限定层9。像素限定层9形成在整个基板1上，以覆盖TFT和电容器，在像素限定层9中形成像素电极的开口暴露部分，以限定像素区域10。
所述第一次掺杂、所述第二次掺杂以及所述第三次掺杂均的掺杂剂相同，可以是P型离子或n型离子，本实施例优选P型离子B+。
上述实施例提供一种OLED显示器件阵列基板制备方法，通过2次掩膜和3离子掺杂工艺实现沟道区域、源极区、漏极区、LDD区、以及电容器下极板等不同功能区的掺杂，制备步骤少、工艺简单。
三次掺杂步骤均在间隔有栅极绝缘层的条件下实施，可以施加相同的加速电压，节省了工艺成本，提高了工艺的稳定性和器件的良品率；而且，加速电压相同，掺杂工艺完成后不需要进行快速热处理工艺，简化了工艺步骤。
实施例2
本实施例提供一种OLED显示器件阵列基板制备方法及该方法所制备出的阵列基板，具体实施方式同实施例1，唯一不同的是步骤S9中所述栅极61的宽度小于第一掺杂区31的宽度（如图13所示）。当沿着基板1的厚度方向观看时，所述栅极61的宽度L1小于第一掺杂区31的宽度L2，此时对半导体层3进行第三次P型离子掺杂，掺杂的剂量为5×1014/cm2，要小于第二次掺杂工艺的掺杂剂量5×1015/cm2，，由于栅极的自对准和本身充当掩膜的关系，电容器区域的半导体层3不会被掺杂，晶体管区域第二掺杂区域32被部分重度掺杂，形成的第三掺杂区34中两端经过3次掺杂的区域即为源极区和漏极区；与源极区和漏极区相邻并经过两次掺杂的区域即成为LDD区35。
上述实施例中，所述栅极的宽度大于或者小于所述第三掺杂区域的宽度，可以根据OLED制备工艺和设备的要求进行选择，适用范围广。
上述实施例中第一半色调光致抗蚀剂层51和所述第二半色调光致抗蚀剂层52中所用半色调光致抗蚀剂均购自日本Toray公司，型号为DL-1401-B。
对比例1
与现有技术相比本发明所提供的一种OLED显示器件阵列基板制备方法制备步骤少、工艺简单；为了突出本发明所提供的OLED显示器件阵列基板制备方法制备出的阵列基板工艺稳定性高，性能优异，特设计此对比例以供参考。本对比例提供一种OLED显示器件阵列基板，其制备方法参见中国专利CN100369266C中的第一实施例以及现有技术。
对比例2
本对比例提供一种OLED显示器件阵列基板，具体制备方法同实施例1，唯一不同的是，不进行步骤S2的工艺，即不对所述半导体层3进行整体掺杂。
对上述实施例和对比例中的TFT进行电性测试。
采用半导体器件分析仪（购自安捷伦科技有限公司）对实施例和对比例中的TFT进行载流子迁移率、导通电流、漏电流和阈值电压的测试，测试参数设置为栅极电压为Vg=-20V～+10V，施加的源极电压为-10V。其测试结果如下表所示:
实施例1 实施例2 对比例1 对比例2
迁移率（cm^2/vs） 93 91 73 70
导通电流（Id/μA） 60 80 47 31
漏电流（Id/pA） 22 25 50 35
阈值电压（Vth/v） -1.5 -1.4 -2.8 -2.5
从上表可以明显看出，具有对半导体层进行掺杂的实施例1和实施例2其载流子迁移率比不进行半导体掺杂的对比例1和对比例2要高出约25%，迁移率的提高可以降低功耗，提高器件的电流承载能力，同时，提高晶体管的开关转换速度。同时我们也看到具有对半导体层进行掺杂的实施例1和实施例2其导通电流比不进行半导体掺杂的对比例1和对比例2要高，但漏电流仅为其一半。漏电流的减少可以降低静态功耗，使得可以通过控制通入每个像素单元的电流大小准确控制像素的明暗程度（灰阶）。
此外具有对半导体层进行掺杂的实施例1和实施例2其阈值电压漂移值比不进行半导体掺杂的对比例1和对比例2的值低了约1V左右。TFT器件在相同的开关电压下，阈值电压漂移值降低可以提高导通电流，从而补偿TFT的空间不均性和不稳定性。
综上所述，与现有技术相比，本发明所提供的一种OLED显示器件阵列基板制备方法制备步骤少、工艺简单、工艺稳定性高，性能优异。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (14)

1.一种OLED显示器件阵列基板制备方法，其特征在于，包括如下步骤：
S1、在包括TFT区域和电容区域的基板(1)上依次形成半导体层(3)和第一栅极绝缘层(41)；
S2、在S1制得所述第一栅极绝缘层(41)远离所述基板(1)一侧的上方施加杂质对所述半导体层(3)进行第一次掺杂；
S3、直接在所述第一栅极绝缘层(41)上形成第一半色调光致抗蚀剂层(51)；
S4、以所述第一半色调光致抗蚀剂层(51)为第一道掩膜，将所述半导体层(3)和所述第一栅极绝缘层(41)图案化；
S5、除去所述TFT区域中源极区和漏极区所对应的所述第一半色调光致抗蚀剂层(51)以及所述电容区域的所述第一半色调光致抗蚀剂层(51)，以形成第二半色调光致抗蚀剂层(52)；
S6、在所述第二半色调光致抗蚀剂层(52)远离所述基板(1)一侧的上方施加杂质对所述半导体层(3)进行第二次掺杂，在所述半导体层(3)长度方向的两端形成杂质浓度较高的第二掺杂区域(32)，而所述半导体层(3)中仅进行所述第一次掺杂的区域为第一掺杂区域(31)；
S7、除去所述第二半色调光致抗蚀剂层(52)，并在所述基板(1)上形成直接覆盖所述第一栅极绝缘层(41)和所述半导体层(3)的第二栅极绝缘层(42)；
S8、直接在所述第二栅极绝缘层(42)上形成电极层，并覆盖所述电容区域，在所述TFT区域形成栅极(61)图案，所述栅极(61)的宽度大于或者小于所述第一掺杂区域(31)的宽度；
S9、以所述栅极(61)图案为第二道掩膜，在所述栅极(61)远离所述基板(1)一侧的上方施加杂质对所述半导体层(3)进行第三次掺杂，在所述半导体层(3)长度方向的两端形成杂质浓度较高的第三掺杂区域(34)；
S10、形成覆盖所述基板(1)、所述第二栅极绝缘层(42)、所述栅极(61)以及所述电容区域表面的层间绝缘层(7)，并在所述第一栅极绝缘层(41)、所述第二栅极绝缘层(42)、所述层间绝缘层(7)中形成源极电极(81)与漏极电极(82)，分别与所述源极区和所述漏极区成电性接触。
2.根据权利要求1所述的OLED显示器件阵列基板制备方法，其特征在于，所述第一次掺杂、所述第二次掺杂、所述第三次掺杂的加速电压相同。
3.根据权利要求1或2所述的OLED显示器件阵列基板制备方法，其特征在于，所述栅极(61)的宽度大于所述第一掺杂区域(31)的宽度，且在所述栅极(61)的宽度方向上，所述栅极(61)与所述源极区、所述漏极区在所述基板(1)上的投影均部分重合；所述第三次掺杂所用掺杂剂的剂量大于所述第二次掺杂所用掺杂剂的剂量，所述第二次掺杂所用掺杂剂的剂量大于所述第一次掺杂所用掺杂剂的剂量。
4.根据权利要求1或2所述的OLED显示器件阵列基板制备方法，其特征在于，所述栅极(61)的宽度小于所述第一掺杂区域(31)的宽度，且在所述栅极(61)的宽度方向上，所述栅极(61)在所述基板(1)上的投影在所述第一掺杂区域(31)在所述基板(1)上的投影范围内，且边缘不重合；所述第三次掺杂所用的掺杂剂的剂量小于所述第二次掺杂的掺杂剂剂量，大于所述第一次掺杂的掺杂剂剂量。
5.根据权利要求1或2所述的OLED显示器件阵列基板制备方法，其特征在于，所述第一次掺杂、所述第二次掺杂以及所述第三次掺杂的掺杂剂相同。
6.根据权利要求5所述的OLED显示器件阵列基板制备方法，其特征在于，所述掺杂剂为P型离子。
7.根据权利要求1、2或6任一所述的OLED显示器件阵列基板制备方法，其特征在于，所述第一栅极绝缘层(41)与所述第二栅极绝缘层(42)所用材料相同。
8.根据权利要求1、2或6任一所述的OLED显示器件阵列基板制备方法，其特征在于，步骤S1中所述基板(1)与所述半导体层(3)间还设置有缓冲层(2)。
9.根据权利要求1、2或6任一所述的OLED显示器件阵列基板制备方法，其特征在于，所述半导体层(3)为非晶硅层。
10.根据权利要求9所述的OLED显示器件阵列基板制备方法，其特征在于，步骤S1中形成所述半导体层(3)之后，还包括将非晶硅转化为多晶硅的步骤。
11.根据权利要求1、2、6或10任一所述的OLED显示器件阵列基板制备方法，其特征在于，步骤S10之后还包括形成覆盖所述源极电极(81)、所述漏极电极(82)以及所述层间绝缘层(7)的像素限定层(9)。
12.根据权利要求1、2、6或10任一所述的OLED显示器件阵列基板制备方法，其特征在于，步骤S8中所述电极层为高导电金属层。
13.根据权利要求12所述的OLED显示器件阵列基板制备方法，其特征在于，所述高导电金属为Al、Ti、Mo、Ag、Cr或其合金中的一种或多种的组合。
14.一种权利要求1-13任一所述的OLED显示器件阵列基板制备方法所制备的OLED阵列基板。
CN201310429409.0A 2013-09-18 2013-09-18 一种oled显示器件阵列基板及其制备方法 Active CN104465509B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310429409.0A CN104465509B (zh) 2013-09-18 2013-09-18 一种oled显示器件阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310429409.0A CN104465509B (zh) 2013-09-18 2013-09-18 一种oled显示器件阵列基板及其制备方法

Publications (2)

Publication Number Publication Date
CN104465509A CN104465509A (zh) 2015-03-25
CN104465509B true CN104465509B (zh) 2017-08-04

Family

ID=52911349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310429409.0A Active CN104465509B (zh) 2013-09-18 2013-09-18 一种oled显示器件阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN104465509B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097841B (zh) * 2015-08-04 2018-11-23 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105161458B (zh) * 2015-08-17 2018-01-30 武汉华星光电技术有限公司 Tft基板的制作方法
CN106128961A (zh) * 2016-08-30 2016-11-16 深圳市华星光电技术有限公司 一种ltps薄膜晶体管的制作方法
CN106847703B (zh) * 2017-04-11 2020-04-10 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管的制造方法和显示装置
KR20200050093A (ko) * 2018-10-31 2020-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604341A (zh) * 2003-09-29 2005-04-06 友达光电股份有限公司 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN102427061A (zh) * 2011-12-15 2012-04-25 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器的阵列基板制造方法
CN102543860A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070025845A (ko) * 2005-09-05 2007-03-08 엘지.필립스 엘시디 주식회사 빠른 응답특성을 갖는 전계발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1604341A (zh) * 2003-09-29 2005-04-06 友达光电股份有限公司 控制薄膜晶体管及其制造方法与含其的电致发光显示装置
CN102543860A (zh) * 2010-12-29 2012-07-04 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制造方法
CN102427061A (zh) * 2011-12-15 2012-04-25 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器的阵列基板制造方法

Also Published As

Publication number Publication date
CN104465509A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN106847834B (zh) 一种阵列基板及其制备方法、显示面板
CN107507841B (zh) 阵列基板及其制作方法、显示装置
CN104465509B (zh) 一种oled显示器件阵列基板及其制备方法
CN106601778B (zh) Oled背板及其制作方法
JP6821982B2 (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN104022126B (zh) 一种阵列基板、其制作方法及显示装置
CN106486495B (zh) 薄膜晶体管基板、显示器及其制造方法
CN103779420A (zh) 一种具有搭桥晶粒结构的多晶硅薄膜晶体管
CN103915510B (zh) 一种多栅薄膜晶体管、阵列基板及显示装置
US9859391B2 (en) Thin film transistor, display device, and method for manufacturing thin film transistor
CN108039351A (zh) 一种阵列基板及其制备方法、显示装置
CN108417580B (zh) 阵列基板及其制作方法和显示面板
CN104240633A (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及其制造方法
CN104681630A (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN106601786A (zh) 薄膜晶体管及其制备方法、阵列基板
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
US10192903B2 (en) Method for manufacturing TFT substrate
CN103681350B (zh) 薄膜晶体管的制作方法
WO2021041060A1 (en) Hydrogen trap layer for display device and the same
US20060270097A1 (en) Organic light emitting display and method of fabricating the same
CN207009438U (zh) 一种阵列基板及显示面板
CN104716271B (zh) 一种半导体器件及其制备方法
CN105261636A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN106128962B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant