KR20070025845A - 빠른 응답특성을 갖는 전계발광 표시장치 - Google Patents

빠른 응답특성을 갖는 전계발광 표시장치 Download PDF

Info

Publication number
KR20070025845A
KR20070025845A KR1020050082418A KR20050082418A KR20070025845A KR 20070025845 A KR20070025845 A KR 20070025845A KR 1020050082418 A KR1020050082418 A KR 1020050082418A KR 20050082418 A KR20050082418 A KR 20050082418A KR 20070025845 A KR20070025845 A KR 20070025845A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
active layer
doped
light emitting
Prior art date
Application number
KR1020050082418A
Other languages
English (en)
Inventor
오광식
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050082418A priority Critical patent/KR20070025845A/ko
Priority to JP2006156345A priority patent/JP2007072437A/ja
Priority to CNB2006100918983A priority patent/CN100486394C/zh
Priority to US11/455,517 priority patent/US7655948B2/en
Publication of KR20070025845A publication Critical patent/KR20070025845A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/18—Light sources with substantially two-dimensional radiating surfaces characterised by the nature or concentration of the activator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 전계발광 표시장치에 관한 것으로, 더욱 상세하게는 전계발광 표시장치를 전류 구동함에 있어서 높은 전류 밀도 구현이 가능하도록 하여 빠른 응답 특성을 갖는 전계발광 표시장치에 관한 것이다.
본 발명에 따른 전계발광 표시장치는, 게이트 절연막 상면을 감싸도록 형성되며 제1 도전형 불순물 이온으로 도핑된 액티브층을 형성한다.
또한, 소스 전극과 드레인 전극 사이에 드러난 액티브층의 일정영역이 제2 도전형 불순물 이온으로 도핑된 이온도핑영역을 하여, 게이트 전극에 전압을 인가하여 형성된 채널부분에 높은 전류 밀도를 갖도록 하고, 이에 따라 빠른 응답 특성을 갖는 전계발광 표시장치를 구현하도록 하는 것이다.
전계발광 표시장치, 박막트랜지스터, 유기전계발광소자

Description

빠른 응답특성을 갖는 전계발광 표시장치{Electroluminescence Display Device with Fast Response Time}
도 1은 종래의 유기전계발광 표시장치와 구동부를 확대한 도면.
도 2는 도 1의 구동부 전류 이동을 나타내는 도면.
도 3은 본 발명의 제1실시예에 따른 전계발광 표시장치와 구동부를 확대한 도면.
도 4는 구동부의 전류 이동을 나타내는 도면.
도 5는 본 발명의 제2실시예에 따른 전계발광 표시장치와 구동부를 확대한 도면.
도 6은 본 발명의 제3실시예에 따른 전계발광 표시장치와 구동부를 확대한 도면.
도 7은 본 발명의 제4실시예에 따른 전계발광 표시장치와 구동부를 확대한 도면.
<도면의 주요 부분에 관한 부호의 설명>
131, 231, 331, 431 : 게이트 전극 132, 232, 332, 432 : 절연막층
135, 235, 335, 435 : 액티브층 136, 236, 336, 436 : 소스 전극
137, 237, 337, 437 : 드레인 전극
본 발명은 전계발광 표시장치에 관한 것으로, 더욱 상세하게는 전계발광 표시장치를 전류 구동함에 있어서 높은 전류 밀도 구현이 가능하도록 하여 빠른응답 특성을 갖는 전계발광 표시장치에 관한 것이다.
유기전계발광소자는 전자(election) 주입전극(cathode)과 정공(hole) 주입전극(anode)으로부터 각각 전자와 정공을 발광층 내부로 주입시켜, 주입된 전자와 정공이 결합한 엑시톤(exciton)이 여기상태로부터 기저상태로 떨어질 때 발광하는 소자이다.
이러한 유기전계발광소자를 구동하는 방식은 수동매트리릭스형(Passive Matrix)과 능동매트릭스형(Active Matrix)으로 나누어진다.
상기 수동매트릭스형 유기전계발광소자는 그 구성이 단순하여 제조방법 또한 단순 하나 높은 소비전력과 표시소자의 대면적화에 어려움이 있으며, 배선의 수가 증가하면 할수록 개구율이 저하된다.
여기서는 능동매트릭스형 유기전계발광소자의 실례를 들어 설명하겠다.
이하, 도면을 참조하여 종래의 능동매트릭스형 유기전계발광소자의 구성을 개략적으로 설명한다.
도 1은 종래의 유기전계발광 표시장치와 구동부를 확대한 도면이고, 도 2는 도 1의 구동부 전류 이동을 나타내는 도면이다.
도시된 바와 같이, 유기전계발광소자는 투명한 제1기판(12)의 상부에 구동부(10)가 형성되고, 구동부(10)의 상부에 제1전극(16)과 유기발광층(18)과 제2전극(20)이 구성된다.
발광층(18)은 적(R), 녹(G), 청(B)의 컬러(19)를 표현하게 되는데, 일반적인 방법으로는 화소마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용된다.
제1기판(12)에 흡습제(22)가 부착된 제2기판(28)과 실런트(26)를 통해 합착되므로서 캡슐화된 유기전계발광소자가 완성된다.
흡습제(22)는 캡슐내부에 침투할 수 있는 수분과 산소를 제거하기 위한 것이며, 각각의 기판 일부를 식각하고 식각된 부분에 흡습제(22)를 채우고 테이프로 고정되는 구조를 갖게 된다.
여기서, 제1기판(12)에 형성된 구동부(10)는, 제1기판(12) 상에 게이트전극(31)이 형성되고, 게이트전극(31)을 감싸도록 제1기판(12) 전면에 실리콘 질화막 또는 실리콘 산화막으로 이루어진 게이트 절연막(32)이 형성된다.
게이트 절연막(32) 상에는 비정질 실리콘(a-Si)으로 액티브층(35)을 형성하고, 액티브층(35) 상면에는 오믹콘택층(34)이 형성된다.
여기서, 액티브층(35)은 사진 및 식각 공정을 통하여 오믹콘택층(34)을 선택적으로 제거하여 액티브층(35)이 게이트전극(31)을 감싸는 구조로 형성된다.
또한, 액티브층(35)에는 소스전극(36)과 드레인전극(37)을 형성하기 위하여 제1기판(12) 전면에 금속막을 증착하고, 사진 및 식각 공정을 통해 금속막이 선택적으로 제거되어 전기적으로 분리된 소스전극(36)과 드레인전극(37)이 형성된다.
여기서, 소스전극(36)과 드레인전극(37)은 형성하는 일반적인 공정 방법으로는 금속막을 습식 식각 (Wet etch)이 사용된다.
또한, 소스전극(36)과 드레인전극(37)은 알루미늄(Al), 크롬(Cr) 또는 몰리브덴(Mo) 등의 도전성 금속막이 사용된다.
소스전극(36)과 드레인전극(37)을 포함한 제1기판(12)의 전면에는 선택적으로 보호막(38)을 형성하되, 드레인전극(37)의 소정영역이 노출되도록 콘택홀을 형성하여 콘택홀을 통해 드레인전극(37)이 제1전극(16)과 전기적으로 연결되어 구동부가 형성된다.
여기서, 제1전극(16)은 화소전극으로서 발광층(18)과 전기적으로 연결된다.
또한, 전술한 구조에서 형성된 구동부(10)는 게이트전극(31)이 하면에 형성된 구조를 취한다.
도 2를 참조하여 종래 기술의 구동에 따른 전류 이동을 설명하면 다음과 같다.
게이트전극(31)에 전압이 인가될 때, 액티브층(35)에는 게이트전극(31)의 전압에 의해 채널이 형성된다.
이때, 소스전극(36)에 걸린 전류(I)는 채널에 형성된 낮은 저항층을 따라서 드레인전극(37)으로 흐르게 되는데, 종래 구동부는 액티브층(35)이 비정질 실리콘층으로 형성되어 게이트전극(31)에 의해 형성된 채널 부분에 비교적 높은 저항이 형성되는 특성을 지니고 있었다.
여기서, 저항 특성을 설명하기 위하여, 게이트전극(31)의 전압에 의해 형성된 채널의 저항을 R1이라 가정하겠다.
또한, 소스전극(36)의 하면에 형성된 액티브층(35)의 저항을 R2라 가정하고, 드레인전극(37)의 하면에 형성된 액티브층(35)의 저항을 R3라고 가정하면 다음과 같은 저항 특성을 갖게 됨을 이해할 수 있다.
게이트전극(31)이 인가됨에 따라 형성된 채널을 타고 소스와 드레인 간에 흐르는 전류(I)는 R1 + R2 + R3 와 같은 시리즈 저항 성분에 의해 전류(I) 밀도가 낮아 지게 된다.
이것은, 전류(I)의 이동 특성이 떨어지게 됨을 의미하게 되는데, 결과적으로 전류 구동을 하는 능동형 유기전계발광소자(AMOLED)의 응답특성이 떨어지게 되는 것을 의미한다.
이에 따라 유기전계발광소자를 이용하는 디스플레이 장치를 구동함에 있어서의 전류 구동을 할 때, 디스플레이 장치의 성능 저하를 야기하게 된다.
상술한 문제점을 해결하기 위한 본 발명의 목적은, 전류구동을 하는 전계발광 표시장치가 빠른 응답 특성을 갖도록 하기 위하여 시리즈 저항 성분을 낮추고, 전류의 이동특성을 높이는 데 그 목적이 있다.
상술한 과제를 해결하기 위한 본 발명의 제1 실시예에 따른 전계발광 표시장 치는,
기판상에 형성된 게이트 전극과, 기판의 전면에 형성되고, 게이트 전극 상면을 감싸도록 형성된 게이트 절연막층과, 게이트 절연막 상면을 감싸도록 형성되며 제1 도전형 불순물 이온으로 도핑된 액티브층과, 액티브층의 어느 한쪽에 형성된 소스 전극 및 다른 한쪽에 형성된 드레인 전극과, 소스 전극과 드레인 전극 사이에 드러난 액티브층의 일정영역이 제2 도전형 불순물 이온으로 도핑된 이온도핑영역을 포함하는 제1기판; 기판상에 형성된 제1전극과, 제1전극 상에 형성된 발광부와, 발광부에 형성된 제2전극을 포함하는 제2기판; 및 제1기판의 드레인 전극과 제2기판의 제2전극을 전기적으로 연결하도록 하는 연결전극을 포함한다.
또한, 본 발명의 제2 실시예에 따른 전계발광 표시장치는, 기판상에 형성되되 중심부는 제1 도전형 불순물 이온으로 도핑 되고, 그 양쪽은 제2 도전형 불순물 이온으로 도핑된 액티브층과, 액티브층 양쪽에 형성된 소스 전극 및 드레인 전극과, 액티브층을 감싸며 소스 전극 및 드레인 전극의 소정영역이 드러나도록 콘택홀을 형성하여 기판 전면에 형성된 절연막층과, 절연막층 상에 형성되며 액티브층과 대응되도록 형성된 게이트 전극을 포함하는 제1기판; 기판상에 형성된 제1전극과, 제1전극 상에 형성된 발광부와, 발광부에 형성된 제2전극을 포함하는 제2기판; 및 제1기판의 드레인 전극과 제2기판의 제2전극을 전기적으로 연결하도록 하는 연결전극을 포함한다.
또한, 본 발명의 제3 실시예에 따른 전계발광 표시장치는, 기판상에 형성된 게이트 전극과, 기판의 전면에 형성되고, 게이트 전극 상면을 감싸도록 형성된 게 이트 절연막층과, 게이트 절연막 상면을 감싸도록 형성되며 제1 도전형 불순물 이온으로 도핑된 액티브층과, 액티브층의 어느 한쪽에 형성된 소스 전극 및 다른 한쪽에 형성된 드레인 전극과, 소스 전극과 드레인 전극 사이에 드러난 액티브층의 일정영역이 제2 도전형 불순물 이온으로 도핑된 이온도핑영역; 과 드레인 전극과 전기적으로 연결된 제1전극과, 제1전극 상에 형성된 발광부와, 발광부 상에 형성된 제2전극을 포함한다.
또한, 본 발명의 제4 실시예에 따른 전계발광 표시장치는, 기판상에 형성되되 중심부는 제1 도전형 불순물 이온으로 도핑 되고, 그 양쪽은 제2 도전형 불순물 이온으로 도핑된 액티브층과, 액티브층 양쪽에 형성된 소스 전극 및 드레인 전극과, 액티브층을 감싸며 소스 전극 및 드레인 전극의 소정영역이 드러나도록 콘택홀을 형성하여 기판 전면에 형성된 절연막층과, 절연막층 상에 형성되며 액티브층과 대응되도록 형성된 게이트 전극; 과 드레인 전극과 전기적으로 연결된 제1전극과, 제1전극 상에 형성된 발광부와, 발광부 상에 형성된 제2전극을 포함한다.
여기서, 본 발명의 각각의 실시예에 따른 전계발광 표시장치의 선택적 구성요소로서, 제1 도전형 불순물 이온은 n형으로 도핑 되고, 제2 도전형 불순물 이온은 p형으로 도핑된 것을 특징으로 한다.
여기서, 본 발명의 각각의 실시예에 따른 전계발광 표시장치의 선택적 구성요소로서, 제1 도전형 불순물 이온은 p형으로 도핑 되고, 제2 도전형 불순물 이온은 n형으로 도핑된 것을 특징으로 한다.
여기서, 본 발명의 각각의 실시예에 따른 전계발광 표시장치의 발광부는 유 기발광층을 포함하는 것을 특징으로 한다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
<제1실시예>
도 3은 본 발명의 제1실시예에 따른 전계발광 표시장치와 구동부를 확대한
도면이고, 도 4는 구동부의 전류 이동을 나타내는 도면이다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 전계발광 표시장치는 상기판과 하기판으로 형성되는 구조를 취하고 있다.
또한, 게이트 전극(131)이 소스 전극(136)과 드레인 전극(137)의 하부에 형성되는 것으로서 개략적인 구조는 다음과 같다.
제1기판(150) 상에는 게이트 전극(131)이 형성되고, 게이트 전극(131) 상면을 감싸도록 절연막층(132)이 전면에 형성된다.
절연막층(132) 상에는 제1 도전형 불순물 이온으로 도핑된 액티브층(135)이 절연막층(132)을 감싸도록 형성되고, 액티브층(135) 상에는 오믹콘택층(134)이 형성된다.
여기서, 액티브층(135) 상의 어느 한쪽에는 소스 전극(136)이 형성되고, 다른 한쪽에는 드레인 전극(137)이 형성된다.
소스 전극(136)과 드레인 전극(137) 사이에 드러난 액티브층(135)의 일정영 역에는 제2 도전형 불순물 이온으로 도핑 되는데, 이를 이온도핑영역(138)이라 하겠다.
여기서, 소스 전극(136)과 드레인 전극(137) 상에는 보호막(156)을 형성하되 드레인 전극(137)의 일정 부분이 드러나도록 형성되고, 드레인 전극(137)과 연결전극(155)이 전기적으로 연결되도록 형성된다.
상기판과 하기판을 갖는 구조에서는 일반적으로, 제2기판(160) 상에는 제1전극(140)이 형성되고, 제1전극(140) 상에는 발광부(144)가 형성되고, 발광부(144) 상에는 제2전극(142)이 형성된다.
제1기판(150)의 드레인 전극(137)과 제2기판(160)의 제2전극(142)을 전기적으로 연결하도록 하는 연결전극(155)에 의해 제1기판(150)과 제2기판(160)이 전기적으로 연결되고, 실런트(126)에 의해 합착 되어 전계발광 표시장치를 이루는 구조를 갖는다.
여기서, 전술한 바와 같은 구조에는 제1전극(140) 상에 평탄화층(147)을 형성하고, 각각의 컬러필터(146)를 더 형성하기도 한다.
한편, 본 발명의 제1실시예에 의해 전계발광 표시장치의 선택적 구성요소로서, 제1 도전형 불순물 이온은 n+형으로 도핑 되고, 제2 도전형 불순물 이온은 p+형으로 도핑 되어 박막트랜지스터는 N-P-N 특성을 띄게 된다.
즉, 액티브층(135)의 비정질 실리콘은 n+형 이온이 도핑 되어 N형을 띄게 되고, 이후 소스 전극(136)과 드레인 전극(137) 사이에 도핑된 p+형 이온에 의해 P형을 띄게 되어 N-MOS 박막트랜지스터 구조가 된다.
여기서, 도 3을 참조하여 보듯이, 상기판과 하기판으로 형성된 전계발광 표시장치는 제1기판(150)을 하기판으로 하고, 제2기판(160)은 상기판으로 정의된다.
이하, 구동부의 전류 이동을 나타내는 도 4를 참조하여 발명의 특징부를 기준으로 제1실시예에 따른 전계발광 표시장치의 구동을 기술하겠다.
제1기판(150) 상에 형성된 게이트 전극(131)에 전압을 인가하게 되면, 게이트 전극(131) 상에 위치한 P형의 이온도핑영역(138)에 채널이 형성된다.
이때, 소스 전극(136)의 전류(I)는 채널을 따라 드레인 전극(137)으로 흐르게 된다.
한편, 소스 전극(136)과 드레인 전극(137)의 하단에 형성된 액티브층(135)이 각각 N형으로 형성되어 있어서, 채널을 통해 흐르는 전류의 유입이 크게 일어나게 된다.
또한, 이온도핑영역(138)이 P형으로 형성되어 있어서 소스 전극(136)에서 발생한 전자가 이온도핑영역(138)에 형성된 정공에 의해 빠르게 유도된다.
이에 따라, N형으로 형성된 액티브층(135)의 표면 전하의 흐름이 정공이 형성된 이온도핑영역(138)의 공핍층으로 이동하려는 특성에 의해 전류의 이동성이 크게 향상된다.
아울러, 드레인 전극(137)의 N형 이온에 의하여서도 P형 이온이 형성된 이온도핑영역(138)으로부터 전자의 유입이 크게 일어나게 되어 액티브층(135)에 형성된 채널을 타고 흐르는 전류 밀도가 높아지게 되는 효과를 얻을 수 있게 된다.
이온도핑영역(138)에 형성된 채널은 게이트 전극(131)에 인가된 전압과도 비 례하여 만약, 게이트 전극(131)에 인가된 전압의 크기가 크면 클수록 채널에 형성되는 공핍층과 전자의 유입은 전압에 비례하여 커지게 된다.
여기서, 게이트 전극(131)에 전압이 인가됨에 따라 P형 이온이 도핑된 이온도핑영역(138)에 형성되는 저항을 R1라 가정하겠다.
또한, 소스 전극(136)의 하단에 형성된 N형의 액티브층(135)에 형성되는 저항을 R2라 가정하고, 드레인 전극(137)의 하단에 형성된 N형의 액티브층(135)에 형성되는 저항을 R3 이라고 가정하겠다.
R1 + R2 + R3 = Rs 라고 하였을 때, 시리즈 저항 Rs에 의해 형성되는 저항은 비정질 실리콘으로 형성된 액티브층(135)의 시리즈 저항 Rs를 줄이기 위함을 목적으로 한다.
이에 따라, 액티브층(135)에 각각 n+형과 p+형의 이온을 도핑 하여 저항 Rs를 낮추는 효과와 전류이동 특성이 개선됨을 알 수 있게 된다.
또한, 전류이동 특성이 개선됨에 따라 전하 축적 시간을 단축시킴과 동시에 높은 전류 밀도를 유지하여 전류 구동을 하는 전계발광 장치의 응답속도가 빨라지게 된다.
<제2실시예>
도 5는 본 발명의 제2실시예에 따라 전계발광 표시장치와 구동부를 확대한 도면이다.
도시된 바와 같이, 본 발명의 제2실시예에 따른 전계발광 표시장치는 상기판과 하기판으로 형성되어 있다.
또한, 게이트 전극(231)이 소스 전극(236)과 드레인 전극(237)보다 상부에 형성되는 것으로서 개략적인 구조는 다음과 같다.
제1기판(250) 상에는 중심부가 제1 도전형 불순물 이온으로 도핑 되고, 그 양쪽은 제2 도전형 불순물 이온으로 도핑된 액티브층(235)이 형성된다.
액티브층(235)의 양옆 어느 한쪽에는 소스 전극(236)이 형성되고, 다른 쪽에는 드레인 전극(237)이 형성된다.
여기서, 액티브층(235), 소스 전극(236) 및 드레인 전극(237)을 감싸며 오믹콘택층(234)이 형성된다.
오믹콘택층(234) 상에는 액티브층(235)과 대응되도록 게이트 전극(231)이 형성된다.
절연막층(232)은 액티브층(235)을 감싸며 소스 전극(236) 및 드레인 전극(237)의 소정영역이 드러나도록 형성된다.
여기서, 소스 전극(236)과 드레인 전극(237) 상에는 제1보호막(249)을 형성하되 드레인 전극(237)의 일정 부분이 드러나도록 콘택홀이 형성되고, 콘택홀을 통해 드레인 전극(237)과 금속전극(253)이 연결된다.
또한, 금속전극(253)은 연결전극(255)과 전기적으로 연결되도록 형성된다.
이때, 연결전극(255)은 제2보호막(256) 상에 형성되거나, 또는 스페이서를 형성하여 연결전극(255)을 구성하기도 한다.
한편, 제2기판(260) 상에는 제1전극(240)이 형성되고, 제1전극(240) 상에는 발광부(244)가 형성되고, 발광부(244) 상에는 제2전극(242)이 형성된다.
여기서, 제1기판(250)의 드레인 전극(237)과 제2기판(250)의 제2전극(242)을 전기적으로 연결하도록 하는 연결전극(255)을 통하여 제1기판(250)과 제2기판(260)이 실런트(226)에 의해 합착 되어 전계발광 표시장치를 이루는 구조를 갖는다.
게다가, 전술한 바와 같은 구조에는 제1전극(240) 상에 평탄화층(247)을 형성하고, 각각의 컬러필터(246)를 더 형성하기도 한다.
여기서, 본 발명의 제2실시예에 의한 전계발광 표시장치의 선택적 구성요소로서, 제1 도전형 불순물 이온은 p+형으로 도핑 되고, 제2 도전형 불순물 이온은 n+형으로 도핑 되어 박막트랜지스터는 P-N-P 특성을 띄게 된다.
즉, 액티브층(235)의 비정질 실리콘은 p+형 이온이 도핑 되어 P형을 띄게 되고, 이후 소스 전극(236)과 드레인 전극(237) 사이에 도핑된 n+형 이온에 의해 N형을 띄게 되어 P-MOS 박막트랜지스터가 된다.
한편, 도면을 참조하여 보듯이 상기판과 하기판으로 형성된 전계발광 표시장치는 제1기판(250)을 하기판으로 하고, 제2기판(260)을 상기판으로 정의된다.
본 발명의 제2실시예에 따른 전계발광 표시장치의 구동을 설명하면 다음과 같다.
게이트 전극(231)에 전압을 인가하게 되면, 게이트 전극(231) 하부에 위치한 액티브층(235)의 중심부에 형성된 P형의 액티브층(235)에 채널이 형성된다.
이때, 소스 전극(236)의 전류는 형성된 채널을 따라 드레인 전극(237) 쪽으로 흐르게 된다.
여기서, 소스 전극(236)과 드레인 전극(237) 사이에 형성된 액티브층(235)의 양쪽이 각각 P형으로 형성되어 있어서 P형의 액티브층(235)에 형성된 정공이 전자를 N형의 액티브층(235)의 중심으로 밀어내게 된다.
이에 따라, 액티브층(235)의 중심부에 형성된 N형의 전자는 정공이 형성된 P형의 액티브층(235)으로 빠르게 이동한다.
이것은 P형으로 형성된 양쪽의 액티브층(235) 표면 전하의 이동도가 높은 정공이 형성된 N형으로 이동하려는 특성에 의해 전류의 이동성이 크게 향상된다.
아울러, 드레인 전극(237)의 P형 이온에 의하여서도 N형 이온이 형성된 액티브층(235)의 중심부로부터 전공의 유입이 크게 일어나게 되어 액티브층(235)에 형성된 채널을 타고 흐르는 전류 밀도가 높아지게 되는 효과를 얻을 수 있게 된다.
한편, 액티브층(235)에 형성된 채널은 게이트 전극(231)에 인가된 전압과도 비례하여 만약, 게이트 전극(231)에 인가된 전압의 크기가 크면 클수록 채널에 형성되는 공핍층과 전자의 유입은 전압에 비례하여 커지게 된다.
여기서, 게이트 전극(231)에 전압이 인가됨에 따라 N형 이온이 도핑된 액티브층(235)의 중심부에 형성되는 저항을 R1이라 가정하겠다.
또한, 소스 전극(236)에 인접 형성된 N형의 액티브층(235)에 형성되는 저항을 R2라 가정하고, 드레인 전극(237)에 인접 형성된 N형의 액티브층(235)에 형성되는 저항을 R3 이라고 가정하겠다.
R1 + R2 + R3 = Rs 라고 가정하였을 때, 시리즈 저항 Rs에 의해 형성되는 저항은 비정질 실리콘으로 형성된 액티브층(235)의 시리즈 저항 Rs를 줄이기 위함을 목적으로 한다.
이에 따라, 액티브층(235)에 각각 n+형과 p+형의 이온을 도핑 하여 저항 Rs를 낮추는 효과와 전류이동 특성이 개선됨을 알 수 있게 된다.
또한, 전류이동 특성이 개선됨에 따라 전하 축적 시간을 단축시킴과 동시에 높은 전류 밀도를 유지하여 전류 구동을 하는 전계발광 장치의 응답속도가 빨라지게 된다.
<제3실시예>
도 6은 본 발명의 제3실시예에 따른 전계발광 표시장치와 구동부를 확대한 도면이다.
도시된 바와 같이, 본 발명의 제3실시예에 따른 전계발광 표시장치는, 기판(350)에 구동부(300)와 발광부(344)가 형성되는 구조를 취하고 있다.
또한, 게이트 전극(331)이 소스 전극(336)과 드레인 전극(337)의 하부에 형성되는 것으로서 개략적인 구조는 다음과 같다.
기판(350) 상에 게이트 전극(331)이 형성되고, 기판(350)의 전면에 게이트 전극(331) 상면을 감싸도록 게이트 절연막층(332)이 형성된다.
게이트 절연막층(332) 상면을 감싸도록 제1 도전형 불순물 이온으로 도핑된 액티브층(335)이 형성되고, 액티브층(335) 상에 오믹콘택층(334)이 형성된다.
또한, 액티브층(335)의 어느 한쪽에는 소스 전극(336)이 그리고 다른 한쪽에는 드레인 전극(337)이 형성된다.
소스 전극(336)과 드레인 전극(337) 사이에 드러난 액티브층(335)의 일정영 역에는 제2 도전형 불순물 이온으로 도핑 되는데, 이를 이온도핑영역(338)이라 하겠다.
드레인 전극(337) 상에는 드레인 전극(337)이 일정영역 드러나도록 보호막(356)이 형성된다.
여기서, 드레인 전극(337)이 제1전극(340)과 전기적으로 연결되는 구동부(300)가 형성된다.
이에 따라, 구동부(300)의 드레인 전극(337)과 전기적으로 연결된 제1전극(340)과, 제1전극(340) 상에 형성된 발광부(344)와, 발광부(344) 상에 형성된 제2전극(342)이 포함되고, 실런트(326)에 의해 합착 되는 전계발광 표시장치의 구조를 갖는다.
또한, 발광층(318)은 적(R), 녹(G), 청(B)의 컬러(319)를 표현하게 되는데, 일반적인 방법으로는 화소마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용된다.
여기서, 본 발명의 제3실시예에 의해 전계발광 표시장치의 선택적 구성요소로서, 제1 도전형 불순물 이온은 n+형으로 도핑 되고, 제2 도전형 불순물 이온은 p+형으로 도핑 되어 박막트랜지스터는 N-P-N 특성을 띄게 된다.
즉, 액티브층(335)의 비정질 실리콘은 n+형 이온이 도핑 되어 N형을 띄게 되고, 이후 소스 전극(336)과 드레인 전극(337) 사이에 도핑된 p+형 이온에 의해 P형을 띄게 되어 N-MOS 박막트랜지스터가 된다.
본 발명의 제3실시예에 따른 전계발광 표시장치의 구동을 설명하면 다음과 같다.
기판(350) 상에 형성된 게이트 전극(331)에 전압을 인가하게 되면, 게이트 전극(331) 상에 위치한 P형의 이온도핑영역(338)에 채널이 형성된다.
이때, 소스 전극(336)의 전류는 형성된 채널을 따라 드레인 전극(337)으로 흐르게 된다.
한편, 소스 전극(336)과 드레인 전극(337)의 하단에 형성된 액티브층(335)이 각각 N형으로 형성되어 있어서 소스 전극(336)에 가해져 흐르는 전류의 전자 유입이 크게 일어나게 된다.
이에 따라, 이온도핑영역(338)이 P형으로 형성되어 있어서 소스 전극(336)에서 발생한 전자가 이온도핑영역(338)에 형성된 정공에 의해 빠르게 유도된다.
이것은 N형으로 형성된 액티브층(335)의 표면 전하의 이동도를 정공이 형성된 이온도핑영역(338)의 공핍층으로 이동하려는 특성에 의해 전류의 이동성이 크게 향상된다.
아울러, 드레인 전극(337)의 N형 이온에 의하여서도 P형 이온이 형성된 이온도핑영역(338)으로부터 전자의 유입이 크게 일어나게 되어 액티브층(335)에 형성된 채널을 타고 흐르는 전류 밀도가 높아지게 되는 효과를 얻을 수 있게 된다.
한편, 이온도핑영역(338)에 형성된 채널은 게이트 전극(331)에 인가된 전압과도 비례하여 만약, 게이트 전극(331)에 인가된 전압의 크기가 크면 클수록 채널에 형성되는 공핍층과 전자의 유입은 전압에 비례하여 커지게 된다.
여기서, 게이트 전극(331)에 전압이 인가됨에 따라 P형 이온이 도핑된 이온 도핑영역(338)에 형성되는 저항을 R1이라 가정하겠다.
또한, 소스 전극(336)의 하단에 형성된 N형의 액티브층(335)에 형성되는 저항을 R2라 가정하고, 드레인 전극(337)의 하단에 형성된 N형의 액티브층(335)에 형성되는 저항을 R3 이라고 가정 하겠다.
R1 + R2 + R3 = Rs 라고 가정하였을 때, 시리즈 저항 Rs에 의해 형성되는 저항은 비정질 실리콘으로 형성된 액티브층(335)의 시리즈 저항 Rs를 줄이기 위함을 목적으로 한다.
이에 따라, 액티브층(335)에 각각 n+형과 p+형의 이온을 도핑 하여 저항 Rs를 낮추는 효과와 전류이동 특성이 개선됨을 알 수 있게 된다.
또한, 전류이동 특성이 개선됨에 따라 전하 축적 시간을 단축시킴과 동시에 높은 전류 밀도를 유지하여 전류 구동을 하는 전계발광 표시장치의 응답속도가 빨라지게 된다.
<제4실시예>
도 7은 본 발명의 제4실시예에 따른 전계발광 표시장치와 구동부를 확대한 도면이다.
도시된 바와 같이, 본 발명의 제4실시예에 따른 전계발광 표시장치는, 기판(450)에 구동부(400)와 발광부(444)가 형성되는 구조를 취하고 있다.
또한, 게이트 전극(431)이 소스 전극(436)과 드레인 전극(437)보다 상부에 형성되는 것으로서 개략적인 구조는 다음과 같다.
기판(450) 상에는 중심부가 제1 도전형 불순물 이온으로 도핑 되고, 그 양쪽 은 제2 도전형 불순물 이온으로 도핑된 액티브층(435)이 형성된다.
액티브층(435)의 양옆 어느 한쪽에는 소스 전극(436)이 형성되고, 그 반대편에는 드레인 전극(437)이 형성되고, 액티브층(435) 상에는 오믹콘택층(434)가 형성된다.
오믹콘택층(434) 상에는 액티브층(435)과 대응되도록 게이트 전극(431)이 형성되고, 오믹콘택층(434)과 게이트 전극(431)을 감싸도록 절연막(432)층이 형성된다.
또한, 드레인 전극(437)의 일정영역이 드러나도록 콘택홀을 형성하여 보호막(449)이 형성된다.
또한, 드레인 전극(437)에는 금속전극(456)이 형성되어, 제1전극(440)과 전기적으로 연결되는 구동부(400)가 형성된다.
이에 따라, 구동부(400)는 드레인 전극(437)과 금속전극(456)을 통해 전기적으로 연결된 제1전극(440)과, 제1전극(440) 상에 형성된 발광부(444)와, 발광부(444) 상에 형성된 제2전극(442)이 실런트(426)에 합착되는 전계발광 표시장치 구조를 갖는다.
또한, 발광층(418)은 적(R), 녹(G), 청(B)의 컬러(419)를 표현하게 되는데, 일반적인 방법으로는 화소마다 적,녹,청색을 발광하는 별도의 유기물질을 패턴하여 사용된다.
여기서, 본 발명의 제4실시예에 의해 전계발광 표시장치의 선택적 구성요소로서, 제1 도전형 불순물 이온은 p+형으로 도핑 되고, 제2 도전형 불순물 이온은 n+형으로 도핑 되어 박막트랜지스터는 P-N-P 특성을 띄게 된다.
즉, 액티브층(435)의 비정질 실리콘은 p+형 이온이 도핑 되어 P형을 띄게 되고, 이후 소스 전극(436)과 드레인 전극(437) 사이에 도핑된 n+형 이온에 의해 N형을 띄게 되어 P-MOS 박막트랜지스터가 된다.
본 발명의 제4실시예에 따른 전계발광 표시장치의 구동을 설명하면 다음과 같다.
게이트 전극(431)에 전압을 인가하게 되면, 게이트 전극(431) 하부에 위치한 액티브층(435)의 중심부에 형성된 P형의 액티브층(435)에 채널이 형성된다.
이때, 소스 전극(436)의 전류는 형성된 채널을 따라 드레인 전극(437)으로 흐르게 된다.
여기서, 소스 전극(436)과 드레인 전극(437) 사이에 형성된 액티브층(435)의 양쪽이 각각 P형으로 형성되어 있어서 P형의 액티브층(435)에 형성된 정공이 전자를 N형의 액티브층(435)의 중심으로 밀어내게 된다.
액티브층(435)의 중심부에 형성된 N형의 전자는 정공이 형성된 P형의 액티브층(435)으로 빠르게 이동 한다.
이것은 P형으로 형성된 양쪽의 액티브층(435) 표면 전하의 이동도가 높은 정공이 형성된 N형으로 이동하려는 특성에 의해 전류의 이동성이 크게 향상된다.
아울러, 드레인 전극(437)의 P형 이온에 의하여서도 N형 이온이 형성된 액티브층(435)의 중심부로부터 전공의 유입이 크게 일어나게 되어 액티브층(435)에 형성된 채널을 타고 흐르는 전류 밀도가 높아지게 되는 효과를 얻을 수 있게 된다.
한편, 액티브층(435)에 형성된 채널은 게이트 전극(431)에 인가된 전압과도 비례하여 만약, 게이트 전극(431)에 인가된 전압의 크기가 크면 클수록 채널에 형성되는 공핍층과 전자의 유입은 전압에 비례하여 커지게 된다.
여기서, 게이트 전극(431)에 전압이 인가됨에 따라 N형 이온이 도핑된 액티부층(435)의 중심부에 형성되는 저항을 R1이라 가정하겠다.
또한, 소스 전극(436)에 인접 형성된 N형의 액티브층(435)에 형성되는 저항을 R2라 가정하고, 드레인 전극(437)에 인접 형성된 N형의 액티브층(435)에 형성되는 저항을 R3 이라고 가정하겠다.
R1 + R2 + R3 = Rs 라고 가정하였을 때, 시리즈 저항 Rs에 의해 형성되는 저항은 비정질 실리콘으로 형성된 액티브층(435)의 시리즈 저항 Rs를 줄이기 위함을 목적을 한다.
따라서, 액티브층(435)에 각각 n+형과 p+형의 이온을 도핑 하여 저항 Rs를 낮추는 효과와 전류이동 특성이 개선됨을 알 수 있게 된다.
또한, 전류이동 특성이 개선됨에 따라 전하 축적 시간을 단축함과 동시에 높은 전류 밀도를 유지하여 전류 구동을 하는 전계발광 표시장치의 응답속도가 빨라지게 된다.
이상 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에 서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
상술한 본 발명의 구성에 따르면, 전류구동을 하는 전계발광 표시장치에서 발생하는 시리즈 저항 성분을 낮추고 전류의 이동특성을 높여 빠른 응답 특성을 갖도록 하는 효과가 있다.

Claims (8)

  1. 기판상에 형성된 게이트 전극과, 상기 기판의 전면에 형성되고, 상기 게이트 전극 상면을 감싸도록 형성된 게이트 절연막층과, 상기 게이트 절연막층 상면을 감싸도록 형성되며 제1 도전형 불순물 이온으로 도핑된 액티브층과, 상기 액티브층의 어느 한쪽에 형성된 소스 전극 및 다른 한쪽에 형성된 드레인 전극과, 상기 소스 전극과 상기 드레인 전극 사이에 드러난 액티브층의 일정영역이 제2 도전형 불순물 이온으로 도핑된 이온도핑영역을 포함하는 제1기판;
    기판상에 형성된 제1전극과, 상기 제1전극 상에 형성된 발광부와, 상기 발광부에 형성된 제2전극을 포함하는 제2기판; 및
    상기 제1기판의 드레인 전극과 상기 제2기판의 제2전극을 전기적으로 연결하도록 하는 연결전극을 포함하는 전계발광 표시장치.
  2. 기판상에 형성되되 중심부는 제1 도전형 불순물 이온으로 도핑 되고, 그 양쪽은 제2 도전형 불순물 이온으로 도핑된 액티브층과, 상기 액티브층 양쪽에 형성된 소스 전극 및 드레인 전극과, 상기 액티브층을 감싸며 상기 소스 전극 및 상기 드레인 전극의 소정영역이 드러나도록 콘택홀을 형성하여 상기 기판 전면에 형성된 절연막층과, 상기 절연막층 상에 형성되며 상기 액티브층과 대응되도록 형성된 게이트 전극을 포함하는 제1기판;
    기판상에 형성된 제1전극과, 상기 제1전극 상에 형성된 발광부와, 상기 발광 부에 형성된 제2전극을 포함하는 제2기판; 및
    상기 제1기판의 드레인 전극과 상기 제2기판의 제2전극을 전기적으로 연결하도록 하는 연결전극을 포함하는 전계발광 표시장치.
  3. 기판상에 형성된 게이트 전극과, 상기 기판의 전면에 형성되고, 상기 게이트 전극 상면을 감싸도록 형성된 게이트 절연막층과, 상기 게이트 절연막 상면을 감싸도록 형성되며 제1 도전형 불순물 이온으로 도핑된 액티브층과, 상기 액티브층의 어느 한쪽에 형성된 소스 전극 및 다른 한쪽에 형성된 드레인 전극과, 상기 소스 전극과 상기 드레인 전극 사이에 드러난 액티브층의 일정영역이 제2 도전형 불순물 이온으로 도핑된 이온도핑영역을 포함하는 구동부와;
    상기 구동부의 드레인 전극과 전기적으로 연결된 제1전극과, 상기 제1전극 상에 형성된 발광부와, 상기 발광부 상에 형성된 제2전극을 포함하는 전계발광 표시장치.
  4. 기판상에 형성되되 중심부는 제1 도전형 불순물 이온으로 도핑 되고, 그 양쪽은 제2 도전형 불순물 이온으로 도핑된 액티브층과, 상기 액티브층 양쪽에 형성된 소스 전극 및 드레인 전극과, 상기 액티브층을 감싸며 상기 소스 전극 및 상기 드레인 전극의 소정영역이 드러나도록 콘택홀을 형성하여 상기 기판 전면에 형성된 절연막층과, 상기 절연막층 상에 형성되며 상기 액티브층과 대응되도록 형성된 게이트 전극을 포함하는 구동부와;
    상기 구동부의 드레인 전극과 전기적으로 연결된 제1전극과, 상기 제1전극 상에 형성된 발광부와, 상기 발광부 상에 형성된 제2전극을 포함하는 전계발광 표시장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 도전형 불순물 이온은 n형으로 도핑 되고, 상기 제2 도전형 불순물 이온은 p형으로 도핑된 것을 특징으로 하는 전계발광 표시장치.
  6. 제1항 내지 제4항에 중 어느 한 항에 있어서,
    상기 제1 도전형 불순물 이온은 p형으로 도핑 되고, 상기 상기 제2 도전형 불순물 이온은 n형으로 도핑된 것을 특징으로 하는 전계발광 표시장치.
  7. 제5항에 있어서,
    상기 발광부는 유기발광층을 포함하는 것을 특징으로 하는 전계발광 표시장치.
  8. 제6항에 있어서,
    상기 발광부는 유기발광층을 포함하는 것을 특징으로 하는 전계발광 표시장치.
KR1020050082418A 2005-09-05 2005-09-05 빠른 응답특성을 갖는 전계발광 표시장치 KR20070025845A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050082418A KR20070025845A (ko) 2005-09-05 2005-09-05 빠른 응답특성을 갖는 전계발광 표시장치
JP2006156345A JP2007072437A (ja) 2005-09-05 2006-06-05 電界発光表示装置
CNB2006100918983A CN100486394C (zh) 2005-09-05 2006-06-14 发光型显示器
US11/455,517 US7655948B2 (en) 2005-09-05 2006-06-19 Light emitting display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050082418A KR20070025845A (ko) 2005-09-05 2005-09-05 빠른 응답특성을 갖는 전계발광 표시장치

Publications (1)

Publication Number Publication Date
KR20070025845A true KR20070025845A (ko) 2007-03-08

Family

ID=37859434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050082418A KR20070025845A (ko) 2005-09-05 2005-09-05 빠른 응답특성을 갖는 전계발광 표시장치

Country Status (4)

Country Link
US (1) US7655948B2 (ko)
JP (1) JP2007072437A (ko)
KR (1) KR20070025845A (ko)
CN (1) CN100486394C (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600576B2 (ja) * 2008-05-08 2010-12-15 株式会社デンソー 半導体装置およびその製造方法
KR102071330B1 (ko) * 2012-12-27 2020-01-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR102084229B1 (ko) * 2013-04-02 2020-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치
CN104465509B (zh) * 2013-09-18 2017-08-04 昆山国显光电有限公司 一种oled显示器件阵列基板及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0864824A (ja) * 1994-08-24 1996-03-08 Toshiba Corp 薄膜トランジスタおよびその製造方法
KR100392967B1 (ko) 1996-06-28 2003-07-31 세이코 엡슨 가부시키가이샤 트랜지스터, 액티브 매트릭스 기판, 표시 장치, 프로젝터및 전자 기기
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
JP4340405B2 (ja) 2001-08-09 2009-10-07 富士フイルム株式会社 有機ｅｌ素子の製造方法及び有機ｅｌ素子
KR100435054B1 (ko) * 2002-05-03 2004-06-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP2004055461A (ja) * 2002-07-23 2004-02-19 Seiko Epson Corp 発光装置及びその製造方法、並びに電子機器
KR100473590B1 (ko) * 2002-07-25 2005-03-10 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
DE102004031109B4 (de) 2003-12-30 2016-03-31 Lg Display Co., Ltd. Organisches Lumineszenzdisplay vom Doppeltafeltyp sowie Verfahren zum Herstellen desselben

Also Published As

Publication number Publication date
US7655948B2 (en) 2010-02-02
CN1929707A (zh) 2007-03-14
CN100486394C (zh) 2009-05-06
US20070096111A1 (en) 2007-05-03
JP2007072437A (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US9755004B2 (en) Full-color active matrix organic light emitting display with hybrid structure
US20220285458A1 (en) Display panel, method for manufacturing the same and display device
US8742658B2 (en) Full-color active matrix organic light emitting display with hybrid
JP4434563B2 (ja) 有機ｅｌ表示装置の製造方法
KR100579182B1 (ko) 유기 전계 발광 표시 장치의 제조 방법
KR100611151B1 (ko) 박막트랜지스터 및 그의 제조방법
KR101100885B1 (ko) 유기 발광 표시 장치용 박막 트랜지스터 표시판
KR20110037220A (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR20090021741A (ko) 박막 트랜지스터 및 이를 이용한 발광표시장치
GB2396245A (en) Dual panel-type organic electroluminescent display device and method of fabricating the same
KR102568516B1 (ko) 표시장치용 어레이기판 및 그 제조방법
JP2000242196A (ja) エレクトロルミネッセンス表示装置
JP5676945B2 (ja) 電子装置、電子装置の素子分離方法、電子装置の製造方法、及び電子装置を備えた表示装置
KR102596361B1 (ko) 박막 트랜지스터 및 이를 포함하는 표시 장치
KR100635064B1 (ko) 능동 매트릭스 유기전계발광표시장치 및 그의 제조 방법
KR101084248B1 (ko) 유기 발광 표시 장치
KR101192017B1 (ko) 유기 전계 발광 표시 장치 및 이의 제조 방법
KR20070025845A (ko) 빠른 응답특성을 갖는 전계발광 표시장치
KR101373386B1 (ko) 유기 전계 발광 표시 장치 및 그 제조 방법
JP4530450B2 (ja) Ｅｌ表示装置
KR101022141B1 (ko) 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
KR102204755B1 (ko) 표시 장치의 박막 트랜지스터 제조 방법
US20050045886A1 (en) Active matrix organic light emitting device having series thin film transistor, and fabrication method therefor
KR20040018898A (ko) 듀얼패널타입 유기전계발광 소자 및 그의 제조방법
KR102235421B1 (ko) 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid