CN105261636A - 一种薄膜晶体管、其制备方法、阵列基板及显示装置 - Google Patents

一种薄膜晶体管、其制备方法、阵列基板及显示装置 Download PDF

Info

Publication number
CN105261636A
CN105261636A CN201510749700.5A CN201510749700A CN105261636A CN 105261636 A CN105261636 A CN 105261636A CN 201510749700 A CN201510749700 A CN 201510749700A CN 105261636 A CN105261636 A CN 105261636A
Authority
CN
China
Prior art keywords
ohmic contact
contact layer
electrode
layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510749700.5A
Other languages
English (en)
Other versions
CN105261636B (zh
Inventor
辛龙宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510749700.5A priority Critical patent/CN105261636B/zh
Publication of CN105261636A publication Critical patent/CN105261636A/zh
Priority to US15/324,607 priority patent/US20170294544A1/en
Priority to PCT/CN2016/085100 priority patent/WO2017075993A1/en
Priority to EP16812666.2A priority patent/EP3371832A4/en
Application granted granted Critical
Publication of CN105261636B publication Critical patent/CN105261636B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2229/00—Indexing scheme for semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, for details of semiconductor bodies or of electrodes thereof, or for multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管的制备方法、薄膜晶体管、阵列基板及显示装置，在形成有源层之后，在形成源电极和漏电极之前，还在有源层上形成相对设置的第一初始欧姆接触层和第二初始欧姆接触层，且第一初始欧姆接触层和第二初始欧姆接触层的材料均为氧化物材料，在形成源电极和漏电极之后，再进行高温处理，从而使源电极和漏电极中的铜原子扩散至第一初始欧姆接触层和第二初始欧姆接触层中，使氧化物材料具有较好的导电性。与现有技术相比由于在源电极和漏电极与有源层之间分别设置有具有较好导电性的第一目标欧姆接触层和第二目标欧姆接触层，因此可以使源电极和漏电极分别与有源层之间具有较好的欧姆接触，从而提高薄膜晶体管的性能。

Description

一种薄膜晶体管、其制备方法、阵列基板及显示装置
技术领域
本发明涉及半导体技术领域，尤指一种薄膜晶体管、其制备方法、阵列基板及显示装置。
背景技术
在各种显示装置的像素单元中，通过施加驱动电压来驱动显示装置的薄膜晶体管(ThinFilmTransistor，TFT)被大量使用。在TFT的有源层一直使用稳定性和加工性较好的非晶硅(a-Si)材料，但是a-Si材料的载流子迁移率较低，不能满足大尺寸、高分辨率显示器件的要求，特别是不能满足下一代有源矩阵式有机发光显示器件(ActiveMatrixOrganicLightEmittingDevice，AMOLED)的要求。与非晶硅(a-Si)薄膜晶体管相比，多晶硅尤其是低温多晶硅薄膜晶体管具有更高的电子迁移率、更好的液晶特性以及较少的漏电流，已经逐渐取代非晶硅薄膜晶体管，成为薄膜晶体管的主流。
目前，现有的多晶硅薄膜晶体管的结构如图1所示，包括衬底基板1、位于衬底基板1上的有源层2、位于有源层2上的栅极绝缘层3、位于栅极绝缘层3上的栅电极4、位于栅电极4上的介质层5、以及位于介质层5上的源电极6和漏电极7；且源电极6和漏电极7分别通过贯穿介质层5和栅极绝缘层3的过孔与有源层2电连接。
在上述多晶硅薄膜晶体管中，由于薄膜晶体管的沟道的宽长比是通过对栅电极进行自对准工艺定义的，因此宽长比较大，并且源电极和漏电极分别与有源层的欧姆接触性能较差。
因此，如何改善多晶硅薄膜晶体管的欧姆接触以及减小多晶硅薄膜晶体管的沟道的宽长比是本领域技术人员亟需解决的技术问题。
发明内容
有鉴于此，本发明实施例提供了一种薄膜晶体管、其制备方法、阵列基板及显示装置，用以改善薄膜晶体管中源电极和漏电极分别与有源层的欧姆接触以及减小薄膜晶体管的沟道的宽长比。
本发明实施例提供的一种薄膜晶体管的制备方法，包括在衬底基板上形成栅电极的图形，还包括：
在所述衬底基板上形成与所述栅电极相互绝缘的有源层的图形，其中所述有源层的材料为多晶硅；
在所述有源层上形成同层且相对设置的第一初始欧姆接触层和第二初始欧姆接触层的图形，其中所述第一初始欧姆接触层和第二初始欧姆接触层的材料均为金属氧化物或金属氮氧化物；
在所述第一初始欧姆接触层上方形成与所述第一初始欧姆接触层电连接的源电极的图形，以及在所述第二初始欧姆接触层上方形成与所述第二初始欧姆接触层电连接的漏电极的图形，其中所述源电极和所述漏电极的材料均至少包含有铜；
对形成有所述源电极和所述漏电极的衬底基板进行高温处理，使所述源电极中的铜原子扩散至所述第一初始欧姆接触层中形成第一目标欧姆接触层，使所述漏电极中的铜原子扩散至所述第二初始欧姆接触层中形成第二目标欧姆接触层。
较佳地，在本发明实施例提供的上述制备方法中，在形成所述第一初始欧姆接触层和所述第二初始欧姆接触层的图形之后，形成所述栅电极的图形；
且所述栅电极与所述第一初始欧姆接触层和所述第二初始欧姆接触层均绝缘。
较佳地，在本发明实施例提供的上述制备方法中，在形成所述源电极和所述漏电极的图形之前，形成所述栅电极的图形。
较佳地，在本发明实施例提供的上述制备方法中，在形成第一初始欧姆接触层和所述第二初始欧姆接触层的图形之后，在形成所述栅电极的图形之前，还包括：
在所述第一初始欧姆接触层和所述第二初始欧姆接触层上形成栅极绝缘层。
较佳地，在本发明实施例提供的上述制备方法中，在形成所述栅电极的图形之后，在形成所述源电极和所述漏电极的图形之前，还包括：
形成覆盖所述栅电极的层间介质层；
形成贯穿所述栅极绝缘层和所述层间介质层的第一接触孔和第二接触孔，所述第一接触孔用于使将要形成的所述源电极与所述第一初始欧姆接触层电连接，所述第二接触孔用于使将要形成的所述漏电极与所述第二初始欧姆接触层电连接。
较佳地，在本发明实施例提供的上述制备方法中，所述金属氧化物或金属氮氧化物中至少包含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的一种或多种。
相应地，本发明实施例还提供了一种薄膜晶体管，包括衬底基板，位于所述衬底基板上方的栅电极、与所述栅电极相互绝缘的有源层，以及位于所述有源层上方且与所述有源层电连接的源电极和漏电极；其中，所述有源层的材料为多晶硅；所述薄膜晶体管还包括：
分别位于所述源电极与所述有源层之间的第一欧姆接触层和位于所述漏电极与所述有源层之间的第二欧姆接触层，且所述源电极通过所述第一欧姆接触层与所述有源层电连接，所述漏电极通过所述第二欧姆接触层与所述有源层电连接；
所述源电极和所述漏电极的材料均至少包含有铜，所述第一欧姆接触层的材料和所述第二欧姆接触层的材料分别由所述源电极中的铜原子和所述漏电极中的铜原子扩散至金属氧化物或金属氮氧化物后形成。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述栅电极位于所述第一欧姆接触层和所述第二欧姆接触层的上方。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述源电极和漏电极位于所述栅电极的上方。
较佳地，在本发明实施例提供的上述薄膜晶体管中，还包括：位于所述第一欧姆接触层和所述第二欧姆接触层与所述栅电极之间的栅极绝缘层。
较佳地，在本发明实施例提供的上述薄膜晶体管中，还包括：位于所述源电极和所述漏电极与所述栅电极之间的层间介质层；
所述源电极通过贯穿所述栅极绝缘层和所述层间介质层的第一接触孔与所述第一欧姆接触层电连接，所述漏电极通过贯穿所述栅极绝缘层和所述层间介质层的第二接触孔与所述第二欧姆接触层电连接。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述金属氧化物或金属氮氧化物中至少包含有铟、锌、镓、锡中的一种或多种。
较佳地，在本发明实施例提供的上述薄膜晶体管中，所述栅电极的材料为铜。
相应地，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述任一种薄膜晶体管。
较佳地，在本发明实施例提供的上述阵列基板中，还包括：依次位于所述薄膜晶体管上方的平坦化层和像素电极；其中，
所述像素电极通过过孔与所述薄膜晶体管中的漏电极电性相连。
相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种阵列基板。
本发明实施例提供的上述薄膜晶体管的制备方法、薄膜晶体管、阵列基板及显示装置，在形成有源层的图形之后，在形成源电极和漏电极的图形之前，还在有源层上形成相对设置的第一初始欧姆接触层和第二初始欧姆接触层的图形，且第一初始欧姆接触层和第二初始欧姆接触层的材料均为氧化物材料，在形成源电极和漏电极的图形之后，对形成有源电极和漏电极的图形的衬底基板进行高温处理，从而在高温处理的过程中，源电极和漏电极中的铜原子进行扩散；当源电极中的铜原子扩散至由氧化物材料形成的第一初始欧姆接触层中，从而使氧化物材料具有较好的导电性，形成第一目标欧姆接触层；当漏电极中的铜原子扩散至由氧化物材料形成的第二初始欧姆接触层中，从而使氧化物材料具有较好的导电性，形成第二目标欧姆接触层。与现有技术相比由于在源电极和漏电极与有源层之间分别设置有具有较好导电性的第一目标欧姆接触层和第二目标欧姆接触层，因此可以使源电极和漏电极分别与有源层之间具有较好的欧姆接触，从而提高薄膜晶体管的性能。并且，在上述制备方法中，由于可以通过有源层的图形控制薄膜晶体管沟道的宽度，通过第一初始欧姆接触层和第二初始欧姆接触层的图形来控制薄膜晶体管的沟道长度，而第一初始欧姆接触层和第二初始欧姆接触层的图形可以通过构图工艺形成。由于构图工艺可以精确的控制第一初始欧姆接触层、第二初始欧姆接触层以及有源层的图形，因此可以精确控制薄膜薄膜晶体管的沟道的长度和宽度，从而可以精确控制薄膜薄膜晶体管的沟道的宽长比，并且还可以使薄膜晶体管达到较小的沟道宽长比。
附图说明
图1为现有的多晶硅薄膜晶体管的结构示意图；
图2为本发明实施例提供的薄膜晶体管的制备方法的流程示意图；
图3为发明实施例提供的薄膜晶体管的沟道宽度和长度的结构示意图；
图4a至图4i分别为本发明实施例提供的制备方法至执行各步骤后的结构示意图；
图5为本发明实施例提供的薄膜晶体管的结构示意图；
图6为本发明实施例提供的阵列基板的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管的制备方法、薄膜晶体管、阵列基板及显示装置的具体实施方式进行详细地说明。
其中，附图中各膜层厚度和形状不反映薄膜晶体管的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种薄膜晶体管的制备方法，包括在衬底基板上形成栅电极的图形，如图2所示，具体还可以包括以下步骤：
S201、在衬底基板上形成与栅电极相互绝缘的有源层的图形，其中有源层的材料为多晶硅；
S202、在有源层上形成同层且相对设置的第一初始欧姆接触层和第二初始欧姆接触层的图形，其中第一初始欧姆接触层和第二初始欧姆接触层的材料均为金属氧化物或金属氮氧化物；
S203、在第一初始欧姆接触层上方形成与第一初始欧姆接触层电连接的源电极的图形，以及在第二初始欧姆接触层上方形成与第二初始欧姆接触层电连接的漏电极的图形，其中源电极和漏电极的材料均至少包含有铜；
S204、对形成有源电极和漏电极的衬底基板进行高温处理，使源电极中的铜原子扩散至第一初始欧姆接触层中形成第一目标欧姆接触层，使漏电极中的铜原子扩散至第二初始欧姆接触层中形成第二目标欧姆接触层。
本发明实施例提供的上述薄膜晶体管的制备方法，在形成有源层的图形之后，在形成源电极和漏电极的图形之前，还在有源层上形成相对设置的第一初始欧姆接触层和第二初始欧姆接触层的图形，且第一初始欧姆接触层和第二初始欧姆接触层的材料均为氧化物材料，在形成源电极和漏电极的图形之后，对形成有源电极和漏电极的图形的衬底基板进行高温处理，从而在高温处理的过程中，源电极和漏电极中的铜原子进行扩散；当源电极中的铜原子扩散至由氧化物材料形成的第一初始欧姆接触层中，从而使氧化物材料具有较好的导电性，形成第一目标欧姆接触层；当漏电极中的铜原子扩散至由氧化物材料形成的第二初始欧姆接触层中，从而使氧化物材料具有较好的导电性，形成第二目标欧姆接触层。与现有技术相比由于在源电极和漏电极与有源层之间分别设置有具有较好导电性的第一目标欧姆接触层和第二目标欧姆接触层，因此可以使源电极和漏电极分别与有源层之间具有较好的欧姆接触，从而提高薄膜晶体管的性能。
并且，在上述制备方法中，如图3所示，由于可以通过有源层02的图形控制薄膜晶体管沟道的宽度W，通过第一初始欧姆接触层03和第二初始欧姆接触层04的图形来控制薄膜晶体管的沟道长度L，而第一初始欧姆接触层03和第二初始欧姆接触层04的图形可以通过构图工艺形成。由于构图工艺可以精确的控制第一初始欧姆接触层03、第二初始欧姆接触层04以及有源层02的图形，因此可以精确控制薄膜薄膜晶体管的沟道的长度L和宽度W，从而可以精确控制薄膜薄膜晶体管的沟道的宽长比(W/L)，并且还可以使薄膜晶体管达到较小的沟道宽长比。
较佳地，在本发明实施例提供的上述制备方法中，金属氧化物或金属氮氧化物中至少包含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的一种或多种，在此不作限定。
在具体实施时，在本发明实施例提供的上述制备方法中，源电极和漏电极的材料为铜、铜合金或者其它包含有铜的材料。
进一步地，在本发明实施例提供的上述制备方法中，对形成有源电极和漏电极的衬底基板进行高温处理的工艺可以是快速热退火处理工艺，也可以是其它高温处理工艺，在此不作限定。
在具体实施时，在本发明实施例提供的上述制备方法中，第一初始欧姆接触层和第二初始欧姆接触层的图形可以是采用一次构图工艺同时形成，也可以分别形成，在此不作限定。
较佳地，在本发明实施例提供的上述制备方法中，采用一次构图工艺同时形成第一初始欧姆接触层和第二初始欧姆接触层的图形。
需要说明的是，在本发明实施例提供的上述制备方法中，可以在形成有源层的图形之前形成栅电极的图形，也可以在形成第一初始欧姆接触层和第二初始欧姆接触层之后形成栅电极的图形，在此不作限定。
一般地，由于形成多晶硅材料的有源层时所需的温度比较高，高温会对位于其下方的膜层造成影响，因此较佳地，在上述制备方法中，在形成第一初始欧姆接触层和第二初始欧姆接触层的图形之后，形成栅电极的图形；
且栅电极与第一初始欧姆接触层和第二初始欧姆接触层均绝缘，以保证栅电极与有源层相互绝缘。
进一步地，在本发明实施例提供的上述制备方法中，当在形成第一初始欧姆接触层和第二初始欧姆接触层的图形之后形成栅电极的图形时，可以将栅电极的图形与源电极和漏电极的图形同时制备，也可以先形成栅电极的图形再形成源电极和漏电极的图形，当然也可以先形成源电极和漏电极的图形再形成栅电极的图形，在此不作限定。
在具体实施时，当薄膜晶体管用于控制显示面板中的像素单元时，薄膜晶体管的漏电极一般需要与像素单元中的像素电极电连接，而像素电极一般位于薄膜晶体管的上方。
因此，在实施时，在本发明实施例提供的上述制备方法中，在形成源电极和漏电极的图形之前，形成栅电极的图形。即使源电极和漏电极位于栅电极的上方，从而便于后期漏电极与像素电极电连接。
进一步地，在本发明实施例提供的上述制备方法中，为了使栅电极与第一初始欧姆接触层和第二初始欧姆接触层均绝缘，在形成第一初始欧姆接触层和第二初始欧姆接触层的图形之后，在形成栅电极的图形之前，还包括：
在第一初始欧姆接触层和第二初始欧姆接触层上形成栅极绝缘层。
进一步地，在本发明实施例提供的上述制备方法中，为了使栅电极与源电极和漏电极均绝缘，在形成栅电极的图形之后，在形成源电极和漏电极的图形之前，还包括：
形成覆盖栅电极的层间介质层；
形成贯穿栅极绝缘层和层间介质层的第一接触孔和第二接触孔，第一接触孔用于使将要形成的源电极与第一初始欧姆接触层电连接，第二接触孔用于使将要形成的漏电极与第二初始欧姆接触层电连接。
具体地，在本发明实施例提供的上述制备方法中，形成有源层的图形一般包括：
在衬底基板上形成非晶硅薄膜，然后采用准分子激光照射非晶硅薄膜，使非晶硅薄膜形成多晶硅薄膜，再对多晶硅薄膜进行构图形成有源层的图形。当然在具体实施时，也可以采用其它方式形成有源层的图形，在此不作限定。
在具体实施时，在本发明实施例提供的上述制备方法中，源电极和漏电极的图形可以是采用一次构图工艺同时形成，也可以分别形成，在此不作限定。
较佳地，在本发明实施例提供的上述制备方法中，采用一次构图工艺同时形成源电极和漏电极的图形。
进一步地，在本发明实施例提供的上述制备方法中，在形成有源层的图形之后，形成第一初始欧姆接触成层和第二初始欧姆接触成层的图形之前，还包括对有源层进行离子注入，以提高薄膜晶体管的性能，在此不作限定。
下面通过一个具体的实施例说明本发明实施例提供的上述薄膜晶体管的制备方法。具体包括以下步骤：
(1)在衬底基板01上形成有源层02的图形，如图4a所示；
其中，有源层02的材料为多晶硅。
(2)对有源层02进行离子注入，如图4b所示；
(3)通过一次构图工艺在有源层02上形成同层且相对设置的第一初始欧姆接触层03和第二初始欧姆接触层04的图形，如图4c所示；
其中，第一初始欧姆接触层03和第二初始欧姆接触层04的材料均为金属氧化物或金属氮氧化物。
较佳地，在具体实施时，金属氧化物或金属氮氧化物中至少包含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的一种或多种。
(4)形成覆盖第一初始欧姆接触层03、第二初始欧姆接触层04以及有源层02的栅极绝缘层05，如图4d所示；
(5)在栅极绝缘层05上形成栅电极06的图形，如图4e所示；
较佳地，栅电极的材料为铜。
(6)形成覆盖栅电极06的层间介质层07，如图4f所示；
(7)形成贯穿栅极绝缘层和层间介质层的第一接触孔V1和第二接触孔V2，如图4g所示；
(8)形成源电极08和漏电极09的图形，其中源电极08通过第一接触孔V1与第一初始欧姆接触层03电连接，漏电极09通过第二接触孔V2与第二初始欧姆接触层04电连接，如图4h所示；
其中源电极08和漏电极09的材料为铜、铜合金或者其它包含有铜的材料。
(9)对上述衬底基板01进行快速热退火处理，使源电极08中的铜原子扩散至第一初始欧姆接触层03中形成第一目标欧姆接触层10，使漏电极09中的铜原子扩散至第二初始欧姆接触层04中形成第二目标欧姆接触层11,如图4i所示。
通过上述步骤(1)至(9)形成薄膜晶体管，其中步骤(1)、(3)、(5)、(7)和(8)均需要采用构图工艺进行构图。构图工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
基于同一发明构思，本发明实施例还提供了一种薄膜晶体管，如图5所示，包括衬底基板01，位于衬底基板01上方的栅电极06、与栅电极06相互绝缘的有源层02，以及位于有源层02上方且与有源层02电连接的源电极08和漏电极09；其中，有源层02的材料为多晶硅；薄膜晶体管还包括：
分别位于源电极08与有源层02之间的第一欧姆接触层12和位于漏电极09与有源层02之间的第二欧姆接触层13，且源电极08通过第一欧姆接触层12与有源层02电连接，漏电极09通过第二欧姆接触层13与有源层02电连接；
源电极08和漏电极09的材料均至少包含有铜，第一欧姆接触层12的材料和第二欧姆接触层13的材料分别由源电极08中的铜原子和漏电极09中的铜原子扩散至金属氧化物或金属氮氧化物后形成。
本发明实施例提供的上述薄膜晶体管，由于源电极和漏电极的材料均为铜，且在源电极与有源层之间还设置有第一欧姆接触层，第一欧姆接触层的材料由源电极中的铜原子扩散至金属氧化物或金属氮氧化物后形成；在漏电极与有源层之间还设置有第二欧姆接触层，第二欧姆接触层的材料由漏电极中的铜原子扩散至金属氧化物或金属氮氧化物后形成。而参杂有铜原子的金属氧化物或金属氮氧化物具有较好的导电性，因此与现有技术相比由于在源电极和漏电极与有源层之间分别设置有具有较好导电性的第一欧姆接触层和第二欧姆接触层，因此可以使源电极和漏电极分别与有源层之间具有较好的欧姆接触，从而提高薄膜晶体管的性能。
需要说明的是，本发明实施例提供的上述薄膜晶体管中的第一欧姆接触层对应上述制备方法中的第一目标欧姆接触层，第二欧姆接触层对应上述制备方法中的第二欧姆接触层。
本发明实施例提供的上述薄膜晶体管可以为顶栅型结构，也可以为底栅型结构，在此不作限定。
较佳地，本发明实施例提供的上述薄膜晶体管为顶栅型结构，即栅电极位于有源层的上方。这是由于有源层的材料为多晶硅，而多晶硅的制备一般需要高温，而高温会对位于其下方的膜层造成影响。
因此，在本发明实施例提供的上述薄膜晶体管中，如图5所示，栅电极06位于第一欧姆接触层12和第二欧姆接触层13的上方。
进一步地，当本发明实施例提供的上述薄膜晶体管为顶栅型结构时，源电极和漏电极可以位于栅电极的上方，也可以位于栅电极的下方，只要保证栅电极与源电极和漏电极均绝缘即可，在此不作限定。
在具体实施时，当上述薄膜晶体管应用于显示面板时，薄膜晶体管的漏极一般需要与位于其上方的像素电极电连接。因此，较佳地，如图5所示，源电极08和漏电极09均位于栅电极06的上方。
进一步地，在本发明实施例提供的上述薄膜晶体管中，如图5所示，还包括：位于第一欧姆接触层12和第二欧姆接触层13与栅电极06之间的栅极绝缘层05。
进一步地，在本发明实施例提供的上述薄膜晶体管中，如图5所示，还包括：位于源电极08和漏电极09与栅电极06之间的层间介质层07；
源电极08通过贯穿栅极绝缘层05和层间介质层07的第一接触孔V1与第一欧姆接触层12电连接，漏电极09通过贯穿栅极绝缘层05和层间介质层07的第二接触孔V2与第二欧姆接触层13电连接。
进一步地，在本发明实施例提供的上述薄膜晶体管中，所述金属氧化物或金属氮氧化物中至少包含有铟(In)、锌(Zn)、镓(Ga)、锡(Sn)中的一种或多种，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，源电极和漏电极的材料为铜、铜合金或者其它包含有铜的材料，在此不作限定。
进一步地，在本发明实施例提供的上述薄膜晶体管中，栅电极的材料为铜。这是因为铜的电阻率较小，可以进一步提高薄膜晶体管的性能。
基于同一发明构思，本发明实施例还提供了一种阵列基板，如图6所示，包括本发明实施例提供的上述任一种的薄膜晶体管100。由于该阵列基板解决问题的原理与前述一种薄膜晶体管相似，因此该阵列基板的实施可以参见前述薄膜晶体管的实施，重复之处不再赘述。
进一步地，在本发明实施例提供的上述阵列基板中，如图如图6所示，还包括：依次位于薄膜晶体管100上方的平坦化层101和像素电极102；其中，
像素电极102通过过孔与薄膜晶体管100中的漏电极09电性相连。
具体地，本发明实施例提供的上述阵列基板可以应用于液晶显示面板，也可以应用于有机电致发光显示面板，在此不作限定。
当上述阵列基板应用于液晶显示面板时，像素电极指液晶显示面板中的像素电极，当上述阵列基板应用于有机电致发光显示面板时，像素电极可以指有机电极发光像素结构中的阴极层或阳极层。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述任一种阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供的一种薄膜晶体管的制备方法、薄膜晶体管、阵列基板及显示装置，在形成有源层的图形之后，在形成源电极和漏电极的图形之前，还在有源层上形成相对设置的第一初始欧姆接触层和第二初始欧姆接触层的图形，且第一初始欧姆接触层和第二初始欧姆接触层的材料均为氧化物材料，在形成源电极和漏电极的图形之后，对形成有源电极和漏电极的图形的衬底基板进行高温处理，从而在高温处理的过程中，源电极和漏电极中的铜原子进行扩散；当源电极中的铜原子扩散至由氧化物材料形成的第一初始欧姆接触层中，从而使氧化物材料具有较好的导电性，形成第一目标欧姆接触层；当漏电极中的铜原子扩散至由氧化物材料形成的第二初始欧姆接触层中，从而使氧化物材料具有较好的导电性，形成第二目标欧姆接触层。与现有技术相比由于在源电极和漏电极与有源层之间分别设置有具有较好导电性的第一目标欧姆接触层和第二目标欧姆接触层，因此可以使源电极和漏电极分别与有源层之间具有较好的欧姆接触，从而提高薄膜晶体管的性能。并且，在上述制备方法中，由于可以通过有源层的图形控制薄膜晶体管沟道的宽度，通过第一初始欧姆接触层和第二初始欧姆接触层的图形来控制薄膜晶体管的沟道长度，而第一初始欧姆接触层和第二初始欧姆接触层的图形可以通过构图工艺形成。由于构图工艺可以精确的控制第一初始欧姆接触层、第二初始欧姆接触层以及有源层的图形，因此可以精确控制薄膜薄膜晶体管的沟道的长度和宽度，从而可以精确控制薄膜薄膜晶体管的沟道的宽长比，并且还可以使薄膜晶体管达到较小的沟道宽长比。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (16)

1.一种薄膜晶体管的制备方法，包括在衬底基板上形成栅电极的图形，其特征在于，还包括：
在所述衬底基板上形成与所述栅电极相互绝缘的有源层的图形，其中所述有源层的材料为多晶硅；
在所述有源层上形成同层且相对设置的第一初始欧姆接触层和第二初始欧姆接触层的图形，其中所述第一初始欧姆接触层和第二初始欧姆接触层的材料均为金属氧化物或金属氮氧化物；
在所述第一初始欧姆接触层上方形成与所述第一初始欧姆接触层电连接的源电极的图形，以及在所述第二初始欧姆接触层上方形成与所述第二初始欧姆接触层电连接的漏电极的图形，其中所述源电极和所述漏电极的材料均至少包含有铜；
对形成有所述源电极和所述漏电极的衬底基板进行高温处理，使所述源电极中的铜原子扩散至所述第一初始欧姆接触层中形成第一目标欧姆接触层，使所述漏电极中的铜原子扩散至所述第二初始欧姆接触层中形成第二目标欧姆接触层。
2.如权利要求1所述的制备方法，其特征在于，在形成所述第一初始欧姆接触层和所述第二初始欧姆接触层的图形之后，形成所述栅电极的图形；
且所述栅电极与所述第一初始欧姆接触层和所述第二初始欧姆接触层均绝缘。
3.如权利要求2所述的制备方法，其特征在于，在形成所述源电极和所述漏电极的图形之前，形成所述栅电极的图形。
4.如权利要求3所述的制备方法，其特征在于，在形成第一初始欧姆接触层和所述第二初始欧姆接触层的图形之后，在形成所述栅电极的图形之前，还包括：
在所述第一初始欧姆接触层和所述第二初始欧姆接触层上形成栅极绝缘层。
5.如权利要求4所述的制备方法，其特征在于，在形成所述栅电极的图形之后，在形成所述源电极和所述漏电极的图形之前，还包括：
形成覆盖所述栅电极的层间介质层；
形成贯穿所述栅极绝缘层和所述层间介质层的第一接触孔和第二接触孔，所述第一接触孔用于使将要形成的所述源电极与所述第一初始欧姆接触层电连接，所述第二接触孔用于使将要形成的所述漏电极与所述第二初始欧姆接触层电连接。
6.如权利要求1-5任一项所述的制备方法，其特征在于，所述金属氧化物或金属氮氧化物中至少包含有铟、锌、镓、锡中的一种或多种。
7.一种薄膜晶体管，包括衬底基板，位于所述衬底基板上方的栅电极、与所述栅电极相互绝缘的有源层，以及位于所述有源层上方且与所述有源层电连接的源电极和漏电极；其中，所述有源层的材料为多晶硅；其特征在于，所述薄膜晶体管还包括：
分别位于所述源电极与所述有源层之间的第一欧姆接触层和位于所述漏电极与所述有源层之间的第二欧姆接触层，且所述源电极通过所述第一欧姆接触层与所述有源层电连接，所述漏电极通过所述第二欧姆接触层与所述有源层电连接；
所述源电极和所述漏电极的材料均至少包含有铜，所述第一欧姆接触层的材料和所述第二欧姆接触层的材料分别由所述源电极中的铜原子和所述漏电极中的铜原子扩散至金属氧化物或金属氮氧化物后形成。
8.如权利要求7所述的薄膜晶体管，其特征在于，所述栅电极位于所述第一欧姆接触层和所述第二欧姆接触层的上方。
9.如权利要求8所述的薄膜晶体管，其特征在于，所述源电极和漏电极位于所述栅电极的上方。
10.如权利要求9所述的薄膜晶体管，其特征在于，还包括：位于所述第一欧姆接触层和所述第二欧姆接触层与所述栅电极之间的栅极绝缘层。
11.如权利要求10所述的薄膜晶体管，其特征在于，还包括：位于所述源电极和所述漏电极与所述栅电极之间的层间介质层；
所述源电极通过贯穿所述栅极绝缘层和所述层间介质层的第一接触孔与所述第一欧姆接触层电连接，所述漏电极通过贯穿所述栅极绝缘层和所述层间介质层的第二接触孔与所述第二欧姆接触层电连接。
12.如权利要求7-11任一项所述的薄膜晶体管，其特征在于，所述金属氧化物或金属氮氧化物中至少包含有铟、锌、镓、锡中的一种或多种。
13.如权利要求7-11任一项所述的薄膜晶体管，其特征在于，所述栅电极的材料为铜。
14.一种阵列基板，其特征在于，包括如权利要求7-13任一项所述的薄膜晶体管。
15.如权利要求14所述的阵列基板，其特征在于，还包括：依次位于所述薄膜晶体管上方的平坦化层和像素电极；其中，
所述像素电极通过过孔与所述薄膜晶体管中的漏电极电性相连。
16.一种显示装置，其特征在于，包括如权利要求14或15所述的阵列基板。
CN201510749700.5A 2015-11-05 2015-11-05 一种薄膜晶体管、其制备方法、阵列基板及显示装置 Active CN105261636B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510749700.5A CN105261636B (zh) 2015-11-05 2015-11-05 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US15/324,607 US20170294544A1 (en) 2015-11-05 2016-06-07 Thin film transistor and method thereof, array substrate, and display apparatus
PCT/CN2016/085100 WO2017075993A1 (en) 2015-11-05 2016-06-07 Thin film transistor and method thereof, array substrate, and display apparatus
EP16812666.2A EP3371832A4 (en) 2015-11-05 2016-06-07 THIN FILM TRANSISTOR AND METHOD THEREOF, NETWORK SUBSTRATE, AND DISPLAY APPARATUS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510749700.5A CN105261636B (zh) 2015-11-05 2015-11-05 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Publications (2)

Publication Number Publication Date
CN105261636A true CN105261636A (zh) 2016-01-20
CN105261636B CN105261636B (zh) 2018-04-27

Family

ID=55101236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510749700.5A Active CN105261636B (zh) 2015-11-05 2015-11-05 一种薄膜晶体管、其制备方法、阵列基板及显示装置

Country Status (4)

Country Link
US (1) US20170294544A1 (zh)
EP (1) EP3371832A4 (zh)
CN (1) CN105261636B (zh)
WO (1) WO2017075993A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017075993A1 (en) * 2015-11-05 2017-05-11 Boe Technology Group Co., Ltd. Thin film transistor and method thereof, array substrate, and display apparatus
CN108933180A (zh) * 2018-07-06 2018-12-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
WO2019161617A1 (zh) * 2018-02-26 2019-08-29 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045887A1 (en) * 2008-08-19 2010-02-25 Tohoku University Liquid crystal display device
CN103646966A (zh) * 2013-12-02 2014-03-19 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN104795449A (zh) * 2015-04-16 2015-07-22 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101151799B1 (ko) * 2005-11-09 2012-06-01 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100763913B1 (ko) * 2006-04-27 2007-10-05 삼성전자주식회사 박막 트랜지스터의 제조방법
JP5247448B2 (ja) * 2006-08-10 2013-07-24 株式会社アルバック 導電膜形成方法、薄膜トランジスタの製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101666368B1 (ko) * 2010-05-20 2016-10-25 삼성디스플레이 주식회사 표시 기판, 표시 장치 및 이의 제조 방법
TWI426608B (zh) * 2010-08-30 2014-02-11 Au Optronics Corp 具有蝕刻停止層之電晶體結構及其製作方法
US9412623B2 (en) * 2011-06-08 2016-08-09 Cbrite Inc. Metal oxide TFT with improved source/drain contacts and reliability
KR20130048703A (ko) * 2011-11-02 2013-05-10 히타치 덴센 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과, 박막 트랜지스터를 구비한 표시 장치, 스퍼터링 타깃재
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
CN103208526B (zh) * 2012-12-28 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
US9040368B1 (en) * 2014-04-11 2015-05-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor and method of making the same
KR102281848B1 (ko) * 2015-01-26 2021-07-26 삼성디스플레이 주식회사 박막 트랜지스터 제조 방법과 박막 트랜지스터
CN105261636B (zh) * 2015-11-05 2018-04-27 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
CN205069643U (zh) * 2015-11-05 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100045887A1 (en) * 2008-08-19 2010-02-25 Tohoku University Liquid crystal display device
CN103765597A (zh) * 2012-11-02 2014-04-30 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置和阻挡层
CN103646966A (zh) * 2013-12-02 2014-03-19 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104795449A (zh) * 2015-04-16 2015-07-22 京东方科技集团股份有限公司 薄膜晶体管及制作方法、阵列基板、显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017075993A1 (en) * 2015-11-05 2017-05-11 Boe Technology Group Co., Ltd. Thin film transistor and method thereof, array substrate, and display apparatus
WO2019161617A1 (zh) * 2018-02-26 2019-08-29 深圳市华星光电半导体显示技术有限公司 阵列基板及阵列基板的制作方法
CN108933180A (zh) * 2018-07-06 2018-12-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板及显示装置
US11011645B2 (en) 2018-07-06 2021-05-18 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, array substrate and display device

Also Published As

Publication number Publication date
US20170294544A1 (en) 2017-10-12
EP3371832A1 (en) 2018-09-12
EP3371832A4 (en) 2019-06-05
CN105261636B (zh) 2018-04-27
WO2017075993A1 (en) 2017-05-11

Similar Documents

Publication Publication Date Title
CN105702744A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN107507841A (zh) 阵列基板及其制作方法、显示装置
US10068809B2 (en) TFT backplane manufacturing method and TFT backplane
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
US9923075B2 (en) Low temperature poly-silicon thin film transistor and manufacturing method thereof
CN105140271A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN105304500A (zh) N型tft的制作方法
CN109037343B (zh) 一种双层沟道薄膜晶体管及其制备方法、显示面板
US20220020867A1 (en) Manufacturing method of display substrate, display substrate and display device
CN108565247B (zh) Ltps tft基板的制作方法及ltps tft基板
CN105185792A (zh) 液晶显示面板、阵列基板及其制造方法
CN104916546A (zh) 阵列基板的制作方法及阵列基板和显示装置
CN107516661A (zh) 显示基板、显示装置及显示基板的制作方法
CN105789317A (zh) 薄膜晶体管器件及其制备方法
CN105261636A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN108122759B (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN205069643U (zh) 一种薄膜晶体管、阵列基板及显示装置
CN207503977U (zh) 阵列基板、显示面板及显示装置
CN104505404A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR101831080B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판
CN106128962B (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant