CN108039351A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN108039351A
CN108039351A CN201711266313.1A CN201711266313A CN108039351A CN 108039351 A CN108039351 A CN 108039351A CN 201711266313 A CN201711266313 A CN 201711266313A CN 108039351 A CN108039351 A CN 108039351A
Authority
CN
China
Prior art keywords
film transistor
layer
pattern
tft
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711266313.1A
Other languages
English (en)
Other versions
CN108039351B (zh
Inventor
顾鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711266313.1A priority Critical patent/CN108039351B/zh
Publication of CN108039351A publication Critical patent/CN108039351A/zh
Priority to US16/607,937 priority patent/US11133366B2/en
Priority to EP18886758.4A priority patent/EP3723130A4/en
Priority to PCT/CN2018/111710 priority patent/WO2019109748A1/zh
Priority to JP2019561891A priority patent/JP7140780B2/ja
Application granted granted Critical
Publication of CN108039351B publication Critical patent/CN108039351B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，能够解决现有的阵列基板中多个薄膜晶体管由于应用需求不同所需要的含氧环境不同，难以同时平衡多个薄膜晶体管的工作的稳定性的问题。包括衬底基板，还包括依次设置在衬底基板上的第一缓冲层、氧阻隔图案和第二缓冲层，以及设置在第二缓冲层上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的沟道区在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内。其中，第一缓冲层的含氧量高于第二缓冲层的含氧量。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
顶栅结构型氧化物薄膜晶体管与常规的背沟道刻蚀型(BCE)和刻蚀阻挡型(ESL)薄膜晶体管相比具体如下优点：显著降低了寄生电容，更有利于实现了良好的驱动效果；能够减小制作尺寸，更有利于实现高分辨率的显示需求；可以减薄栅极绝缘层的厚度，有利于进一步减薄整体的制作厚度；可以实现更稳定的薄膜晶体管电学特性，从而提高显示面板的信赖性。
对于实现不同功能的驱动薄膜晶体管(Driving TFT)和开关薄膜晶体管(SwitchTFT)而言，由于二者在显示面板中的应用需求不同，因此二者对外界环境的要求也不相同。驱动薄膜晶体管需要与其接触的膜层中氧含量较低，以便获得较好的正偏压温度稳定性(positive-bias temperature stress，简称PBTS)，保证稳定的显示效果。但是，开关薄膜晶体管处于氧含量较低的环境中其负偏压光照温度稳定性(negative bias illuminationtemperature stress，简称NBITS)较差，容易产生严重的负偏导致开关薄膜晶体管关断异常。而若提高环境氧含量，能够使开关薄膜晶体管达到较好的光照稳定性，又容易导致驱动薄膜晶体管的PBTS劣化。因此，对于薄膜晶体管接触的膜层中氧含量的调整难以同时顾及驱动薄膜晶体管和开关薄膜晶体管的需求差异。
发明内容
本发明实施例提供一种阵列基板及其制备方法、显示装置，能够解决现有的阵列基板中多个薄膜晶体管由于应用需求不同所需要的含氧环境不同，难以同时平衡多个薄膜晶体管的工作的稳定性的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
本发明实施例的一方面，提供一种阵列基板，包括衬底基板，还包括依次设置在衬底基板上的第一缓冲层、氧阻隔图案和第二缓冲层，以及设置在第二缓冲层上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的沟道区在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内。其中，第一缓冲层的含氧量高于第二缓冲层的含氧量。
优选的，在第二缓冲层上依次设置有氧化物半导体层、栅绝缘层、栅金属层、层间介电层和源漏金属层，其中，氧化物半导体层包含有源层图案，栅金属层包含栅极图案，源漏金属层包括源极图案和漏极图案，且源极图案和漏极图案分别与有源层图案电连接，以形成第一薄膜晶体管和第二薄膜晶体管。
优选的，第一薄膜晶体管的有源层图案在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内。
优选的，栅绝缘层和栅金属层在衬底基板上的正投影重叠。
进一步的，氧阻隔图案为不透光图案，氧阻隔图案包括层叠设置的至少两层。
进一步的，阵列基板为OLED显示装置中的阵列基板，第一薄膜晶体管为驱动薄膜晶体管，第二薄膜晶体管为开关薄膜晶体管。
优选的，驱动薄膜晶体管的源极通过过孔与氧阻隔图案电连接。
本发明实施例的另一方面，提供一种显示装置，包括上述任一项的阵列基板。
本发明实施例的再一方面，提供一种阵列基板的制备方法，包括：在衬底基板上，依次形成第一缓冲层、氧阻隔图案和第二缓冲层，第一缓冲层的含氧量高于第二缓冲层的含氧量。在形成有第二缓冲层的衬底基板上，制作第一薄膜晶体管和第二薄膜晶体管；其中，第一薄膜晶体管的沟道区在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内。
进一步的，制备方法还包括：对阵列基板进行退火或加温工艺。
优选的，在形成有第二缓冲层的衬底基板上，制作第一薄膜晶体管和第二薄膜晶体管包括：在第二缓冲层上形成氧化物半导体层，氧化物半导体层包含有源层图案。在氧化物半导体层上依次形成绝缘薄膜和金属薄膜，并对绝缘薄膜和金属薄膜构图形成形状大小相同的栅绝缘层和栅金属层，其中对绝缘薄膜和金属薄膜构图的过程包含一次掩膜曝光工艺。形成层间介电层，层间介电层上具有位于有源层图案上方的过孔。形成源漏金属层，源漏金属层包含源极图案和漏极图案，源极图案和漏极图案分别通过过孔与有源层图案电连接，以得到第一薄膜晶体管和第二薄膜晶体管。
优选的，制备方法还包括：在第二缓冲层上形成氧化物半导体层之后，进行退火或加温工艺；和/或，形成栅绝缘层和栅金属层之后，进行退火或加温工艺；和/或，得到第一薄膜晶体管和第二薄膜晶体管之后，进行退火或加温工艺。
本发明实施例提供一种阵列基板及其制备方法、显示装置，包括衬底基板，还包括依次设置在衬底基板上的第一缓冲层、氧阻隔图案和第二缓冲层，以及设置在第二缓冲层上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的沟道区在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内。其中，第一缓冲层的含氧量高于第二缓冲层的含氧量。在第一缓冲层与第二缓冲层之间设置氧阻隔图案，在第二缓冲层上设置第一薄膜晶体管和第二薄膜晶体管，且第一薄膜晶体管的沟道区在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内，能够使得当第一缓冲层的含氧量高于第二缓冲层的含氧量的情况下，第一缓冲层中较多的氧原子能够通过第二缓冲层扩散至第二薄膜晶体管的器件内部，提高第二薄膜晶体管的负偏压光照温度稳定性，同时由于氧阻隔图案对第一薄膜晶体管的阻挡作用，使得第一薄膜晶体管的器件内部仅能够获得第二缓冲层中较少的氧原子，从而保证第一薄膜晶体管正偏压温度稳定性，以达到使不同的薄膜晶体管上根据需要能够各自获得不同的氧含量的作用，提高薄膜晶体管器件的应用特性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种阵列基板的结构示意图之一；
图2为本发明实施例提供的一种阵列基板的结构示意图之二；
图3为本发明实施例提供的一种阵列基板的结构示意图之三；
图4为本发明实施例提供的一种阵列基板的像素电路结构示意图；
图5为本发明实施例提供的一种阵列基板的制备方法的流程图之一；
图6为本发明实施例提供的一种阵列基板的制备方法的流程图之二；
图7为本发明实施例提供的一种阵列基板的制备方法的流程图之三；
图8为本发明实施例提供的一种阵列基板的结构示意图之四；
图9为本发明实施例提供的一种阵列基板的结构示意图之五；
图10为本发明实施例提供的一种阵列基板的结构示意图之六；
图11为本发明实施例提供的一种阵列基板的制备方法的流程图之四；
图12为本发明实施例提供的一种阵列基板的制备方法的流程图之五；
图13为本发明实施例提供的一种阵列基板的制备方法的流程图之六。
附图标记：
10-衬底基板；20-第一缓冲层；30-氧阻隔图案；40-第二缓冲层；50-氧化物半导体层；51-有源层图案；60-栅绝缘层；70-栅金属层；71-栅极图案；80-层间介电层；90-源漏金属层；91-源极图案；92-漏极图案；A-第一薄膜晶体管；B-第二薄膜晶体管。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板，如图1所示，包括衬底基板10，还包括依次设置在衬底基板10上的第一缓冲层20、氧阻隔图案30和第二缓冲层40，以及设置在第二缓冲层40上的第一薄膜晶体管A和第二薄膜晶体管B，第一薄膜晶体管A的沟道区在衬底基板10上的正投影位于氧阻隔图案30在衬底基板10上的正投影的边界范围以内。其中，第一缓冲层20的含氧量高于第二缓冲层40的含氧量。
需要说明的是，第一，第一缓冲层20的含氧量高于第二缓冲层40的含氧量，第一缓冲层20中的氧原子会逐步向第二缓冲层40上扩散，并进一步向设置在第二缓冲层40上的薄膜晶体管的有源层中扩散，由于第一薄膜晶体管A的对应下方设置有氧阻隔图案30，氧阻隔图案30能够阻挡氧原子向第一薄膜晶体管A的有源层中的扩散，而第二薄膜晶体管B的有源层处没有遮挡，因此，第一缓冲层20上含量较高的氧原子能够进一步扩散至第二薄膜晶体管B的有源层中。
第二，在显示面板中，通常会在阵列基板上根据需要设置多个可能用于实现不同功能的晶体管，多个晶体管由于在阵列基板上的设置位置，以及实现功能的不同，其要实现较好的使用效果所需的含氧量环境也可能不相同。以下以阵列基板上的驱动薄膜晶体管和开关薄膜晶体管为例进行说明。如图1所示，驱动薄膜晶体管需要与其接触的膜层中氧含量较低，以便获得较好的正偏压温度稳定性，而开关薄膜晶体管需要环境氧含量较高，以达到较好的光照稳定性。这样一来，驱动薄膜晶体管和开关薄膜晶体管所需的氧含量环境不相同。因此，如图1所示，示例的，以第一薄膜晶体管A为驱动薄膜晶体管，第二薄膜晶体管B为开关薄膜晶体管为例，在第一薄膜晶体管A的投影下方设置氧阻隔图案30，且第一薄膜晶体管A的沟道区在衬底基板10上的正投影位于氧阻隔图案30在衬底基板10上的正投影的边界范围以内，即氧阻隔图案30的正投影将第一薄膜晶体管A的沟道区完全遮挡。在对应第一薄膜晶体管A的位置处，在第一缓冲层20上的含量较高的氧原子就不能够扩散至第二缓冲层40并进一步扩散至第一薄膜晶体管A内，从而在使得第二薄膜晶体管B获得较多的氧原子扩散的同时，还能够使得第一薄膜晶体管A处于氧含量较低的环境中。
第三，本发明实施例中的阵列基板，衬底基板10可以为玻璃基板，制得的阵列基板为不可弯折的固定形态。或者，衬底基板10也可以是柔性基板，与之匹配的，本发明实施例的阵列基板即可制作为可弯折的柔性基板。
上述仅为通过举例进行说明，本发明实施例不限于第一薄膜晶体管A为驱动薄膜晶体管，第二薄膜晶体管B为开关薄膜晶体管的情形，同样能够适用于阵列基板上其他的薄膜晶体管，对于需要接触环境的含氧量较低才能够保证较佳的电学特性或使用功能的薄膜晶体管，在其投影下方对应设置氧阻隔图案30以对氧原子的扩散进行阻挡即可。
本发明实施例提供一种阵列基板及其制备方法、显示装置，包括衬底基板，还包括依次设置在衬底基板上的第一缓冲层、氧阻隔图案和第二缓冲层，以及设置在第二缓冲层上的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管的沟道区在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内。其中，第一缓冲层的含氧量高于第二缓冲层的含氧量。在第一缓冲层与第二缓冲层之间设置氧阻隔图案，在第二缓冲层上设置第一薄膜晶体管和第二薄膜晶体管，且第一薄膜晶体管的沟道区在衬底基板上的正投影位于氧阻隔图案在衬底基板上的正投影的边界范围以内，能够使得当第一缓冲层的含氧量高于第二缓冲层的含氧量的情况下，第一缓冲层中较多的氧原子能够通过第二缓冲层扩散至第二薄膜晶体管的器件内部，提高第二薄膜晶体管的负偏压光照温度稳定性，同时由于氧阻隔图案对第一薄膜晶体管的阻挡作用，使得第一薄膜晶体管的器件内部仅能够获得第二缓冲层中较少的氧原子，从而保证第一薄膜晶体管正偏压温度稳定性，以达到使不同的薄膜晶体管上根据需要能够各自获得不同的氧含量的作用，提高薄膜晶体管器件的应用特性。
优选的，如图2所示，在第二缓冲层40上依次设置有氧化物半导体层50、栅绝缘层60、栅金属层70、层间介电层80和源漏金属层90，其中，氧化物半导体层50包含有源层图案51，栅金属层70包含栅极图案71，源漏金属层90包括源极图案91和漏极图案92，且源极图案91和漏极图案92分别与有源层图案51电连接，以形成第一薄膜晶体管A和第二薄膜晶体管B。
需要说明的是，第一，本领域技术人员应当知晓，薄膜晶体管根据其栅极与栅绝缘层之间的相对位置关系，可划分为顶栅型薄膜晶体管和底栅型薄膜晶体管两种类型。如图1所示，栅极位于栅绝缘层之下的结构为底栅型结构的薄膜晶体管，如图2所示，栅极位于栅绝缘层之上的结构为顶栅型结构的薄膜晶体管，其中，顶栅型结构的薄膜晶体管中，源极和漏极可以如图2中所示的，设置在顶层并通过过孔与有源层图案之间相连接，也可以设置在底层直接与有源层图案之间相连接，或者还可以为其他的连接方式。本发明实施例中对于第一薄膜晶体管A和第二薄膜晶体管B为顶栅结构薄膜晶体管或者为底栅结构薄膜晶体管不做具体限定。
由于顶栅结构型氧化物薄膜晶体管具有能够降低寄生电容、利于实现高分辨率的显示需求、能够减薄栅极绝缘层的厚度且能够实现较为稳定的薄膜晶体管电学特性等优点，在现有技术中，大多使用顶栅结构的薄膜晶体管，因此，如图2所示，以下以第一薄膜晶体管A和第二薄膜晶体管B均为顶栅结构的薄膜晶体管为例进行详细的说明。
如图2所示，第一薄膜晶体管A和第二薄膜晶体管B均包含依次设置在第二缓冲层40上的有源层图案51、栅绝缘层60、栅极图案71、层间介电层80，以及包括同层设置的源极图案91和漏极图案92的源漏金属层90，其中，源极图案91和漏极图案92分别通过过孔与有源层图案51电连接。同样的，以第一薄膜晶体管A为驱动薄膜晶体管，第二薄膜晶体管B为开关薄膜晶体管为例进行说明。
第二，在AMOLED的构架中，可使用非晶硅、多晶硅、氧化物半导体或有机薄膜晶体管驱动，现有技术中，氧化物半导体薄膜晶体管工作稳定、显示效果好，较常用于阵列基板中，本发明实施例中的薄膜晶体管均以氧化物半导体薄膜晶体管为例进行说明。氧化物半导体薄膜晶体管指的是采用氧化物半导体材料来形成有源层的薄膜晶体管，该半导体有源层采用的氧化物半导体材料可以包括例如：氧化锌(ZnO)、氧化镉(CdO)、三氧化二铝(Al2O3)或者铟镓锌氧化物(IGZO)中的一种或多种。对于氧化物半导体薄膜晶体管来说，有源层图案51所接触的环境含氧量的大小，对氧化物半导体薄膜晶体管的电学特性具有一定程度的影响。
此外，本发明实施例中的所有薄膜晶体管可以均为N型晶体管，也可以均为P型晶体管。本发明对此不作限制，但都应当属于本发明的保护范围。
优选的，如图2所示，第一薄膜晶体管A的有源层图案51在衬底基板10上的正投影位于氧阻隔图案30在衬底基板10上的正投影的边界范围以内。
这样一来，如图2所示，即氧阻隔图案30至少完全将位于其正投影上方的第一薄膜晶体管A的有源层图案51完全遮挡，从而避免第一缓冲层20内的含量较高的氧原子扩散至第一薄膜晶体管A，影响第一薄膜晶体管A的低氧环境。而对于需要较高氧含量环境的第二薄膜晶体管B，氧含量较高的第一缓冲层20上的氧原子能够向第二缓冲层40上扩散，并进一步扩散至第二薄膜晶体管B。
优选的，如图2所示，栅绝缘层60和栅金属层70在衬底基板10上的正投影重叠。
如图2所示，在制作栅绝缘层60和栅金属层70的工艺过程中，以湿法刻蚀工艺过程为例，首先依次整层铺设栅绝缘层60和栅金属层70，然后通过在掩膜版上制作的特定的图案，依次分别在掩膜版的遮挡下对栅金属层70和栅绝缘层60进行掩膜、曝光、刻蚀等工艺，最终形成栅极图案71以及栅绝缘层60的图案。栅绝缘层60和栅金属层70在衬底基板10上的正投影重叠，即使得栅极图案71与栅绝缘层60的图案相同，这样一来可以节省一张掩膜版，通过同一掩膜版遮挡对栅金属层70和栅绝缘层60进行掩膜并进行后续的曝光、刻蚀等工艺即可。
进一步的，如图3所示，氧阻隔图案30为不透光图案，氧阻隔图案30包括层叠设置的至少两层。
氧阻隔图案30为不透光图案，这样一来，氧阻隔图案30在阻挡氧原子扩散的同时，还能够阻挡由衬底基板10一侧透过并入射的光线对薄膜晶体管的影响。示例的，OLED显示器件为自发光显示器件，通过设置在阵列基板上的由阴极、阳极以及夹在阴极和阳极之间的有机薄膜层组成的发光层在外加电场的激发下发光。由于衬底基板10通常为可透光材质，由衬底基板10一侧透过并入射的光线直接照射在薄膜晶体管的氧化物半导体层，可能会影响到薄膜晶体管的工作性能，尤其是对于OLED显示器件上的驱动薄膜晶体管，需要较高的精确性和稳定性，入射光线的影响可能会进一步导致显示异常，因此，氧阻隔图案30设置为不透光图案，阻挡由衬底基板10一侧透过并入射的光线，避免其对驱动薄膜晶体管(如图3中所示的第一薄膜晶体管A)的工作稳定性造成不良影响。
此外，本发明实施例中对于氧阻隔图案30的材质、厚度以及设置的层数不做具体限制，本领域技术人员可以根据实际需要进行相应的设置，能够达到阻隔氧原子通过氧阻隔图案30进一步扩散，以及遮挡氧阻隔图案30位置处的光线的目的即可。示例的，氧阻隔图案30可以为一层金属材料图案，例如，如图2所示，厚度为1000埃的钼(Mo)材料制作而成的氧阻隔图案30。
由于通常在阵列基板上设置的氧阻隔图案30的膜层较薄，为了保证其遮光的效果，如图3所示，还可以将氧阻隔图案30设置至少两层。
进一步的，阵列基板为OLED显示装置中的阵列基板，如图4所示，第一薄膜晶体管A为驱动薄膜晶体管，第二薄膜晶体管B为开关薄膜晶体管。
如图4所示，阵列基板为OLED显示装置中的阵列基板，以像素电路中的驱动薄膜晶体管和开关薄膜晶体管为例，现有技术中，AMOLED像素电路通常采用2T1C电路，该2T1C电路包括两个TFT和一个电容，其中，因OLED为电流器件，电流不可稳定储存，而电压可以用电容暂时储存，所以需要一个驱动薄膜晶体管(如图4中薄膜晶体管A)将储存的电压转换为电流，而薄膜晶体管A与OLED器件为串联结构，即薄膜晶体管A的电流也就是OLED工作时的电流。薄膜晶体管A的栅极电压为数据电压，来自于数据线，即图4中的DATA线，但是DATA线上有很多行的信号，所以还需要一个开关薄膜晶体管(如图4中的薄膜晶体管B)，有选择性的将DATA信号接入到薄膜晶体管A的栅极，在SCAN为开启信号的时候，DATA进入薄膜晶体管A的栅极，当SCAN为关闭信号的时候，薄膜晶体管A的栅极电压与DATA无关，且此栅极电压被电容Cs保持，若无此Cs电容，薄膜晶体管A的栅极电压会很容易漂移。
驱动薄膜晶体管需要与其接触的膜层中氧含量较低，以便使驱动薄膜晶体管获得较好的正偏压温度稳定性，保证稳定的显示效果，而开关薄膜晶体管需要与其接触的膜层中氧含量较高，以使开关薄膜晶体管达到较好的稳定性。因此，对于第一薄膜晶体管A为驱动薄膜晶体管，第二薄膜晶体管B为开关薄膜晶体管的情形，如图3所示，在第一薄膜晶体管A的正投影下方的第一缓冲层20和第二缓冲层40之间设置氧阻隔图案30，以使得在第二薄膜晶体管B能够处于氧含量较高的膜层环境的同时，通过氧阻隔图案30的遮挡，使得第一薄膜晶体管A能够出于氧含量较低的膜层环境中，从而同时满足驱动薄膜晶体管和开关薄膜晶体管实现较佳的工作性能时所需的氧含量膜层环境。
优选的，如图3所示，驱动薄膜晶体管(第一薄膜晶体管A)的源极通过过孔与氧阻隔图案30电连接。
为了提高驱动薄膜晶体管的电学性能，还需要将驱动薄膜晶体管(第一薄膜晶体管A)的源极与氧阻隔图案30电连接，例如，如图3所示，通过过孔将驱动薄膜晶体管(第一薄膜晶体管A)的源极与氧阻隔图案30之间电连接。
本发明实施例的另一方面，提供一种显示装置，包括上述任一项的阵列基板。
本发明实施例的显示装置，可以是显示面板，也可以是包含显示面板的显示装置，如显示器、电视机、笔记本电脑、数码相框、手机、平板电脑、导航仪等任何具有显示功能的产品或者部件，作为示例，显示装置可以是OLED显示装置。
本发明实施例的再一方面，提供一种阵列基板的制备方法，如图5所示，包括：
S101、在衬底基板10上，依次形成第一缓冲层20、氧阻隔图案30和第二缓冲层40，第一缓冲层20的含氧量高于第二缓冲层40的含氧量。
S102、在形成有第二缓冲层40的衬底基板10上，制作第一薄膜晶体管A和第二薄膜晶体管B；其中，第一薄膜晶体管A的沟道区在衬底基板10上的正投影位于氧阻隔图案30在衬底基板10上的正投影的边界范围以内。
如图2所示，首先在衬底基板10上依次形成第一缓冲层20、氧阻隔图案30和第二缓冲层40，然后在形成有第二缓冲层40的衬底基板10上，制作第一薄膜晶体管A和第二薄膜晶体管B，其中，将氧阻隔图案30设置在对应第一薄膜晶体管A的位置处，且氧阻隔图案30的正投影大于或等于第一薄膜晶体管A的沟道区的正投影，这样一来，氧阻隔图案30能够完全将第一薄膜晶体管A进行遮挡。当第一缓冲层20的含氧量高于第二缓冲层40的含氧量时，第一缓冲层20中含量较多的氧原子会逐渐向含氧量较低的第二缓冲层40中扩散，而在对应于第一薄膜晶体管A的位置处，由于有氧阻隔图案30的遮挡，第一薄膜晶体管A仍然能够处于含氧量较低的膜层环境中，从而实现了根据需要对第一薄膜晶体管A和第二薄膜晶体管B设置不同的含氧量膜层环境，以使得第一薄膜晶体管A和第二薄膜晶体管B均获得较好的电学特性。
其中，本发明实施例中对于第一缓冲层20和第二缓冲层40中的含氧量比例不做具体限定，本领域技术人员可以根据需要在合理范围内进行设计和制作。
进一步的，如图6所示，制备方法还包括：
S201、对阵列基板进行退火或加温工艺。
为了进一步提高氧原子由含氧量较高的第一缓冲层20向含氧量较低的第二缓冲层40扩散，并进一步扩散至第二薄膜晶体管B内的扩散效率，制备方法还包括对阵列基板进行退火或加温工艺。通过对阵列基板进行退火或加温工艺，能够有效的提高氧原子的扩散速度和扩散效率，从而能够使得第二薄膜晶体管B尽快处于含氧量较高的膜层环境中。
优选的，如图7所示，在形成有第二缓冲层40的衬底基板10上，制作第一薄膜晶体管A和第二薄膜晶体管B包括：
S1021、在第二缓冲层40上形成氧化物半导体层50，氧化物半导体层50包含有源层图案51。
S1022、在氧化物半导体层50上依次形成绝缘薄膜和金属薄膜，并对绝缘薄膜和金属薄膜构图形成形状大小相同的栅绝缘层60和栅金属层70，其中对绝缘薄膜和金属薄膜构图的过程包含一次掩膜曝光工艺。
S1023、形成层间介电层80，层间介电层80上具有位于有源层图案51上方的过孔。
S1024、形成源漏金属层90，源漏金属层90包含源极图案91和漏极图案92，源极图案91和漏极图案92分别通过过孔与有源层图案51电连接，以得到第一薄膜晶体管A和第二薄膜晶体管B。
首先，如图8所示，在第二缓冲层40上形成氧化物半导体层50，氧化物半导体层50包含有源层图案51。示例的，可以为在形成的氧化物半导体薄膜上通过一次构图工艺包括成膜、曝光、显影等工艺步骤以形成包含有源层图案51的氧化物半导体层50。
然后，如图9所示，在氧化物半导体层50上依次形成绝缘薄膜和金属薄膜，对绝缘薄膜和金属薄膜构图形成形状大小相同的栅绝缘层60和栅金属层70，构图过程包含一次掩膜曝光工艺，即栅绝缘层60与栅金属层70层叠设置，这样能够节省一次掩膜曝光工艺，减少工序，提高产率。
其次，如图10所示，在形成有上述结构的阵列基板上，形成层间介电层80，层间介电层80上具有位于有源层图案51上方的过孔。
最后，如图2所示，再形成源漏金属层90，源漏金属层90包含源极图案91和漏极图案92，源极图案91和漏极图案92分别通过过孔与有源层图案51之间电连接，以得到制作完成的第一薄膜晶体管A和第二薄膜晶体管B。
上述制备方法制作的薄膜晶体管均为顶栅型薄膜晶体管，在上述对阵列基板的工作原理和工作过程的说明中，已经对于其中薄膜晶体管进行了详细的说明，此处不再赘述。
优选的，如图11所示，制备方法还包括：
S2011、在第二缓冲层40上形成氧化物半导体层50之后，进行退火或加温工艺。
和/或，如图12所示，S2012、形成栅绝缘层60和栅金属层70之后，进行退火或加温工艺。
和/或，如图13所示，S2013、得到第一薄膜晶体管A和第二薄膜晶体管B之后，进行退火或加温工艺。
如图11所示，可以在第二缓冲层40上形成氧化物半导体层50之后进行退火或加温工艺，以使得第一缓冲层20上的含量较高的氧原子在退火或加温工艺过程中快速的向第二缓冲层40并进一步向氧化物半导体层50上的有源层图案51上扩散，以提高如图8中所示的预形成的第二薄膜晶体管B的氧含量。
和/或，如图12所示，还可以在形成栅绝缘层60和栅金属层70之后进行退火或加温工艺，进一步提高氧原子的扩散速率和扩散效率。
和/或，如图13所示，得到制备完成的第一薄膜晶体管A和第二薄膜晶体管B之后，还可以再进行退火或加温工艺。上述的退火或加温工艺可以仅进行一次，也可以第一薄膜晶体管A和第二薄膜晶体管B的三个制备阶段中均进行，以进一步提高氧原子的扩散速率和扩散效果。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板，包括衬底基板，其特征在于：还包括依次设置在所述衬底基板上的第一缓冲层、氧阻隔图案和第二缓冲层，以及设置在所述第二缓冲层上的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的沟道区在所述衬底基板上的正投影位于所述氧阻隔图案在所述衬底基板上的正投影的边界范围以内；
其中，所述第一缓冲层的含氧量高于所述第二缓冲层的含氧量。
2.根据权利要求1所述的阵列基板，其特征在于，在所述第二缓冲层上依次设置有氧化物半导体层、栅绝缘层、栅金属层、层间介电层和源漏金属层，其中，所述氧化物半导体层包含有源层图案，所述栅金属层包含栅极图案，所述源漏金属层包括源极图案和漏极图案，且所述源极图案和所述漏极图案分别与所述有源层图案电连接，以形成所述第一薄膜晶体管和所述第二薄膜晶体管。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一薄膜晶体管的有源层图案在所述衬底基板上的正投影位于所述氧阻隔图案在所述衬底基板上的正投影的边界范围以内。
4.根据权利要求2所述的阵列基板，其特征在于，所述栅绝缘层和所述栅金属层在所述衬底基板上的正投影重叠。
5.根据权利要求1所述的阵列基板，其特征在于，所述氧阻隔图案为不透光图案，所述氧阻隔图案包括层叠设置的至少两层。
6.根据权利要求1或2所述的阵列基板，其特征在于，所述阵列基板为OLED显示装置中的阵列基板，所述第一薄膜晶体管为驱动薄膜晶体管，所述第二薄膜晶体管为开关薄膜晶体管。
7.根据权利要求6所述的阵列基板，其特征在于，所述驱动薄膜晶体管的源极通过过孔与所述氧阻隔图案电连接。
8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的阵列基板。
9.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上，依次形成第一缓冲层、氧阻隔图案和第二缓冲层，所述第一缓冲层的含氧量高于所述第二缓冲层的含氧量；
在形成有所述第二缓冲层的衬底基板上，制作第一薄膜晶体管和第二薄膜晶体管；其中，所述第一薄膜晶体管的沟道区在所述衬底基板上的正投影位于所述氧阻隔图案在所述衬底基板上的正投影的边界范围以内。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，所述制备方法还包括：
对所述阵列基板进行退火或加温工艺。
11.根据权利要求9所述的阵列基板的制备方法，其特征在于，在形成有所述第二缓冲层的衬底基板上，制作第一薄膜晶体管和第二薄膜晶体管包括：
在所述第二缓冲层上形成氧化物半导体层，所述氧化物半导体层包含有源层图案；
在所述氧化物半导体层上依次形成绝缘薄膜和金属薄膜，并对所述绝缘薄膜和金属薄膜构图形成形状大小相同的栅绝缘层和栅金属层，其中对所述绝缘薄膜和金属薄膜构图的过程包含一次掩膜曝光工艺；
形成层间介电层，所述层间介电层上具有位于所述有源层图案上方的过孔；
形成源漏金属层，源漏金属层包含源极图案和漏极图案，所述源极图案和所述漏极图案分别通过所述过孔与所述有源层图案电连接，以得到所述第一薄膜晶体管和所述第二薄膜晶体管。
12.根据权利要求11所述的阵列基板的制备方法，其特征在于，所述制备方法还包括：
在所述第二缓冲层上形成氧化物半导体层之后，进行退火或加温工艺；
和/或，所述形成栅绝缘层和栅金属层之后，进行退火或加温工艺；
和/或，所述得到所述第一薄膜晶体管和第二薄膜晶体管之后，进行退火或加温工艺。
CN201711266313.1A 2017-12-04 2017-12-04 一种阵列基板及其制备方法、显示装置 Active CN108039351B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201711266313.1A CN108039351B (zh) 2017-12-04 2017-12-04 一种阵列基板及其制备方法、显示装置
US16/607,937 US11133366B2 (en) 2017-12-04 2018-10-24 Array substrate and method of manufacturing the same, and display device
EP18886758.4A EP3723130A4 (en) 2017-12-04 2018-10-24 ARRAY SUBSTRATE AND MANUFACTURING METHOD FOR IT AND DISPLAY DEVICE
PCT/CN2018/111710 WO2019109748A1 (zh) 2017-12-04 2018-10-24 阵列基板及其制备方法、显示装置
JP2019561891A JP7140780B2 (ja) 2017-12-04 2018-10-24 アレイ基板及びその製造方法、表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711266313.1A CN108039351B (zh) 2017-12-04 2017-12-04 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN108039351A true CN108039351A (zh) 2018-05-15
CN108039351B CN108039351B (zh) 2021-01-26

Family

ID=62095537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711266313.1A Active CN108039351B (zh) 2017-12-04 2017-12-04 一种阵列基板及其制备方法、显示装置

Country Status (5)

Country Link
US (1) US11133366B2 (zh)
EP (1) EP3723130A4 (zh)
JP (1) JP7140780B2 (zh)
CN (1) CN108039351B (zh)
WO (1) WO2019109748A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659347A (zh) * 2018-12-19 2019-04-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板以及显示装置
WO2019109748A1 (zh) * 2017-12-04 2019-06-13 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110416232A (zh) * 2019-08-22 2019-11-05 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN112768497A (zh) * 2021-01-07 2021-05-07 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102612577B1 (ko) * 2018-08-13 2023-12-08 엘지디스플레이 주식회사 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
CN105280679A (zh) * 2014-07-03 2016-01-27 乐金显示有限公司 有机电致发光装置
US20160240598A1 (en) * 2015-02-13 2016-08-18 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW575777B (en) * 2001-03-30 2004-02-11 Sanyo Electric Co Active matrix type display device
TW201200948A (en) * 2010-06-22 2012-01-01 Au Optronics Corp Pixel structure and method for manufacturing the same
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
CN102955312B (zh) 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US9934723B2 (en) * 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
WO2016092427A1 (en) 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102410594B1 (ko) 2015-04-30 2022-06-20 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 구비하는 표시 패널
CN105070727B (zh) 2015-08-21 2019-01-15 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、其制作方法及显示装置
CN105140298B (zh) 2015-09-24 2018-08-07 武汉华星光电技术有限公司 薄膜晶体管和阵列基板
US20190081077A1 (en) 2016-03-15 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate
CN108039351B (zh) 2017-12-04 2021-01-26 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315278A (zh) * 2010-07-07 2012-01-11 三星移动显示器株式会社 双栅薄膜晶体管及包括双栅薄膜晶体管的oled显示装置
CN105280679A (zh) * 2014-07-03 2016-01-27 乐金显示有限公司 有机电致发光装置
US20160240598A1 (en) * 2015-02-13 2016-08-18 Samsung Display Co., Ltd. Organic light-emitting diode display and method of manufacturing the same

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019109748A1 (zh) * 2017-12-04 2019-06-13 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
US11133366B2 (en) 2017-12-04 2021-09-28 Boe Technology Group Co., Ltd. Array substrate and method of manufacturing the same, and display device
CN109659347A (zh) * 2018-12-19 2019-04-19 武汉华星光电半导体显示技术有限公司 柔性oled显示面板以及显示装置
CN110416232A (zh) * 2019-08-22 2019-11-05 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN110416232B (zh) * 2019-08-22 2021-11-12 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板和显示装置
CN111725324A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
CN111725324B (zh) * 2020-06-11 2021-11-02 武汉华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及其制造方法
US11817462B2 (en) 2020-06-11 2023-11-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor, array substrate, and method for fabricating array substrate
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN112259612B (zh) * 2020-10-23 2024-07-05 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN112768497A (zh) * 2021-01-07 2021-05-07 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
EP3723130A1 (en) 2020-10-14
JP7140780B2 (ja) 2022-09-21
US11133366B2 (en) 2021-09-28
US20200411624A1 (en) 2020-12-31
JP2021506098A (ja) 2021-02-18
EP3723130A4 (en) 2021-09-01
CN108039351B (zh) 2021-01-26
WO2019109748A1 (zh) 2019-06-13

Similar Documents

Publication Publication Date Title
CN108039351A (zh) 一种阵列基板及其制备方法、显示装置
TWI606581B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
JP6821982B2 (ja) 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
Son et al. Characteristics of double-gate Ga–In–Zn–O thin-film transistor
CN107424957A (zh) 柔性tft基板的制作方法
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
TW201411778A (zh) 半導體裝置
CN106057735A (zh) Tft背板的制作方法及tft背板
CN211957649U (zh) 薄膜晶体管、阵列基板以及电子装置
JP2021506098A5 (zh)
CN103928343A (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN104465673B (zh) 阵列基板及其制造方法、以及显示装置
CN104022079A (zh) 薄膜晶体管基板的制造方法
CN104465509B (zh) 一种oled显示器件阵列基板及其制备方法
CN105304723A (zh) 薄膜晶体管、阵列基板、制造方法和显示装置
CN108269856A (zh) 一种氧化物半导体薄膜晶体管及其制备方法、阵列基板
CN110707106A (zh) 薄膜晶体管及制备方法、显示装置
CN210668376U (zh) 显示基板及显示装置
CN108511464A (zh) Cmos型ltps tft基板的制作方法
CN113838938A (zh) 薄膜晶体管及其制作方法、阵列基板以及电子装置
CN203521417U (zh) 有源矩阵有机电致发光显示器件及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant