CN112259612A - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN112259612A
CN112259612A CN202011150238.4A CN202011150238A CN112259612A CN 112259612 A CN112259612 A CN 112259612A CN 202011150238 A CN202011150238 A CN 202011150238A CN 112259612 A CN112259612 A CN 112259612A
Authority
CN
China
Prior art keywords
substrate
conductive pattern
grid electrode
orthographic projection
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011150238.4A
Other languages
English (en)
Inventor
王明
王海涛
成军
赵策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011150238.4A priority Critical patent/CN112259612A/zh
Publication of CN112259612A publication Critical patent/CN112259612A/zh
Priority to PCT/CN2021/117988 priority patent/WO2022083354A1/zh
Priority to US17/785,695 priority patent/US20230052154A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开提供了一种显示基板及其制作方法、显示装置，属于显示技术领域。其中，显示基板，包括：衬底基板；位于所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；与所述栅极异层设置的导电图形，所述导电图形与所述栅极之间间隔有绝缘层，所述栅极在所述衬底基板上的正投影与所述导电图形在所述衬底基板上的正投影至少部分重叠。本公开的技术方案能够提高OLED显示基板的良率。

Description

显示基板及其制作方法、显示装置
技术领域
本公开涉及显示技术领域，特别是指一种显示基板及其制作方法、显示装置。
背景技术
在采用顶栅薄膜晶体管的OLED(有机电致发光二极管)显示基板中，薄膜晶体管的有源层与栅极之间的距离比较小，容易受到后续工艺的ESD(静电释放)影响，导致有源层与栅极之间的绝缘层被静电击穿，发生有源层与栅极之间的短路(short)不良，影响OLED显示基板的良率。
发明内容
本公开要解决的技术问题是提供一种显示基板及其制作方法、显示装置，能够提高OLED显示基板的良率。
为解决上述技术问题，本公开的实施例提供技术方案如下：
一方面，提供一种显示基板，包括：
衬底基板；
位于所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；
与所述栅极异层设置的导电图形，所述导电图形与所述栅极之间间隔有绝缘层，所述栅极在所述衬底基板上的正投影与所述导电图形在所述衬底基板上的正投影至少部分重叠。
一些实施例中，所述导电图形与所述栅极连接。
一些实施例中，还包括位于所述栅极和所述有源层之间的栅绝缘层，所述导电图形位于所述有源层朝向所述衬底基板的一侧；
所述栅极在所述衬底基板上的正投影落入所述栅绝缘层在所述衬底基板上的正投影内，所述导电图形通过贯穿所述栅绝缘层的过孔与所述栅极连接；或
所述栅绝缘层在所述衬底基板上的正投影落入所述栅极在所述衬底基板上的正投影内。
一些实施例中，所述薄膜晶体管为开关薄膜晶体管。
一些实施例中，所述显示基板还包括驱动薄膜晶体管以及位于所述驱动薄膜晶体管朝向所述衬底基板一侧的遮光金属图形，所述导电图形与所述遮光金属图形同层同材料设置。
一些实施例中，所述栅极在所述衬底基板上的正投影落入所述导电图形在所述衬底基板上的正投影内。
本公开实施例还提供了一种显示装置，包括如上所述的显示基板。
本公开实施例还提供了一种显示基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；
形成与所述栅极异层设置的导电图形，所述导电图形与所述栅极之间间隔有绝缘层，所述栅极在所述衬底基板上的正投影与所述导电图形在所述衬底基板上的正投影至少部分重叠。
一些实施例中，形成所述导电图形包括：
形成与所述栅极连接的所述导电图形。
一些实施例中，所述显示基板还包括驱动薄膜晶体管以及位于所述驱动薄膜晶体管朝向所述衬底基板一侧的遮光金属图形，形成所述导电图形包括：
通过同一次构图工艺形成所述遮光金属图形和所述导电图形。
本公开的实施例具有以下有益效果：
上述方案中，对于顶栅结构的薄膜晶体管，设置与薄膜晶体管的栅极异层的导电图形，栅极在衬底基板上的正投影与导电图形在衬底基板上的正投影至少部分重叠，通过该导电图形可以分散栅极上积累的静电电荷，避免栅极上积累过多的静电电荷，进而避免有源层与栅极之间的绝缘层被静电击穿，发生有源层与栅极之间的short不良，提高OLED显示基板的良率。
附图说明
图1为OLED显示基板的电路示意图；
图2为驱动薄膜晶体管的截面示意图；
图3为开关薄膜晶体管的截面示意图；
图4为本公开一实施例薄膜晶体管的截面示意图；
图5-图8为本公开一实施例制作薄膜晶体管的截面示意图；
图9-图12为本公开一实施例制作薄膜晶体管的平面示意图。
附图标记
01 衬底基板
02 缓冲层
03 层间绝缘层
05 遮光金属层图形
06 有源层
07 栅绝缘层
08 栅极
09 源极
10 漏极
11 导电图形
12 过孔
13 源漏金属层
具体实施方式
为使本公开的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本公开的实施例提供一种显示基板及其制作方法、显示装置，能够提高OLED显示基板的良率。
本公开的实施例提供一种显示基板，包括：
衬底基板；
位于所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；
与所述栅极异层设置的导电图形，所述导电图形与所述栅极之间间隔有绝缘层，所述栅极在所述衬底基板上的正投影与所述导电图形在所述衬底基板上的正投影至少部分重叠。
本实施例中，对于顶栅结构的薄膜晶体管，设置与薄膜晶体管的栅极异层的导电图形，栅极在衬底基板上的正投影与导电图形在衬底基板上的正投影至少部分重叠，通过该导电图形可以分散栅极上积累的静电电荷，避免栅极上积累过多的静电电荷，进而避免有源层与栅极之间的绝缘层被静电击穿，发生有源层与栅极之间的short不良，提高OLED显示基板的良率。
一些实施例中，所述导电图形与所述栅极连接。这样导电图形可以直接导走栅极上积累的静电电荷，避免栅极上积累过多的静电电荷，进而避免有源层与栅极之间的绝缘层被静电击穿，发生有源层与栅极之间的short不良，提高OLED显示基板的良率。
如图1所示，OLED显示基板包括三种类型的薄膜晶体管：T1、T2和T3。其中，T1为驱动薄膜晶体管，T2和T3为开关薄膜晶体管。T1的截面图如图2所示，T2和T3的截面图如图3所示，其中，T1包括位于衬底基板01上的遮光金属图形05、缓冲层02、有源层06、层间绝缘层03、栅绝缘层07、栅极08、源极09和漏极10。如图3所示，T2和T3中，有源层06与栅极08之间间隔有栅绝缘层07，栅绝缘层07的厚度比较小，一般为1500埃左右，这样有源层06与栅极08之间的距离比较小，导致有源层06与栅极08之间的栅绝缘层07容易被栅极08上积累的静电击穿，发生有源层06与栅极08之间的短路不良，影响OLED显示基板的良率。
如图2所示，在T1中设置有遮光金属图形05，遮光金属图形05在衬底基板上的正投影与栅极08在衬底基板上的正投影存在重叠，遮光金属图形05可以分散栅极08上的静电，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的栅绝缘层07被静电击穿。本实施例中，对于开关薄膜晶体管T2和T3，如图4或图8所示，在对应薄膜晶体管的栅极08的位置，设置导电图形11，导电图形11与栅极08连接，可以直接导走栅极08上积累的静电电荷，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的绝缘层被静电击穿，发生有源层06与栅极08之间的short不良，提高OLED显示基板的良率。
一些实施例中，如图4所示，薄膜晶体管包括依次设置的导电图形11、缓冲层02、有源层06、栅绝缘层07和栅极08，导电图形11位于有源层06朝向衬底基板01的一侧，所述栅极08在所述衬底基板01上的正投影落入所述栅绝缘层07在所述衬底基板01上的正投影内，所述导电图形11通过贯穿所述栅绝缘层07的过孔与所述栅极08连接，导电图形11可以直接导走栅极08上积累的静电电荷，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的绝缘层被静电击穿。
另一些实施例中，如图8所示，薄膜晶体管包括依次设置的导电图形11、缓冲层02、有源层06、栅绝缘层07和栅极08，导电图形11位于有源层06朝向衬底基板01的一侧，所述栅绝缘层07在所述衬底基板01上的正投影落入所述栅极08在所述衬底基板01上的正投影内，栅极08具有超出栅绝缘层07的部分，栅极08超出栅绝缘层07的部分通过贯穿缓冲层02的过孔与导电图形11连接，导电图形11可以直接导走栅极08上积累的静电电荷，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的绝缘层被静电击穿。
如上述示例，导电图形11可以位于有源层06朝向衬底基板01的一侧，进一步，导电图形11还可以位于有源层06远离衬底基板01的一侧，只要导电图形11与栅极08异层设置且导电图形11在衬底基板01上的正投影与栅极08在衬底基板01上的正投影至少部分重叠即可，可以是导电图形11在衬底基板01上的正投影落入栅极08在衬底基板01上的正投影内，也可以是栅极08在衬底基板01上的正投影落入导电图形11在衬底基板01上的正投影内，还可以是栅极08在衬底基板01上的正投影与导电图形11在衬底基板01上的正投影部分重叠。
一些实施例中，所述栅极08在所述衬底基板01上的正投影落入所述导电图形11在所述衬底基板01上的正投影内，即导电图形11的面积超出栅极08的面积，这样导电图形11可以承载较多的静电电荷，有效分散栅极08上积累的静电电荷，避免栅极08上积累过多的静电电荷。
在导电图形11位于有源层06朝向衬底基板01的一侧时，导电图形11可以与遮光金属图形05同层同材料设置，这样可以通过一次构图工艺同时形成导电图形11和遮光金属图形05，能够减少制作显示基板的构图工艺次数，节省制作显示基板的工艺时间，降低显示基板的生产成本。当然，也可以通过单独的构图工艺来制作导电图形11。
本公开实施例还提供了一种显示装置，包括如上所述的显示基板。该显示装置包括但不限于：射频单元、网络模块、音频输出单元、输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。本领域技术人员可以理解，上述显示装置的结构并不构成对显示装置的限定，显示装置可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。在本公开实施例中，显示装置包括但不限于显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
本公开实施例还提供了一种显示基板的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；
形成与所述栅极异层设置的导电图形，所述导电图形与所述栅极之间间隔有绝缘层，所述栅极在所述衬底基板上的正投影与所述导电图形在所述衬底基板上的正投影至少部分重叠。
本实施例中，对于顶栅结构的薄膜晶体管，形成与薄膜晶体管的栅极异层的导电图形，栅极在衬底基板上的正投影与导电图形在衬底基板上的正投影至少部分重叠，通过该导电图形可以分散栅极上积累的静电电荷，避免栅极上积累过多的静电电荷，进而避免有源层与栅极之间的绝缘层被静电击穿，发生有源层与栅极之间的short不良，提高OLED显示基板的良率。
一些实施例中，形成所述导电图形包括：
形成与所述栅极连接的所述导电图形。这样导电图形可以直接导走栅极上积累的静电电荷，避免栅极上积累过多的静电电荷，进而避免有源层与栅极之间的绝缘层被静电击穿，发生有源层与栅极之间的short不良，提高OLED显示基板的良率。
如图1所示，OLED显示基板包括三种类型的薄膜晶体管：T1、T2和T3。其中，T1为驱动薄膜晶体管，T2和T3为开关薄膜晶体管。T1的截面图如图2所示，T2和T3的截面图如图3所示，其中，T1包括位于衬底基板01上的遮光金属图形05、缓冲层02、有源层06、层间绝缘层03、栅绝缘层07、栅极08、源极09和漏极10。如图3所示，T2和T3中，有源层06与栅极08之间间隔有栅绝缘层07，栅绝缘层07的厚度比较小，一般为1500埃左右，这样有源层06与栅极08之间的距离比较小，导致有源层06与栅极08之间的栅绝缘层07容易被栅极08上积累的静电击穿，发生有源层06与栅极08之间的短路不良，影响OLED显示基板的良率。
如图2所示，在T1中设置有遮光金属图形05，遮光金属图形05在衬底基板上的正投影与栅极08在衬底基板上的正投影存在重叠，遮光金属图形05可以分散栅极08上的静电，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的栅绝缘层07被静电击穿。本实施例中，对于开关薄膜晶体管T2和T3，如图4或图8所示，在对应薄膜晶体管的栅极08的位置，形成导电图形11，导电图形11与栅极08连接，可以直接导走栅极08上积累的静电电荷，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的绝缘层被静电击穿，发生有源层06与栅极08之间的short不良，提高OLED显示基板的良率。
一些实施例中，薄膜晶体管的制作方法包括：依次形成导电图形11、缓冲层02、有源层06、栅绝缘层07和栅极08，可以得到如图4所示的薄膜晶体管，其中，导电图形11位于有源层06朝向衬底基板01的一侧，所述栅极08在所述衬底基板01上的正投影落入所述栅绝缘层07在所述衬底基板01上的正投影内，所述导电图形11通过贯穿所述栅绝缘层07的过孔与所述栅极08连接，导电图形11可以直接导走栅极08上积累的静电电荷，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的绝缘层被静电击穿。
本实施例中，在制作如图4所示的薄膜晶体管时，通过干法刻蚀形成贯穿栅绝缘层07和缓冲层02的过孔，将栅极08与导电图形11连接，可有效避免ESD导致的栅绝缘层07击穿。
另一些实施例中，薄膜晶体管的制作方法包括：形成导电图形11、缓冲层02、有源层06；形成覆盖有源层06的栅绝缘层07；之后如图6所示，对栅绝缘层07进行干法刻蚀，暴露出部分缓冲层02，栅绝缘层07仍然包覆有源层06；之后如图7所示，对缓冲层02进行干法刻蚀，形成暴露出导电图形11的过孔；之后如图8所示，形成栅金属层并对栅金属层进行构图形成栅极08，栅极08通过贯穿缓冲层02的过孔与导电图形11连接，可有效避免ESD导致的栅绝缘层07击穿。
如图8所示，制作的薄膜晶体管中，导电图形11位于有源层06朝向衬底基板01的一侧，所述栅绝缘层07在所述衬底基板01上的正投影落入所述栅极08在所述衬底基板01上的正投影内，栅极08具有超出栅绝缘层07的部分，栅极08超出栅绝缘层07的部分通过贯穿缓冲层02的过孔与导电图形11连接，导电图形11可以直接导走栅极08上积累的静电电荷，避免栅极08上积累过多的静电电荷，进而避免有源层06与栅极08之间的绝缘层被静电击穿，发生有源层06与栅极08之间的short不良，提高OLED显示基板的良率。
如上述示例，导电图形11可以位于有源层06朝向衬底基板01的一侧，进一步，导电图形11还可以位于有源层06远离衬底基板01的一侧，只要导电图形11与栅极08异层设置且导电图形11在衬底基板01上的正投影与栅极08在衬底基板01上的正投影至少部分重叠即可，可以是导电图形11在衬底基板01上的正投影落入栅极08在衬底基板01上的正投影内，也可以是栅极08在衬底基板01上的正投影落入导电图形11在衬底基板01上的正投影内，还可以是栅极08在衬底基板01上的正投影与导电图形11在衬底基板01上的正投影部分重叠。
在导电图形11位于有源层06朝向衬底基板01的一侧时，导电图形11可以与遮光金属图形05同层同材料设置，形成所述导电图形包括：
通过同一次构图工艺形成所述遮光金属图形和所述导电图形。这样可以减少制作显示基板的构图工艺次数，节省制作显示基板的工艺时间，降低显示基板的生产成本。当然，也可以通过单独的构图工艺来制作导电图形11。
一具体实施例中，导电图形11与遮光金属图形05同层同材料设置，如图9-图12所示，薄膜晶体管的制作方法包括以下步骤：
步骤1、如图9所示，形成一层金属层，对该金属层进行构图形成位于薄膜晶体管T1区域的遮光金属图形05，位于薄膜晶体管T2和T3所在区域的导电图形11；
步骤2、形成覆盖遮光金属图形05和导电图形11的缓冲层；
步骤3、如图10所示，形成一层半导体材料，对半导体材料进行构图，形成有源层06，有源层06分布在薄膜晶体管T1、T2和T3所在区域；其中，半导体材料可以采用IGZO；
步骤4、形成覆盖有源层06的栅绝缘层；
步骤5、如图11所示，形成栅金属层，对栅金属层进行构图形成栅极08，在薄膜晶体管T2和T3所在区域，栅极08通过过孔12与导电图形11连接；
步骤6、形成覆盖栅极08的层间绝缘层；
步骤7、如图12所示，形成源漏金属层13，对源漏金属层13进行构图形成源极、漏极和数据线。
经过上述步骤即可制作得到显示基板的开关薄膜晶体管(T2和T3)和驱动薄膜晶体管(T1)。
本实施例中，对于开关薄膜晶体管来说，栅极08通过过孔与导电图形11连接，能够保护开关薄膜晶体管的有源层06与栅极08之间不发生ESD类Short，有效提高OLED显示基板的良率。
在本公开各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本公开的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种显示基板，其特征在于，包括：
衬底基板；
位于所述衬底基板上的薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；
与所述栅极异层设置的导电图形，所述导电图形与所述栅极之间间隔有绝缘层，所述栅极在所述衬底基板上的正投影与所述导电图形在所述衬底基板上的正投影至少部分重叠。
2.根据权利要求1所述的显示基板，其特征在于，所述导电图形与所述栅极连接。
3.根据权利要求2所述的显示基板，其特征在于，还包括位于所述栅极和所述有源层之间的栅绝缘层，所述导电图形位于所述有源层朝向所述衬底基板的一侧；
所述栅极在所述衬底基板上的正投影落入所述栅绝缘层在所述衬底基板上的正投影内，所述导电图形通过贯穿所述栅绝缘层的过孔与所述栅极连接；或
所述栅绝缘层在所述衬底基板上的正投影落入所述栅极在所述衬底基板上的正投影内。
4.根据权利要求1所述的显示基板，其特征在于，所述薄膜晶体管为开关薄膜晶体管。
5.根据权利要求4所述的显示基板，其特征在于，所述显示基板还包括驱动薄膜晶体管以及位于所述驱动薄膜晶体管朝向所述衬底基板一侧的遮光金属图形，所述导电图形与所述遮光金属图形同层同材料设置。
6.根据权利要求1所述的显示基板，其特征在于，所述栅极在所述衬底基板上的正投影落入所述导电图形在所述衬底基板上的正投影内。
7.一种显示装置，其特征在于，包括如权利要求1-6中任一项所述的显示基板。
8.一种显示基板的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成薄膜晶体管，所述薄膜晶体管包括有源层和位于所述有源层远离所述衬底基板一侧的栅极，所述栅极在所述衬底基板上的正投影与所述有源层在所述衬底基板上的正投影至少部分重叠；
形成与所述栅极异层设置的导电图形，所述导电图形与所述栅极之间间隔有绝缘层，所述栅极在所述衬底基板上的正投影与所述导电图形在所述衬底基板上的正投影至少部分重叠。
9.根据权利要求8所述的显示基板的制作方法，其特征在于，形成所述导电图形包括：
形成与所述栅极连接的所述导电图形。
10.根据权利要求8所述的显示基板的制作方法，其特征在于，所述显示基板还包括驱动薄膜晶体管以及位于所述驱动薄膜晶体管朝向所述衬底基板一侧的遮光金属图形，形成所述导电图形包括：
通过同一次构图工艺形成所述遮光金属图形和所述导电图形。
CN202011150238.4A 2020-10-23 2020-10-23 显示基板及其制作方法、显示装置 Pending CN112259612A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011150238.4A CN112259612A (zh) 2020-10-23 2020-10-23 显示基板及其制作方法、显示装置
PCT/CN2021/117988 WO2022083354A1 (zh) 2020-10-23 2021-09-13 显示基板及其制作方法、显示装置
US17/785,695 US20230052154A1 (en) 2020-10-23 2021-09-13 Display substrate, method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011150238.4A CN112259612A (zh) 2020-10-23 2020-10-23 显示基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN112259612A true CN112259612A (zh) 2021-01-22

Family

ID=74261789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011150238.4A Pending CN112259612A (zh) 2020-10-23 2020-10-23 显示基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US20230052154A1 (zh)
CN (1) CN112259612A (zh)
WO (1) WO2022083354A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022083354A1 (zh) * 2020-10-23 2022-04-28 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256986A (zh) * 2008-03-21 2008-09-03 上海广电光电子有限公司 一种液晶显示装置的制造方法及其tft完成基板
CN202601619U (zh) * 2012-01-09 2012-12-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示器
US20140339543A1 (en) * 2013-05-18 2014-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104698710A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板以及液晶显示装置
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN104979217A (zh) * 2015-07-28 2015-10-14 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
CN105679771A (zh) * 2016-01-29 2016-06-15 厦门天马微电子有限公司 阵列基板及其制作方法、包含其的显示面板
CN106684070A (zh) * 2017-01-22 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN106783882A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 一种显示面板及其制造方法
CN108039351A (zh) * 2017-12-04 2018-05-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108122932A (zh) * 2017-12-26 2018-06-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制备方法
CN109585304A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
TW201921649A (zh) * 2019-01-22 2019-06-01 大陸商深圳市柔宇科技有限公司 陣列基板及有機發光二極體顯示裝置
CN109952532A (zh) * 2017-08-08 2019-06-28 京东方科技集团股份有限公司 阵列基板、显示装置和制造阵列基板的方法
CN110289309A (zh) * 2019-06-10 2019-09-27 深圳市华星光电技术有限公司 薄膜晶体管及电路
CN110504292A (zh) * 2019-08-28 2019-11-26 昆山国显光电有限公司 阵列基板、显示面板及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707095A (zh) * 2019-09-04 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN111682075A (zh) * 2020-06-24 2020-09-18 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、移位寄存器和栅极驱动电路
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101256986A (zh) * 2008-03-21 2008-09-03 上海广电光电子有限公司 一种液晶显示装置的制造方法及其tft完成基板
CN202601619U (zh) * 2012-01-09 2012-12-12 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板和显示器
US20140339543A1 (en) * 2013-05-18 2014-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104698710A (zh) * 2015-04-01 2015-06-10 上海天马微电子有限公司 一种阵列基板以及液晶显示装置
CN104977764A (zh) * 2015-06-18 2015-10-14 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示器
CN104979217A (zh) * 2015-07-28 2015-10-14 京东方科技集团股份有限公司 阵列基板及其制作方法以及显示装置
CN105679771A (zh) * 2016-01-29 2016-06-15 厦门天马微电子有限公司 阵列基板及其制作方法、包含其的显示面板
CN106783882A (zh) * 2016-12-27 2017-05-31 武汉华星光电技术有限公司 一种显示面板及其制造方法
CN106684070A (zh) * 2017-01-22 2017-05-17 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及薄膜晶体管的制作方法
CN109952532A (zh) * 2017-08-08 2019-06-28 京东方科技集团股份有限公司 阵列基板、显示装置和制造阵列基板的方法
CN108039351A (zh) * 2017-12-04 2018-05-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108122932A (zh) * 2017-12-26 2018-06-05 深圳市华星光电半导体显示技术有限公司 一种阵列基板及制备方法
CN109585304A (zh) * 2018-11-23 2019-04-05 合肥鑫晟光电科技有限公司 显示面板、阵列基板、薄膜晶体管及其制造方法
TW201921649A (zh) * 2019-01-22 2019-06-01 大陸商深圳市柔宇科技有限公司 陣列基板及有機發光二極體顯示裝置
CN110289309A (zh) * 2019-06-10 2019-09-27 深圳市华星光电技术有限公司 薄膜晶体管及电路
CN110504292A (zh) * 2019-08-28 2019-11-26 昆山国显光电有限公司 阵列基板、显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022083354A1 (zh) * 2020-10-23 2022-04-28 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2022083354A1 (zh) 2022-04-28
US20230052154A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
US9685469B2 (en) Display with semiconducting oxide and polysilicon transistors
US11967620B2 (en) Thin film transistor, method of manufacturing the same and display device
WO2016141709A1 (zh) 阵列基板及其制作方法、显示装置
CN108231671B (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN109360828B (zh) 显示基板及其制造方法、显示装置
CN110137084B (zh) 薄膜晶体管及其制备方法、电子装置基板及电子装置
US11737310B2 (en) Flexible display module, method for manufacturing the same, and flexible display device
US20180151591A1 (en) Array substrate, manufacturing method thereof, display panel and display device
CN113053912B (zh) 阵列基板和显示面板
US20220123095A1 (en) Oled display substrate and manufacturing method thereof, and display device
CN112198729B (zh) 阵列基板、显示面板及电子设备
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN113471257A (zh) 显示面板及移动终端
CN110875363A (zh) 阵列基板及其制备方法、以及显示面板
KR20210021218A (ko) 표시 장치
CN112259612A (zh) 显示基板及其制作方法、显示装置
CN110148618B (zh) 一种显示基板及其制作方法、显示装置
CN111244326A (zh) Oled显示基板及其制作方法、显示装置
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
CN111312772B (zh) Oled显示基板及其制作方法、显示装置
CN112397562B (zh) 一种显示基板及其制备方法、显示装置
US20210265452A1 (en) Display substrate, manufacturing method and display device
US20220310722A1 (en) Display Motherboard, Preparation Method Thereof, Display Substrate and Display Device
CN115020446A (zh) 显示屏及其制作方法、终端设备
CN109937484B (zh) 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination