CN109937484B - 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法 - Google Patents

薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法 Download PDF

Info

Publication number
CN109937484B
CN109937484B CN201780000933.2A CN201780000933A CN109937484B CN 109937484 B CN109937484 B CN 109937484B CN 201780000933 A CN201780000933 A CN 201780000933A CN 109937484 B CN109937484 B CN 109937484B
Authority
CN
China
Prior art keywords
drain electrode
source electrode
electrode contact
drain
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780000933.2A
Other languages
English (en)
Other versions
CN109937484A (zh
Inventor
刘威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN109937484A publication Critical patent/CN109937484A/zh
Application granted granted Critical
Publication of CN109937484B publication Critical patent/CN109937484B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

提供一种薄膜晶体管。所述薄膜晶体管包括：彼此间隔分开的第一源电极(20)和第一漏电极(30)；有源层(10)，所述有源层(10)位于所述第一源电极(20)和所述第一漏电极(30)上，并且具有位于所述第一源电极(20)与所述第一漏电极(30)之间的通道部(1)、与所述第一源电极(20)电连接的源电极接触部(2a)，以及与所述第一漏电极(30)电连接的漏电极接触部(3a)；第二源电极(21)，所述第二源电极(21)位于所述源电极接触部(2a)的远离所述第一源电极(20)的一侧，并且与所述第一源电极(20)电连接；以及第二漏电极(31)，所述第二漏电极(31)位于所述漏电极接触部(3a)的远离所述第一漏电极(30)的一侧，并且与所述第一漏电极(30)电连接。

Description

薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法
技术领域
本发明涉及显示技术，更具体地说，涉及一种薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法。
背景技术
显示装置，如液晶显示(LCD)装置和有机发光二极管(OLED)显示装置已经被广泛应用。LCD和OLED显示设备使用薄膜晶体管(TFT)来控制显示面板的像素。TFT的实例包括非晶硅TFT、多晶硅TFT、单晶硅TFT、金属氧化物TFT以及有机半导体TFT。
发明内容
一方面，本发明提供一种薄膜晶体管，包括：彼此间隔分开的第一源电极和第一漏电极；有源层，所述有源层位于所述第一源电极和所述第一漏电极上，并且具有位于所述第一源电极与所述第一漏电极之间的通道部、与所述第一源电极电连接的源电极接触部，以及与所述第一漏电极电连接的漏电极接触部；第二源电极，所述第二源电极位于所述源电极接触部的远离所述第一源电极的一侧，并且与所述第一源电极电连接；以及第二漏电极，所述第二漏电极位于所述漏电极接触部远离所述第一漏电极的侧面，并且与所述第一漏电极电连接。
可选地，所述源电极接触部包括所述源电极接触部的第一部分，其夹在所述第一源电极与所述第二源电极之间；并且，所述漏电极接触部包括所述漏电极接触部的第一部分，其夹在所述第一漏电极与所述第二漏电极之间。
可选地，所述源电极接触部包括所述源电极接触部的第二部分；所述漏电极接触部包括所述漏电极接触部的第二部分；并且所述源电极接触部的第二部分和所述漏电极接触部的第二部分为导电部。
可选地，所述薄膜晶体管进一步包括：延伸穿过所述源电极接触部的第一导通部和延伸穿过所述漏电极接触部的第二导通部；所述第二源电极通过所述第一导通部与所述第一源电极电连接；并且所述第二漏电极通过所述第二导通部与所述第一漏电极电连接。
可选地，所述薄膜晶体管进一步包括：栅绝缘层，其位于所述有源层上；以及栅电极，其位于所述栅绝缘层的远离所述通道部的一侧。
可选地，所述栅电极、所述第二源电极和所述第二漏电极位于同一层中并且包括相同材料。
可选地，所述有源层包括金属氧化物半导体材料。
可选地，所述薄膜晶体管为顶栅型薄膜晶体管。
另一方面，本发明提供一种阵列基板，包括本文所述的或由本文所述方法制造的薄膜晶体管。
可选地，所述阵列基板进一步包括对准标记，其位于所述阵列基板的对准区；其中，所述对准标记与所述第一源电极和所述第一漏电极位于同一层中。
另一方面，本发明提供一种显示装置，包括本文所述的或由本文所述方法制造的薄膜晶体管。
可选地，所述显示装置为顶部发光型显示装置；并且所述显示装置的发光侧位于所述第二源电极和所述第二漏电极的远离所述有源层的一侧。
另一方面，本发明提供一种制造薄膜晶体管的方法，其包括：形成彼此间隔分开的第一源电极和第一漏电极；在所述第一源电极和所述第一漏电极上形成有源层，所述有源层形成为具有位于所述第一源电极与所述第一漏电极之间的通道部、与所述第一源电极电连接的源电极接触部，以及与所述第一漏电极电连接的漏电极接触部；在所述源电极接触部的远离所述第一源电极的一侧形成第二源电极，所述第二源电极形成为与所述第一源电极电连接；以及在所述漏电极接触部的远离所述第一漏电极的一侧形成第二漏电极，所述第二漏电极形成为与所述第一漏电极电连接。
可选地，所述源电极接触部的第一部分形成为夹在所述第一源电极与所述第二源电极之间；并且，所述漏电极接触部的第一部分形成为夹在所述第一漏电极与所述第二漏电极之间。
可选地，在形成所述第二源电极之后，进一步包括：对所述源电极接触部的第二部分进行导电化处理；以及在形成所述第二漏电极之后，进一步包括：对所述漏电极接触部的第二部分进行导电化处理。
可选地，利用等离子执行对所述源电极接触部的第二部分的导电化处理和对所述漏电极接触部的第二部分的导电化处理。
可选地，所述等离子包括氢、氦、氮、氩中的一种或其组合。
可选地，所述方法进一步包括：形成延伸穿过所述源电极接触部的第一导通部，以及形成延伸穿过所述漏电极接触部的第二导通部；其中，所述第二源电极通过所述第一导通部与所述第一源电极电连接；并且所述第二漏电极通过所述第二导通部与所述第一漏电极电连接。
可选地，所述方法进一步包括：在所述有源层上形成栅绝缘层；以及在所述栅绝缘层的远离所述通道部的一侧形成栅电极。
可选地，所述栅电极、所述第二源电极和所述第二漏电极使用相同工艺相同材料形成在同一层中。
另一方面，本发明提供一种阵列基板制造方法，包括根据本文所述方法形成薄膜晶体管。
可选地，所述方法进一步包括：形成对准标记；其中，所述对准标记与所述第一源电极层和所述第一漏电极层使用相同工艺形成在同一层中。
附图说明
以下附图仅作为根据本文各实施例的说明性示例，并非旨在限定本发明的范围。
图1是示出常规薄膜晶体管的结构的示意图。
图2是示出根据本发明一些实施例的薄膜晶体管的结构的示意图。
图3是示出图2中根据本发明一些实施例的薄膜晶体管的沿线A-A’的横截面图。
图4A是示出图2中根据本发明一些实施例的薄膜晶体管的沿线B-B’的横截面图。
图4B是示出图2中根据本发明一些实施例的薄膜晶体管的沿线B-B’的横截面图。
图5A是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。
图5B是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。
图6A是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。
图6B是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。
图7A-7H是示出根据本发明一些实施例的薄膜晶体管的制造过程。
具体实施方式
接下来将结合实施例对本发明进行更具体地描述。应当注意的是，以下一些实施例的描述是出于说明和描述的目的，并非旨在穷尽或限制于所公开的精确形式。
图1的示出常规薄膜晶体管结构的示意图。参见图1，所述薄膜晶体管为在底部发光型显示装置中使用的顶栅型薄膜晶体管。所述底部发光型显示装置包括避光层100，其位于衬底基板70上；缓冲层60，其位于避光层100的远离衬底基板70的一侧；有源层10，其位于缓冲层60的远离衬底基板70的一侧；栅绝缘层50，其位于有源层10的远离缓冲层60的一侧；栅电极40，其位于栅绝缘层50的远离有源层10的一侧；源电极20；以及漏电极30。源电极20和漏电极30分别通过延伸穿过绝缘层的导通部连接至有源层10的源电极接触区和漏电极接触区。在常规底部发光型显示装置中，对准标记可与避光层形成在同一层中。形成常规底部发光型显示装置总共需要五个掩模板。
然而，在顶部发光型显示装置中通常不需要避光层，尤其是当薄膜晶体管为顶栅型薄膜晶体管时。在没有避光层的顶部发光型显示装置中，因为用于制作有源层的半导体材料是透明或半透明的，所以在与有源层相同的层中形成对准标记并不理想。而形成独立金属层作为对准标记则会增加制造成本。
因此，本发明尤其提供一种基本上消除因现有技术的局限和缺点而产生的一个或多个问题的薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法。一方面，本发明提供一种薄膜晶体管。在一些实施例中，所述薄膜晶体管包括：彼此间隔分开的第一源电极和第一漏电极；有源层，其位于所述第一源电极和所述第一漏电极上，并且具有位于所述第一源电极和与所述第一漏电极之间的通道部、与所述第一源电极电连接的源电极接触部以及与所述第一漏电极电连接的漏电极接触部；第二源电极，其位于所述源电极接触部的远离所述第一源电极的一侧，并且与所述第一源电极电连接；以及第二漏电极，其位于所述漏电极接触部的远离所述第一漏电极的一侧，并且与所述第一漏电极电连接。在该薄膜晶体管中，所述对准标记可与所述第一源电极层和所述第一漏电极层形成在同一层中，从而减少制造过程中所需的掩模板总数。此外，该薄膜晶体管还可以强化电属性。
图2是示出根据本发明一些实施例的薄膜晶体管的结构的示意图。图3是示出图2中根据本发明一些实施例的薄膜晶体管的沿线A-A’的横截面图。参见图2，在一些实施例中，薄膜晶体管包括彼此间隔分开的第一源电极20和第一漏电极30。第一源电极20和第一漏电极30可以设置在衬底基板70上。可选地，第一源电极20和第一漏电极30设置在衬底基板70的缓冲层60上。薄膜晶体管进一步包括有源层10，该有源层设置在第一源电极20和第一漏电极30上，例如，设置在第一源电极20和第一漏电极30的远离缓冲层60的一侧。有源层10具有位于第一源电极20和第一漏电极30之间的通道部1、与第一源电极20接触的源电极接触部2以及与第一漏电极30接触的漏电极接触部3。薄膜晶体管进一步包括第二源电极21和第二漏电极31。第二源电极21位于源电极接触部2的远离第一源电极20的一侧。第二源电极21与第一源电极20电连接。第二漏电极31位于漏电极接触部3的远离第一漏电极30的一侧。第二漏电极31与第一漏电极30电连接。
参见图2和图3，源电极接触部2包括所述源电极接触部2的第一部分2a和源电极接触部2的第二部分2b；漏电极接触部3包括漏电极接触部3的第一部分3a和漏电极接触部3的第二部分3b。源电极接触部2的第一部分2a夹在第一源电极20与第二源电极21之间。漏电极接触部3的第一部分3a夹在第一漏电极30与第二漏电极31之间。可选地，有源层在衬底基板70上的投影基本上覆盖第二源电极21和第二漏电极31在衬底基板70上的投影。可选地，源电极接触部2的第一部分2a在衬底基板70上的投影基本上与第二源电极21在衬底基板70上的投影重叠。可选地，漏电极接触部3的第一部分3a在衬底基板70上的投影基本上与第二漏电极31在衬底基板70上的投影重叠。
可选地，源电极接触部2的第一部分2a同时与第一源电极20和第二源电极21接触。可选地，薄膜晶体管进一步包括位于源电极接触部2的第一部分2a与第一源电极20之间的欧姆接触层。可选地，薄膜晶体管进一步包括位于源电极接触部2的第一部分2a与第二源电极21之间的欧姆接触层。可选地，漏电极接触部3的第一部分3a同时与第一漏电极30和第二漏电极31接触。可选地，薄膜晶体管进一步包括位于漏电极接触部3的第一部分3a与第一漏电极30之间的欧姆接触层。可选地，薄膜晶体管进一步包括位于漏电极接触部3的第一部分3a与第二漏电极31之间的欧姆接触层。
第二源电极21的第二部分2b不被源电极接触部2覆盖，第二漏电极31的第二部分3b不被漏电极接触部3覆盖。在薄膜晶体管的制造过程中，在形成第二源电极21和第二漏电极31之后，暴露出源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b。可选地，例如，利用等离子处理，对源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b进行导电化处理。可选地，源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b为导电部分。在一些实施例中，有源层包括金属氧化物半导体材料，并且通过降低源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b中的氧含量进行导电化处理，例如，源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b为部分金属化部分。所述导电化处理可以通过下述方式来执行：例如，利用氢等离子、氦等离子、氮等离子、氩等离子或其组合对源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b进行处理。
在本发明的薄膜晶体管中，第一源电极20和第一漏电极30设置在有源层10的靠近衬底基板70的一侧。例如，在有源层制造完成之后，第一源电极20和第一漏电极30至少部分埋在有源层10下。通常只有有源层10暴露面上的薄层可以通过导电化处理(如等离子处理)变为导电的。有源层10与第一源电极20之间的界面以及有源层10与第一漏电极30之间的界面是掩埋而不暴露的。因此，有源层的导电化处理对增强有源层10与第一源电极20之间以及有源层10与第一漏电极30之间的电导是没有效果的。通过将第二源电极21和第二漏电极31设置在有源层10的远离第一源电极20和第一漏电极30的一侧，对源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b的导电化处理可以有效增强有源层10与第二源电极21之间以及有源层10与第二漏电极31之间的电导。与常规薄膜晶体管相比，本发明薄膜晶体管的电特性明显增强。
参见图3，在一些实施例中，对准标记200与第一源电极20和第一漏电极30形成在同一层中，例如，对准标记200与第一源电极20和第一漏电极30在同一图案化步骤中形成。
在一些实施例中，第二源电极21与第一源电极20电连接，并且第二漏电极31与第一漏电极30电连接。图4A是示出图2中根据本发明一些实施例的薄膜晶体管的沿线B-B’的横截面图。图4B是示出图2中根据本发明一些实施例的薄膜晶体管的沿线B-B’的横截面图。参见图4A和4B，在一些实施例中，薄膜晶体管进一步包括延伸穿过有源层10(例如，源电极接触部2的第一部分2a)的第一导通部V1；以及延伸穿过有源层10(例如，漏电极接触部3的第一部分3a)的第二导通部V2。第二源电极21通过第一导通部V1与第一源电极20电连接，并且第二漏电极31通过第二导通部V2与第一漏电极30电连接。
在一些实施例中，薄膜晶体管进一步包括绝缘层，其位于第二源电极21与源电极接触部2的第一部分2a之间，并且位于第二漏电极31与漏电极接触部3的第一部分3a之间。图5A是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。图5B是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。如图5A和5B所示，薄膜晶体管进一步包括绝缘层51，其位于第二源电极21与源电极接触部2的第一部分2a之间，并且位于第二漏电极31和漏电极接触部3的第一部分3a之间。薄膜晶体管进一步包括延伸穿过有源层10(例如，源电极接触部2a)和绝缘层51的第一导通部V1；以及延伸穿过有源层10(例如，漏电极接触部3a)和绝缘层51的第二导通部V2。第二源电极21通过第一导通部V1与第一源电极20电连接，并且第二漏电极31通过第二导通部V2与第一漏电极30电连接。
在一些实施例中，部分第二源电极21直接设置在部分第一源电极20上，并且部分第二漏电极31直接设置在部分第一漏电极30上。图6A是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。图6B是示出图2中根据本发明一些实施例的薄膜晶体管的沿线C-C’的横截面图。参见图6A，在对应于部分第一源电极20和部分第二源电极21的区域中没有有源层10和绝缘层51，并且部分第一源电极20直接与在该区域中的部分第二源电极21电连接。参见图6B，在对应于部分第一漏电极30和部分第二漏电极31的区域中没有有源层10和绝缘层51，并且部分第一漏电极30直接与在该区域中的部分第二漏电极31电连接。这种设计不需要形成用于连接第一源电极20和第二源电极21的第一导通部V1，也无需形成用于连接第一漏电极30和第二漏电极31的第二导通部V2。
参见图2和3，在一些实施例中，薄膜晶体管进一步包括位于有源层10上的栅绝缘层50；以及位于栅绝缘层50的远离通道部1的一侧的栅电极40。可选地，栅电极40、第二源电极21和第二漏电极31位于同一层中并且包括相同的材料。薄膜晶体管进一步包括位于栅电极40的远离衬底基板70的一侧的钝化层80。可选地，第一源电极20与数据线DL电连接。可选地，第二源电极21与数据线DL电连接。本文中使用的术语“同一层”是指在同一步骤中同时形成的层之间的关系。在一个实例中，当栅电极40、第二源电极21和第二漏电极31是在同一材料层中用相同图案化工艺的一个或多个步骤形成时，栅电极40、第二源电极21和第二漏电极31位于同一层中。在另一个实例中，栅电极40、第二源电极21和第二漏电极31可以通过同时执行形成栅电极40的步骤、形成第二源电极21的步骤和形成第二漏电极31的步骤而形成在同一层中。术语“同一层”并不一定表示横截面图中层的厚度或高度是一样的。
可选地，有源层包括金属氧化物半导体材料，如铟锡氧化物、铟镓氧化锌、铟氧化锌、铟镓锡氧化物等。
可选地，所述薄膜晶体管为顶栅型薄膜晶体管。
另一方面，本发明提供一种制造薄膜晶体管的方法。在一些实施例中，所述方法包括：形成彼此间隔分开的第一源电极和第一漏电极；在所述第一源电极和所述第一漏电极上形成有源层，所述有源层形成为具有位于所述第一源电极与所述第一漏电极之间的通道部、与所述第一源电极电连接的源电极接触部，以及与所述第一漏电极电连接的漏电极接触部；在所述源电极接触部的远离所述第一源电极的一侧形成第二源电极，所述第二源电极形成为与所述第一源电极电连接；以及在所述漏电极接触部的远离所述第一漏电极的一侧形成第二漏电极，所述第二漏电极形成为与所述第一漏电极电连接。
在一些实施例中，所述源电极接触部的第一部分形成为夹在所述第一源电极与所述第二源电极之间；并且，所述漏电极接触部的第一部分形成为夹在所述第一漏电极与所述第二漏电极之间。
可选地，所述源电极接触部的第一部分形成为同时与所述第一源电极和所述第二源电极接触。可选地，所述方法进一步包括：在所述源电极接触部的第一部分与所述第一源电极之间形成欧姆接触层。可选地，所述方法进一步包括：在所述源电极接触部的第一部分与所述第二源电极之间形成欧姆接触层。可选地，所述漏电极接触部的第一部分形成为同时与所述第一漏电极和所述第二漏电极接触。可选地，所述方法进一步包括：在所述漏电极接触部的第一部分与所述第一漏电极之间形成欧姆接触层。可选地，所述方法进一步包括：在所述漏电极接触部的第一部分与所述第二漏电极之间形成欧姆接触层。
在一些实施例中，在形成第二源电极之后，所述方法进一步包括：对所述源电极接触部的第二部分进行导电化处理；以及在形成所述第二漏电极之后，对所述漏电极接触部的第二部分进行导电化处理。可以使用各种适当的导电化处理方法增强源电极接触部的第二部分和漏电极接触部的第二部分的导电性。可选地，源电极接触部的第二部分和漏电极接触部的第二部分通过等离子(例如包含还原气体或惰性气体的等离子)转化为导电部。可选地，所述方法包括：利用氢等离子、氦等离子、氮等离子、氩等离子或其组合对源电极接触部的第二部分和漏电极接触部的第二部分进行处理。
在一些实施例中，所述方法进一步包括：形成延伸穿过所述源电极接触部的第一导通部，以及形成延伸穿过所述漏电极接触部的第二导通部。所述第二源电极通过所述第一导通部与所述第一源电极电连接。所述第二漏电极通过所述第二导通部与所述第一漏电极电连接。
在一些实施例中，所述方法进一步包括：在所述有源层上形成栅绝缘层；以及在所述栅绝缘层的远离所述通道部的一侧形成栅电极。可选地，所述栅电极、所述第二源电极和所述第二漏电极使用相同工艺相同材料形成在同一层中。
图7A-7H示出根据本发明一些实施例的薄膜晶体管的制造过程。图7A-7H中左边的面板对应于图2中薄膜晶体管的沿线B-B'的横截面图。图7A-7H中中间的面板对应于图2中薄膜晶体管的沿线A-A'的横截面图。图7A-7H中右边的面板对应于图2中薄膜晶体管的沿线C-C'的横截面图。参见图7A，首先在衬底基板70上形成缓冲层60。参见图7B，在缓冲层60上并且在缓冲层60的远离衬底基板70的一侧形成第一源电极20和第一漏电极30。第一源电极20和第一漏电极30彼此间隔分开。在第一源电极20与第一漏电极30之间的区域中形成有源层的通道部1。参见图7C，在第一源电极20和第一漏电极30的远离缓冲层60的一侧形成半导体材料层10a，在半导体材料层10a的远离衬底基板70的一侧形成第一绝缘材料层50a。
参见图7D，在第一绝缘材料层50a的远离半导体材料层10a的一侧形成第一光阻层90。之后，使第一光阻层90暴露于半色调掩模板或灰色调掩模板，并随后显影。使第一光阻层90显影以获得包括第一部分Z1、第二部分Z2和第三部分Z3的光阻图案。第一部分Z1对应于通道部1、源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b。第二部分Z2对应于分别延伸穿过第一绝缘材料层50a和半导体材料层10a的第一导通部V1和第二导通部V2。形成第一导通部V1和第二导通部V2分别是为了使第一源电极20与待形成的第二源电极21电连接，并且使第一漏电极30与待形成的第二漏电极31电连接。第三部分Z3位于第一部分Z1和第二部分Z2外部。第一部分Z1基本上不被暴露。第三部分Z3部分被暴露。第二部分Z2完全被暴露，并且去除第二部分Z2中的光阻材料。通过蚀刻等去除第二部分Z2中的第一绝缘材料层50a和半导体材料层10a，从而暴露第二部分Z2中的第一源电极20和第一漏电极30。
参见图7E，通过灰化等去除第三部分Z3中的光阻材料，从而暴露第三部分Z3中的第一绝缘材料层50a。保留第一部分Z1中的光阻材料，从而形成第二光阻层91。通过蚀刻等去除第三部分Z3中的第一绝缘材料层50a。随后，去除第一部分Z1中的第二光阻层91，从而形成第二绝缘材料层50b。
参见图7F，在第二绝缘材料层50b的远离有源层10的通道部1的一侧形成栅电极40；在源电极接触部2的第一部分2a的远离第一源电极20的一侧形成第二源电极21；并且，在漏电极接触部3的第一部分3a的远离第一漏电极30的一侧形成第二漏电极31。随后，在第二源电极21、栅电极40和第二漏电极31的远离衬底基板70的一侧形成第三光阻层92。使第三光阻层92暴露并显影以具有光阻图案。保留区域内的对应于通道部1、源电极接触部2的第一部分2a和漏电极接触部3的第一部分3a的光阻材料。去除区域内的对应于源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b的光阻材料，从而暴露第二绝缘材料层50b。
参见图7G，通过蚀刻等去除区域内的对应于源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b的第二绝缘材料层50b，以形成栅绝缘层50。随后，去除第三光阻层92。此时，暴露出源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b。随后，如前所述，利用等离子将源电极接触部2的第二部分2b和漏电极接触部3的第二部分3b转化为导电部。
参见图7H，在栅电极40、第二源电极21和第二漏电极31的远离衬底基板70的一侧形成钝化层80。
另一方面，本发明提供一种阵列基板，其包括本文所述的或由本文所述方法制造的薄膜晶体管。在一些实施例中，所述阵列基板为顶部发光型阵列基板；并且所述阵列基板的发光侧位于所述第二源电极和所述第二漏电极的远离所述有源层的一侧。
另一方面，本发明提供一种阵列基板制造方法。在一些实施例中，所述阵列基板制造方法包括：根据本文所述的薄膜晶体管制造方法形成一个或多个薄膜晶体管。可选地，所述方法进一步包括：形成对准标记。可选地，所述对准标记与所述第一源电极层和所述第一漏电极层使用相同材料形成在同一层中。可选地，所述对准标记与所述第一源电极和所述第一漏电极层用相同图案化工艺(如单图案化工艺)形成。
另一方面，本发明提供一种显示面板，其包括本文所述的或由本文所述方法制造的薄膜晶体管。在一些实施例中，所述显示面板为顶部发光型显示面板；并且所述显示面板的发光侧位于所述第二源电极和所述第二漏电极的远离所述有源层的一侧。可选地，所述显示装置为液晶显示面板。可选地，所述显示装置为有机发光二极管显示面板。
另一方面，本发明提供一种显示装置，其包括本文所述的或由本文所述方法制造的薄膜晶体管。在一些实施例中，所述显示装置为顶部发光型显示装置；并且所述显示装置的发光侧位于所述第二源电极和所述第二漏电极的远离所述有源层的一侧。可选地，所述显示装置为液晶显示装置。可选地，所述显示装置为有机发光二极管显示装置。适当的显示装置实例包括但不限于，电子纸、手机、平板电脑、电视、监视器、笔记本电脑、数码相册、GPS等。
出于示例和说明的目的提供了本发明实施例的上述说明。本发明的意图并非在于穷举或者将本发明限制在所披露的精确形式或示例性实施例。因此，上述说明应视为说明性而非限制性的。显然，许多修改和变型对于本领域的技术人员而言是显而易见的。这些实施例的选取和描述是为了更好地解释本发明的原理及其最佳应用模式，从而使本领域的技术人员能够理解：本发明适用于各种实施例并且本发明的各种变型适合于所设想的特定用途或实现方式。本发明的意图在于由所附权利要求及其等同内容来限定本发明的保护范围，除非另有说明，否则权利要求及其等同内容中的所有术语均具有最宽泛的合理意义。因此，术语“发明”、“本发明”等不一定将权利要求的范围限定于特定实施例，对本发明的示例性实施例的参考并不暗指对本发明的限制，并且不能推出这样的限制。
本发明仅由所附权利要求的主旨和范围限定。此外，这些权利要求可能在名词或元件前面使用“第一”、“第二”等。除非给出了特定的数字，否则此类术语应当理解为一种命名法，并且不应解释为对由这种命名法修改的元件的数量做出限制。所描述的任何优点和益处可能不适用于本发明的所有实施例。应当理解的是，在不脱离由所附权利要求限定的本发明范围的情况下，可以在本领域技术人员描述的实施例中做出变型。此外，不管元件或构件是否在所附权利要求中明确地叙述，本发明中的元件和构件并非旨在专用于公众。

Claims (17)

1.一种薄膜晶体管，包括：
彼此间隔分开的第一源电极和第一漏电极；
有源层，所述有源层位于所述第一源电极和所述第一漏电极上，并且具有位于所述第一源电极与所述第一漏电极之间的通道部、与所述第一源电极电连接的源电极接触部，以及与所述第一漏电极电连接的漏电极接触部，所述源电极接触部、所述通道部和所述漏电极接触部沿第一方向设置；
第二源电极，所述第二源电极位于所述源电极接触部的远离所述第一源电极的一侧，并且与所述第一源电极电连接；以及
第二漏电极，所述第二漏电极位于所述漏电极接触部的远离所述第一漏电极的一侧，并且与所述第一漏电极电连接；
栅绝缘层，其位于所述有源层上；以及
栅电极，其位于所述栅绝缘层的远离所述通道部的一侧，所述栅电极、所述第二源电极和所述第二漏电极位于同一层中并且包括相同材料，所述栅电极沿第二方向延伸，所述第一方向与第二方向相交；
所述源电极接触部包括所述源电极接触部的第二部分，所述漏电极接触部包括所述漏电极接触部的第二部分，所述源电极接触部的第二部分所在区域位于所述第二源电极所在区域与所述通道部所在区域之间，所述漏电极接触部的第二部分所在区域位于所述第二漏电极所在区域与所述通道部所在区域之间；
所述栅电极包括与所述源电极接触部的第二部分和所述漏电极接触部的第二部分在所述第一方向上不交叠的部分；
所述第一源电极和所述第二源电极均包括与所述源电极接触部的第二部分在所述第一方向上不交叠的部分，且所述第一源电极和所述第二源电极实现电连接的区域与所述源电极接触部的第二部分所在区域在所述第一方向上不交叠；
所述第一漏电极和所述第二漏电极均包括与所述漏电极接触部的第二部分在所述第一方向上不交叠的部分，且所述第一漏电极和所述第二漏电极实现电连接的区域与所述漏电极接触部的第二部分所在区域在所述第一方向上不交叠。
2.根据权利要求1所述的薄膜晶体管，其中，所述源电极接触部还包括所述源电极接触部的第一部分，其夹在所述第一源电极与所述第二源电极之间；并且
所述漏电极接触部还包括所述漏电极接触部的第一部分，其夹在所述第一漏电极与所述第二漏电极之间。
3.根据权利要求1所述的薄膜晶体管，其中，所述源电极接触部的第二部分和所述漏电极接触部的第二部分为导电部。
4.根据权利要求1所述的薄膜晶体管，进一步包括：延伸穿过所述源电极接触部的第一导通部和延伸穿过所述漏电极接触部的第二导通部；
所述第二源电极通过所述第一导通部与所述第一源电极电连接；并且
所述第二漏电极通过所述第二导通部与所述第一漏电极电连接。
5.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括金属氧化物半导体材料。
6.一种阵列基板，包括权利要求1-5中任意一项所述的薄膜晶体管。
7.根据权利要求6所述的阵列基板，进一步包括：对准标记，其位于所述阵列基板的对准区；
其中，所述对准标记与所述第一源电极和所述第一漏电极位于同一层中。
8.一种显示装置，包括权利要求1-5中任意一项所述的薄膜晶体管。
9.根据权利要求8所述的显示装置，其中，所述显示装置为顶部发光型显示装置；并且
所述显示装置的发光侧位于所述第二源电极和所述第二漏电极的远离所述有源层的一侧。
10.一种制造薄膜晶体管的方法，包括：
形成彼此间隔分开的第一源电极和第一漏电极；
在所述第一源电极和所述第一漏电极上形成有源层，所述有源层形成为具有位于所述第一源电极与所述第一漏电极之间的通道部、与所述第一源电极电连接的源电极接触部，以及与所述第一漏电极电连接的漏电极接触部；所述源电极接触部、所述通道部和所述漏电极接触部沿第一方向设置，所述源电极接触部包括所述源电极接触部的第二部分，所述漏电极接触部包括所述漏电极接触部的第二部分，所述源电极接触部的第二部分所在区域位于后续待形成的第二源电极所在区域与所述通道部所在区域之间，所述漏电极接触部的第二部分所在区域位于后续待形成的第二漏电极所在区域与所述通道部所在区域之间；
在所述有源层上形成栅绝缘层；
在所述栅绝缘层的远离所述通道部的一侧形成栅电极，所述栅电极沿第二方向延伸，所述第一方向与第二方向相交，所述栅电极包括与所述源电极接触部的第二部分和所述漏电极接触部的第二部分在所述第一方向上不交叠的部分；
在所述源电极接触部的远离所述第一源电极的一侧形成第二源电极，所述第二源电极形成为与所述第一源电极电连接，所述第一源电极和所述第二源电极均包括与所述源电极接触部的第二部分在所述第一方向上不交叠的部分，且所述第一源电极和所述第二源电极实现电连接的区域与所述源电极接触部的第二部分所在区域在所述第一方向上不交叠；
在所述漏电极接触部的远离所述第一漏电极的一侧形成第二漏电极，所述第二漏电极形成为与所述第一漏电极电连接，所述第一漏电极和所述第二漏电极均包括与所述漏电极接触部的第二部分在所述第一方向上不交叠的部分，且所述第一漏电极和所述第二漏电极实现电连接的区域与所述漏电极接触部的第二部分所在区域在所述第一方向上不交叠；
所述栅电极、所述第二源电极和所述第二漏电极使用相同工艺相同材料形成在同一层中。
11.根据权利要求10所述的方法，其中，所述源电极接触部的第一部分形成为夹在所述第一源电极与所述第二源电极之间；并且
所述漏电极接触部的第一部分形成为夹在所述第一漏电极与所述第二漏电极之间。
12.根据权利要求10所述的方法，在形成所述第二源电极之后，进一步包括：对所述源电极接触部的第二部分进行导电化处理；以及
在形成所述第二漏电极之后，进一步包括：对所述漏电极接触部的第二部分进行导电化处理。
13.根据权利要求12所述的方法，其中，利用等离子执行对所述源电极接触部的第二部分的导电化处理和对所述漏电极接触部的第二部分的导电化处理。
14.根据权利要求13所述的方法，其中，所述等离子包括氢、氦、氮、氩中的一种或其组合。
15.根据权利要求10所述的方法，进一步包括：形成延伸穿过所述源电极接触部的第一导通部，以及形成延伸穿过所述漏电极接触部的第二导通部；
其中，所述第二源电极通过所述第一导通部与所述第一源电极电连接；并且
所述第二漏电极通过所述第二导通部与所述第一漏电极电连接。
16.一种阵列基板的制造方法，包括：
根据权利要求10-15中任意一项所述的方法形成薄膜晶体管。
17.根据权利要求16所述的方法，进一步包括：
形成对准标记；
其中，所述对准标记与所述第一源电极层和所述第一漏电极层用相同图案化工艺形成在同一层中。
CN201780000933.2A 2017-08-31 2017-08-31 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法 Active CN109937484B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/099983 WO2019041248A1 (en) 2017-08-31 2017-08-31 THIN FILM TRANSISTOR, NETWORK SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR

Publications (2)

Publication Number Publication Date
CN109937484A CN109937484A (zh) 2019-06-25
CN109937484B true CN109937484B (zh) 2022-06-10

Family

ID=65524842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000933.2A Active CN109937484B (zh) 2017-08-31 2017-08-31 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法

Country Status (5)

Country Link
US (1) US11177356B2 (zh)
EP (1) EP3676876A4 (zh)
JP (1) JP7091594B2 (zh)
CN (1) CN109937484B (zh)
WO (1) WO2019041248A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
JP2002221735A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd アクティブマトリクス基板、液晶表示装置、および、それらの製造方法
CN1577895A (zh) * 2003-07-16 2005-02-09 株式会社液晶先端技术开发中心 薄膜半导体衬底及制造方法、薄膜半导体器件及制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04206732A (ja) 1990-11-30 1992-07-28 Casio Comput Co Ltd 薄膜トランジスタ
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JPH10173197A (ja) 1996-12-06 1998-06-26 Casio Comput Co Ltd 薄膜トランジスタ及びその製造方法
GB9626344D0 (en) * 1996-12-19 1997-02-05 Philips Electronics Nv Electronic devices and their manufacture
JP2003264198A (ja) 2003-02-06 2003-09-19 Nec Corp 薄膜トランジスタおよび薄膜トランジスタを用いた電子機器
CN101278403B (zh) 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
KR101453829B1 (ko) 2007-03-23 2014-10-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP5322530B2 (ja) * 2008-08-01 2013-10-23 富士フイルム株式会社 薄膜電界効果型トランジスタの製造方法及び該製造方法によって製造された薄膜電界効果型トランジスタ
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
KR101984218B1 (ko) * 2011-01-28 2019-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치
JP5576814B2 (ja) * 2011-02-25 2014-08-20 日本放送協会 半導体デバイス及びその製造方法
WO2013042562A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102089505B1 (ko) * 2011-09-23 2020-03-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5948037B2 (ja) * 2011-10-13 2016-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI445181B (zh) 2012-02-08 2014-07-11 E Ink Holdings Inc 薄膜電晶體
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
JP6308583B2 (ja) * 2014-01-31 2018-04-11 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
US10276698B2 (en) 2015-10-21 2019-04-30 International Business Machines Corporation Scalable process for the formation of self aligned, planar electrodes for devices employing one or two dimensional lattice structures
CN106856199B (zh) 2015-12-08 2020-04-24 群创光电股份有限公司 显示面板及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
JP2002221735A (ja) * 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd アクティブマトリクス基板、液晶表示装置、および、それらの製造方法
CN1577895A (zh) * 2003-07-16 2005-02-09 株式会社液晶先端技术开发中心 薄膜半导体衬底及制造方法、薄膜半导体器件及制造方法

Also Published As

Publication number Publication date
JP2020532090A (ja) 2020-11-05
EP3676876A4 (en) 2021-04-07
CN109937484A (zh) 2019-06-25
JP7091594B2 (ja) 2022-06-28
US20210184006A1 (en) 2021-06-17
EP3676876A1 (en) 2020-07-08
US11177356B2 (en) 2021-11-16
WO2019041248A1 (en) 2019-03-07

Similar Documents

Publication Publication Date Title
US9911762B2 (en) Display device
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108231671B (zh) 薄膜晶体管和阵列基板的制备方法、阵列基板及显示装置
CN108598089B (zh) Tft基板的制作方法及tft基板
US20160293643A1 (en) Display With Semiconducting Oxide and Polysilicon Transistors
US11961850B2 (en) Display substrate, manufacturing method thereof, and display device
CN109192661B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
CN109952532B (zh) 阵列基板、显示装置和制造阵列基板的方法
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
WO2019041742A1 (en) MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING THE MATRIX SUBSTRATE
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
KR102224457B1 (ko) 표시장치와 그 제조 방법
CN109564916B (zh) 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
US10763283B2 (en) Array substrate, manufacturing method thereof, display panel and manufacturing method thereof
WO2021097995A1 (zh) 一种阵列基板及其制备方法
CN109937484B (zh) 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
US11894386B2 (en) Array substrate, manufacturing method thereof, and display panel
US10777686B2 (en) Thin film transistor and method for manufacturing the same, array substrate and display panel
US8021972B1 (en) Method of manufacturing array substrate
CN108987411A (zh) 阵列基板及其制备方法和显示装置
CN111883482A (zh) 一种显示基板的制作方法、显示基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant