CN109192661B - 薄膜晶体管及其制备方法、阵列基板和显示面板 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN109192661B
CN109192661B CN201810988346.5A CN201810988346A CN109192661B CN 109192661 B CN109192661 B CN 109192661B CN 201810988346 A CN201810988346 A CN 201810988346A CN 109192661 B CN109192661 B CN 109192661B
Authority
CN
China
Prior art keywords
layer
photoresist
metal
electrode
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810988346.5A
Other languages
English (en)
Other versions
CN109192661A (zh
Inventor
张扬
丁录科
周斌
王海涛
刘宁
方金钢
黄勇潮
闫梁臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810988346.5A priority Critical patent/CN109192661B/zh
Publication of CN109192661A publication Critical patent/CN109192661A/zh
Priority to US16/403,860 priority patent/US10777683B2/en
Application granted granted Critical
Publication of CN109192661B publication Critical patent/CN109192661B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示面板,该薄膜晶体管包括:依次层叠设置的遮光层、第一金属层、绝缘层和混合层;其中,所述第一金属层包括相互间隔的栅极、源极和漏极,所述栅极位于所述源极和所述漏极之间;所述遮光层包括位于所述栅极和所述源极之间的部分以及位于所述栅极和漏极之间的部分;所述混合层包括第一导体层、第二导体层和有源层。该薄膜晶体管中,通过设置遮光层可避免光线照射对薄膜晶体管的影响,提高薄膜晶体管工作的稳定性。

Description

薄膜晶体管及其制备方法、阵列基板和显示面板
技术领域
本发明涉及显示技术领域,尤其涉及薄膜晶体管及其制备方法、阵列基板和显示面板。
背景技术
有机发光二极管OLED(Organic light-emitting diodes,OLED)具有自发光、视角广和功耗低等优点,显示面板可采用OLED器件作为发光元件,制作成OLED显示面板。
OLED显示面板中的阵列基板上形成有矩阵排列的有机发光单元,有机发光单元包括有机发光二极管和薄膜晶体管。
图1示出了现有技术的一种阵列基板的截面结构示意图,如图1所示,该阵列基板包括衬底基板1和形成在衬底基板1上的薄膜晶体管,薄膜晶体管的结构包括:
依次形成在衬底基板1上的栅极2、栅绝缘层3、有源层4、中间绝缘层5和源极6和漏极7,其中中间绝缘层5上开设有过孔(图中过孔中填充有源极和漏极材料的导电层),源极6和漏极7分别通过过孔与有源层4电连接。
上述结构的薄膜晶体管,栅极和有源层之间为栅绝缘层,栅极的宽度和有源层的宽度(二者沿衬底基板横向方向的长度)基本相同,而显示基板上的布线较多,栅极绝缘层不能起到遮挡光线的作用,作为布线的金属层反射的光线容易透光栅极绝缘层照射到有源层的两侧,因此,影响薄膜晶体管工作的稳定性。
发明内容
本发明提供一种薄膜晶体管及其制备方法、阵列基板和显示面板,以解决相关技术中的不足。
根据本发明实施例的第一方面,提供一种薄膜晶体管,包括:
依次层叠设置的遮光层、第一金属层、绝缘层和混合层;
其中,所述第一金属层包括相互间隔的栅极、源极和漏极,所述栅极位于所述源极和所述漏极之间;
所述遮光层包括位于所述栅极和所述源极之间的部分以及位于所述栅极和漏极之间的部分;
所述混合层包括第一导体层、第二导体层和有源层,所述有源层在其厚度方向的投影位于所述栅极在其厚度方向的投影范围内,所述第一导体层和所述第二导体层分别位于所述有源层的两侧,所述第一导体层通过贯穿所述绝缘层的第一过孔与所述源极电连接,所述第二导体层通过贯穿所述绝缘层的第二过孔与所述漏极电连接。
可选的,还包括:
与所述遮光层位于同层的第二金属层,所述第二金属层包括分别位于所述栅极、所述源极和所述漏极正下方的部分;
所述遮光层与所述第二金属层相连,且所述遮光层的材料为所述第二金属层采用的金属材料的氧化物。
可选的,所述有源层的材料为金属氧化物半导体材料,所述第一导体层和第二导体层为对所述金属氧化物半导体材料进行导体化后形成的。
根据本发明实施例的第二方面,提供一种薄膜晶体管的制备方法,包括:
依次形成遮光层、第一金属层、绝缘层和混合层;
其中,所述第一金属层包括相互间隔的栅极、源极和漏极,所述栅极位于所述源极和所述漏极之间;
所述遮光层包括位于所述栅极和所述源极之间的部分以及位于所述栅极和漏极之间的部分;
所述混合层包括第一导体层、第二导体层和有源层,所述有源层在其厚度方向的投影位于所述栅极在其厚度方向的投影范围内,所述第一导体层和所述第二导体层分别位于所述有源层的两侧,所述第一导体层通过贯穿所述绝缘层的第一过孔与所述源极电连接,所述第二导体层通过贯穿所述绝缘层的第二过孔与所述漏极电连接。
可选的,还包括:
形成与所述遮光层位于同层的第二金属层,所述第二金属层包括分别位于所述栅极、所述源极和所述漏极正下方的部分;
所述遮光层与所述第二金属层相连,且所述遮光层的材料为所述第二金属层采用的金属材料的氧化物。
可选的,所述依次形成遮光层、第一金属层、绝缘层和混合层,以及形成与所述遮光层位于同层的第二金属层包括:
依次形成第二金属材料层和第一金属材料层;
对所述第二金属材料层和所述第一金属材料层进行处理,形成第二金属层和遮光层,以及位于所述第二金属层正上方的相互间隔的栅极、源极和漏极;
在所述遮光层、所述栅极、所述源极和所述漏极上形成绝缘层,并在所述绝缘层中形成贯穿所述绝缘层的第一过孔和第二过孔,所述第一过孔位于所述源极上方,所述第二过孔位于所述漏极上方;
在所述绝缘层上形成金属氧化物半导体材料层,且所述金属氧化物半导体材料层填充在所述第一过孔和所述第二过孔中;
对所述金属氧化物半导体材料层进行处理,形成第一导体层、第二导体层和有源层,且位于所述第一过孔和所述第二过孔中的金属氧化物半导体材料层变成导体层。
可选的,所述对所述第二金属材料层和所述第一金属材料层进行处理,形成第二金属层和遮光层,以及位于所述第二金属层上的相互间隔的栅极、源极和漏极,包括:
在所述第一金属材料层上形成第一光刻胶;
采用半色调掩膜工艺或者灰色调掩膜工艺对所述第一光刻胶进行图案化,形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶去除区域,所述光刻胶完全保留区域对应预形成栅极、源极和漏极的区域,所述光刻胶部分保留区域对应预形成遮光层的区域,所述光刻胶去除区域对应其他区域;
对所述光刻胶去除区域的第一金属材料层和第二金属材料层进行刻蚀,去除所述光刻胶去除区域的第一金属材料层和第二金属材料层;
去除所述光刻胶部分保留区域的第一光刻胶及所述光刻胶完全保留区域的部分厚度的第一光刻胶;
对光刻胶部分保留区域的第一金属材料层进行刻蚀,去除所述光刻胶部分保留区域的第一金属材料层;
对光刻胶部分保留区域的暴露出的第二金属材料层进行氧化处理,形成遮光层,光刻胶完全包括区域的第二金属材料层形成第二金属层;
去除光刻胶完全保留区域的剩余第一光刻胶,所述光刻胶完全保留区域的第一金属材料层形成栅极、源极和漏极。
可选的,所述对所述金属氧化物半导体材料层进行处理,形成第一导体层、第二导体层和有源层,包括:
在所述金属氧化物半导体材料层上形成第二光刻胶;
采用半色调掩膜工艺或者灰色调掩膜工艺对所述第二光刻胶进行图案化,形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶去除区域,所述光刻胶完全保留区域对应预形成有源层的区域,所述光刻胶部分保留区域对应预形成第一导电层和第二导电层的区域,所述光刻胶去除区域对应其他区域,且所述第一过孔位于所述第一导体层的区域,所述第二过孔位于所述第二导体层的区域;
对所述光刻胶去除区域的金属氧化物半导体材料层进行刻蚀,去除所述光刻胶去除区域的金属氧化物半导体材料层;
去除所述光刻胶部分保留区域的第二光刻胶及所述光刻胶完全保留区域的部分厚度的第二光刻胶;
对光刻胶部分保留区域的金属氧化物半导体材料层进行金属化处理,使所述光刻胶部分保留区域的金属氧化物半导体材料层变成导体层,形成第一导体层和第二导体层,且位于所述第一过孔和所述第二过孔中的金属氧化物半导体材料层变成导体层;
去除光刻胶完全保留区域的剩余第二光刻胶,所述光刻胶完全保留区域的金属氧化物半导体材料层形成有源层。
根据本发明实施例的第三方面,提供一种薄膜晶体管的阵列基板,包括:
衬底基板;
所述衬底基板上形成有上述任一所述的薄膜晶体管。
根据本发明实施例的第四方面,提供一种显示面板,包括:上述所述的阵列基板。
根据上述技术方案可知,该薄膜晶体管,通过设置遮光层可避免光线照射对薄膜晶体管的影响,提高薄膜晶体管工作的稳定性。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
图1是现有技术提供的一种阵列基板的截面结构示意图;
图2是本发明一实施例示出的形成在衬底基板上的薄膜晶体管的截面结构示意图;
图3a-图3q是本发明一实施例示出的在衬底基板上形成薄膜晶体管的各步骤的截面结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
本发明实施例提供了一种薄膜晶体管,如图2所示,该薄膜晶体管包括:
依次层叠设置的遮光层11、第一金属层、绝缘层13和混合层;
其中,第一金属层包括相互间隔的栅极121、源极122和漏极123,栅极121位于源极122和漏极123之间;
遮光层11包括位于栅极121和源极122之间的部分以及位于栅极121和漏极123之间的部分;
混合层包第一导体层141、第二导体层143和有源层142,有源层142在其厚度方向的投影位于栅极121在其厚度方向的投影范围内,第一导体层141和第二导体层143分别位于有源层142的两侧,第一导体层141通过贯穿绝缘层13的第一过孔与源极122电连接,第二导体层143通过贯穿述绝缘层13的第二过孔与漏极123电连接。
上述的薄膜晶体管TFT(Thin-film transistor,简称TFT)可形成在一衬底基板10上,其中,栅极121、源极122和漏极132位于同一层,由于栅极121、源极122和漏极123相互间隔,使三者相互绝缘,三者可通过同种金属材料且同一次构图工艺制作。
第一导体层和第二导体层与有源层位于同一层,第一导体层和第二导体层分别位于有源层两侧,分别与有源层接触电连接,并且,第一导电层通过第一过孔与源极电连接,第二导电层通过第二过孔与漏极电连接,据此,通过第一导电层和第二导电层实现源极和漏极与有源层的电连接,当在栅极上施加电压使薄膜晶体管导通时,在有源层形成的载流子,进而在源极和漏极之间形成电流。
本实施例中,参照图2所示,有源层142位于栅极121所在区域的正上方位置,遮光层11形成在栅极121和源极122之间的区域以及栅极121和漏极123之间的区域,栅极121正下方的两侧均形成有遮光层11,也即遮光层11位于有源层142正下方的两侧,而有源层142在其厚度方向的投影位于栅极121在其厚度方向的投影范围内,即沿衬底基板10的横向,有源层142的宽度小于等于栅极121的宽度,栅极的材料为金属材料,对光线有遮挡作用,因此,栅极121可避免光线从有源层142的正下方入射至有源层142,并且,位于有源层142正下方两侧的遮光层11可避免光线从有源层142的两侧入射至有源层142,可避免光线照射对薄膜晶体管的影响,提高薄膜晶体管工作的稳定性。
在一些例子中,参照图2所示,该薄膜晶体管还包括:
与遮光层11位于同层的第二金属层15,第二金属层15包括分别位于栅极121、源极122和漏极123正下方的部分;
遮光层11与第二金属层15相连,且遮光层11的材料为第二金属层15采用的金属材料的氧化物。
本实施例中,在栅极、源极和漏极正下方还形成有第二金属层,该第二金属层与遮光层相连且位于同一层,第二金属层和遮光层可组成一整体的膜层。第二金属层为导电层,遮光层为对金属进行氧化后的金属氧化物层,其为绝缘层,而遮光层位于栅极和源极之间以及栅极和漏极之间,因此,虽然栅极、源极和漏极与对应下发的第二金属层之间可以电连接,但通过遮光层可实现栅极、源极和漏极之间的相互绝缘。
在形成遮光层和第二金属层时,首先形成第二金属材料层,然后对预形成遮光层部分的第二金属材料层进行氧化处理,可得到遮光层,未经过氧化处理的第二金属材料层用于形成第二金属层,这样,可以简化薄膜晶体管的制备工艺,降低成本。
在一些例子中,如图2所示,有源层142的材料为金属氧化物半导体材料,第一导体层141和第二导体层143为对金属氧化物半导体材料进行导体化后形成的。
金属氧化物半导体材料例如为铟镓锌氧化物IGZO(Indium Gallium Zinc Oxide,简称IGZO)或者铟锌氧化物(Indium Zinc Oxide,简称IZO)等,金属氧化物半导体材料具有半导体性质,可作为制作有源层的材料。
第一导体层、第二导体层和有源层位于同一层,在形成第一导体层、第二导体层和有源层时,首先形成金属氧化物半导体材料层,然后对预形成第一导体层和第二导体层部分的金属氧化物半导体材料进行导体化处理,可得到第一导体层和第二导体层,未经过处理的金属氧化物半导体材料用于形成有源层,这样,可以进一步简化薄膜晶体管的制备工艺,降低成本。
IGZO和IZO的载流子迁移率高,有助于提高薄膜晶体管的响应速度和降低能耗。
本发明实施例还提供可一种阵列基板,包括:衬底基板;衬底基板上形成有上述任一实施例所述的薄膜晶体管。
衬底基板可以为硬质基板或者柔性基板。硬质基板的材料例如为玻璃,柔性基板的材料例如为聚酰亚胺PI(Polyimide,简称PI)聚合物、聚碳酸酯PC(Polycarbonate,简称PC)树脂、聚对苯二甲酸类PET(Polyethylene terephthalate,简称PET)塑料等。采用柔性基板可以适用于制作柔性显示面板。
该阵列基板包括上述实施例提供的薄膜晶体管,该薄膜晶体管工作稳定高,尤其适用于作为OLED显示面板中的阵列基板。
当然,该阵列基板上除了薄膜晶体管,还可以包括其他膜层,例如,作为应用在液晶显示面板中的阵列基板,该阵列基板上还可以形成有像素电极和公共电极等膜层,作为应用在OLED显示面板中的阵列基板,该阵列基板上还可以形成有OLED器件,OLED例如包括阳极、有机发光层和阴极等,本发明对阵列基板上形成的其他膜层结构并不限定。
本发明实施例还提供一种薄膜晶体管的制备方法,该方法包括:
依次形成遮光层、第一金属层、绝缘层和混合层;
其中,所述第一金属层包括相互间隔的栅极、源极和漏极,所述栅极位于所述源极和所述漏极之间;
所述遮光层包括位于所述栅极和所述源极之间的部分以及位于所述栅极和漏极之间的部分;
所述混合层包括第一导体层、第二导体层和有源层,所述有源层在其厚度方向的投影位于所述栅极在其厚度方向的投影范围内,所述第一导体层和所述第二导体层分别位于所述有源层的两侧,所述第一导体层通过贯穿所述绝缘层的第一过孔与所述源极电连接,所述第二导体层通过贯穿所述绝缘层的第二过孔与所述漏极电连接。
在一些例子中,该方法还可以包括:
形成与所述遮光层位于同层的第二金属层,所述第二金属层包括分别位于所述栅极、所述源极和所述漏极正下方的部分;
所述遮光层与所述第二金属层相连,且所述遮光层的材料为所述第二金属层采用的金属材料的氧化物。
附图3a-3q示出了在衬底基板上形成上述薄膜晶体管时各步骤的截面结构示意图,下面参照图3a-3m详细说明制备薄膜晶体管的方法,上述实施例中所述的依次形成遮光层、第一金属层、绝缘层和混合层,以及形成与遮光层位于同层的第二金属层包括以下步骤:
步骤S10、如图3a所示,在衬底基板10上依次形成第二金属材料层110和第一金属材料层120;
可采用化学气相沉积法CVD(Chemical Vapor Deposition,简称CVD)或等离子体增强化学的气相沉积法PECVD(Plasma Enhanced Chemical Vapor Deposition)在衬底基板上依次沉积第二金属材料层和第一金属材料层。
第二金属材料层的材料为能够被氧化后形成黑色遮光层的金属材料,例如铜Cu,银Ag,锰Mn等,第二金属材料层的厚度例如在
Figure GDA0003107965030000091
(200埃-1500埃)之间。
第一金属材料层可为常见的源漏极金属材料,例如铜Cu,银Ag,锰Mn,铝Al,钼Mo,铬Cr,钕Nd,镍Ni,钛Ta,钨W等金属,以及两种或两种以上上述金属的合金,第一金属材料层的厚度例如在
Figure GDA0003107965030000101
(1000埃-6000埃)之间。
步骤S20、对第二金属材料层和第一金属材料层进行处理,形成第二金属层和遮光层,以及位于第二金属层正上方的相互间隔的栅极、源极和漏极。
该步骤具体而言,可以包括以下步骤:
步骤S21、如图3b所示,在第一金属材料层120上形成第一光刻胶300;
可采用涂覆工艺在第一金属材料层上形成一定厚度的第一光刻胶。
步骤S22、采用半色调掩膜工艺或者灰色调掩膜工艺对第一光刻胶进行图案化,形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶去除区域,光刻胶完全保留区域对应预形成栅极、源极和漏极的区域,光刻胶部分保留区域对应预形成遮光层的区域,光刻胶去除区域对应其他区域;
灰色调或半色调掩膜工艺指采用灰色调或半色调掩膜板对光刻胶进行处理,灰色调或半色调掩膜板包括透光区和遮光区,并且透光区包括两个不同透光率的完全透光区和部分透光区,用于对光刻胶进行曝光,曝光之后可形成不同的光刻胶区域,即光刻胶去除保留区域、光刻胶部分保留区域和光刻胶完全保留区域。
灰色调或半色调掩膜板具体可包括透明的石英玻璃基板,保留石英玻璃基板上设置不透明膜层和半透明膜层,其中,不透明膜层由不透明的挡光材料形成在石英玻璃基板,作为遮光区;半透明膜层可允许光线部分透过或者半透过,可在石英玻璃基板设置包括间隔一定距离的挡光材料的区域,形成光线部分透过或者半透过的区域,作为部分透光区;未形成不透明膜层和半透明膜层的区域作为完全透光区。
采用灰色调或半色调掩膜板对第一光刻胶进行曝光时,掩膜板的遮光区由于没有光线透过,对应的第一光刻胶不发生变化;而掩膜板的透光率大的完全透光区对应的第一光刻胶由于受到光照,对应的第一光刻胶会发生变化而完全固化;掩膜板的透光率小的部分透光区对应的第一光刻胶由于透过光线没有透光率大的透光区的光线充足,对应的部分第一光刻胶会发生变化而部分固化。
之后,如图3c所示,通过显影液对第一光刻胶300进行显影后,遮光区对应的第一光刻胶300对显影液是可溶的而被去除,形成光刻胶去除区域A;完全透光区对应的第一光刻胶300对显影液完全不可溶而保留,形成光刻胶完全保留区域B;部分透光区对应的第一光刻胶300对显影液部分可溶而部分被去除且部分保留,形成光刻胶部分保留区域C,这样光刻胶部分保留区域C的第一光刻胶300的厚度会小于光刻胶完全保留区域B的第一光刻胶300的厚度。
步骤S23、对光刻胶去除区域的第一金属材料层和第二金属材料层进行刻蚀,去除所述光刻胶去除区域的第一金属材料层和第二金属材料层;
如图3d所示,光刻胶去除区域A对应的第一金属材料层120会暴露,此时,可通过干法或者湿法蚀刻工艺进行蚀刻,首先会去除该区域的第一金属材料层120,之后,继续刻蚀去除该区域的第二金属材料层110,而光刻胶部分保留区域C和光刻胶完全保留区域B对应的第一金属材料层110和第二金属材料层120会保留。
步骤S24、去除光刻胶部分保留区域的第一光刻胶及光刻胶完全保留区域的部分厚度的第一光刻胶;
如图3e所示,可通过灰化工艺对第一光刻胶300进行灰化处理,由于光刻胶部分保留区域C的第一光刻胶300的厚度会小于光刻胶完全保留区域B的第一光刻胶300的厚度,光刻胶部分保留区域C的第一光刻胶300会被完全去除,而光刻胶完全保留区域B的第一光刻胶300还会保留一部分的第一光刻胶300。
步骤S25、对光刻胶部分保留区域的第一金属材料层进行刻蚀,去除光刻胶部分保留区域的第一金属材料层;
步骤S26、对光刻胶部分保留区域的暴露出的第二金属材料层进行氧化处理,形成遮光层,光刻胶完全包括区域的第二金属材料层形成第二金属层;
如图3f所示,由于光刻胶部分保留区域C对应的第一金属材料层120会暴露,可采用干法或湿法刻蚀工艺去除该区域对应的第一金属材料层120,保留该区域对应的第二金属材料层110。
如图3g所示,之后对该区域的第二金属材料层110进行氧化处理,形成遮光层11,例如,第二金属材料层的材料为铜Cu,银Ag,锰Mn等,经过氧化处理后形成的氧化铜CuO,氧化银AgO,二氧化锰MnO2等可以作为遮光层。
光刻胶完全保留区域B对应的第一金属材料层110和第二金属材料层120均会保留,光刻胶完全保留区域B对应的第二金属材料层110未被氧化处理,形成第二金属层15。
步骤S27、去除光刻胶完全保留区域的剩余第一光刻胶,光刻胶完全保留区域的第一金属材料层形成栅极、源极和漏极。
如图3h所示,可再次通过灰化工艺去除光刻胶完全保留区域B的剩余第一光刻胶300,该区域的第一金属材料层120形成栅极121、源极122和漏极123。
步骤S30、在遮光层、栅极、源极和漏极上形成绝缘层,并在绝缘层中形成贯穿绝缘层的第一过孔和第二过孔,第一过孔位于源极上方,第二过孔位于漏极上方;
如图3i所示,可采用涂覆工艺在遮光层11、栅极121、源极122和漏极132上形成一定厚度的绝缘层13,绝缘层13的材料可以为常见的用作栅极绝缘层的无机材料,例如氮化硅等。
如图3j所示,进一步的对绝缘层13进行图案化,在绝缘层13中形成第一过孔161和第二过孔162,图案化的具体过程可以包括光刻胶的涂覆、曝光和显影,绝缘层的刻蚀等步骤,可以采用已有工艺此处不再赘述。
步骤S30、在绝缘层上形成金属氧化物半导体材料层,且金属氧化物半导体材料层填充在第一过孔和第二过孔中;
如图3k所示,可采用CVD或PECVD(Plasma Enhanced Chemical VaporDeposition)等方法在绝缘层13上沉积一定厚度的金属氧化物半导体材料层14,由于绝缘层13中形成有第一过孔161和第二过孔162,在第一过孔161和第二过孔162中也会填充有金属氧化物半导体材料层14。
步骤S40、对金属氧化物半导体材料层进行处理,形成第一导体层、第二导体层和有源层。
该步骤具体而言,可以包括以下步骤:
步骤S41、如图3l所示,在金属氧化物半导体材料层14上形成第二光刻胶400;
可采用涂覆工艺在第一金属材料层上形成一定厚度的第二光刻胶。
步骤S42、如图3m所示,采用半色调掩膜工艺或者灰色调掩膜工艺对第二光刻胶400进行图案化,形成光刻胶完全保留区域E、光刻胶部分保留区域F和光刻胶去除区域G,光刻胶完全保留区域E对应预形成有源层的区域,光刻胶部分保留区域F对应预形成第一导电层和第二导电层的区域,光刻胶去除区域G对应其他区域,且第一过孔位于第一导体层的区域,第二过孔位于第二导体层的区域;
该步骤具体过程与上述步骤S22中类似,此处步骤赘述。
步骤S43、对光刻胶去除区域的金属氧化物半导体材料层进行刻蚀,去除光刻胶去除区域的金属氧化物半导体材料层;
如图3n所示,光刻胶去除区域G对应的金属氧化物半导体材料层13会暴露,可通过干法或者湿法蚀刻工艺进行蚀刻,去除该区域的金属氧化物半导体材料层13,而光刻胶部分保留区域F和光刻胶完全保留区域E对应的金属氧化物半导体材料层13会保留。
步骤S44、去除光刻胶部分保留区域的第二光刻胶及光刻胶完全保留区域的部分厚度的第二光刻胶;
如图3o所示,可通过灰化工艺对第二光刻胶400进行灰化处理,由于光刻胶部分保留区域F的第二光刻胶400的厚度会小于光刻胶完全保留区域E的第二光刻胶400的厚度,光刻胶部分保留区域F的第二光刻胶400会被完全去除,而光刻胶完全保留区域E还会剩下一部分第二光刻胶400。
步骤S45、对光刻胶部分保留区域的金属氧化物半导体材料层进行金属化处理,使光刻胶部分保留区域的金属氧化物半导体材料层变成导体层,形成第一导体层和第二导体层,且位于第一过孔和第二过孔中的金属氧化物半导体材料层变成导体层;
如图3p所示,由于光刻胶部分保留区域F的金属氧化物半导体材料层14会暴露,可采用氦气、氢气等对暴露出的金属氧化物半导体材料层14进行金属化处理,去除金属氧化物半导体材料层14中的氧,使该区域的金属氧化物半导体材料层14变成导体层,该区域为对应第一导体层141和第二导体层143的区域,因此,该区域形成第一导体层141和第二导体层143,而第一过孔位于第一导体层141所在区域内,第二过孔位于第二导体层143所在区域内,因此,填充在第一过孔和第二过孔内的金属氧化物半导体材料层14也会变成导体层,这样,第一导体层141通过第一过孔内的导体层与源极122电连接,第二导体层143通过第二过孔内的导体层与漏极123电连接。
步骤S27、去除光刻胶完全保留区域的剩余第二光刻胶,所述光刻胶完全保留区域的金属氧化物半导体材料层形成有源层。
如图3q所示,光刻胶完全保留区域E对应的金属氧化物半导体材料层14由于被第二光刻胶400遮挡其性质不会发生改变,不会变成导体层;通过灰化工艺去除光刻胶完全保留区域E的第二光刻胶后,该区域的金属氧化物半导体材料层形成有源层142。
由上述所述的内容可知,上述薄膜晶体管的制备方法中,需要采用三次构图工艺即可形成薄膜晶体管的各层结构,该三次构图工艺分别为:形成栅极、源极和漏极的第一次构图工艺,形成第一过孔和第二过孔的第二次构图工艺,形成第一导体层、第二导体层和有源层的第三次构图工艺。与现有制备薄膜晶体管的方法相比,至少节省一次构图工艺,例如,现有制备图1所示的薄膜晶体管需要四次构图工艺,该四次构图工艺分别为:形成栅极的第一次构图工艺,形成有源层的第二次构图工艺,形成中间绝缘层过孔的第三次构图工艺,形成源极和漏极的第四次构图工艺。因此,该制备方法简单,成本低,且有利于提高薄膜晶体管的良率。
上述方法中,栅极、源极和漏极采用通过一次构图工艺同时形成,与现有通过两次构图工艺(形成栅极的一次构图工艺和形成源极和漏极的一次构图工艺)形成栅极、源极和漏极相比,可节省一次构图工艺。
需要说明书的是,上述的下方和上方是针对形成膜层的顺序而言,一个膜层位于另一个膜层下方指在形成一个膜层之后再形成另一个膜层,同样的,一个膜层位于另一个膜层上方指一个膜层形成在另一个膜层之后,当然,两个膜层之间可能是直接接触的,或者两个膜层之间也可能包括其他膜层,本发明对此并不限定。
本发明实施例还提供了一种显示面板,包括:上述实施例所述的阵列基板。
上述所述的显示面板包括上述实施例所述的阵列基板。该显示面板可作为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴设备等任何具有显示功能的产品或部件。
本领域技术人员在考虑说明书及实践这里公开的公开后,将容易想到本发明的其它实施方案。本发明旨在涵盖本发明的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本发明的真正范围和精神由下面的权利要求指出。

Claims (8)

1.一种薄膜晶体管,其特征在于,包括:
依次层叠设置的遮光层、第一金属层、绝缘层和混合层;
其中,所述第一金属层包括相互间隔的栅极、源极和漏极,所述栅极位于所述源极和所述漏极之间;
所述遮光层包括位于所述栅极和所述源极之间的部分以及位于所述栅极和漏极之间的部分;
所述混合层包括第一导体层、第二导体层和有源层,所述有源层在其厚度方向的投影位于所述栅极在其厚度方向的投影范围内,所述第一导体层和所述第二导体层分别位于所述有源层的两侧,所述第一导体层通过贯穿所述绝缘层的第一过孔与所述源极电连接,所述第二导体层通过贯穿所述绝缘层的第二过孔与所述漏极电连接;
与所述遮光层位于同层的第二金属层,所述第二金属层包括分别位于所述栅极、所述源极和所述漏极正下方的部分;
所述遮光层与所述第二金属层相连,且所述遮光层的材料为所述第二金属层采用的金属材料的氧化物。
2.根据权利要求1所述的薄膜晶体管,其特征在于,
所述有源层的材料为金属氧化物半导体材料,所述第一导体层和第二导体层为对所述金属氧化物半导体材料进行导体化后形成的。
3.一种薄膜晶体管的制备方法,其特征在于,
依次形成遮光层、第一金属层、绝缘层和混合层;
其中,所述第一金属层包括相互间隔的栅极、源极和漏极,所述栅极位于所述源极和所述漏极之间;
所述遮光层包括位于所述栅极和所述源极之间的部分以及位于所述栅极和漏极之间的部分;
所述混合层包括第一导体层、第二导体层和有源层,所述有源层在其厚度方向的投影位于所述栅极在其厚度方向的投影范围内,所述第一导体层和所述第二导体层分别位于所述有源层的两侧,所述第一导体层通过贯穿所述绝缘层的第一过孔与所述源极电连接,所述第二导体层通过贯穿所述绝缘层的第二过孔与所述漏极电连接;
形成与所述遮光层位于同层的第二金属层,所述第二金属层包括分别位于所述栅极、所述源极和所述漏极正下方的部分;
所述遮光层与所述第二金属层相连,且所述遮光层的材料为所述第二金属层采用的金属材料的氧化物。
4.根据权利要求3所述的方法,其特征在于,所述依次形成遮光层、第一金属层、绝缘层和混合层,以及形成与所述遮光层位于同层的第二金属层包括:
依次形成第二金属材料层和第一金属材料层;
对所述第二金属材料层和所述第一金属材料层进行处理,形成第二金属层和遮光层,以及位于所述第二金属层正上方的相互间隔的栅极、源极和漏极;
在所述遮光层、所述栅极、所述源极和所述漏极上形成绝缘层,并在所述绝缘层中形成贯穿所述绝缘层的第一过孔和第二过孔,所述第一过孔位于所述源极上方,所述第二过孔位于所述漏极上方;
在所述绝缘层上形成金属氧化物半导体材料层,且所述金属氧化物半导体材料层填充在所述第一过孔和所述第二过孔中;
对所述金属氧化物半导体材料层进行处理,形成第一导体层、第二导体层和有源层,且位于所述第一过孔和所述第二过孔中的金属氧化物半导体材料层变成导体层。
5.根据权利要求4所述的方法,其特征在于,所述对所述第二金属材料层和所述第一金属材料层进行处理,形成第二金属层和遮光层,以及位于所述第二金属层上的相互间隔的栅极、源极和漏极,包括:
在所述第一金属材料层上形成第一光刻胶;
采用半色调掩膜工艺或者灰色调掩膜工艺对所述第一光刻胶进行图案化,形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶去除区域,所述光刻胶完全保留区域对应预形成栅极、源极和漏极的区域,所述光刻胶部分保留区域对应预形成遮光层的区域,所述光刻胶去除区域对应其他区域;
对所述光刻胶去除区域的第一金属材料层和第二金属材料层进行刻蚀,去除所述光刻胶去除区域的第一金属材料层和第二金属材料层;
去除所述光刻胶部分保留区域的第一光刻胶及所述光刻胶完全保留区域的部分厚度的第一光刻胶;
对光刻胶部分保留区域的第一金属材料层进行刻蚀,去除所述光刻胶部分保留区域的第一金属材料层;
对光刻胶部分保留区域的暴露出的第二金属材料层进行氧化处理,形成遮光层,光刻胶完全包括区域的第二金属材料层形成第二金属层;
去除光刻胶完全保留区域的剩余第一光刻胶,所述光刻胶完全保留区域的第一金属材料层形成栅极、源极和漏极。
6.根据权利要求4或5所述的方法,其特征在于,所述对所述金属氧化物半导体材料层进行处理,形成第一导体层、第二导体层和有源层,包括:
在所述金属氧化物半导体材料层上形成第二光刻胶;
采用半色调掩膜工艺或者灰色调掩膜工艺对所述第二光刻胶进行图案化,形成光刻胶完全保留区域、光刻胶部分保留区域和光刻胶去除区域,所述光刻胶完全保留区域对应预形成有源层的区域,所述光刻胶部分保留区域对应预形成第一导电层和第二导电层的区域,所述光刻胶去除区域对应其他区域,且所述第一过孔位于所述第一导体层的区域,所述第二过孔位于所述第二导体层的区域;
对所述光刻胶去除区域的金属氧化物半导体材料层进行刻蚀,去除所述光刻胶去除区域的金属氧化物半导体材料层;
去除所述光刻胶部分保留区域的第二光刻胶及所述光刻胶完全保留区域的部分厚度的第二光刻胶;
对光刻胶部分保留区域的金属氧化物半导体材料层进行金属化处理,使所述光刻胶部分保留区域的金属氧化物半导体材料层变成导体层,形成第一导体层和第二导体层,且位于所述第一过孔和所述第二过孔中的金属氧化物半导体材料层变成导体层;
去除光刻胶完全保留区域的剩余第二光刻胶,所述光刻胶完全保留区域的金属氧化物半导体材料层形成有源层。
7.一种阵列基板,其特征在于,包括:
衬底基板;
所述衬底基板上形成有权利要求1-2任一项所述的薄膜晶体管。
8.一种显示面板,其特征在于,包括:权利要求7所述的阵列基板。
CN201810988346.5A 2018-08-28 2018-08-28 薄膜晶体管及其制备方法、阵列基板和显示面板 Active CN109192661B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810988346.5A CN109192661B (zh) 2018-08-28 2018-08-28 薄膜晶体管及其制备方法、阵列基板和显示面板
US16/403,860 US10777683B2 (en) 2018-08-28 2019-05-06 Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810988346.5A CN109192661B (zh) 2018-08-28 2018-08-28 薄膜晶体管及其制备方法、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN109192661A CN109192661A (zh) 2019-01-11
CN109192661B true CN109192661B (zh) 2021-10-12

Family

ID=64916550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810988346.5A Active CN109192661B (zh) 2018-08-28 2018-08-28 薄膜晶体管及其制备方法、阵列基板和显示面板

Country Status (2)

Country Link
US (1) US10777683B2 (zh)
CN (1) CN109192661B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137084B (zh) * 2019-05-30 2022-07-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、电子装置基板及电子装置
CN110729358B (zh) * 2019-10-24 2022-11-04 Tcl华星光电技术有限公司 薄膜晶体管及其制造方法
CN111446295A (zh) * 2020-04-08 2020-07-24 深圳市华星光电半导体显示技术有限公司 薄膜晶体管、阵列基板及显示面板
CN111554580B (zh) * 2020-05-14 2024-06-18 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板、显示装置
CN111584524B (zh) * 2020-05-26 2023-07-28 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112002703B (zh) * 2020-08-07 2022-07-12 武汉华星光电技术有限公司 阵列基板以及液晶显示面板
CN113611664A (zh) * 2021-07-30 2021-11-05 惠科股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN114784023A (zh) * 2022-05-17 2022-07-22 广州华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100451381B1 (ko) * 1998-07-30 2005-06-01 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
JP2001148480A (ja) * 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
JP4433405B2 (ja) * 2005-01-21 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
KR102206412B1 (ko) * 2012-12-27 2021-01-22 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
KR20140087693A (ko) * 2012-12-31 2014-07-09 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
CN104282769B (zh) 2014-09-16 2017-05-10 京东方科技集团股份有限公司 薄膜晶体管的制备方法、阵列基板的制备方法
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104409635B (zh) * 2014-12-16 2017-02-22 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置

Also Published As

Publication number Publication date
US20200075773A1 (en) 2020-03-05
US10777683B2 (en) 2020-09-15
CN109192661A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
CN109192661B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN106981520B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US20180323347A1 (en) Thin film transistor, display substrate, methods for manufacturing the same and display device
CN110137084B (zh) 薄膜晶体管及其制备方法、电子装置基板及电子装置
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US11610922B2 (en) Array substrate and display panel design improving aperture ratio
US12027536B2 (en) Display substrate, manufacturing method thereof, and display device
US11348987B2 (en) OLED display substrate having large aperture ratio, method of manufacturing the same, and display device
KR20110095615A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN112420784A (zh) 一种阵列基板及其制备方法与显示面板
CN112713179A (zh) 显示面板及显示装置
CN113192980A (zh) 一种阵列基板结构、显示装置及阵列基板结构的制备方法
CN111415995B (zh) 一种显示面板、其制作方法及显示装置
CN111403488B (zh) 薄膜晶体管及其制备方法、显示用基板及显示装置
CN112635534A (zh) 显示面板、显示装置和显示面板的制作方法
KR20190065458A (ko) 어레이 기판 및 어레이 기판의 제조방법
CN212750898U (zh) 一种oled显示装置
CN109937484B (zh) 薄膜晶体管、阵列基板、显示装置及制造薄膜晶体管的方法
CN111668268A (zh) 一种oled显示装置及制作方法
CN113690180B (zh) 阵列基板及制作方法
KR20070095549A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US20240065033A1 (en) Display panel and manufacturing method thereof
US20080213951A1 (en) Method of fabricating pixel structure
CN115000176A (zh) 一种薄膜晶体管、显示面板以及显示装置
CN114759077A (zh) 显示面板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant