CN115000176A - 一种薄膜晶体管、显示面板以及显示装置 - Google Patents

一种薄膜晶体管、显示面板以及显示装置 Download PDF

Info

Publication number
CN115000176A
CN115000176A CN202110231946.9A CN202110231946A CN115000176A CN 115000176 A CN115000176 A CN 115000176A CN 202110231946 A CN202110231946 A CN 202110231946A CN 115000176 A CN115000176 A CN 115000176A
Authority
CN
China
Prior art keywords
layer
photoresist
conductive layer
conductive
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110231946.9A
Other languages
English (en)
Inventor
陈晓妮
晏国文
陈明
黄德猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Royole Technologies Co Ltd
Original Assignee
Shenzhen Royole Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Royole Technologies Co Ltd filed Critical Shenzhen Royole Technologies Co Ltd
Priority to CN202110231946.9A priority Critical patent/CN115000176A/zh
Publication of CN115000176A publication Critical patent/CN115000176A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例涉及一种薄膜晶体管、显示面板以及显示装置，薄膜晶体管包括基板；半导体层，叠置于基板；第一导电层，叠置于半导体层；第二导电层，叠置于半导体层，第二导电层与第一导电层之间具有间隙，以使第一导电层和第二导电层绝缘；绝缘层，叠置于半导体层；栅极，叠置于绝缘层；漏极，与第一导电层电连接；源极，与第二导电层电连接。通过在半导体层形成第一导电层和第二导电层，漏极和第一导电层电连接，源极和第二导电层电连接，则不需要将半导体层进行导体化处理，因此，不存在漏区和源区向中间的半导体区扩散的现象，在不对栅极施加电压的情况下，第一导电层和第二导电层不会导通，本申请提供的薄膜晶体管的电学特性好，且使用寿命长。

Description

一种薄膜晶体管、显示面板以及显示装置
技术领域
本发明实施例涉及显示装置技术领域，特别是涉及一种薄膜晶体管、显示面板以及显示装置。
背景技术
薄膜晶体管(TFT)是有源矩阵显示器件中一个非常重要的半导体器件。薄膜晶体管一般包括半导体层、源极、栅极和漏极。其中，源极和漏极分别与半导体层电连接。在栅极施加电压，当电压达到一定条件时，源极和栅极将导通。即，薄膜晶体管可利用电信号来控制自身的开合。另外，薄膜晶体管具有厚度薄、体积小、开关速度快等优点，薄膜晶体管被广泛应用。
本发明的发明人在实现本发明的过程中，发现：目前，薄膜晶体管的半导体层被导体化而形成源区和漏区，源区与源极电连接，漏区与漏极电连接，源区和漏区之间是半导体区，半导体层被导体化形成源区和漏区后，源区和漏区会向半导体区扩散，导致半导体区缩短，因此，薄膜晶体管不稳定且在半导体区缩短时，在不对栅极施加电压的情况下，源区和漏区容易导通，从而导致薄膜晶体管失效，用户体验不好。
发明内容
鉴于上述问题，本申请实施例提供了一种薄膜晶体管、显示面板以及显示装置，克服了上述问题或者至少部分地解决了上述问题。
根据本申请实施例的一个方面，提供了一种薄膜晶体管，包括：基板；半导体层，叠置于所述基板；第一导电层，叠置于所述半导体层；第二导电层，叠置于所述半导体层，所述第二导电层与第一导电层之间具有间隙，以使所述第一导电层和第二导电层绝缘；绝缘层，叠置于所述半导体层；栅极，叠置于所述绝缘层；漏极，与所述第一导电层电连接；源极，与所述第二导电层电连接。
在一种可选的方式中，所述第一导电层和第二导电层的材料均为导电金属。
在一种可选的方式中，所述绝缘层位于所述间隙。
在一种可选的方式中，所述薄膜晶体管还包括屏蔽层，所述屏蔽层叠置于所述基板，所述半导体层叠置于所述屏蔽层。
在一种可选的方式中，所述半导体层叠置与所述屏蔽层的中部，所述屏蔽层的两侧区域裸露，裸露的所述屏蔽层的两侧区域为可挠区域。
在一种可选的方式中，所述薄膜晶体管还包括层间绝缘层，所述层间绝缘层叠置于所述可挠区域、第一导电层、第二导电层和栅极。
在一种可选的方式中，所述层间绝缘层设置第一通孔和第二通孔，所述漏极和源极均叠置于所述层间绝缘层，所述漏极穿过所述第一通孔后与所述第一导电层电连接，所述源极穿过所述第二通孔后与所述第二导电层电连接。
在一种可选的方式中，所述薄膜晶体管还包括钝化层和平坦化层；所述钝化层和平坦化层依次叠置于所述层间绝缘层、漏极和源极；所述平坦化层远离所述基板的一表面与所述基板远离所述平坦化层的一表面平行。
根据本发明实施例的一个方面，提供了一种显示面板，包括所述的薄膜晶体管；阳极，与所述薄膜晶体管的漏极电连接；像素定义层，叠置于所述阳极，所述像素定义层设置像素口，以使所述阳极于所述像素口处裸露；支撑层，叠置于所述像素定义层。
根据本发明实施例的一个方面，提供了一种显示装置，包括所述的显示面板。
根据本发明实施例的一个方面，提供了一种制作薄膜晶体管的方法，包括：在基板上依次形成半导体层、绝缘层和栅极；对所述栅极和绝缘层进行图案化处理，以使所述半导体层部分裸露；在所述半导体层裸露的区域分别形成第一导电层和第二导电层，所述第一导电层和第二导电层通过所述绝缘层绝缘；设置漏极和源极，其中，所述漏极与所述第一导电层电连接，所述源极与所述第二导电层电连接。
在一种可选的方式中，经图案化处理后的所述栅极和绝缘层位于所述半导体层的中部，所述第一导电层和第二导电层分别形成于所述半导体层的两侧区域，所述对所述栅极和绝缘层进行图案化处理，以使所述半导体层部分裸露的步骤，进一步包括：在所述栅极上涂覆光刻胶；在所述光刻胶上形成光刻胶保留层和光刻胶不保留层；对所述光刻胶进行曝光显影，以去除所述光刻胶不保留层，所述光刻胶保留层远离所述栅极的一端在第一方向上具有第一尺寸，所述光刻胶保留层靠近所述栅极的另一端在第一方向上具有第二尺寸，所述第一尺寸大于第二尺寸，其中，所述第一方向为所述第一导电层的中心和第二导电层的中心的连线方向；对所述栅极进行刻蚀，在所述第一方向上，所述光刻胶保留层的一端与经刻蚀的所述栅极齐平，或者所述光刻胶保留层的一端凸出于经刻蚀的所述栅极；对所述绝缘层进行刻蚀，以使所述半导体层的两侧区域裸露，其中，在所述第一方向上，经刻蚀后的所述绝缘层与所述光刻胶保留层的一端齐平，或者经刻蚀后的所述绝缘层凸出于所述光刻胶保留层的一端。
在一种可选的方式中，所述在所述半导体层裸露的区域分别形成第一导电层和第二导电层的步骤，进一步包括：在所述半导体层和光刻胶保留层上沉积导电材料；去除所述光刻胶保留层上沉积的导电材料以及去除所述光刻胶保留层，所述半导体层上沉积的导电材料即为所述第一导电层和第二导电层。
在一种可选的方式中，所述光刻胶为负性光阻，所述在所述光刻胶上形成光刻胶保留层和光刻胶不保留层的步骤，进一步包括：采用掩膜板对所述光刻胶的两侧区域进行覆盖以形成所述光刻胶不保留层，所述光刻胶的中部即为所述光刻胶保留层。
在一种可选的方式中，所述光刻胶包括第一光阻层和第二光阻层，所述第二光阻层和第一光阻层依次叠置于所述栅极，所述第一光阻层和第二光阻层均为正性光阻，所述第一光阻层具有第一显影速率，所述第二光阻层具有第二显影速率，所述第一显影速率小于所述第二显影速率，所述在所述光刻胶上形成光刻胶保留层和光刻胶不保留层的步骤，进一步包括：采用掩膜板对所述光刻胶的中部进行覆盖以形成所述光刻胶保留层，所述光刻胶的两侧区域即为所述光刻胶不保留层。
在一种可选的方式中，所述在基板上依次形成半导体层、绝缘层和栅极的步骤，进一步包括：在所述基板上形成屏蔽层；在所述屏蔽层上依次形成所述半导体层、绝缘层和栅极。
在一种可选的方式中，所述在所述屏蔽层上依次形成所述半导体层、绝缘层和栅极的步骤，进一步包括：在所述屏蔽层上形成半导体层；对所述半导体层进行图案化处理，以使所述屏蔽层的两侧区域裸露，裸露的所述屏蔽层的两侧区域为可挠区域；在经图案化处理的所述半导体层上依次形成所述绝缘层和栅极。
在一种可选的方式中，所述设置漏极和源极的步骤，进一步包括：在所述可挠区域、第一导电层、第二导电层和栅极上形成层间绝缘层；在所述层间绝缘层形成第一通孔和第二通孔；在所述层间绝缘层上形成漏极和源极，所述漏极穿过所述第一通孔后与所述第一导电层电连接，所述源极穿过所述第二通孔后与所述第二导电层电连接。
在一种可选的方式中，制作薄膜晶体管的方法还包括在所述层间绝缘层、漏极和源极上依次形成钝化层和平坦化层，其中，所述平坦化层远离所述基板的一表面与所述基板远离所述平坦化层的一表面平行。
本申请实施例的有益效果是：提供了一种薄膜晶体管、显示面板以及显示装置，薄膜晶体管包括基板、半导体层、第一导电层、第二导电层、绝缘层、栅极、漏极和源极。所述半导体层叠置于所述基板。所述绝缘层、第一导电层和第二导电层均叠置于所述半导体层。所述第二导电层与第一导电层之间具有间隙，以使所述第一导电层和第二导电层绝缘。所述栅极叠置于所述绝缘层，所述漏极与所述第一导电层电连接，所述源极与所述第二导电层电连接。通过在半导体层形成第一导电层和第二导电层，漏极和第一导电层电连接，源极和第二导电层电连接，则不需要将半导体层进行导体化处理形成漏区和源区，因此，不存在漏区和源区向其中间的半导体区扩散的现象，在对栅极施加电压的情况下，第一导电层和第二导电层通过所述半导体层连通，而在不对栅极施加电压的情况下，第一导电层和第二导电层不会导通，本申请提供的薄膜晶体管的电学特性好，且使用寿命长。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是本发明实施例提供的一种薄膜晶体管的示意图；
图2是本发明实施例提供的另一种薄膜晶体管的示意图；
图3是本发明实施例提供的显示面板的示意图；
图4是本发明实施例提供的制作薄膜晶体管的方法的流程示意图；
图5是本发明实施例提供的制作薄膜晶体管的一个阶段的示意图；
图6是本发明实施例提供的对栅极和绝缘层进行图案化处理的方法的流程示意图；
图7是本发明实施例提供的Taper角的一种方法的一个阶段的示意图；
图8是本发明实施例提供的形成Taper角的一种方法的另一个阶段的示意图；
图9是本发明实施例提供的制作薄膜晶体管的另一个阶段的示意图；
图10是本发明实施例提供的制作薄膜晶体管的又一个阶段的示意图；
图11是本发明实施例提供的制作薄膜晶体管的还一个阶段的示意图；
图12是本发明实施例提供的制作薄膜晶体管的漏极和源极的示意图；
图13是本发明实施例提供的形成Taper角的另一种方法的其中一个阶段的示意图；
图14是本发明实施例提供的形成Taper角的另一种方法的其中的另一个阶段的示意图；
图15是本发明实施例提供的制作薄膜晶体管的再一个阶段的示意图。
具体实施方式
下面结合具体实施例对本申请进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本申请，但不以任何形式限制本申请。应当指出的是，对本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进。这些都属于本申请的保护范围。
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
需要说明的是，如果不冲突，本申请实施例中的各个特征可以相互结合，均在本申请的保护范围之内。另外，虽然在装置示意图中进行了功能模块划分，在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于装置中的模块划分，或流程图中的顺序执行所示出或描述的步骤。此外，本文所采用的“第一”、“第二”、“第三”等字样并不对数据和执行次序进行限定，仅是对功能和作用基本相同的相同项或相似项进行区分。
除非另有定义，本说明书所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本说明书中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是用于限制本申请。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
可以理解地是，如本文所示的本申请实施例涉及的一个或多个层间物质，层与层之间的位置关系使用了诸如术语“位于”或“形成”或“覆盖”或“设置”或“沉积”进行表达，本领域技术人员可以理解的是：任何术语诸如“位于”或“形成”或“覆盖”或“设置”，其可覆盖“沉积”的全部方式、种类及技术。例如，溅射、电镀、模塑、化学气相沉积(Chemical VaporDeposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、蒸发、混合物理-化学气相沉积(Hybrid Physical-Chemical Vapor Deposition，HPCVD)、等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)、低压化学气相沉积(Low Pressure Chemical Vapor Deposition，LPCVD)等沉积方法。
此外，下面所描述的本申请各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本申请实施例提供的薄膜晶体管100的形状可以呈正方形、长方形、环形、L形或菱形等，可以理解的是，此处的“环形”包括近似环形，只要本领域技术人员根据本文所描述的内容，对薄膜晶体管100的形状作出其它替换或改进，所作的呈一定形状的薄膜晶体管100皆应当落入本申请实施例的保护范围之内。
请参阅图1，薄膜晶体管100包括：基板11、屏蔽层12、半导体层13、绝缘层14、栅极15、第一导电层16、第二导电层17、漏极18、源极19、层间绝缘层20、钝化层21和平坦化层22。其中，所述屏蔽层12、半导体层13、绝缘层14和栅极15依次叠置于基板11。所述第一导电层16和第二导电层17叠置于所述半导体层13，且第一导电层16和第二导电层17具有间隙，以使第一导电层16和第二导电层17绝缘。所述漏极18和所述第一导电层16电连接。所述源极19与所述第二导电层17电连接。所述层间绝缘层20叠置于所述第一导电层16、第二导电层17和栅极15。所述钝化层21和平坦化层22依次叠置于所述层间绝缘层20。所述薄膜晶体管100的所述半导体层13上没有被导体化而形成源区和漏区，而是通过半导体层13上设置的第一导电层16和漏极18电连接、第二导电层17和源极19电连接，则不存在源区和漏区向其中间的半导体区扩散的现象，在对栅极15施加电压的情况下，第一导电层16和第二导电层17通过所述半导体层13连通，而在不对栅极15施加电压的情况下，第一导电层16和第二导电层17不会导通，本申请提供的薄膜晶体管100的电学特性好，且寿命长。
可以理解的是，也可不设置所述屏蔽层12、层间绝缘层20、钝化层21和平坦化层22，则也可实现本申请避免源区和漏区向半导体区扩散的发明目的。
对于上述基板11，请参阅图2，基板11作为承载所述薄膜晶体管100的衬底。所述基板11采用玻璃等透明材料制成，且经过预先清洗。在一些实施例中，因传统碱玻璃中铝、钡和钠等金属杂质含量较高，容易在高温处理工艺中发生金属杂质的扩散，因此所述基板11也可以采用无碱玻璃制成。所述基板11也可采用柔性材料制成。
对于上述屏蔽层12，请参阅图2，屏蔽层12设置于基板11和半导体层13之间。所述屏蔽层12用于阻挡基板11中所含的杂质扩散进入半导体层13中，防止对薄膜晶体管100的器件性能产生影响。所述屏蔽层12为绝缘材料，在一些实施例中，所述屏蔽层12是以氧化氮(N2O)和甲硅烷(SiH4)为反应源气体，采用增强化学气相沉积(PECVD)的沉积方法在基板11上沉积的一系列的氢化非晶氮化硅(a-SiNx∶H)薄膜，所述氮化硅薄膜具有优良的绝缘耐压性能以及较好的界面特性。在一些实施例中，所述屏蔽层12也可采用单层二氧化硅(SiO2)或双层二氧化硅/氮化硅(SiO2/SiNx)结构。
对于上述屏蔽层12和半导体层13，请参阅图2，在一些实施例中，半导体层13形成于所所述屏蔽层12的中部，所述屏蔽层12的两侧区域裸露，裸露的所述屏蔽层12的两侧区域为可挠区域121。所述可挠区域121的设置释放了屏蔽层12于所述可挠区域121处的薄膜应力，增加了薄膜晶体管100的可挠曲能力。
对于上述半导体层13，请参阅图2，半导体层13叠置于屏蔽层12。在一些实施例中，半导体层13由高迁移率非晶铟镓锌氧化物(a-IGZO)靶材溅射而成，所述非晶铟镓锌氧化物(a-IGZO)半导体有着很多优异的性能，a-IGZO半导体在性能上优于其他非晶半导体。目前非晶铟镓锌氧化物薄膜晶体管10010(a-IGZO-SFS)已经能够实现≥1010的开关电流比，a-IGZO的电子迁移率在2-50cm2/V-s之间，是a-Si面板的20-50倍，且其制备的时配线变细，可实现同等透过率下4倍的分辨率。另外，IGZO薄膜晶体管100的关断性能优越，具有漏电流低，功耗低的优点。
在一些实施例中，所述半导体层13可以为多种金属氧化物半导体。诸如基于铟锡镓锌氧化物(InSnGaZnO)的材料的四元金属氧化物、诸如基于铟镓锌氧化物(InGaZnO)的材料、基于铟锡锌氧化物(InSnZnO)的材料、基于铟铝锌氧化物(InAlZnO)的材料、基于铟铪锌氧化物(InHfZnO)的材料、基于锡镓锌氧化物(SnGaZnO)的材料、基于铝镓锌氧化物(AlGaZnO)的材料、或者基于锡铝锌氧化物(SnAlZnO)的材料的三元金属氧化物、以及诸如基于铟锌氧化物(InZnO)的材料、基于锡锌氧化物(SnZnO)的材料、基于铝锌氧化物(AlZnO)的材料、基于锌镁氧化物(ZnMgO)的材料、基于锡镁氧化物(SnMgO)的材料、基于铟镁氧化物(InMgO)的材料、基于铟镓氧化物(InGaO)的材料的二元金属氧化物、基于铟氧化物(InO)的材料、基于锡氧化物(SnO)的材料、或者基于锌氧化物(ZnO)的材料的一元金属氧化物。
在一些实施例中，所述半导体层13还可以为非晶硅、多晶硅或有机材料。
对于上述半导体层13、绝缘层14、栅极15、第一导电层16和第二导电层17，请参阅图2，所述绝缘层14和栅极15依次叠置于所述半导体层13。第一导电层16和第二导电层17叠置于所述半导体层13，所述第一导电层16和第二导电层17之间具有间隙(未标示)，以使所述第一导电层16和第二导电层17绝缘。
在一些实施例中，所述绝缘层14位于所述间隙。所述栅极15叠置于所述绝缘层14。
在一些实施例中，所述第一导电层16和第二导电层17之间的所述间隙位于所述半导体层13的中部，所述绝缘层14位于所述间隙，所述栅极15叠置于所述绝缘层14。换而言之，所述栅极15和绝缘层14位于所述半导体层13的中部，所述第一导电层16和第二导电层17分别形成于所述半导体层13的两侧区域
对于上述绝缘层14，在一些实施例中，绝缘层14是以氧化氮(N2O)和甲硅烷(SiH4)为反应源气体，采用增强化学气相沉积(PECVD)的沉积方法在半导体层13上沉积的一系列氢化非晶氮化硅(a-SiNx∶H)薄膜，所述氮化硅薄膜具有优良的绝缘耐压性能以及较好的界面特性。或者，在一些实施例中，所述绝缘层14也可采用单层二氧化硅(SiO2)或双层二氧化硅/氮化硅(SiO2/SiNx)结构。
对于上述栅极15，栅极15的材料可选择Al、Ti、Mo、Cu、Ni、ITO等金属。所述栅极15可以为多层电极。所述多层电极包括具有Al、Ti、Mo、Cu、Ni、ITO或其混合物的金属层，以及，包括透明导电氧化物材料的透明导电氧化物层。所述透明导电氧化物材料可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟锡锌(ISZO)等。所述多层电极可以为包括第一透明导电氧化物层、金属层和第二透明导电氧化物层的三层结构。所述多层电极也可以为包括透明导电氧化物层和金属层的两层结构。
对于上述第一导电层16和第二导电层17，第一导电层16和第二导电层17的材料均为导电金属。例如，Mo、Al、Ti、Au、Cu、Hf、Ta、AlNd合金或者MoNb合金。所述第一导电层16和第二导电层17可选自相同的金属，或者，选自不同的金属，本申请不作具体限定。
对于上述漏极18和源极19，请参阅图2，漏极18与所述第一导电层16电连接，源极19与所述第二导电层17电连接。所述漏极18或源极19可与所述栅极15选自相同的材料，此处不再赘述。
对于上述层间绝缘层20，请参阅图2，层间绝缘层20用于屏蔽漏极18与栅极15，以及屏蔽源极19与栅极15，层间绝缘层20的设置有助于薄膜晶体管100的电学特性的提高。所述屏蔽层12设置可挠区域121，所述绝缘层14位于所述第一导电层16和第二导电层17之间时，所述层间绝缘层20叠置于所述可挠区域121、第一导电层16、第二导电层17和栅极15。所述层间绝缘层20设置第一通孔201和第二通孔202，所述漏极18和源极19均叠置于所述层间绝缘层20，所述漏极18穿过所述第一通孔201后与所述第一导电层16电连接，所述源极19穿过所述第二通孔202后与所述第二导电层17电连接。
在一些实施例中，所述层间绝缘层20采用的是氮化硅绝缘层14，所述氮化硅绝缘层14具有优良的光电性能和机械性能。所述层间绝缘层20叠置于栅极15，则可阻挡外界杂质粒子扩散和水汽渗透进入所述栅极15。较薄的所述氮化硅栅绝缘层14不易阻隔杂质粒子的扩散现象，随着层间绝缘层20厚度的增加，栅极15界面的污染物浓度随之降低，但当层间绝缘层20的厚度超过一临界值，污染物浓度将不再大幅度降低而是达到一极小值，因此，层间绝缘层20的厚度应具有一定的尺寸区间。一般的，可设置所述层间绝缘层20的厚度为100-400nm。
在一些实施例中，所述层间绝缘层20也可采用单层二氧化硅(SiO2)或双层二氧化硅/氮化硅(SiO2/SiNx)结构。
对于上述钝化层21和平坦化层22，请参阅图2，钝化层21和平坦化层22依次叠置于所述层间绝缘层20、漏极18和源极19。所述平坦化层22远离所述基板11的一表面与所述基板11远离所述平坦化层22的一表面平行，以便于所述薄膜晶体管100在例如显示面板中的应用。所述钝化层21和平坦化层22均为绝缘材料。
在本申请实施例中，薄膜晶体管100包括基板11、半导体层13、第一导电层16、第二导电层17、绝缘层14、栅极15、漏极18和源极19。所述半导体层13叠置于所述基板11。所述绝缘层14、第一导电层16和第二导电层17均叠置于所述半导体层13。所述第二导电层17与第一导电层16之间具有间隙，以使所述第一导电层16和第二导电层17绝缘。所述栅极15叠置于所述绝缘层14，所述漏极18与所述第一导电层16电连接，所述源极19与所述第二导电层17电连接。通过在半导体层13形成第一导电层16和第二导电层17，漏极18和第一导电层16电连接，源极19和第二导电层17电连接，则不需要将半导体层13进行导体化处理形成漏区和源区，因此，不存在漏区和源区向其中间的半导体区扩散的现象，在对栅极15施加电压的情况下，第一导电层16和第二导电层17通过所述半导体层13连通，而在不对栅极15施加电压的情况下，第一导电层16和第二导电层17不会导通，本申请提供的薄膜晶体管100的电学特性好，且使用寿命长。
本申请实施例提供的薄膜晶体管100可以应用于各类合适的显示面板中，诸如薄膜晶体管100液晶显示面板(TFT-LCD)或者OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板，OLED显示面板可以为柔性显示面板，亦可以为透明柔性显示面板等等。
本申请实施例提供的薄膜晶体管100可以与任何合适电容、电阻等等构成任何合适驱动电路，例如，在OLED显示面板中，薄膜晶体管100可用于构成PMOLED驱动或AMOLED驱动。
本申请实施例还提供了一种显示面板300的实施例，请参阅图3，显示面板300包括所述薄膜晶体管100、阳极31、像素定义层32和支撑层33。对于薄膜晶体管100的具体结构和功能可参阅上述实施例，此处不再一一赘述。所述阳极31与所述薄膜晶体管100的的漏极18电连接。所述像素定义层32叠置于所述阳极31，所述像素定义层32设置像素口321，以使所述阳极31于所述像素口321处裸露。所述阳极31的裸露的地方用于发光材料的沉积。所述支撑层33叠置于所述像素定义层32。
对于上述阳极31，阳极31为所述显示面板300的电路部分。所述阳极31包括氧化铟锡层，所述阳极31还可以包括银质层，例如，阳极31包括依次连接的第一氧化铟锡层、银质层和第二氧化铟锡层。
需要说明的是，当所述薄膜晶体管100中的所述漏极18上叠置钝化层21和平坦化层22时，所述钝化层21设置第三通孔211，所述平坦化层22设置第四通孔221，所述阳极31叠置于所述平坦化层22，且所述阳极31依次穿过所述第四通孔221和第三通孔211与所述薄膜晶体管100的所述漏极18电连接。
对于上述像素定义层32，像素定义层32用于限定发光材料的位置、大小和多少。像素定义层32设置若干像素口321，在所述若干像素口321内沉积发光材料，则所述若干像素口321可限定发光材料的位置、大小和多少。在一些实施例中，像素定义层32为聚酰亚胺层，例如，像素定义层32的材质为聚酰亚胺(PI)。
对于上述支撑层33，支撑层33用于支撑封装所述显示面板300的盖板，以及用于在所述阳极31上沉积发光材料时支撑掩膜。在一些实施例中，支撑层33为聚酰亚胺层，例如，支撑层33的材质为聚酰亚胺(PI)。
本申请实施例还提供了一种显示装置的实施例，包括显示面板300，对于显示面板300的具体结构和功能可参阅上述实施例，此处不再一一赘述。
需要说明的是，所述显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品，或者仅为将电子文件(例如，视频文件、文字文件等)显示到屏幕上的显示器。
本申请实施例还提供了一种制作薄膜晶体管100的方法，请参阅图4，制作薄膜晶体管100的方法包括：
步骤S41，在基板上依次形成半导体层、绝缘层和栅极。
具体的，请参阅图5，通过溅射法形成半导体层13。溅射所使用的靶材可以为多种金属氧化物半导体。诸如基于铟锡镓锌氧化物(InSnGaZnO)的材料的四元金属氧化物、诸如基于铟镓锌氧化物(InGaZnO)的材料的三元金属氧化物、以及诸如基于铟锌氧化物(InZnO)的材料的二元金属氧化物、以及诸如基于铟氧化物(InO)的材料、基于锡氧化物(SnO)的材料、或者基于锌氧化物(ZnO)的材料的一元金属氧化物等等。
在一些实施例中，请参阅图5，所述基板11和半导体层13之间设置屏蔽层12，所述在基板11上依次形成半导体层13、绝缘层14和栅极15的步骤，进一步包括：在所述基板11上形成屏蔽层12，以及在所述屏蔽层12上依次形成所述半导体层13、绝缘层14和栅极15。
在所述基板11上形成屏蔽层12的方法为，以氧化氮(N2O)和甲硅烷(SiH4)为反应源气体，采用增强化学气相沉积(PECVD)的方法在基板11上沉积氢化非晶氮化硅(a-SiNx∶H)薄膜。
在一些实施例中，请参阅图5，所述屏蔽层12的两侧设置可挠区域121，所述半导体层13叠置于所述屏蔽层12的中部，所述屏蔽层12的两侧裸露，所述屏蔽层12的裸露的两侧形成可挠区域121，以减轻所述薄膜晶体管100的应力。所述在所述屏蔽层12上依次形成所述半导体层13、绝缘层14和栅极15的步骤，进一步包括，在所述屏蔽层12上形成半导体层13，对所述半导体层13进行图案化处理，以使所述屏蔽层12的两侧区域裸露，裸露的所述屏蔽层12的两侧区域为可挠区域121，以及在经图案化处理的所述半导体层13上依次形成所述绝缘层14和栅极15。
所述图案化处理可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本申请实施例中所形成的结构选择相应的构图工艺。
在本申请实施例中，所述对所述半导体层13进行图案化处理，以使所述屏蔽层12的两侧区域裸露的方法为在所述半导体层13上形成一层光刻胶，采用掩膜板对光刻胶进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，所述光刻胶保留区域为所述屏蔽层12的中部，所述光刻胶不保留区域为所述屏蔽层12的两侧区域，通过刻蚀工艺刻蚀掉光刻胶不保留区域的屏蔽层12的两侧区域，剥离剩余的光刻胶，使所述屏蔽层12的两侧区域裸露。
请参阅图5，所述在经图案化处理的所述半导体层13上依次形成所述绝缘层14和栅极15的方法可以是，形成绝缘层14以及在绝缘层14上形成栅极15。形成绝缘层14的方法可以是采用等离子体增强化学气相沉积(PECVD)的方法，在所述半导体层13上沉积厚度约为
Figure BDA0002958792320000141
的绝缘层14，其中，绝缘层14材料可以选用氧化物、氮化物或者氮氧化物，绝缘层14可以为单层、双层或多层结构。具体地，绝缘层1417可以是SiNx，SiOx或Si(ON)x。在绝缘层14上形成栅极15的方法可以是，采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0002958792320000142
的栅极15。
步骤S42，对所述栅极和绝缘层进行图案化处理，以使所述半导体层部分裸露。
请参阅图1，在一些实施例中，经图案化处理后的所述栅极15和绝缘层14位于所述半导体层13的中部，所述第一导电层16和第二导电层17分别形成于所述半导体层13的两侧区域。
请参阅图6，步骤S42具体包括：
步骤S421，在所述栅极上涂覆光刻胶。
步骤S422，在所述光刻胶上形成光刻胶保留层和光刻胶不保留层。
请参阅图7和图8，可通过掩膜板在所述光刻胶23上形成光刻胶保留层231和光刻胶不保留区(未标示)。所述光刻胶保留层231位于所述半导体层13的中部，所述光刻胶不保留区位于所述半导体的两侧区域。
所述光刻胶23为负性光阻，则采用掩膜板对所述光刻胶23的两侧区域进行覆盖以形成所述光刻胶不保留区，所述光刻胶23的中部即为所述光刻胶保留层231。
所述光刻胶23为正性光阻，则采用掩膜板对所述光刻胶23的中部进行覆盖以形成所述光刻胶保留层231，所述光刻胶23的两侧区域即为所述光刻胶不保留区。
步骤S423，对所述光刻胶进行曝光显影，以去除所述光刻胶不保留层，所述光刻胶保留层远离所述栅极的一端在第一方向L1上具有第一尺寸，所述光刻胶保留层靠近所述栅极的另一端在第一方向L1上具有第二尺寸，所述第一尺寸大于第二尺寸，其中，所述第一方向L1为所述第一导电层的中心和第二导电层的中心的连线方向。
其中，请参阅图8，定义第一方向L1为所述第一导电层16的中心和第二导电层17的中心的连线方向。
定义半导体层13与基板11叠置的方向为第二方向L2，第二方向L2与第一方向L1垂直。
其中，请一并参阅图8-12，所述光刻胶保留层231远离所述栅极15的一端2311在第一方向L1上具有第一尺寸，所述光刻胶保留层231靠近所述栅极15的另一端2312在第一方向L1上具有第二尺寸，所述第一尺寸大于第二尺寸，即在所述光刻胶保留层231的边缘形成倒Taper角231s，则后期在所述半导体层13形成第一导电层16和第二导电层17时，光刻胶保留层231完全遮挡栅极15，从而可避免第一导电层16和第二导电层17与栅极15电连接，进而避免薄膜晶体管100失效。
所述光刻胶23为负性光阻时，则采用掩膜板对所述光刻胶23的两侧区域进行覆盖，负性光阻受到光照时，被掩膜板覆盖的所述光刻胶23的两侧区域被显影液去除，光照时，在第二方向L2上，由于负性光阻膜层表面至底面，接受光照的程度逐渐减小，因此抗显影的能力逐渐减弱，因此在显影后，光刻胶保留层231的边缘即形成倒Taper角231s。
请参阅图13和图14，所述光刻胶23为正性光阻时，采用掩膜板对所述光刻胶23的中部进行覆盖以形成所述光刻胶保留层231，可将光刻胶23设置为两层，即第一光阻层2311a和第二光阻层2312a，所述第二光阻层2312a和第一光阻层2311a依次叠置于所述栅极15，所述第一光阻层2311a具有第一显影速率，所述第二光阻层2312a具有第二显影速率，所述第一显影速率小于所述第二显影速率。对所述正性光阻进行光照时，由于两层光刻胶23的显影速率不同，因此，形成所述光刻胶保留层231后，光刻胶保留层231的一端2311的第一尺寸大于光刻胶保留层231的另一端2312的第二尺寸。
步骤S424，对所述栅极进行刻蚀，在所述第一方向L1上，所述光刻胶保留层的一端与经刻蚀的所述栅极齐平，或者所述光刻胶保留层的一端凸出于经刻蚀的所述栅极。
请参阅图9，在所述第一方向L1上，所述光刻胶保留层231的一端2311与经刻蚀的所述栅极15齐平，或者所述光刻胶保留层231的一端2311凸出于经刻蚀的所述栅极15。
在对所述栅极15进行刻蚀时，可选用湿法刻蚀技术，以使所述光刻胶保留层231的一端2311凸出于经刻蚀的所述栅极15。
步骤S425，对所述绝缘层进行刻蚀，以使所述半导体层的两侧区域裸露，其中，在所述第一方向L1上，经刻蚀后的所述绝缘层与所述光刻胶保留层的一端齐平，或者经刻蚀后的所述绝缘层凸出于所述光刻胶保留层的一端。
请参阅图10，在对所述绝缘层14进行刻蚀时，可选用干法刻蚀技术，以使的在所述第一方向L1上，经刻蚀后的所述绝缘层14与所述光刻胶保留层231的一端2311齐平，或者经刻蚀后的所述绝缘层14凸出于所述光刻胶保留层231的一端2311。
步骤S43，在所述半导体层裸露的区域分别形成第一导电层和第二导电层，所述第一导电层和第二导电层通过所述绝缘层绝缘。
步骤S43的一种可实现方式为，请参阅图11和12，所述栅极15上形成所述光刻胶保留层231后，在所述半导体层13、屏蔽层12的所述可挠区域121，以及光刻胶保留层231上沉积导电材料层161，以及去除所述光刻胶保留层231上沉积的导电材料层161以及去除所述光刻胶保留层231。接着对所述半导体层13和屏蔽层12的所述可挠区域121上沉积的导电材料层161进行图案化处理，则可得到所述第一导电层16和第二导电层17。
可以理解的是，所述半导体层13的两侧区域裸露，所述在所述半导体层13和光刻胶23层保留区上沉积导电材料层161时，导电材料层161被沉积于半导体层13的两侧的裸露的区域。
步骤S44，设置漏极和源极，其中，所述漏极与所述第一导电层电连接，所述源极与所述第二导电层电连接。
请参阅图15，所述屏蔽层12设置可挠区域121时，步骤S44的一种实现方式为，在所述可挠区域121、第一导电层16、第二导电层17和栅极15上形成层间绝缘层20，在所述层间绝缘层20形成第一通孔201和第二通孔202，以及在所述层间绝缘层20上形成漏极18和源极19，所述漏极18穿过所述第一通孔201后与所述第一导电层16电连接，所述源极19穿过所述第二通孔202后与所述第二导电层17电连接。
具体的，所述层间绝缘层20的厚度范围为
Figure BDA0002958792320000171
与沉积所述绝缘层14的方式相同，可采用等离子体增强化学气相沉积的方式、低压化学气相沉积的方式、大气压化学气相沉积的方式或电子回旋谐振化学气相沉积的方式沉积形成所述层间绝缘层20,沉积温度小于或等于600℃。所述层间绝缘层20可采用单层的氧化硅材料或者氧化硅材料、氮化硅材料形成多个子层的叠层。
所述在所述层间绝缘层20形成第一通孔201和第二通孔202的一种可选的方式为，对所述层间绝缘层20进行图案化处理以形成所述第一通孔201和第二通孔202。具体的，在所述层间绝缘层20上形成一层光刻胶，采用掩膜板对光刻胶进行曝光、显影，使光刻胶形成光刻胶不保留区域和光刻胶保留区域，所述光刻胶不保留区域为所述第一通孔201和第二通孔202的上方区域，通过刻蚀工艺刻蚀掉光刻胶不保留区域的层间绝缘层20，剥离剩余的光刻胶，形成所述第一通孔201和第二通孔202。
所述在所述层间绝缘层20上形成漏极18和源极19的一种可选的方式为在层间绝缘层20上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为
Figure BDA0002958792320000181
的源漏金属层，在源漏金属层上涂覆一层光刻胶23，采用掩膜板对光刻胶23进行曝光、显影，使光刻胶23形成光刻胶不保留区域和光刻胶保留区域，其中，光刻胶保留区域为第一通孔201和第二通孔202所在区域，光刻胶不保留区域为其他区域；通过刻蚀工艺完全刻蚀掉光刻胶不保留区域的源漏金属薄膜，剥离剩余的光刻胶23，形成所述漏极18和源极19。
在一些实施例中，为了便于所述薄膜晶体管100在例如显示面板300中的应用，制作薄膜晶体管100的方法还包括在所述层间绝缘层20、漏极18和源极19上依次形成钝化层21和平坦化层22，其中，所述平坦化层22远离所述基板11的一表面与所述基板11远离所述平坦化层22的一表面平行。
请参阅图3，本申请实施例提供的显示面板300包括所述薄膜晶体管100、阳极31、像素定义层32和支撑层33。所述阳极31与所述漏极18电连接。当所述薄膜晶体管100中的所述漏极18上叠置钝化层21和平坦化层22时，所述钝化层21设置第三通孔211，所述平坦化层22设置第四通孔221，所述阳极31叠置于所述平坦化层22，且所述阳极31依次穿过所述第四通孔221和第三通孔211与所述薄膜晶体管100的所述漏极18电连接。
所述在所述钝化层21设置第三通孔211，以及在所述平坦化层22设置第四通孔221的一种可选的方式为，对所述平坦化层22进行图案化处理以形成所述第三通孔211和第四通孔221。具体的，在所述平坦化层22上形成一层光刻胶，采用掩膜板对光刻胶进行曝光、显影，使光刻胶23形成光刻胶不保留区域和光刻胶保留区域，所述光刻胶不保留区域为所述第四通孔221的上方区域，通过刻蚀工艺刻蚀掉光刻胶不保留区域的平坦化层22和钝化层21，剥离剩余的光刻胶23，形成所述第四通孔221和第三通孔211。
需要说明的是，本申请的说明书及其附图中给出了本申请的较佳的实施例，但是，本申请可以通过许多不同的形式来实现，并不限于本说明书所描述的实施例，这些实施例不作为对本申请内容的额外限制，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。并且，上述各技术特征继续相互组合，形成未在上面列举的各种实施例，均视为本申请说明书记载的范围；进一步地，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (19)

1.一种薄膜晶体管，其特征在于，包括：
基板；
半导体层，叠置于所述基板；
第一导电层，叠置于所述半导体层；
第二导电层，叠置于所述半导体层，所述第二导电层与第一导电层之间具有间隙，以使所述第一导电层和第二导电层绝缘；
绝缘层，叠置于所述半导体层；
栅极，叠置于所述绝缘层；
漏极，与所述第一导电层电连接；
源极，与所述第二导电层电连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一导电层和第二导电层的材料均为导电金属。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述绝缘层位于所述间隙。
4.根据权利要求1所述的薄膜晶体管，其特征在于，还包括屏蔽层，所述屏蔽层叠置于所述基板，所述半导体层叠置于所述屏蔽层。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述半导体层叠置与所述屏蔽层的中部，所述屏蔽层的两侧区域裸露，裸露的所述屏蔽层的两侧区域为可挠区域。
6.根据权利要求5所述的薄膜晶体管，其特征在于，还包括层间绝缘层，所述层间绝缘层叠置于所述可挠区域、第一导电层、第二导电层和栅极。
7.根据权利要求6所述的薄膜晶体管，其特征在于，所述层间绝缘层设置第一通孔和第二通孔，所述漏极和源极均叠置于所述层间绝缘层，所述漏极穿过所述第一通孔后与所述第一导电层电连接，所述源极穿过所述第二通孔后与所述第二导电层电连接。
8.根据权利要求7所述的薄膜晶体管，其特征在于，还包括钝化层和平坦化层；
所述钝化层和平坦化层依次叠置于所述层间绝缘层、漏极和源极；
所述平坦化层远离所述基板的一表面与所述基板远离所述平坦化层的一表面平行。
9.一种显示面板，其特征在于，包括
如权利要求1-8中任意一项所述的薄膜晶体管；
阳极，与所述薄膜晶体管的漏极电连接；
像素定义层，叠置于所述阳极，所述像素定义层设置像素口，以使所述阳极于所述像素口处裸露；
支撑层，叠置于所述像素定义层。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
11.一种制作如权利权利要求1-8中任意一项所述的薄膜晶体管的方法，其特征在于，包括：
在基板上依次形成半导体层、绝缘层和栅极；
对所述栅极和绝缘层进行图案化处理，以使所述半导体层部分裸露；
在所述半导体层裸露的区域分别形成第一导电层和第二导电层，所述第一导电层和第二导电层通过所述绝缘层绝缘；
设置漏极和源极，其中，所述漏极与所述第一导电层电连接，所述源极与所述第二导电层电连接。
12.根据权利要求11所述的方法，其特征在于，经图案化处理后的所述栅极和绝缘层位于所述半导体层的中部，所述第一导电层和第二导电层分别形成于所述半导体层的两侧区域，所述对所述栅极和绝缘层进行图案化处理，以使所述半导体层部分裸露的步骤，进一步包括：
在所述栅极上涂覆光刻胶；
在所述光刻胶上形成光刻胶保留层和光刻胶不保留层；
对所述光刻胶进行曝光显影，以去除所述光刻胶不保留层，所述光刻胶保留层远离所述栅极的一端在第一方向上具有第一尺寸，所述光刻胶保留层靠近所述栅极的另一端在第一方向上具有第二尺寸，所述第一尺寸大于第二尺寸，其中，所述第一方向为所述第一导电层的中心和第二导电层的中心的连线方向；
对所述栅极进行刻蚀，在所述第一方向上，所述光刻胶保留层的一端与经刻蚀的所述栅极齐平，或者所述光刻胶保留层的一端凸出于经刻蚀的所述栅极；
对所述绝缘层进行刻蚀，以使所述半导体层的两侧区域裸露，其中，在所述第一方向上，经刻蚀后的所述绝缘层与所述光刻胶保留层的一端齐平，或者经刻蚀后的所述绝缘层凸出于所述光刻胶保留层的一端。
13.根据权利要求12所述的方法，其特征在于，所述在所述半导体层裸露的区域分别形成第一导电层和第二导电层的步骤，进一步包括：
在所述半导体层和光刻胶保留层上沉积导电材料；
去除所述光刻胶保留层上沉积的导电材料以及去除所述光刻胶保留层，所述半导体层上沉积的导电材料即为所述第一导电层和第二导电层。
14.根据权利要求12所述的方法，其特征在于，所述光刻胶为负性光阻，所述在所述光刻胶上形成光刻胶保留层和光刻胶不保留层的步骤，进一步包括：
采用掩膜板对所述光刻胶的两侧区域进行覆盖以形成所述光刻胶不保留层，所述光刻胶的中部即为所述光刻胶保留层。
15.根据权利要求12所述的方法，其特征在于，所述光刻胶包括第一光阻层和第二光阻层，所述第二光阻层和第一光阻层依次叠置于所述栅极，所述第一光阻层和第二光阻层均为正性光阻，所述第一光阻层具有第一显影速率，所述第二光阻层具有第二显影速率，所述第一显影速率小于所述第二显影速率，所述在所述光刻胶上形成光刻胶保留层和光刻胶不保留层的步骤，进一步包括：
采用掩膜板对所述光刻胶的中部进行覆盖以形成所述光刻胶保留层，所述光刻胶的两侧区域即为所述光刻胶不保留层。
16.根据权利要求11-15中任意一项所述的方法，其特征在于，所述在基板上依次形成半导体层、绝缘层和栅极的步骤，进一步包括：
在所述基板上形成屏蔽层；
在所述屏蔽层上依次形成所述半导体层、绝缘层和栅极。
17.根据权利要求16所述的方法，其特征在于，所述在所述屏蔽层上依次形成所述半导体层、绝缘层和栅极的步骤，进一步包括：
在所述屏蔽层上形成半导体层；
对所述半导体层进行图案化处理，以使所述屏蔽层的两侧区域裸露，裸露的所述屏蔽层的两侧区域为可挠区域；
在经图案化处理的所述半导体层上依次形成所述绝缘层和栅极。
18.根据权利要求17所述的方法，其特征在于，所述设置漏极和源极的步骤，进一步包括：
在所述可挠区域、第一导电层、第二导电层和栅极上形成层间绝缘层；
在所述层间绝缘层形成第一通孔和第二通孔；
在所述层间绝缘层上形成漏极和源极，所述漏极穿过所述第一通孔后与所述第一导电层电连接，所述源极穿过所述第二通孔后与所述第二导电层电连接。
19.根据权利要求18所述的方法，其特征在于，还包括：
在所述层间绝缘层、漏极和源极上依次形成钝化层和平坦化层，其中，所述平坦化层远离所述基板的一表面与所述基板远离所述平坦化层的一表面平行。
CN202110231946.9A 2021-03-02 2021-03-02 一种薄膜晶体管、显示面板以及显示装置 Pending CN115000176A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110231946.9A CN115000176A (zh) 2021-03-02 2021-03-02 一种薄膜晶体管、显示面板以及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110231946.9A CN115000176A (zh) 2021-03-02 2021-03-02 一种薄膜晶体管、显示面板以及显示装置

Publications (1)

Publication Number Publication Date
CN115000176A true CN115000176A (zh) 2022-09-02

Family

ID=83018563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110231946.9A Pending CN115000176A (zh) 2021-03-02 2021-03-02 一种薄膜晶体管、显示面板以及显示装置

Country Status (1)

Country Link
CN (1) CN115000176A (zh)

Similar Documents

Publication Publication Date Title
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
US10707236B2 (en) Array substrate, manufacturing method therefor and display device
US9666602B2 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
KR101175085B1 (ko) 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
CN105702744B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US20150214249A1 (en) Array Substrate, Display Device and Manufacturing Method
US11961850B2 (en) Display substrate, manufacturing method thereof, and display device
US7755708B2 (en) Pixel structure for flat panel display
CN101908537A (zh) 用于显示设备的阵列基板及其制造方法
US8664051B2 (en) Thin-film transistor and manufacturing method thereof and display
CN107871753B (zh) 阵列基板及其制备方法
US10209595B2 (en) Array substrate and manufacturing method therefor, and display panel
US9224869B2 (en) Semiconductor device and method for manufacturing same
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US9831350B2 (en) Thin film transistor and method of manufacturing the same
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
US20230335624A1 (en) Display substrate and manufacturing method thereof, display device
KR20150007000A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
KR20140067315A (ko) 디스플레이 장치 및 그 제조 방법
CN115000176A (zh) 一种薄膜晶体管、显示面板以及显示装置
CN110085606B (zh) 阵列基板及其制备方法
TW201349507A (zh) 半導體裝置及其製造方法
CN113261113A (zh) 薄膜晶体管及其制造方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination