CN111584524B - 显示基板及其制作方法、显示装置 - Google Patents

显示基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN111584524B
CN111584524B CN202010454980.8A CN202010454980A CN111584524B CN 111584524 B CN111584524 B CN 111584524B CN 202010454980 A CN202010454980 A CN 202010454980A CN 111584524 B CN111584524 B CN 111584524B
Authority
CN
China
Prior art keywords
substrate
orthographic projection
semiconductor pattern
forming
conductive semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010454980.8A
Other languages
English (en)
Other versions
CN111584524A (zh
Inventor
刘军
闫梁臣
周斌
李伟
黄勇潮
苏同上
程磊磊
罗标
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010454980.8A priority Critical patent/CN111584524B/zh
Publication of CN111584524A publication Critical patent/CN111584524A/zh
Application granted granted Critical
Publication of CN111584524B publication Critical patent/CN111584524B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Abstract

本发明提供了一种显示基板及其制作方法、显示装置，属于显示技术领域。其中，显示基板包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列层，所述薄膜晶体管阵列层包括导体化的半导体图形，所述导体化的半导体图形朝向所述衬底基板的一侧设置有凸起部，所述导体化的半导体图形在所述衬底基板上的正投影与所述凸起部在所述衬底基板上的正投影至少部分重叠。通过本发明的技术方案能够提高显示基板的良率。

Description

显示基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别是指一种显示基板及其制作方法、显示装置。
背景技术
目前大尺寸OLED(有机发光二极管)显示基板中，主要以IGZO作为沟道层，并利用导体化处理的IGZO作为导体与源漏金属层图形(包括数据线以及电源线等)相连接，由于大尺寸显示基板的尺寸较大，其均一性控制比较困难，目前在进行干刻工艺时，一般将显示基板分为多个区域单独控制，对微观导体化异常难以控制，当显示基板上存在微观颗粒或者光阻等物质时会影响IGZO的导体化效果，使得部分区域IGZO导体化异常，进而使得导体化的IGZO与源漏金属层图形接触异常或电容容量不够，信号无法输入，降低了显示基板的良率。
发明内容
本发明要解决的技术问题是提供一种显示基板及其制作方法、显示装置，能够提高显示基板的良率。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种显示基板，包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列层，所述薄膜晶体管阵列层包括导体化的半导体图形，所述导体化的半导体图形朝向所述衬底基板的一侧设置有凸起部，所述导体化的半导体图形在所述衬底基板上的正投影与所述凸起部在所述衬底基板上的正投影至少部分重叠。
一些实施例中，所述凸起部在所述衬底基板上的正投影位于所述导体化的半导体图形在所述衬底基板上的正投影内。
一些实施例中，所述导体化的半导体图形包括存储电容的第一极板，所述凸起部包括与所述第一极板对应的第一凸起部，所述第一凸起部在所述衬底基板上的第一正投影位于所述第一极板在所述衬底基板上的第二正投影内，所述第一正投影的面积为所述第二正投影的面积的1/6～1/4。
一些实施例中，所述薄膜晶体管阵列层包括信号线，所述导体化的半导体图形包括通过过孔与所述信号线连接的连接线，所述凸起部包括与所述连接线对应的第二凸起部，所述第二凸起部在所述衬底基板上的第三正投影位于所述过孔在所述衬底基板上的第四正投影内，所述第三正投影的面积为所述第四正投影的面积的1/2～3/4。
一些实施例中，所述凸起部的最大高度为0.5～0.6um。
一些实施例中，所述凸起部的侧面为弧面。
一些实施例中，所述凸起部采用有机感光材料制作。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
本发明实施例还提供了一种显示基板的制作方法，包括在衬底基板上形成薄膜晶体管阵列层，所述薄膜晶体管阵列层包括导体化的半导体图形，所述制作方法包括：
在形成所述导体化的半导体图形之前，在所述衬底基板上形成凸起部，所述导体化的半导体图形在所述衬底基板上的正投影与所述凸起部在所述衬底基板上的正投影至少部分重叠。
一些实施例中，形成所述凸起部包括：
在所述衬底基板上形成一层有机感光材料，对所述有机感光材料进行曝光显影后形成凸起部过渡图形；
对所述凸起部过渡图形进行烘烤，形成侧面为弧面的所述凸起部。
本发明的实施例具有以下有益效果：
上述方案中，在导体化的半导体图形朝向衬底基板的一侧设置有凸起部，导体化的半导体图形在衬底基板上的正投影与凸起部在衬底基板上的正投影至少部分重叠，这样在制作显示基板时，至少部分半导体图形位于凸起部上，这部分半导体图形相比其他区域突出，在导体化处理前清洗显示基板时有利于去除其上的微观颗粒物，并且在对半导体图形进行导体化处理时，离子最先达到突出的该部分半导体图形并对其进行导体化处理，增加了半导体图形的导体化成功率，提高了显示基板的良率。
附图说明
图1-图4为本发明实施例制作显示基板的流程示意图。
附图标记
1 衬底基板
21 第一遮光金属层图形
22 第二遮光金属层图形
31 第二凸起部
32 第一凸起部
4 缓冲层
51 有源层
52 连接线
53 第一极板
6 栅绝缘层
7 栅极
8 层间绝缘层
91 源极
92 漏极
93 信号线
94 第二极板
10 钝化层
11 光刻胶
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例提供一种显示基板及其制作方法、显示装置，能够提高显示基板的良率。
本发明的实施例提供一种显示基板，包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列层，所述薄膜晶体管阵列层包括导体化的半导体图形，所述导体化的半导体图形朝向所述衬底基板的一侧设置有凸起部，所述导体化的半导体图形在所述衬底基板上的正投影与所述凸起部在所述衬底基板上的正投影至少部分重叠。
本实施例中，在导体化的半导体图形朝向衬底基板的一侧设置有凸起部，导体化的半导体图形在衬底基板上的正投影与凸起部在衬底基板上的正投影至少部分重叠，这样在制作显示基板时，至少部分半导体图形位于凸起部上，这部分半导体图形相比其他区域突出，在导体化处理前清洗显示基板时有利于去除其上的微观颗粒物，并且在对半导体图形进行导体化处理时，离子最先达到突出的该部分半导体图形并对其进行导体化处理，增加了半导体图形的导体化成功率，提高了显示基板的良率。
一些实施例中，所述凸起部在所述衬底基板上的正投影位于所述导体化的半导体图形在所述衬底基板上的正投影内，这样在制作显示基板时，与凸起部对应的半导体图形位于凸起部上，这部分半导体图形相比其他区域突出，在导体化处理前清洗显示基板时有利于去除其上的微观颗粒物，并且在对半导体图形进行导体化处理时，离子最先达到突出的该部分半导体图形并对其进行导体化处理，增加了半导体图形的导体化成功率，提高了显示基板的良率。
一些实施例中，还可以是所述导体化的半导体图形在所述衬底基板上的正投影位于所述凸起部在所述衬底基板上的正投影内，这样在制作显示基板时，待导体化的半导体图形全部位于凸起部上，这部分半导体图形相比其他区域突出，在导体化处理前清洗显示基板时有利于去除其上的微观颗粒物，并且在对半导体图形进行导体化处理时，离子最先达到突出的该部分半导体图形并对其进行导体化处理，增加了半导体图形的导体化成功率，提高了显示基板的良率。
其中，导体化的半导体图形包括存储电容的极板、以及与源漏金属层制作的信号线连接的连接线等。凸起部可以与导体化的半导体图形直接接触，也可以与导体化的半导体图形之间间隔有绝缘层，比如，凸起部可以与导体化的半导体图形之间间隔有缓冲层。
一些实施例中，如图2-4所示，所述导体化的半导体图形包括存储电容的第一极板53，所述凸起部包括与所述第一极板53对应的第一凸起部32，所述第一凸起部32在所述衬底基板上的第一正投影位于所述第一极板53在所述衬底基板上的第二正投影内，这样在制作显示基板时，用以形成第一极板53的半导体图形位于第一凸起部32上，相对于周边区域凸起，在导体化处理前清洗显示基板时有利于去除其上的微观颗粒物，并且在对形成第一极板53的半导体图形进行导体化处理时，离子最先达到突出的该部分半导体图形并对其进行导体化处理，增加了该部分半导体图形的导体化成功率，能够避免存储电容容量不够的问题。
其中，所述第一正投影的面积可以为所述第二正投影的面积的1/6～1/4，即可保证该部分半导体图形的导体化成功率。
一些实施例中，如图2-4所示，所述薄膜晶体管阵列层包括信号线93，所述导体化的半导体图形包括通过过孔与所述信号线93连接的连接线52，所述凸起部包括与所述连接线52对应的第二凸起部31，这样在制作显示基板时，用以形成连接线52的半导体图形位于第二凸起部31上，相对于周边区域凸起，在导体化处理前清洗显示基板时有利于去除其上的微观颗粒物，并且在对形成连接线52的半导体图形进行导体化处理时，离子最先达到突出的该部分半导体图形并对其进行导体化处理，增加了该部分半导体图形的导体化成功率，能够避免信号线93与连接线52接触不良。
一些实施例中，所述第二凸起部31在所述衬底基板上的第三正投影可以位于所述过孔在所述衬底基板上的第四正投影内，所述第三正投影的面积为所述第四正投影的面积的1/2～3/4，具体可以为第四正投影的面积的3/4大小。
一些实施例中，所述凸起部的最大高度可以为0.5～0.6um，这样在凸起部上形成缓冲层4后，再在缓冲层4上形成半导体图形后，仍可以保证半导体图形显著突出于周边区域。
一些实施例中，所述凸起部的侧面为弧面，这样在制作半导体图形时，能够避免半导体图形在凸起部的侧面断裂。
一些实施例中，所述凸起部采用有机感光材料制作，比如可以采用有机硅制作，在有机硅中含氢，在后续热处理以及高温化学气相沉积(CVD)等工艺中会通过缓冲层4向上方半导体图形扩散氢，进一步提高了半导体图形导体化的成功率。
本发明实施例还提供了一种显示装置，包括如上所述的显示基板。
该显示装置包括但不限于：射频单元、网络模块、音频输出单元、输入单元、传感器、显示单元、用户输入单元、接口单元、存储器、处理器、以及电源等部件。本领域技术人员可以理解，上述显示装置的结构并不构成对显示装置的限定，显示装置可以包括上述更多或更少的部件，或者组合某些部件，或者不同的部件布置。在本发明实施例中，显示装置包括但不限于显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。
所述显示装置可以为：电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
本发明实施例还提供了一种显示基板的制作方法，包括在衬底基板上形成薄膜晶体管阵列层，所述薄膜晶体管阵列层包括导体化的半导体图形，所述制作方法包括：
在形成所述导体化的半导体图形之前，在所述衬底基板上形成凸起部，所述导体化的半导体图形在所述衬底基板上的正投影与所述凸起部在所述衬底基板上的正投影至少部分重叠。
本实施例中，在导体化的半导体图形朝向衬底基板的一侧设置有凸起部，导体化的半导体图形在衬底基板上的正投影与凸起部在衬底基板上的正投影至少部分重叠，这样在制作显示基板时，至少部分半导体图形位于凸起部上，这部分半导体图形相比其他区域突出，在导体化处理前清洗显示基板时有利于去除其上的微观颗粒物，并且在对半导体图形进行导体化处理时，离子最先达到突出的该部分半导体图形并对其进行导体化处理，增加了半导体图形的导体化成功率，提高了显示基板的良率。
一些实施例中，形成所述凸起部包括：
在所述衬底基板上形成一层有机感光材料，对所述有机感光材料进行曝光显影后形成凸起部过渡图形；
对所述凸起部过渡图形进行烘烤，形成侧面为弧面的所述凸起部。这样在制作半导体图形时，能够避免半导体图形在凸起部的侧面断裂。
一具体实施例中，本实施例的显示基板的制作方法包括以下步骤：
步骤1、如图1所示，在衬底基板1上形成遮光金属层和凸起部；
其中，衬底基板1可为玻璃基板或石英基板，还可以为柔性基底。
具体地，可以采用溅射或热蒸发的方法在衬底基板1上沉积遮光金属层，遮光金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，遮光金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等，遮光金属层的厚度可以为0.20～0.25um。在遮光金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于遮光金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的遮光金属层，剥离剩余的光刻胶，形成遮光金属层的图形，遮光金属层的图形包括第一遮光金属层的图形21和第二遮光金属层的图形22。具体地，可以用混酸(硝酸、磷酸和醋酸的混合液)对遮光金属层进行刻蚀。遮光金属层的图形可以避免外界光照射到半导体图形上，影响显示基板的性能。
在形成有遮光金属层的图形的衬底基板1上涂覆一层有机硅氧烷，对有机硅氧烷进行前烘、曝光显影、后烘形成凸起部，凸起部的侧面为弧面；凸起部包括第一凸起部32和第二凸起部31，第一凸起部32位于存储电容所在区域，面积可以为存储电容极板的1/6～1/4，第二凸起部31位于导体化的半导体图形与数据线和/或电源线连接的过孔处，面积可以为过孔面积大小的3/4。其中，有机硅氧烷的厚度可以为0.5～0.6um，有机硅氧烷为SiO与CH3的结合物，含碳氢物质。
步骤2、如图2所示，形成缓冲层4、半导体图形、栅绝缘层6、栅极7和光刻胶11；
具体地，可以采用等离子体增强化学气相沉积(PECVD)方法在衬底基板1上沉积厚度为0.3～0.5um的缓冲层4，缓冲层4可以选用氧化物、氮化物或者氧氮化合物。
之后，可以在缓冲层4上沉积一层半导体材料，对半导体材料进行构图形成有源层51、用于形成存储电容的第一极板53的半导体图形以及用于形成连接线52的半导体图形。半导体材料具体可以采用IGZO，厚度可以为0.05～0.08um。
之后，可以采用PECVD方法在衬底基板1上沉积厚度为0.1um～0.2um的栅绝缘层6，栅绝缘层6可以选用氧化物、氮化物或者氧氮化合物。
之后可以在栅绝缘层6上采用溅射或热蒸发的方法沉积厚度约为0.6～0.8um的栅金属层，栅金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，栅金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在栅金属层上涂覆一层光刻胶11，采用掩膜板对光刻胶11进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属层，形成栅金属层的图形，栅金属层的图形包括栅极7。具体地，在栅金属层采用Cu时，可以采用H2O2药液对栅金属层进行湿刻。
之后以光刻胶保留区域的光刻胶11为掩膜，对栅绝缘层6进行干刻，示例性的，可采用高CF4+低O2干刻混合气体对栅绝缘层6进行干刻，CF4流量可为2000～2500sccm，O2流量可为1000～1500sccm，形成栅绝缘层6的图形。
之后可以对半导体图形进行导体化处理，导体化可用氨气(NH3)或者氦气(He)进行，由于第一凸起部32和第二凸起部31的设置，用于形成存储电容的第一极板53的半导体图形以及用于形成连接线52的半导体图形相对周边区域凸起，这样在进行导体化处理时，离子最先达到凸起最高位置的半导体图形并对其进行导体化处理，提高了用于形成存储电容的第一极板53的半导体图形以及用于形成连接线52的半导体图形的导体化成功率，降低因导体化工艺造成的工艺不良，而且由于用于形成存储电容的第一极板53的半导体图形以及用于形成连接线52的半导体图形相对周边区域凸起，在导体化处理前清洗时，颗粒更易被清洗干净；另外，第一凸起部32和第二凸起部31采用有机硅，其含氢，在后续热处理和高温CVD过程中，氢会通过缓冲层4向其上的IGZO扩散，会增加IGZO中的载流子使得加剧导体化，进一步提高了导体化成功率，在导体化处理后，未被栅绝缘层6覆盖的有源层51被导体化，并且形成存储电容的第一极板53和连接线52。
步骤3、如图3所示，去除光刻胶11，形成层间绝缘层8；
具体地，可以采用PECVD方法在衬底基板1上沉积厚度为0.55～0.65um的层间绝缘层8，层间绝缘层8可以选用氧化物、氮化物或者氧氮化合物。
之后，可以在层间绝缘层8上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶去除区域对应待形成过孔的区域，以光刻胶为掩膜对层间绝缘层8进行干刻，形成暴露出连接线52的过孔。示例性的，可采用CF4+低O2干刻混合气体进行干刻，CF4流量可为1000～1800sccm，O2流量可为1200～2000sccm。
步骤4、如图4所示，形成源漏金属层的图形和钝化层10。
具体地，可以在层间绝缘层8上采用溅射或热蒸发的方法沉积厚度约为0.5～0.6um的源漏金属层，源漏金属层可以是Cu，Al，Ag，Mo，Cr，Nd，Ni，Mn，Ti，Ta，W等金属以及这些金属的合金，源漏金属层可以为单层结构或者多层结构，多层结构比如Cu\Mo,Ti\Cu\Ti，Mo\Al\Mo等。在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源漏金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的源漏金属层，剥离剩余的光刻胶，形成源漏金属层的图形，源漏金属层的图形包括驱动薄膜晶体管的源极91、漏极92、信号线93和存储电容的第二极板94。
之后可以采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为0.5～0.6um的钝化层10，钝化层10可以选用氧化物、氮化物或者氧氮化合物，具体地，钝化层材料可以是SiNx，SiOx或Si(ON)x，钝化层10还可以使用Al2O3。钝化层10可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构。
经过上述步骤即可制作得到如图4所示的显示基板，之后可以在显示基板上制作像素界定层、发光单元等膜层，即可得到OLED显示基板。
在本发明各方法实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
需要说明，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于实施例而言，由于其基本相似于产品实施例，所以描述得比较简单，相关之处参见产品实施例的部分说明即可。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种显示基板，其特征在于，包括衬底基板和位于所述衬底基板上的薄膜晶体管阵列层，所述薄膜晶体管阵列层包括导体化的半导体图形，所述导体化的半导体图形朝向所述衬底基板的一侧设置有凸起部，所述导体化的半导体图形在所述衬底基板上的正投影与所述凸起部在所述衬底基板上的正投影至少部分重叠；
所述导体化的半导体图形包括存储电容的第一极板，所述凸起部包括与所述第一极板对应的第一凸起部，所述第一凸起部在所述衬底基板上的第一正投影位于所述第一极板在所述衬底基板上的第二正投影内；
所述薄膜晶体管阵列层包括信号线，所述导体化的半导体图形包括通过过孔与所述信号线连接的连接线，所述凸起部包括与所述连接线对应的第二凸起部，所述第二凸起部在所述衬底基板上的第三正投影位于所述连接线在所述衬底基板上的正投影内；
其中，所述凸起部采用含氢的有机硅。
2.根据权利要求1所述的显示基板，其特征在于，所述第一正投影的面积为所述第二正投影的面积的1/6～1/4。
3.根据权利要求1所述的显示基板，其特征在于，所述第二凸起部在所述衬底基板上的第三正投影位于所述过孔在所述衬底基板上的第四正投影内，所述第三正投影的面积为所述第四正投影的面积的1/2～3/4。
4.根据权利要求1所述的显示基板，其特征在于，所述凸起部的最大高度为0.5～0.6um。
5.根据权利要求1所述的显示基板，其特征在于，所述凸起部的侧面为弧面。
6.一种显示装置，其特征在于，包括如权利要求1-5中任一项所述的显示基板。
7.一种显示基板的制作方法，其特征在于，包括在衬底基板上形成薄膜晶体管阵列层，所述薄膜晶体管阵列层包括导体化的半导体图形和信号线，所述制作方法包括：
在形成所述导体化的半导体图形之前，在所述衬底基板上形成凸起部，所述导体化的半导体图形在所述衬底基板上的正投影与所述凸起部在所述衬底基板上的正投影至少部分重叠；
形成所述导体化的半导体图形包括：形成存储电容的第一极板；形成通过过孔与所述信号线连接的连接线；
形成所述凸起部包括：形成与所述第一极板对应的第一凸起部，所述第一凸起部在所述衬底基板上的第一正投影位于所述第一极板在所述衬底基板上的第二正投影内；形成与所述连接线对应的第二凸起部，所述第二凸起部在所述衬底基板上的第三正投影位于所述连接线在所述衬底基板上的正投影内；
其中，所述凸起部采用含氢的有机硅。
8.根据权利要求7所述的显示基板的制作方法，其特征在于，形成所述凸起部包括：
在所述衬底基板上形成一层有机硅，对所述有机硅进行曝光显影后形成凸起部过渡图形；
对所述凸起部过渡图形进行烘烤，形成侧面为弧面的所述凸起部。
CN202010454980.8A 2020-05-26 2020-05-26 显示基板及其制作方法、显示装置 Active CN111584524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010454980.8A CN111584524B (zh) 2020-05-26 2020-05-26 显示基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010454980.8A CN111584524B (zh) 2020-05-26 2020-05-26 显示基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN111584524A CN111584524A (zh) 2020-08-25
CN111584524B true CN111584524B (zh) 2023-07-28

Family

ID=72125343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010454980.8A Active CN111584524B (zh) 2020-05-26 2020-05-26 显示基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN111584524B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659244B (zh) * 2016-11-28 2019-05-11 友達光電股份有限公司 畫素結構與具有此畫素結構的顯示裝置
CN110491186A (zh) * 2017-11-22 2019-11-22 陕西云彩信息科技有限公司 一种农产品活体动物的定位追踪系统
CN109192661B (zh) * 2018-08-28 2021-10-12 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN110911424B (zh) * 2019-12-11 2022-08-09 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
CN111584524A (zh) 2020-08-25

Similar Documents

Publication Publication Date Title
US8426259B2 (en) Array substrate and method for manufacturing the same
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
US10615284B2 (en) Thin film transistor and method for fabricating the same, display substrate, display apparatus
JP2010204656A (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN106019751B (zh) 阵列基板及其制造方法、显示装置
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN115995470A (zh) 显示基板及其制造方法、显示装置
JP2010157740A (ja) Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法
CN111524957B (zh) 显示基板及其制作方法、显示装置
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
CN111584509A (zh) 显示面板及其制备方法、显示装置
US7125756B2 (en) Method for fabricating liquid crystal display device
CN111564454B (zh) 一种显示基板及其制造方法、显示装置
CN109037151B (zh) 一种阵列基板的制备方法
CN111584524B (zh) 显示基板及其制作方法、显示装置
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
KR20190065458A (ko) 어레이 기판 및 어레이 기판의 제조방법
CN108615735B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN111584526B (zh) 显示基板及其制作方法、显示装置
TW584908B (en) Method of manufacturing IPS-LCD by using 4-mask process
CN211554588U (zh) 阵列基板及液晶显示面板
CN111128876B (zh) 一种阵列基板的制备方法
CN108153072B (zh) 阵列基板及其制作方法、显示装置
US7808569B2 (en) Method for manufacturing pixel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant