JP2010204656A - Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 - Google Patents
Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 Download PDFInfo
- Publication number
- JP2010204656A JP2010204656A JP2010038635A JP2010038635A JP2010204656A JP 2010204656 A JP2010204656 A JP 2010204656A JP 2010038635 A JP2010038635 A JP 2010038635A JP 2010038635 A JP2010038635 A JP 2010038635A JP 2010204656 A JP2010204656 A JP 2010204656A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- tft
- semiconductor layer
- photoresist
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000010409 thin film Substances 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 75
- 229920002120 photoresistant polymer Polymers 0.000 claims description 68
- 238000000059 patterning Methods 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 34
- 238000003860 storage Methods 0.000 claims description 31
- 238000000151 deposition Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000002207 thermal evaporation Methods 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 238000011161 development Methods 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 8
- 239000010408 film Substances 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】ＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関する。
【解決手段】ＴＦＴ−ＬＣＤアレイ基板は、基板に形成されたゲートラインと、データラインとを備え、前記ゲートラインとデータラインは交差して画素領域を画成し、前記画素領域内に画素電極と薄膜トランジスタが形成され、前記ゲートラインとデータラインの間に第１絶縁層と第２絶縁層が形成され、前記画素電極は前記第１絶縁層と第２絶縁層の間に配置される。
【選択図】図１
【解決手段】ＴＦＴ−ＬＣＤアレイ基板は、基板に形成されたゲートラインと、データラインとを備え、前記ゲートラインとデータラインは交差して画素領域を画成し、前記画素領域内に画素電極と薄膜トランジスタが形成され、前記ゲートラインとデータラインの間に第１絶縁層と第２絶縁層が形成され、前記画素電極は前記第１絶縁層と第２絶縁層の間に配置される。
【選択図】図１
Description
本発明は、ＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関する。
薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ， ＴＦＴ−ＬＣＤと略称）は体積が小さく、エネルギー消費が少なく、輻射がないなどの特徴を有し、現在のプラットパネルディスプレイの市場において主導的地位を占めている。
ＴＦＴ−ＬＣＤは、主に互いに対向するように配置されたアレイ基板と、カラーフィルム基板とから構成される。マトリックス状に配列された薄膜トランジスタと画素電極がアレイ基板に形成されており、各画素電極は薄膜トランジスタにより制御される。薄膜トランジスタが「オン」である場合、画素電極は「オン」の時間内に充電し、充電が完了した後、画素電極の電圧は次の走査時まで維持され、次の走査時に再び充電される。通常、液晶コンデンサは大きくないので、液晶コンデンサだけでは画素電極の電圧を維持できない。そのため、蓄積コンデンサを配置することによって画素電極の電圧を保持してよい。通常、蓄積コンデンサの主なタイプについて、ゲートラインに位置する蓄積コンデンサ（Ｃｓ ｏｎ Ｇａｔｅ）と、共通電極ラインに位置するコンデンサ（Ｃｓ ｏｎ Ｃｏｍｍｏｎ）と、或いは両者の組み合わせ構造とがある。前記組み合わせ構造とは、蓄積コンデンサの一部がゲートラインに位置し、他の部分が共通電極ラインに位置するものである。上記タイプのいずれかにおいても、ゲート金属薄膜を蓄積コンデンサの１つの電極板とし、コンデンサのもう１つの電極板である画素電極との間に、厚さが３０００Å〜５０００Åであるゲート絶縁層及び厚さが１５００Å〜３５００Åであるパッシべーション層を挟んで配置している。蓄積コンデンサの計算式から分かるように、単位面積の蓄積容量の大きさと、２つの電極板間の距離とは反比例する。従来のＴＦＴ−ＬＣＤアレイ基板における蓄積コンデンサの２つの電極板間の距離は大きいから、単位面積の蓄積容量は割りに小さい。
本発明の実施例によりＴＦＴ−ＬＣＤアレイ基板が提供された。当該ＴＦＴ−ＬＣＤアレイ基板は、基板に形成されたゲートラインと、データラインとを備え、前記ゲートラインとデータラインは交差して画素領域を画成し、前記画素領域内に画素電極と薄膜トランジスタが形成され、前記ゲートラインとデータラインの間に第１絶縁層と第２絶縁層が形成され、前記第１絶縁層と第２絶縁層の間に前記画素電極が配置される。
本発明のもう１つの実施例によりＴＦＴ−ＬＣＤアレイ基板の製造方法が提供された。当該ＴＦＴ−ＬＣＤアレイ基板の製造方法は、基板にゲート金属薄膜を堆積し、パターンニング工程によってゲートラインとゲート電極とのパターンが含まれたパターンを形成するステップと、第１絶縁層と、透明導電薄膜とを順次堆積し、パターンニング工程によって画素電極のパターンが含まれたパターンを形成するステップと、第２絶縁層と、半導体層と、ドープ半導体層とを順次堆積し、パターンニング工程によって活性層と、前記画素電極の上方の第２絶縁層に位置する絶縁層ビアーホールとのパターンが含まれたパターンを形成するステップと、ソース・ドレイン金属薄膜を堆積し、パターンニング工程によってデータラインと、ソース電極と、前記絶縁層ビアーホールを介して画素電極に接続するドレイン電極と、そのドープ半導体層が完全にエッチングされることにより、その下の前記半導体層が露出されるＴＦＴチャネル領域とのパターンが含まれたパターンを形成するステップと、を備える。
以下では、図面と実施例により、本発明の実施形態に対して更なる詳細な説明をする。
図１は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例の平面図であり、図１において、アレイ基板における一つの画素ユニットの構造が示されている。図２は図１のＡ１−Ａ１方向の断面図であり、図３は図１のＢ−Ｂ方向の断面図である。
図１〜図３に示すように、本実施例のＴＦＴ−ＬＣＤアレイ基板の主体構造は、基板１に形成されたゲートライン１１と、データライン１２と、共通電極ライン１３と、画素電極４と、薄膜トランジスタとを備え、相互に直交するゲートライン１１とデータライン１２によって画素領域が画成され、薄膜トランジスタと画素電極４は画素領域内に形成される。ゲートライン１１は薄膜トランジスタへ「オン」の信号を提供することに用いられ、データライン１２は画素電極４へデータ信号を提供することに用いられ、共通電極ライン１３は画素電極４と蓄積コンデンサを構成することに用いられる。ここで、共通電極ライン１３は画素領域内に形成され、蓄積コンデンサが共通電極ラインに位置する（Ｃｓ ｏｎ Ｃｏｍｍｏｎ）構造であり、共通電極ライン１３と画素電極４の間に第１絶縁層３が挟まれて配置されている。
さらに具体的には、本実施例のＴＦＴ−ＬＣＤアレイ基板は、基板１に形成されたゲート電極２と、ゲートライン１１と、共通電極ライン１３とを備え、ゲート電極２とゲートライン１１とは接続し、共通電極ライン１３は隣接する２本のゲートライン１１の間に位置し、ゲートライン１１と平行する。第１絶縁層３は、ゲート電極２と、ゲートライン１１と、共通電極ライン１３とに形成され、且つ基板１の全体を覆う。画素電極４は第１絶縁層３に形成される。第２絶縁層５は画素電極４に形成され、且つ基板１の全体を覆う。第２絶縁層５に絶縁層ビアーホール１４が設けられている。前記絶縁層ビアーホール１４は、画素電極４のゲート電極２に近い周縁に位置し、画素電極４を露出する。活性層（半導体層６とドープ半導体層７）は第２絶縁層５に形成され、且つゲート電極の上方に位置する。ソース電極８の一端は活性層に形成され、他端はデータライン１２に接続し、ドレイン電極９の一端は活性層に形成され、他端は絶縁層ビアーホール１４を介して画素電極４に接続する。ソース電極８とドレイン電極９との間にＴＦＴチャネル領域が形成される。ＴＦＴチャネル領域のドープ半導体層７は完全にエッチングされ、半導体層６は厚さ方向の一部がエッチングされ、それによってＴＦＴチャネル領域の半導体層６は露出される。ＴＦＴチャネル領域で露出された半導体層６に対して酸化処理を行い、露出された半導体層６の表面に酸化層（例えば酸化シリコン）を形成し、ＴＦＴチャネル領域を保護することができる。酸化処理のＲＦパワーは５ＫＷ〜１３ＫＷであり、気圧は１００ｍＴ〜５００ｍＴであり、酸素の流量は１０００ｓｃｃｍ〜４０００ｓｃｃｍである。
本実施例の技術案から分かるように、蓄積コンデンサの１つの電極板である共通電極ラインは第１絶縁層の下に形成され、蓄積コンデンサのもう１つの電極板である画素電極は第１絶縁層の上に形成されるため、蓄積コンデンサの２つの電極板の間の距離は第１絶縁層の厚さしかない。また、ドレイン電極は画素電極の上方に位置し、両者は絶縁層ビアーホールを介して接続する。第１絶縁層の堆積について、高速堆積法を採用でき、それによって生産効率を向上できる。第２絶縁層の堆積について、低速堆積法を採用でき、それによって絶縁層の表面は滑らかで、膜表面の質がよい。表面の質がよい絶縁層は、その上に形成された半導体層とよく整合でき、キャリヤーの転送に寄与するため、ＴＦＴの特性を向上できる。
図４〜図１３はＴＦＴ−ＬＣＤアレイ基板の第１実施例の製造過程の概略図である。以下の説明において、本願に記載のパターンニング工程は、ホトレジストの塗布、マスキング、露光、エッチングなどの工程を備える。ホトレジストについては、ポジティブホトレジストを例とする。
図４は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例において第１回のパターンニング工程を経た後の平面図である。図面４において、一つの画素ユニットの構造が示されている。図５は図４のＡ２−Ａ２方向の断面図である。まず、磁気制御スパッタリング法、或いは熱蒸着法により、基板１（ガラス基板或いは石英基板）に厚さが５００Å〜４０００Åであるゲート金属薄膜を堆積する。ゲート金属薄膜については、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕなどの金属或いは合金を採用してもよく、多層金属薄膜から構成された複合薄膜を採用してもよい。図４、５に示すように、普通のマスク（シングルトーンマスクとも言う）で第１回のパターンニング工程によってゲート電極２と、ゲート１１と、共通電極ライン１３とのパターンが含まれたパターンを形成する。
図６はＴＦＴ−ＬＣＤアレイ基板の第１実施例において第２回のパターンニング工程を経た後の平面図である。図６において、一つの画素ユニットの構造が示されている。図７は図６のＡ３−Ａ３方向の断面図である。上記構造のパターンを完成した基板に、プラズマ強化化学気相蒸着法（ＰＥＣＶＤと略称）により、厚さが２０００Å〜５０００Åである第１絶縁層３を堆積する。その後、磁気制御スパッタリング法、或いは熱蒸着法により、厚さが３００Å〜６００Åである透明導電薄膜を堆積する。第１絶縁層については、酸化物、窒化物、或いは窒酸化物を採用してよく、対応する反応ガスはＳｉＨ４と、ＮＨ３と、Ｎ２との混合ガス、或いはＳｉＨ２Ｃｌ２と、ＮＨ３と、Ｎ２との混合ガスであってよい。透明導電薄膜の材料について、ＩＴＯ、ＩＺＯ、或いはアルミニウム亜鉛酸化物などであってもよい。ほかの透明金属又は透明金属酸化物を採用してもよい。図６、７に示すように、普通のマスクで、第２回のパターンニング工程によって画素領域内に画素電極４のパターンが含まれたパターンを形成する。この工程において、第１絶縁層の堆積は高速堆積法を採用し、それによって生産効率を向上できる。通常、ＲＦパワーとシランの流量を向上させることによって堆積スピードを上げることができるが、堆積された薄膜の質は悪く、均一性が悪い。本実施例において、高速堆積のＲＦパワーは４５００Ｗ〜７０００Ｗであり、シランの流量は９００ｓｃｃｍ〜１６００ｓｃｃｍである。
図８は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例において第３回のパターンニング工程を経た後の平面図である。図面８において、一つの画素ユニットの構造が示されている。図９は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例の第３回のパターンニング工程において露光・現像した後のＡ４−Ａ４方向の断面図である。上記構造のパターンを完成した基板に、ＰＥＣＶＤ法により、厚さが１０００Å〜２０００Åである第２絶縁層５と、厚さが１０００Å〜３０００Åである半導体薄膜２１と、厚さが５００Å〜１０００Åであるドープ半導体薄膜２２とを順次堆積する。第２絶縁層５について、酸化物、窒化物、或いは窒酸化物を採用してよく、対応する反応ガスはＳｉＨ４と、ＮＨ３と、Ｎ２との混合ガス、或いはＳｉＨ２Ｃｌ２と、ＮＨ３と、Ｎ２との混合ガスであってよい。半導体薄膜２１を製造するための反応ガスはＳｉＨ４と、Ｈ２との混合ガス、或いはＳｉＨ２Ｃｌ２と、Ｈ２との混合ガスであってよい。ドープ半導体薄膜２２を製造するための反応ガスはＳｉＨ４と、ＰＨ３と、Ｈ２との混合ガス、或いはＳｉＨ２Ｃｌ２と、ＰＨ３と、Ｈ２との混合ガスであってよい。その後、ドープ半導体薄膜２２にホトレジスト３０を塗布し、ハーフトーンマスク或いはグレートーンマスクによって露光し、ホトレジストを完全露光領域Ａと、未露光領域Ｂと、半露光領域Ｃとに形成する。未露光領域Ｂは、活性層のパターンが位置する領域に対応し、完全露光領域Ａは、絶縁層ビアーホールのパターンが位置する領域に対応し、半露光領域Ｃは、活性層のパターン及び絶縁層ビアーホールのパターン以外の領域に対応する。図９に示すように、露光されたホトレジストに対して現像処理を行った後、未露光領域Ｂのホトレジストの厚さには変化がなく、ホトレジスト完全保留領域を形成し、完全露光領域Ａのホトレジストは完全に除去され、ホトレジスト完全除去領域を形成し、半露光領域Ｃのホトレジストの厚さは半分薄くなり、ホトレジスト半保留領域を形成する。この工程において、第２絶縁層の堆積について、低速堆積法が採用され、絶縁層の表面は滑らかで、均一性がよく、膜表面の質がよい。そのため、表面の質がよい第２絶縁層は、その上に形成された半導体薄膜とよく整合でき、キャリヤーの転送に寄与する。この低速堆積のＲＦパワーは２５００Ｗ〜４０００Ｗであり、シランの流量は５００ｓｃｃｍ〜８００ｓｃｃｍである。
図１０は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例の第３回のパターンニング工程において第１回のエッチング工程を経た後のＡ４−Ａ４方向の断面図である。図１０に示すように、第１回のエッチング工程により、完全露光領域Ａのドープ半導体薄膜２２と、半導体薄膜２１と、第２絶縁層５とを完全にエッチングし、絶縁層ビアーホール１４のパターンを形成する。絶縁層ビアーホール１４は画素電極４のゲート電極２に近い周縁に位置し、その内で画素電極４を露出する。
図１１は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例の第３回のパターンニング工程においてアッシング工程を経た後のＡ４−Ａ４方向の断面図である。図１１に示すように、アッシング工程により、半露光領域Ｃのホトレジストを除去し、当該領域のドープ半導体薄膜２２を露出する。未露光領域Ｂのホトレジストの厚さは半露光領域Ｃのホトレジストの厚さよりも厚いため、アッシング工程を経た後、ある程度厚さのホトレジスト３０が依然として未露光領域Ｂを覆っている。
図１２は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例の第３回のパターンニング工程において第２回のエッチング工程を経た後のＡ４−Ａ４方向の断面図である。図１２に示すように、第２回のエッチング工程により、半露光領域Ｃのドープ半導体薄膜と、半導体薄膜とを完全にエッチングし、活性層のパターンを形成する。活性層のパターンはゲート電極２の上方に位置し、半導体層６と、ドープ半導体層７とを含んでいる。
図１３は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例の第３回のパターンニング工程を経た後のＡ４−Ａ４方向の断面図である。図８と図１３に示すように、残りのホトレジストを剥離し、本発明に係るＴＦＴ−ＬＣＤアレイ基板の第１実施例の第３回のパターンニング工程を完成する。
上記構造のパターンを完成した基板に、磁気制御スパッタリング法、或いは熱蒸着法により、厚さが２０００Å〜３０００Åであるソース・ドレイン金属薄膜を堆積する。ソース・ドレイン金属薄膜については、Ｃｒ、Ｗ、Ｔｉ、Ｔａ、Ｍｏ、Ａｌ、Ｃｕなどの金属或いは合金を採用してもよく、多層金属薄膜から構成された複合薄膜を採用してもよい。図１〜３に示すように、普通のマスクで第４回のパターンニング工程により、ソース・ドレイン金属薄膜に対してパターンニングを行い、データライン１２と、ソース電極８と、ドレイン電極９と、ＴＦＴチャネル領域とのパターンを形成する。ソース電極８の一端は活性層に形成され、他端はデータライン１２に接続し、ドレイン電極９の一端は活性層に形成され、他端は絶縁層ビアーホール１４を介して画素電極４に接続する。ソース電極８とドレイン電極９との間にＴＦＴチャネル領域が形成される。ＴＦＴチャネル領域のドープ半導体層７は完全にエッチングされ、半導体層６は厚さ方向の一部をエッチングされ、それによって当該領域の半導体層６は露出される。ＴＦＴチャネル領域の半導体層６に対して酸化処理を行い、露出された半導体層６の表面に酸化層（例えば酸化シリコン）を形成することができる。当該酸化層はＴＦＴチャネル領域を保護する役割を果たせる。酸化処理のＲＦパワーは５ＫＷ〜１３ＫＷであり、気圧は１００ｍＴ〜５００ｍＴであり、酸素の流量は１０００ｓｃｃｍ〜４０００ｓｃｃｍである。
以上説明した４回のパターンニング工程は、本実施例に係るＴＦＴ−ＬＣＤアレイ基板の製造を実現する一つの方法であり、実際に適用するとき、パターンニング工程の回数を増やしたり、減らしたりすることができる。又は、異なる材料或いは材料の組み合わせを選択しても本発明を実現できる。例えば、本実施例のＴＦＴ−ＬＣＤアレイ基板の第３回のパターンニング工程の代わりに２回のパターンニング工程で完成することができる。当該２回のパターンニング工程において、普通のマスクでパターンニング工程によって活性層のパターンを形成し、その後、普通のマスクでもう１回のパターンニング工程によって絶縁層ビアーホールのパターンを形成する。
図１４は本発明に係るＴＦＴ−ＬＣＤアレイ基板の第２実施例の平面図である。図面１４において、一つの画素ユニットの構造が示されている。図１５は図１４のＡ５−Ａ５方向の断面図であり、図１６は図１４のＣ−Ｃ方向の断面図である。図１４〜１６に示すように、本実施例のＴＦＴ−ＬＣＤアレイ基板は、蓄積コンデンサがゲートラインに位置する（Ｃｓ ｏｎ Ｇａｔｅ）構造であり、その主体構造は前記第１実施例の基板の構造と同じであり、基板１に形成されたゲートライン１１と、データライン１２と、画素電極４と、薄膜トランジスタとを備え、画素電極４はゲートライン１１と共に蓄積コンデンサを構成し、ゲートライン１１と画素電極４との間に第１絶縁層３しか挟んで配置されていない。具体的に、本発明に係るＴＦＴ−ＬＣＤアレイ基板は、基板１に形成されたゲート電極２と、ゲートライン１１とを備え、ゲート電極２とゲートライン１１とは接続する。第１絶縁層３は、ゲート電極２と、ゲートライン１１とに形成され、且つ基板１の全体を覆う。画素電極４は第１絶縁層３に形成され、少なくとも片側の周縁がゲートライン１１の上方を覆う。第２絶縁層５は画素電極４に形成され、且つ基板１の全体を覆う。第２絶縁層５に絶縁層ビアーホール１４が設けられている。前記絶縁層ビアーホール１４は画素電極４のゲート電極２に近い周縁に位置する。活性層（半導体層６とドープ半導体層７）は第２絶縁層５に形成され、且つゲート電極２の上方に位置する。ソース電極８の一端は活性層に形成され、他端はデータライン１２に接続し、ドレイン電極９の一端は活性層に形成され、他端は絶縁層ビアーホール１４を介して画素電極４に接続し、ソース電極８とドレイン電極９の間にＴＦＴチャネル領域が形成される。ＴＦＴチャネル領域のドープ半導体層７は完全にエッチングされ、半導体層６は厚さ方向の一部がエッチングされ、それによってＴＦＴチャネル領域の半導体層６を露出する。更に、ＴＦＴチャネル領域の半導体層６に対して酸化処理を行い、露出された半導体層６の表面に酸化層を形成し、ＴＦＴチャネル領域を保護することができる。
本実施例のＴＦＴ−ＬＣＤアレイ基板の製造過程は上記第１実施例とほぼ同じであり、異なるところは、本実施例の第１回パターンニング工程において、ゲート電極２とゲートライン１１のパターンが含まれたパターンを形成し、第２回パターンニング工程によって形成された画素電極４は一部のゲートライン１１を覆うことにある。ここで、同じ内容の説明を省略する。
実際の適用において、本発明は、一部がゲートラインに位置し、他の部分が共通電極ラインに位置する蓄積コンデンサの構造を形成してもよい。即ち、上記第１実施例と第２実施例とを組み合せて組み合せ構造を形成し、画素領域内に共通電極ラインを配置すると共に、画素電極に一部のゲートラインを覆わせる。
本発明の上記実施例において、ＴＦＴ−ＬＣＤアレイ基板が提供された。２層の絶縁層を配置し、画素電極をこの２層の絶縁層の間に配置することにより、画素電極は、共通電極ライン或いはゲートラインと共に蓄積コンデンサを構成する場合に、蓄積コンデンサの２つの電極板間の距離は第１絶縁層の厚さしかない。２つの電極板間にゲート絶縁層とパッシべーション層とを挟んで配置する従来の蓄積コンデンサの構造と比べ、本発明の蓄積コンデンサの２つの電極板間の距離は大いに減縮され、単位面積の蓄積容量がの大きくした。更に、本発明は２層絶縁層の構造を採用するため、絶縁層と半導体層の間に形成された界面を改善でき、ＴＦＴの特性を向上できる。本発明の第１絶縁層の蓄積について、高速蓄積法が採用され、生産効率は向上したが、高速に蓄積された絶縁層の表面は粗く、界面の状態は悪く、その上に堆積された半導体層とよく整合できない。それに対して、本発明は低速堆積法により、相対的に薄い第２絶縁層を形成する。低速に堆積された絶縁層の表面は滑らかであり、均一性がよく、膜表面の質がよいため、生産効率を影響しない前提に、絶縁層の表面の質が向上し、その上の半導体層とよく整合でき、キャリヤーの転送に寄与し、薄膜トランジスタの電気学特性を向上させた。
ＴＦＴ−ＬＣＤが作動するときに、ソース電極とゲート電極との間に、ドレイン電極とゲート電極との間に、寄生コンデンサが存在するため、画素電極の充電が終わる瞬間にキックバック電圧ΔＶｐが生じる。このキックバック電圧ΔＶｐは、下記の式により表される。
但し、Ｖｇｈはゲート電極の「オン」電圧で、Ｖｇｌはゲート電極の「オフ」電圧で、Ｃｌｃは液晶コンデンサで、Ｃｇｓは寄生コンデンサで、Ｃｓは蓄積コンデンサである。研究によって分かるように、キックバック電圧ΔＶｐの存在によって画素電極の極性は変更され、そして、正、負極性の電圧差は一致しないようになり、表示画面のフリッカ（ｆｌｉｃｋｅｒ）現象が現れ、表示の質は大きく影響される。そのため、設計上、生じるキックバック電圧ΔＶｐをなるべく小さくすることが要求される。本発明において、単位面積の蓄積容量の大きさは増大したため、蓄積容量の残量は十分に保証され、キックバック電圧ΔＶｐを効果的に減少し、表示の質を向上させた。
本発明に係るＴＦＴ−ＬＣＤアレイ基板の製造方法の実施例は以下のステップを備えることができる。
ステップ１：基板にゲート金属薄膜を堆積し、パターンニング工程によってゲートラインとゲート電極とのパターンが含まれたパターンを形成する。
ステップ２：ステップ１を完成した基板に、第１絶縁層と透明導電薄膜を堆積し、パターンニング工程によって画素電極のパターンが含まれたパターンを形成する。
ステップ３：ステップ２を完成した基板に、第２絶縁層と、半導体薄膜と、ドープ半導体薄膜とを堆積し、パターンニング工程によって活性層と、前記画素電極の上方に位置する絶縁層ビアーホールとのパターンが含まれたパターンを形成する。
ステップ４：ステップ３を完成した基板に、ソース・ドレイン金属薄膜を堆積し、パターンニング工程によってデータラインと、ソース電極と、前記絶縁層ビアーホールを介して画素電極に接続するドレイン電極と、そのドープ半導体層が完全にエッチングされたＴＦＴチャネル領域とのパターンが含まれたパターンを形成する。
当該実施例のステップ４において、更にＴＦＴチャネル領域の半導体層に対して酸化処理を行い、露出された半導体層の表面に酸化層を形成することもできる。
当該実施例において、第１絶縁層と第２絶縁層が形成され、且つ画素電極が第１絶縁層と第２絶縁層の間に形成されたため、画素電極は、共通電極ライン或いはゲートラインと共に蓄積コンデンサを構成する場合に、蓄積コンデンサの２つの電極板間の距離は第１絶縁層の厚さしかなく、蓄積コンデンサの２つの電極板間の距離は大いに減縮され、単位面積の蓄積容量の大きさが増大した。更に、本発明は２層絶縁層の構造を採用するため、絶縁層と半導体層の間に形成された界面を改善でき、ＴＦＴの特性を向上できる。
本発明に係るＴＦＴ−ＬＣＤアレイ基板の製造方法の第１例示は以下のステップを備える。
ステップ１１：基板にゲート金属薄膜を堆積し、パターンニング工程によってゲートラインと、ゲート電極と、共通電極ラインとのパターンが含まれたパターンを形成する。
ステップ１２：ステップ１１を完成した基板に、第１絶縁層と透明導電薄膜を堆積し、パターンニング工程によって画素電極のパターンが含まれたパターンを形成する。
ステップ１３：プラズマ強化化学気相蒸着法により、第２絶縁層と、半導体薄膜と、ドープ半導体薄膜とを順次堆積する。その後、前記ドープ半導体薄膜にホトレジストを塗布する。
ステップ１４：ハーフトーンマスク、或いはグレートーンマスクによって露光し、ホトレジストを、活性層のパターンが位置する領域に対応するホトレジスト完全保留領域と、絶縁層ビアーホールのパターンが位置する領域に対応するホトレジスト完全除去領域と、活性層のパターン及び絶縁層ビアーホールのパターン以外の領域に対応するホトレジスト半保留領域と、に形成する。現像処理を行った後、ホトレジスト完全保留領域のホトレジストの厚さは変化がなく、ホトレジスト完全除去領域のホトレジストは完全に除去され、ホトレジスト半保留領域のホトレジストは薄くなる。
ステップ１５：第１回のエッチング工程により、ホトレジスト完全除去領域のドープ半導体薄膜と、半導体薄膜と、第２絶縁層とを完全にエッチングし、画素電極のゲート電極に近い周縁に位置し、その中で画素電極が露出された絶縁層ビアーホールのパターンを形成する。
ステップ１６：アッシング工程により、ホトレジスト半保留領域のホトレジストを除去し、当該領域のドープ半導体薄膜を露出する。
ステップ１７：第２回のエッチング工程により、ホトレジスト半保留領域のドープ半導体層と半導体薄膜をエッチングし、活性層のパターンを形成し、残りのホトレジストを剥離する。
ステップ１８：磁気制御スパッタリング法、或いは熱蒸着法により、ステップ１７を完成した基板にソース・ドレイン金属薄膜を堆積する。
ステップ１９：普通のマスクでパターンニング工程によってソース・ドレイン金属薄膜に対してパターニングを行い、データラインと、その一端は活性層に位置し、他端はデータラインに接続するソース電極と、その一端は活性層に位置し、他端は絶縁層ビアーホールを介して画素電極に接続するドレイン電極と、ＴＦＴチャネル領域とのパターンを形成し、ソース電極とドレイン電極の間におけるＴＦＴチャネル領域のドープ半導体層は完全にエッチングされ、半導体層は厚さ方向の一部がエッチングされ、それによってＴＦＴチャネル領域の半導体層を露出する。
前記ＴＦＴチャネル領域の半導体層に対して酸化処理を行い、露出された半導体層の表面に酸化層を形成することができる。
本例示で製造するＴＦＴ−ＬＣＤアレイ基板は、蓄積コンデンサが共通電極ラインに位置する（Ｃｓ ｏｎ Ｃｏｍｍｏｎ）構造であり、その製造過程については、上記図１〜１３に示す技術案で詳細に紹介されたため、ここでその説明を省略する。
本発明に係るＴＦＴ−ＬＣＤアレイ基板の製造方法の第２例示は以下のステップを備える。
ステップ２１：基板にゲート金属薄膜を堆積し、パターンニング工程によってゲートラインと、ゲート電極とのパターンが含まれたパターンを形成する。
ステップ２２：ステップ２１を完成した基板に、第１絶縁層と、透明導電薄膜とを順次堆積し、パターンニング工程により、一部のゲートラインを覆う画素電極のパターンが含まれたパターンを形成する。
ステップ２３：プラズマ強化化学気相蒸着法により、第２絶縁層と、半導体薄膜と、ドープ半導体薄膜とを順次堆積する。その後、ドープ半導体薄膜にホトレジストを塗布する。
ステップ２４：ハーフトーンマスク、或いはグレートーンマスクによって露光し、ホトレジストを、活性層のパターンが位置する領域に対応するホトレジスト完全保留領域と、絶縁層ビアーホールのパターンが位置する領域に対応するホトレジスト完全除去領域と、活性層のパターン及び絶縁層ビアーホールのパターン以外の領域に対応するホトレジスト半保留領域と、に形成する。現像処理を行った後、ホトレジスト完全保留領域のホトレジストの厚さは変化がなく、ホトレジスト完全除去領域のホトレジストは完全に除去され、ホトレジスト半保留領域のホトレジストは薄くなる。
ステップ２５：第１回のエッチング工程により、ホトレジスト完全除去領域のドープ半導体薄膜と、半導体薄膜と、第２絶縁層とを完全にエッチングし、画素電極のゲート電極に近い周縁に位置し、その中で画素電極が露出された絶縁層ビアーホールのパターンを形成する。
ステップ２６：アッシング工程により、ホトレジスト半保留領域のホトレジストを除去し、当該領域のドープ半導体薄膜を露出する。
ステップ２７：第２回のエッチング工程により、ホトレジスト半保留領域のドープ半導体薄膜と半導体薄膜を完全にエッチングし、活性層のパターンを形成し、残りのホトレジストを剥離する。
ステップ２８：磁気制御スパッタリング法、或いは熱蒸着法により、ステップ２７を完成した基板にソース・ドレイン金属薄膜を堆積する。
ステップ２９：普通のマスクでパターンニング工程によってソース・ドレイン金属薄膜に対してパターニングを行い、データラインと、その一端は活性層に位置し、他端はデータラインに接続するソース電極と、その一端は活性層に位置し、他端は絶縁層ビアーホールを介して画素電極に接続するドレイン電極と、ＴＦＴチャネル領域とのパターンを形成する。ソース電極とドレイン電極との間におけるＴＦＴチャネル領域のドープ半導体層は完全にエッチングされ、半導体層は厚さ方向の一部がエッチングされ、それによってＴＦＴチャネル領域の半導体層を露出する。前記ＴＦＴチャネル領域の半導体層に対して酸化処理を行い、露出された半導体層の表面に酸化層を形成する。
本例示で製造するＴＦＴ−ＬＣＤアレイ基板は、蓄積コンデンサがゲートラインに位置する（Ｃｓ ｏｎ Ｇａｔｅ）構造であり、その製造過程は上記第１実施例とほぼ同じであり、異なるところは、本実施例のステップ２１において、ゲート電極とゲートラインのパターンが含まれたパターンを形成し、ステップ２２において、形成された画素電極は一部のゲートラインを覆うことにある。
上記技術案において、酸化処理のＲＦパワーは５ＫＷ〜１３ＫＷであり、気圧は１００ｍＴ〜５００ｍＴであり、酸素の流量は１０００ｓｃｃｍ〜４０００ｓｃｃｍである。第１絶縁層の堆積について、高速堆積法が採用され、それによって生産効率を向上できる。第２絶縁層の堆積について、低速堆積法が採用され、それによって絶縁層の表面は滑らかで、膜表面の質がよい。表面の質がよい絶縁層は、その上に形成された半導体層とよく整合でき、キャリヤーの転送に寄与するため、薄膜トランジスタの電気学特性を向上できる。
実際の適用において、本発明は、一部がゲートラインに位置し、他の部分が共通電極ラインに位置する蓄積コンデンサの構造を形成してもよい。即ち、上記第１実施例と第２実施例とを組み合せて組み合せ構造を形成し、ステップ１において、共通電極ラインを形成し、更にステップ２において、形成された画素電極に一部のゲートラインを覆わせる。
上記実施例は本発明の技術案を説明するものであり、限定するものではない。最良な実施形態を参照して本発明を詳細に説明したが、当業者は、その精神を逸脱しない範囲内において本発明の技術案を修正し、或いは均等な変更をすることができると理解すべきである。
１ 基板
２ ゲート電極
３ 第１絶縁層
４ 画素電極
５ 第２絶縁層
６ 半導体層
７ ドープ半導体層
８ ソース電極
９ ドレイン電極
１１ ゲートライン
１２ データライン
１３ 共通電極ライン
１４ 絶縁層ビアーホール
２１ 半導体薄膜
２２ ドープ半導体薄膜
３０ ホトレジスト
２ ゲート電極
３ 第１絶縁層
４ 画素電極
５ 第２絶縁層
６ 半導体層
７ ドープ半導体層
８ ソース電極
９ ドレイン電極
１１ ゲートライン
１２ データライン
１３ 共通電極ライン
１４ 絶縁層ビアーホール
２１ 半導体薄膜
２２ ドープ半導体薄膜
３０ ホトレジスト
Claims (15)
- 基板に形成されたゲートラインと、データラインとを備えるＴＦＴ−ＬＣＤアレイ基板であって、
前記ゲートラインとデータラインとは交差して画素領域を画成し、前記画素領域内に画素電極と薄膜トランジスタが形成され、前記ゲートラインとデータラインとの間に第１絶縁層と第２絶縁層が形成され、前記画素電極は前記第１絶縁層と第２絶縁層との間に配置されることを特徴とするＴＦＴ−ＬＣＤアレイ基板。 - 前記第１絶縁層は前記ゲートラインと前記薄膜トランジスタのゲート電極に形成され、前記画素電極は前記第１絶縁層に形成され、前記第２絶縁層は前記画素電極と前記第１絶縁層に形成され、前記第２絶縁層において、前記画素電極に絶縁層ビアーホールが形成され、活性層が第２絶縁層に形成され、且つ前記ゲート電極の上方に位置し、薄膜トランジスタのソース電極の一端は前記活性層に位置し、他端はデータラインに接続し、薄膜トランジスタのドレイン電極の一端は前記活性層に位置し、他端は前記絶縁層ビアーホールを介して画素電極に接続し、前記ソース電極とドレイン電極との間にＴＦＴチャネル領域が形成されることを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板。
- 前記活性層は堆積された半導体層とドープ半導体層を備え、前記ＴＦＴチャネル領域において、前記ドープ半導体層は完全にエッチングされ、前記半導体層の厚さ方向の一部がエッチングされることにより、ＴＦＴチャネル領域の半導体層を露出させることを特徴とする請求項２に記載のＴＦＴ−ＬＣＤアレイ基板。
- 前記ＴＦＴチャネル領域において、前記ドープ半導体層を介して露出された半導体層の表面に、酸化処理によって形成された酸化層があることを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板。
- 前記画素領域内に、前記画素電極と重なって蓄積コンデンサを構成する共通電極ラインが更に形成されたことを特徴とする請求項１〜４のいずれか一項に記載のＴＦＴ−ＬＣＤアレイ基板。
- 前記画素電極は前記ゲートラインの一部を覆うことを特徴とする請求項１〜５のいずれか一項に記載のＴＦＴ−ＬＣＤアレイ基板。
- ＴＦＴ−ＬＣＤアレイ基板の製造方法であって、
基板にゲート金属薄膜を堆積し、パターンニング工程によってゲートラインとゲート電極とのパターンが含まれたパターンを形成するステップと、
第１絶縁層と、透明導電薄膜とを順次堆積し、パターンニング工程によって画素電極のパターンが含まれたパターンを形成するステップと、
第２絶縁層と、半導体層と、ドープ半導体層とを順次堆積し、パターンニング工程によって活性層と、前記画素電極の上方の第２絶縁層に位置する絶縁層ビアーホールとのパターンが含まれたパターンを形成するステップと、
ソース・ドレイン金属薄膜を堆積し、パターンニング工程によってデータラインと、ソース電極と、前記絶縁層ビアーホールを介して画素電極に接続するドレイン電極と、そのドープ半導体層が完全にエッチングされることにより、その下の前記半導体層が露出されるＴＦＴチャネル領域とのパターンが含まれたパターンを形成するステップと、を備えることを特徴とするＴＦＴ−ＬＣＤアレイ基板の製造方法。 - 活性層と、絶縁層ビアーホールとのパターンが含まれたパターンを形成するステップは、
プラズマ強化化学気相蒸着法により、第２絶縁層と、半導体層と、ドープ半導体層とを順次堆積するステップと、
前記ドープ半導体層にホトレジストを塗布するステップと、
ハーフトーンマスク、或いはグレートーンマスクによって露光し、前記ホトレジストを、活性層のパターンが位置する領域に対応するホトレジスト完全保留領域と、絶縁層ビアーホールのパターンが位置する領域に対応するホトレジスト完全除去領域と、活性層のパターン及び絶縁層ビアーホールのパターン以外の領域に対応するホトレジスト半保留領域とに形成し、露光された前記ホトレジストに対して現像処理を行った後、前記ホトレジスト完全保留領域のホトレジストの厚さには変化がなく、前記ホトレジスト完全除去領域のホトレジストは完全に除去され、前記ホトレジスト半保留領域のホトレジストは薄くなるステップと、
第１回のエッチング工程により、前記ホトレジスト完全除去領域のドープ半導体層と、半導体層と、第２絶縁層とを完全にエッチングにより除去し、その中で前記画素電極が露出された前記絶縁層ビアーホールのパターンを形成するステップと、
アッシング工程により、前記ホトレジスト半保留領域のホトレジストを除去し、前記ドープ半導体層を露出するステップと、
第２回のエッチング工程により、前記ホトレジスト半保留領域のドープ半導体層と半導体層を完全にエッチングにより除去し、活性層のパターンを形成するステップと、
残りのホトレジストを剥離するステップと、を備えることを特徴とする請求項７に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。 - データラインと、ソース電極と、ドレイン電極と、ＴＦＴチャネル領域とのパターンが含まれたパターンを形成するステップは、
磁気制御スパッタリング法、或いは熱蒸着法により、ソース・ドレイン金属層を堆積するステップと、
普通のマスクでパターンニング工程によってソース・ドレイン金属層に対してパターニングを行い、データラインと、その一端は活性層に位置し、他端はデータラインに接続するソース電極と、その一端は活性層に位置し、他端は絶縁層ビアーホールを介して画素電極に接続するドレイン電極と、ＴＦＴチャネル領域とのパターンを形成するステップと、を備え、
ソース電極とドレイン電極との間におけるＴＦＴチャネル領域のドープ半導体層は完全にエッチングされ、半導体層は厚さ方向の一部がエッチングされることによってＴＦＴチャネル領域の半導体層を露出させることを特徴とする請求項７に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。 - 前記ＴＦＴチャネル領域の露出された半導体層に対して酸化処理を行い、前記ドープ半導体層を介して露出された半導体層の表面に酸化層を形成することを特徴とする請求項７〜９のいずれか一項に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
- 前記酸化処理のＲＦパワーは５ＫＷ〜１３ＫＷであり、気圧は１００ｍＴ〜５００ｍＴであり、酸素の流量は１０００ｓｃｃｍ〜４０００ｓｃｃｍであることを特徴とする請求項１０に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
- 前記第１絶縁層は高速堆積法によって堆積され、前記第２絶縁層は低速堆積法によって堆積されることを特徴とする請求項７〜９のいずれか一項に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
- 前記高速堆積のＲＦパワーは４５００Ｗ〜７０００Ｗであり、シランの流量は９００ｓｃｃｍ〜１６００ｓｃｃｍであり、且つ前記低速堆積のＲＦパワーは２５００Ｗ〜４０００Ｗであり、シランの流量は５００ｓｃｃｍ〜８００ｓｃｃｍであることを特徴とする請求項１２に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
- ゲートラインと、ゲート電極とのパターンが含まれたパターンが形成されるとともに、ゲートラインと平行して延伸する共通電極ラインも形成され、この共通電極ラインは、その後に形成される画素電極と重なることを特徴とする請求項７に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
- 前記画素電極は前記ゲートラインの一部を覆うことを特徴とする請求項７〜９、或いは請求項１４のいずれか一項に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100786437A CN101819363B (zh) | 2009-02-27 | 2009-02-27 | Tft-lcd阵列基板及其制造方法 |
| CN200910078643.7 | 2009-02-27 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2010204656A true JP2010204656A (ja) | 2010-09-16 |
| JP2010204656A5 JP2010204656A5 (ja) | 2013-04-11 |
| JP5688909B2 JP5688909B2 (ja) | 2015-03-25 |
Family
ID=42654512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010038635A Expired - Fee Related JP5688909B2 (ja) | 2009-02-27 | 2010-02-24 | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20100220254A1 (ja) |
| JP (1) | JP5688909B2 (ja) |
| KR (1) | KR101119215B1 (ja) |
| CN (1) | CN101819363B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013115051A1 (ja) * | 2012-01-31 | 2015-05-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768989A (zh) * | 2011-05-06 | 2012-11-07 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板结构及制造方法 |
| CN202423298U (zh) * | 2011-12-31 | 2012-09-05 | 京东方科技集团股份有限公司 | 一种tft、阵列基板以及显示器件 |
| TWI502645B (zh) * | 2012-03-09 | 2015-10-01 | Air Prod & Chem | 低溫含矽膜 |
| US20150123117A1 (en) * | 2012-05-14 | 2015-05-07 | Sharp Kabushshiki Kaisha | Semiconductor device and method for manufacturing same |
| KR20140021118A (ko) | 2012-08-07 | 2014-02-20 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN102981336B (zh) * | 2012-11-29 | 2015-07-15 | 京东方科技集团股份有限公司 | 阵列基板、显示模组及其制备方法 |
| CN103226286B (zh) * | 2013-04-24 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种光屏障玻璃的制备方法 |
| TWI495942B (zh) * | 2013-05-20 | 2015-08-11 | Au Optronics Corp | 畫素結構、顯示面板與畫素結構的製作方法 |
| CN103560112B (zh) | 2013-11-12 | 2015-11-18 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法及用该方法制造的薄膜晶体管基板 |
| US9653608B2 (en) * | 2013-12-23 | 2017-05-16 | Boe Technology Group Co., Ltd. | Array substrate and manufacturing method thereof, display device and thin film transistor |
| CN103792744A (zh) * | 2014-01-23 | 2014-05-14 | 深圳市华星光电技术有限公司 | 存储电容、像素单元及存储电容的制造方法 |
| JP2016057428A (ja) * | 2014-09-09 | 2016-04-21 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
| CN104635393A (zh) * | 2015-02-09 | 2015-05-20 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板和液晶显示装置 |
| TWI561894B (en) * | 2015-05-29 | 2016-12-11 | Hon Hai Prec Ind Co Ltd | Manufacturing method of making electronic connection structure, tft substrate, and insulation layer |
| KR102536344B1 (ko) * | 2015-12-31 | 2023-05-25 | 엘지디스플레이 주식회사 | 표시장치 |
| CN105632896B (zh) * | 2016-01-28 | 2018-06-15 | 深圳市华星光电技术有限公司 | 制造薄膜晶体管的方法 |
| CN206348571U (zh) * | 2017-01-10 | 2017-07-21 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN107065359A (zh) * | 2017-05-31 | 2017-08-18 | 深圳市华星光电技术有限公司 | 显示面板 |
| CN108538855B (zh) * | 2018-03-30 | 2020-06-30 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板的制作方法 |
| KR20210088800A (ko) * | 2020-01-06 | 2021-07-15 | 삼성디스플레이 주식회사 | 디스플레이 장치의 제조 방법 |
| CN112297646B (zh) * | 2020-11-17 | 2022-07-05 | 山东华菱电子股份有限公司 | 一种薄膜热敏打印头用发热基板的制造方法 |
| CN113394235B (zh) * | 2021-05-20 | 2022-10-21 | 北海惠科光电技术有限公司 | 阵列基板及阵列基板的制造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275417A (ja) * | 1989-04-17 | 1990-11-09 | Nec Corp | 表示素子用薄膜トランジスタ |
| JPH052189A (ja) * | 1991-06-26 | 1993-01-08 | Toshiba Corp | 液晶表示装置 |
| JPH05119351A (ja) * | 1991-10-29 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置およびその製造方法 |
| JPH07181514A (ja) * | 1990-07-12 | 1995-07-21 | Toshiba Corp | 液晶表示装置 |
| JPH08111531A (ja) * | 1994-02-08 | 1996-04-30 | Applied Materials Inc | 薄膜トランジスタのための多段階ｃｖｄ法 |
| JP2001166338A (ja) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2004102282A (ja) * | 2002-09-06 | 2004-04-02 | Samsung Electronics Co Ltd | 液晶表示装置及びその薄膜トランジスタ表示板 |
Family Cites Families (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0372821B1 (en) * | 1988-11-30 | 1995-03-08 | Nec Corporation | Liquid crystal display panel with reduced pixel defects |
| JP2870075B2 (ja) | 1989-12-27 | 1999-03-10 | カシオ計算機株式会社 | 薄膜トランジスタパネル及び液晶表示装置 |
| JPH0815711A (ja) | 1994-06-28 | 1996-01-19 | Kyocera Corp | アクティブマトリクス基板 |
| CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| KR20000003177A (ko) * | 1998-06-26 | 2000-01-15 | 김영환 | 박막 트랜지스터 액정표시소자 |
| US6809787B1 (en) * | 1998-12-11 | 2004-10-26 | Lg.Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device |
| KR100301855B1 (ko) | 1998-12-11 | 2001-09-26 | 구본준, 론 위라하디락사 | 멀티도메인 액정표시소자 |
| US6791647B1 (en) * | 1999-02-24 | 2004-09-14 | Lg Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device |
| KR100357215B1 (ko) | 1999-06-21 | 2002-10-18 | 엘지.필립스 엘시디 주식회사 | 멀티도메인 액정표시소자 |
| US6838696B2 (en) * | 2000-03-15 | 2005-01-04 | Advanced Display Inc. | Liquid crystal display |
| KR100648211B1 (ko) * | 2000-06-01 | 2006-11-24 | 비오이 하이디스 테크놀로지 주식회사 | 프린지 필드 구동 액정표시장치 및 그의 제조방법 |
| KR20020002089A (ko) * | 2000-06-29 | 2002-01-09 | 주식회사 현대 디스플레이 테크놀로지 | 고개구율 액정 표시 소자의 제조방법 |
| KR100726132B1 (ko) * | 2000-10-31 | 2007-06-12 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100748442B1 (ko) * | 2001-02-26 | 2007-08-10 | 엘지.필립스 엘시디 주식회사 | 수평전계 구동방식 액정 표시 장치용 어레이 기판 및 그제조 방법 |
| KR20030042221A (ko) * | 2001-11-22 | 2003-05-28 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100672637B1 (ko) * | 2002-07-12 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| KR20040079683A (ko) * | 2003-03-10 | 2004-09-16 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2004325953A (ja) * | 2003-04-25 | 2004-11-18 | Nec Lcd Technologies Ltd | 液晶表示装置 |
| TWI222546B (en) * | 2003-05-28 | 2004-10-21 | Au Optronics Corp | TFT LCD and manufacturing method thereof |
| CN1567074A (zh) | 2003-06-20 | 2005-01-19 | 友达光电股份有限公司 | 具有遮光结构的平面显示器及其制造方法 |
| KR100752876B1 (ko) * | 2004-11-30 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액정표시소자 |
| JP2006276160A (ja) | 2005-03-28 | 2006-10-12 | Casio Comput Co Ltd | 液晶表示素子 |
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| CN100495177C (zh) * | 2006-04-30 | 2009-06-03 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板器件结构及其制造方法 |
| CN100483232C (zh) * | 2006-05-23 | 2009-04-29 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| KR100846974B1 (ko) * | 2006-06-23 | 2008-07-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Ｔｆｔ ｌｃｄ 어레이 기판 및 그 제조 방법 |
| JP4740203B2 (ja) * | 2006-08-04 | 2011-08-03 | 北京京東方光電科技有限公司 | 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法 |
| US7636135B2 (en) * | 2006-09-11 | 2009-12-22 | Beijing Boe Optoelectronics Technology Co., Ltd | TFT-LCD array substrate and method for manufacturing the same |
| CN100499138C (zh) * | 2006-10-27 | 2009-06-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| CN100463193C (zh) * | 2006-11-03 | 2009-02-18 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| CN100461432C (zh) * | 2006-11-03 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种薄膜晶体管沟道结构 |
| KR101278477B1 (ko) * | 2006-11-07 | 2013-06-24 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판의 제조 방법 |
| KR100917654B1 (ko) * | 2006-11-10 | 2009-09-17 | 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법 |
| CN1959508A (zh) * | 2006-11-10 | 2007-05-09 | 京东方科技集团股份有限公司 | 一种tft lcd阵列基板结构和制造方法 |
| CN100442132C (zh) * | 2006-11-17 | 2008-12-10 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
| US9052550B2 (en) * | 2006-11-29 | 2015-06-09 | Beijing Boe Optoelectronics Technology Co., Ltd | Thin film transistor liquid crystal display |
| CN100432770C (zh) * | 2006-11-29 | 2008-11-12 | 北京京东方光电科技有限公司 | 一种液晶显示器装置 |
| CN100524781C (zh) * | 2006-12-13 | 2009-08-05 | 北京京东方光电科技有限公司 | 一种薄膜晶体管液晶显示器像素结构及其制造方法 |
| CN1996133A (zh) * | 2006-12-13 | 2007-07-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管液晶显示器及其制造方法 |
| CN100466182C (zh) * | 2007-01-04 | 2009-03-04 | 北京京东方光电科技有限公司 | 金属导线、电极及薄膜晶体管阵列基板的制造方法 |
| CN100461433C (zh) * | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
| CN101315950A (zh) * | 2007-05-30 | 2008-12-03 | 北京京东方光电科技有限公司 | 一种薄膜晶体管充电沟道结构 |
| KR20090069806A (ko) * | 2007-12-26 | 2009-07-01 | 삼성전자주식회사 | 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법 |
-
2009
- 2009-02-27 CN CN2009100786437A patent/CN101819363B/zh active Active
-
2010
- 2010-02-15 US US12/705,694 patent/US20100220254A1/en not_active Abandoned
- 2010-02-23 KR KR1020100016085A patent/KR101119215B1/ko active IP Right Grant
- 2010-02-24 JP JP2010038635A patent/JP5688909B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-09 US US13/737,355 patent/US8917365B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275417A (ja) * | 1989-04-17 | 1990-11-09 | Nec Corp | 表示素子用薄膜トランジスタ |
| JPH07181514A (ja) * | 1990-07-12 | 1995-07-21 | Toshiba Corp | 液晶表示装置 |
| JPH052189A (ja) * | 1991-06-26 | 1993-01-08 | Toshiba Corp | 液晶表示装置 |
| JPH05119351A (ja) * | 1991-10-29 | 1993-05-18 | Sanyo Electric Co Ltd | 液晶表示装置およびその製造方法 |
| JPH08111531A (ja) * | 1994-02-08 | 1996-04-30 | Applied Materials Inc | 薄膜トランジスタのための多段階ｃｖｄ法 |
| JP2001166338A (ja) * | 1999-09-30 | 2001-06-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
| JP2004102282A (ja) * | 2002-09-06 | 2004-04-02 | Samsung Electronics Co Ltd | 液晶表示装置及びその薄膜トランジスタ表示板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2013115051A1 (ja) * | 2012-01-31 | 2015-05-11 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US9276126B2 (en) | 2012-01-31 | 2016-03-01 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing same |
Also Published As
| Publication number | Publication date |
|---|---|
| US8917365B2 (en) | 2014-12-23 |
| US20100220254A1 (en) | 2010-09-02 |
| KR101119215B1 (ko) | 2012-03-20 |
| KR20100098304A (ko) | 2010-09-06 |
| JP5688909B2 (ja) | 2015-03-25 |
| CN101819363B (zh) | 2011-12-28 |
| US20130122622A1 (en) | 2013-05-16 |
| CN101819363A (zh) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5688909B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| JP5710165B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| JP5503996B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| US8735976B2 (en) | TFT-LCD array substrate | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| JP6342132B2 (ja) | アレイ基板、ディスプレイパネル及びアレイ基板の製造方法 | |
| US20070152220A1 (en) | TFT array substrate and method for fabricating the same | |
| US9372378B2 (en) | TFT-LCD array substrate and method of manufacturing the same | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| JP5568317B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板、及びその製造方法 | |
| JP6818554B2 (ja) | アレイ基板の製造方法、アレイ基板および表示装置 | |
| JP2010211206A (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| WO2014166181A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置 | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| WO2021077674A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| CN102931138A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN211554588U (zh) | 阵列基板及液晶显示面板 | |
| JP2005128538A (ja) | 下部基板、これを有する表示装置及びこれの製造方法 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN110729250A (zh) | 阵列基板的制造方法及阵列基板 | |
| CN210837710U (zh) | 阵列基板及显示面板 | |
| CN110707104B (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
| CN110729236A (zh) | 阵列基板的制造方法、阵列基板及显示面板 | |
| CN113467141A (zh) | 阵列基板的制作方法及阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140728 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141128 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5688909 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |