JPH05119351A - 液晶表示装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 トランジスタのチャンネル領域に対応するＮ
⁺ａ−Ｓｉ膜のエッチングを精度高くエッチングするこ
とを目的とする。 【構成】 Ｎ⁺ａ−Ｓｉ膜（３８）を全面に形成し、ソ
ース電極（３９）、ドレイン電極（４１）およびこれと
一体のドレインラインをマスクにしてエッチングし、Ｓ
ｉＮｘ膜（３６）を検出して、このエッチングを終了す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置およびその
製造方法に関し、特にトランジスタの非単結晶シリコン
層の構造および製造方法に関するものである。

【０００２】

【従来の技術】一般に非単結晶シリコン膜を用いた液晶
表示装置としては、例えば特開平３−１４１３２５号公
報の如く、ノンドープのアモルファスシリコン膜（ａ−
Ｓｉ膜）およびＮ⁺型にドープされたアモルファスシリ
コン膜（Ｎ⁺ａ−Ｓｉ膜）を用いたＴＦＴ構造のものが
あり、これはＮ⁺ａ−Ｓｉ膜のチャンネル領域をエッチ
ングする際、ＳｉＮｘ膜をエッチングストッパーに採用
していた。

【０００３】しかしこの構造では、ＳｉＮｘ膜の形成が
必要であるため、ＳｉＮｘ膜との接合面で歪みや欠陥等
を生じるので以下の構造および製法で達成されているも
のがあった。先ず図７に示す如く、ガラス基板（１）に
ゲート（２）および補助容量電極（３）を形成し、全面
に第１のゲート絶縁膜（４）を積層した後、前記補助容
量電極（３）と重畳する位置にＩＴＯより成る表示電極
（５）が形成されて図８の構成が達成される。

【０００４】続いて図９の如く、第２のゲート絶縁膜
（６）がガラス基板（１）全面に積層された後、順次ａ
−Ｓｉ膜（７）およびＮ⁺ａ−Ｓｉ膜（８）を積層し、
周知とホトエッチング技術により、ＴＦＴの活性領域の
みを残してａ−Ｓｉ膜（７）およびＮ⁺ａ−Ｓｉ膜
（８）が同時にエッチングされ、図１０の如き構成が達
成される。

【０００５】更に、図１１の如く、ソース電極（９）と
表示電極（５）の接続のために、コンタクト孔（１０）
を形成し、全面に例えばＡｌを積層し、ホトエッチング
によりソース電極（９）およびドレイン電極（１１）を
形成した。最後に、図１２の如く、ソース電極（９）お
よびドレイン電極（１１）をマスクとして、ＴＦＴのチ
ャンネル領域に対応するＮ⁺ａ−Ｓｉ膜（８）をエッチ
ングし、ＴＦＴが形成されていた。

【０００６】

【発明が解決しようとする課題】前述の製造方法に於い
て、図１２のＮ⁺ａ−Ｓｉ膜（８）エッチング工程には
以下の問題があった。第１に、Ｎ⁺ａ−Ｓｉ膜（８）と
ａ−Ｓｉ膜（７）は、実質的に同じ組成の膜であるた
め、Ｎ⁺ａ−Ｓｉ膜（８）のみエッチングすることがで
きず、ａ−Ｓｉ膜（７）をもエッチングしてしまう問題
があった。

【０００７】第２に、Ｎ⁺ａ−Ｓｉ膜（８）のエッチン
グ面積が小さいため、エッチング時のエッチング面積依
存性により、エッチングレートが増加し、精度のあるエ
ッチング終了検出ができず、前述と同様にａ−Ｓｉ膜
（７）がエッチングされ、スイッチング特性を劣化させ
る問題があった。

【０００８】

【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、Ｎ⁺ａ−Ｓｉ膜（３８）を活性領域以外
にも設け、ドレイン電極（４１）およびソース電極（３
９）でセルフアラインされたＮ⁺ａ−Ｓｉ膜（３８）を
設けることで解決するものである。更には、ａ−Ｓｉ膜
（３７）を所定の形状に形成した後、全面にＮ⁺ａ−Ｓ
ｉ膜（３８）を全面に形成し、ドレイン電極（４１）お
よびソース電極（３９）を形成した後、この電極（３
９），（４１）をマスクとしてセルフアラインしながら
エッチングし、Ｎ⁺ａ−Ｓｉ膜（３８）の下に形成され
た絶縁膜（３６）を検出して、このエッチングを終了す
ることで解決するものである。

【０００９】

【作用】前述の構成にすると、トランジスタの活性領域
に対応して形成されたａ−Ｓｉ膜（３７）以外の領域に
Ｎ⁺ａ−Ｓｉ膜（３８）が設けられるので、トランジス
タのチャンネル領域以外にもこのＮ⁺ａ−Ｓｉ膜（３
８）が露出される。従ってＮ⁺ａ−Ｓｉ膜（３８）のエ
ッチング面積は、従来の面積より大幅に増加し、この結
果エッチングレートが低下し、エッチング制御を容易に
することができる。

【００１０】更には、前述の方法に依れば、Ｎ⁺ａ−Ｓ
ｉ膜（３８）をエッチングすると、チャンネル領域のａ
−Ｓｉ膜（３７）が露出すると同時に、ソース電極（３
９）やドレイン電極（４１）の周囲に設けられた第２の
ゲート絶縁膜（３６）も露出する。例えば分光分析法等
でこの第２のゲート絶縁膜（３６）の露出を検出するこ
とで、精度の高いエッチング終点を達成できる。

【００１１】

【実施例】以下に本発明の実施例を図１乃至図６を用い
て説明する。先ず図１の如く、透明な絶縁性基板（３
１）上にゲート（３２）と一体の複数本のゲートライン
および補助容量電極（３３）と一体の補助容量ラインを
形成する工程がある。前記基板（３１）は、例えばガラ
スより成り、電極（３２），（３３）は、約１５００Å
のＣｒより成る。図１では、ゲート（３２）および補助
容量電極（３３）のみを示しているが、実際は、ゲート
ラインと補助容量ラインが実質的に平行に複数本配置さ
れている。ゲート（３２）は、ゲートラインの一部また
はゲートラインから突出して設けられ、補助容量電極
（３３）は補助容量ラインの一部を太く設けて成してい
る。材料は、Ｃｒ以外でも良く、Ａｌ，Ｔａ等が考えら
れ、この材料では通常表面に酸化膜が設けられている。

【００１２】続いて、図２に示す如く、基板（３１）全
面に第１のゲート絶縁膜（３４）を形成し、前記補助容
量電極（３３）と少なくとも一部が重畳するように表示
電極（３５）を形成する工程がある。このゲート絶縁膜
（３４）は、ＳｉＮｘ膜より成り、ＰＣＶＤで約３００
０Åの厚さに積層される。また表示電極（３５）は、Ｉ
ＴＯをスパッタリングによって形成している。

【００１３】続いて、図３の如く、ガラス基板（３１）
全面に第２のゲート絶縁膜（３６）を形成する工程があ
る。このゲート絶縁膜（３６）も、ＳｉＮｘ膜より成
り、ＰＣＶＤで約２０００Åの厚さに形成される。続い
て、図４の如く、前記第２のゲート絶縁膜（３６）上
に、所定のパターンのａ−Ｓｉ膜（３７）を形成した
後、基板（３１）全面にＮ⁺ａ−Ｓｉ膜（３８）を積層
する工程がある。

【００１４】前記ａ−Ｓｉ膜（３７）は、ＰＣＶＤで約
１０００Åの厚さに積層され、ゲート（３２）上に対応
するトランジスタの活性領域およびゲートラインとドレ
インラインの交差部が残るようにエッチングされる。こ
のエッチング工程によりａ−Ｓｉ膜（３７）は外部雰囲
気に露出され、表面に酸化膜や欠陥等を発生するので、
ライトエッチングが施される。その後、直ちにＰＣＶＤ
で約５００ÅのＮ⁺ａ−Ｓｉ膜（３８）が基板（３１）
全面に積層される。

【００１５】更に、図５に示す如く、表示電極（３５）
とソース電極（３９）の電気的接続を達成するために、
先ずコンタクト孔（４０）を形成し、ドレイン電極（４
１）およびソース電極（３９）を形成する工程がある。
ここで電極（３９），（４１）は、同時に形成され、約
１０００ÅのＭｏおよび約７０００ÅのＡｌが順次スパ
ッタリング等で形成され、この後周知のホトエッチング
によりパターニングされる。ここでドレイン電極（４
１）は、ドレインラインと一体で形成され、前記ゲート
ラインと交差する方向に延在される。またソース電極
（３９）は、ソース領域上から表示電極（３５）上のコ
ンタクト孔（４０）まで延在され、表示電極（３５）と
電気的に接続される。

【００１６】従って、図５からも判る通り、トランジス
タのチャンネル領域、ドレイン電極（４１）およびドレ
インラインの周囲、ソース電極（３９）の周囲、および
表示電極（３５）上にＮ⁺ａ−Ｓｉ膜（３８）が露出さ
れる。最後に、図６に示す如く、ドレイン電極（４１）
と一体のドレインラインおよびソース電極（３９）をマ
スクとして、Ｎ⁺ａ−Ｓｉ膜（３８）をエッチングする
工程がある。

【００１７】本工程は、本発明の特徴とする工程であ
り、前述の如く、トランジスタのチャンネル領域以外に
もＮ⁺ａ−Ｓｉ膜が存在するため、Ｎ⁺ａ−Ｓｉ膜（３
８）のエッチング面積が従来例で述べた面積より大幅に
増加する。従ってエッチング面積によるエッチングレー
トの依存性が軽減し、エッチングレートが低下する。し
かもチャンネル領域以外のＮ⁺ａ−Ｓｉ膜（３８）の下
には、第２のゲート絶縁膜（３６）であるＳｉＮｘ膜が
有るので、チャンネル領域のａ−Ｓｉ膜（３７）が露出
すると同時に、このＳｉＮｘ膜（３６）も露出する。

【００１８】例えば、分光分析法による検出装置を備え
ておけば、エッチングレートの低下も相俟って、チャン
ネル領域のａ−Ｓｉ膜（３７）のエッチングをすること
なく終点検出を達成できる。以上の方法によって達成さ
れた本液晶表示装置は、ドレイン電極（４１）と一体の
ドレインラインの下層にＮ⁺ａ−Ｓｉ膜（３８）が形成
されるため、何らかの原因に依りドレインラインが断線
されても救済される。

【００１９】

【発明の効果】以上の説明から明らかな如く、ドレイン
電極およびこれと一体のドレインラインの下層にＮ⁺ａ
−Ｓｉ膜が設けられているため、ドレインラインに断線
が生じても救済をすることができる。一方、Ｎ⁺ａ−Ｓ
ｉ膜のエッチング面積を増大することにより、このＮ⁺
ａ−Ｓｉ膜のエッチングレートを低下でき、しかもＮ⁺
ａ−Ｓｉ膜のエッチング領域には、その下層にトランジ
スタのチャンネルに対応するａ−Ｓｉ膜とＳｉＮｘ膜よ
りなる絶縁膜が存在するため、この絶縁膜の露出を検出
することで、精度の高い終点検出が可能となる。従って
トランジスタの特性を改善できる。

【図面の簡単な説明】

【図１】本発明の製造方法を説明する要部断面図であ
る。

【図２】本発明の製造方法を説明する要部断面図であ
る。

【図３】本発明の製造方法を説明する要部断面図であ
る。

【図４】本発明の製造方法を説明する要部断面図であ
る。

【図５】本発明の製造方法を説明する要部断面図であ
る。

【図６】本発明の製造方法を説明する要部断面図であ
る。

【図７】従来の製造方法を示す要部断面図である。

【図８】従来の製造方法を示す要部断面図である。

【図９】従来の製造方法を示す要部断面図である。

【図１０】従来の製造方法を示す要部断面図である。

【図１１】従来の製造方法を示す要部断面図である。

【図１２】従来の製造方法を示す要部断面図である。

【符号の説明】

３１ 絶縁性基板 ３２ ゲート ３４ 第１のゲート絶縁膜 ３５ 表示電極 ３６ 第２のゲート絶縁膜 ３７ ａ−Ｓｉ膜 ３８ Ｎ⁺ａ−Ｓｉ膜 ３９ ソース電極 ４１ ドレイン電極

Claims (4)

【特許請求の範囲】
1. 【請求項１】 透明な絶縁性基板上に形成された複数の
   ゲートそれぞれと一体の複数本のゲートラインと、この
   ゲートラインと絶縁層を介して交差するように形成され
   た複数本のドレインラインと、前記ドレインラインと前
   記ゲートラインの交点の近傍に形成されこのゲートライ
   ンと一体のドレイン電極がドレイン領域に延在されたト
   ランジスタと、このトランジスタのソース領域から延在
   されたソース電極と電気的に接続された表示電極とを有
   する液晶表示装置において、 前記ドレイン電極および前記ソース電極の直下には前記
   トランジスタを構成する不純物がドープされた非単結晶
   シリコン膜が設けられ、この非単結晶シリコン膜は前記
   ドレイン電極およびソース電極とセルフアラインされて
   いることを特徴とした液晶表示装置。
2. 【請求項２】 透明な絶縁性基板上に形成された複数の
   ゲートそれぞれと一体の複数本のゲートラインと、この
   ゲートラインと交差しないように形成された補助容量電
   極と一体の補助容量ラインと、この補助容量ラインおよ
   び前記ゲートライン上に形成された第１のゲート絶縁膜
   と、前記補助容量電極と少なくとも一部が重畳して形成
   された表示電極と、この表示電極および前記第１のゲー
   ト絶縁膜上に形成された第２のゲート絶縁膜と、前記ゲ
   ートを一構成とするトランジスタの活性領域に形成され
   たノンドープの非単結晶シリコン膜と、少なくとも前記
   トランジスタのソース領域およびドレイン領域に形成さ
   れた不純物をドープした非単結晶シリコン膜と、前記ト
   ランジスタのドレイン領域に対応する領域から延在され
   たドレイン電極と一体のドレインラインと、前記トラン
   ジスタのソース領域から延在され前記表示電極と電気的
   に接続されたソース電極とを有する液晶表示装置におい
   て、 前記不純物がドープされた非単結晶シリコン膜は前記活
   性領域外に設けられ、前記ドレイン電極、前記ドレイン
   ラインおよび前記ソース電極とセルフアラインされてい
   ることを特徴とした液晶表示装置。
3. 【請求項３】 透明な絶縁性基板上にトランジスタを構
   成するゲートおよびこのゲートの上の絶縁膜で絶縁され
   たノンドープの非単結晶シリコン膜と不純物がドープさ
   れた非単結晶シリコン膜とを形成する工程と、この非単
   結晶シリコン膜上に前記トランジスタのドレイン領域か
   ら延在されたドレインラインおよびソース領域から延在
   されたソース電極を形成する工程とを少なくとも有する
   ことを特徴とした液晶表示装置の製造方法において、 前記ノンドープの非単結晶シリコン膜をパターニングし
   た後、前記不純物がドープされた非単結晶シリコン膜
   を、前記ドレインラインおよびソース電極でセルフアラ
   インし、前記絶縁膜の露出を検出してエッチングを終了
   することを特徴とした液晶表示装置の製造方法。
4. 【請求項４】 透明な絶縁性基板上にゲートと一体の複
   数本のゲートラインを形成する工程と、全面に第１のゲ
   ート絶縁膜を形成する工程と、この第１のゲート絶縁膜
   上に透明材料よりなる表示電極をマトリックス状に形成
   する工程と、全面に第２のゲート絶縁膜を形成する工程
   と、前記ゲートを一構成とするトランジスタの活性領域
   にノンドープおよび不純物がドープされた非単結晶シリ
   コン膜を形成する工程と、前記トランジスタのドレイン
   領域からドレインラインに延在し、前記トランジスタの
   ソース領域と前記表示電極とを接続する電極を形成する
   工程とを有する液晶表示装置の製造方法において、 前記ノンドープの非単結晶シリコン膜をパターニングし
   た後、前記不純物がドープされた非単結晶シリコン膜を
   前記絶縁性基板全面に形成した後、前記表示電極との接
   続を施した前記電極を形成し、この電極をマスクとして
   前記不純物がドープされた非単結晶シリコン膜をエッチ
   ングし、前記第２のゲート絶縁膜の露出を検出してこの
   エッチングを終了することを特徴とした液晶表示装置の
   製造方法。