CN210837710U - 阵列基板及显示面板 - Google Patents

Abstract

本实用新型提供一种阵列基板及显示面板，阵列基板包括衬底基板、像素电极、栅极、透明导电图形、栅极绝缘层、金属氧化物半导体图形、源极、漏极、以及保护图形，像素电极和透明导电图形同层地设置在衬底基板上，栅极设置在透明导电图形之上，栅极绝缘层覆盖在设有透明导电图形、栅极以及像素电极的衬底基板上，金属氧化物半导体图形和保护图形依次层叠设置在栅极绝缘层上，源极和漏极的至少部分结构设置在金属氧化物半导体图形之上，漏极与像素电极电连接，且像素电极和栅极在同一次光刻工艺中形成。本实用新型能够减少光刻工艺过程的次数，工艺简单，制作成本低。

Description

阵列基板及显示面板

技术领域

本实用新型涉及液晶显示领域，尤其涉及一种阵列基板及显示面板。

背景技术

随着显示技术的发展，液晶显示器(Liquid Crystal Display，简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点，而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。液晶显示面板一般由相对设置的阵列基板、彩膜基板以及夹设在阵列基板和彩膜基板之间的液晶分子层组成。通过在阵列基板和彩膜基板之间施加驱动电压，可控制液晶分子旋转，从而使背光模组的光线折射出来产生画面。

现有技术提供的阵列基板的制造方法包括六次光刻工艺过程，包括：第一步：在玻璃基板上沉积金属层，进行第一次光刻工艺，形成栅极；第二步，依次沉积栅极绝缘层和铟镓锌氧化物IGZO半导体层，进行第二次光刻工艺，以形成有源岛图形；第三步，沉积刻蚀阻挡层，并进行第三次光刻工艺，以形成刻蚀阻挡图形；第四步，沉积源漏极金属层，并进行第四次光刻工艺，以形成源极和漏极；第五步，沉积钝化层和平坦化层，并进行第五次光刻工艺，以形成导电过孔；第六步，沉积透明导电薄膜，并进行第六次光刻工艺，以形成像素电极以及导电过孔和像素电极的连通图形。

上述现有技术提供的六次光刻工艺过程，工艺复杂，制作成本高。

实用新型内容

本实用新型提供一种阵列基板及显示面板，能够减少光刻工艺过程的次数，工艺简单，制作成本低。

第一方面，本实用新型提供一种阵列基板包括衬底基板、像素电极、栅极、透明导电图形、栅极绝缘层、金属氧化物半导体图形、源极、漏极、以及保护图形，像素电极和透明导电图形同层地设置在衬底基板上，栅极设置在透明导电图形之上，栅极绝缘层覆盖在设有透明导电图形、栅极以及像素电极的衬底基板上，金属氧化物半导体图形和保护图形依次层叠设置在栅极绝缘层上，源极和漏极的至少部分结构设置在金属氧化物半导体图形之上，漏极与像素电极电连接，且像素电极和栅极在同一次光刻工艺中形成。

选的，透明导电图形和像素电极采用相同材料沉积而成。

可选的，还包括设置在金属氧化物半导体图形上的保护图形。

可选的，还包括覆盖在栅极绝缘层之上的金属氧化物半导体层和保护层，以及隔离过孔，隔离过孔贯穿保护层、金属氧化物半导体层以及栅极绝缘层，且隔离过孔在衬底基板上的投影环绕源极和漏极，位于隔离过孔围成的范围内的金属氧化物半导体层和保护层形成金属氧化物半导体图形和保护图形。

可选的，在保护图形上设有贯穿保护图形的第一过孔和第二过孔，第一过孔用于使源极和金属氧化物半导体图形接触，第二过孔用于使漏极和金属氧化物半导体图形接触。

可选的，在阵列基板上还设有贯穿保护图形、金属氧化物半导体图形以及栅极绝缘层的接触过孔，接触过孔延伸到像素电极上，在接触过孔内设有漏极金属，漏极金属与漏极电连接，以将漏极和像素电极电连接。

可选的，第二过孔和接触过孔连通。

可选的，金属氧化物半导体为铟镓锌氧化物IGZO。

可选的，像素电极为氧化铟锡ITO薄膜。

第二方面，本实用新型提供一种显示面板，包括彩膜基板、液晶层和上述的阵列基板，液晶层夹设在彩膜基板和阵列基板之间。

本实用新型实施例提供的阵列基板及显示面板，通过将透明导电层形成在栅极金属层下方，因此可以在同一个光刻工艺中同时形成像素电极和栅极，这与现有技术中像素电极形成在平坦化层上方、栅极形成在平坦化层下方，需要在两次光刻工艺中形成像素电极和栅极的情况相比，减少了一次光刻工艺的次数，因此制作工艺简单，制作成本低。

附图说明

为了更清楚地说明本实用新型或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例一提供的阵列基板的制造方法的流程示意图；

图2为本实用新型实施例一提供的阵列基板的制造方法中阵列基板处于第一状态时的结构示意图；

图3为本实用新型实施例一提供的阵列基板的制造方法中阵列基板处于第二状态时的结构示意图；

图4为本实用新型实施例一提供的阵列基板的制造方法中、第二次光刻工艺中第一次刻蚀之后的阵列基板的结构示意图；

图5为本实用新型实施例一提供的阵列基板的制造方法中、第二次光刻工艺中第二次刻蚀之后的阵列基板的结构示意图；

图6为本实用新型实施例一提供的阵列基板的制造方法中阵列基板的结构示意图；

图7为本实用新型实施例一提供的阵列基板的制造方法中阵列基板的俯视图；

图8为本实用新型实施例二提供的阵列基板的结构示意图；

图9为本实用新型实施例二提供的另一种结构的阵列基板的结构示意图。

附图标记：

1-衬底基板；2-像素电极；3-栅极；4-栅极绝缘层；5’-金属氧化物半导体层；6’-保护层；5-金属氧化物半导体图形；6-保护图形；7-源极；8-漏极；9- 漏极和像素电极的接触过孔；10-第一过孔；10’-第二过孔；11-隔离过孔；80- 第一光刻胶图案；81-光刻胶部分保留区域；82-光刻胶完全去除区域。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合本实用新型中的附图，对本实用新型中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例一

图1为本实用新型实施例一提供的阵列基板的制造方法的流程示意图，如图1所示，本实施例的阵列基板的制造方法，包括：

S10、在衬底基板1上依次沉积透明导电层和栅极金属层，并进行第一次光刻工艺，以形成像素电极2和栅极3。

具体可选的，在衬底基板1、例如玻璃基板上采用溅射或热蒸发的方法依次沉积上厚度约为

的透明导电层和厚度为

的栅金属层。透明导电层一般为ITO，IZO，也可以是其它的透明电极层，栅金属层可以选用 Cr、W、Cu、Ti、Ta、Mo、等金属或合金，由多层金属组成的栅金属层也能满足需要。通过一次灰色调或者半色调掩膜版光刻工艺后，形成透明的像素电极2 和栅极3。需要注意的是由于在衬底基板1上先沉积透明导电层再沉积栅金属层，因此在栅极3和衬底基板1之间夹设有透明导电金属材料，这样可以增加栅极3 和衬底基板1的附着性。

通过将透明导电层形成在栅极金属层下方，因此可以在同一个光刻工艺中同时形成像素电极2和栅极3，这与现有技术中像素电极2形成在平坦化层上方、栅极3形成在平坦化层下方，需要在两次光刻工艺中形成像素电极2和栅极3 的情况相比，减少了一次光刻工艺的次数，因此使整个阵列基板的制作工艺简单，制作成本低。

S20、在形成有像素电极2和栅极3的衬底基板1上依次沉积栅极绝缘层4、金属氧化物半导体层5’以及保护层6’，并进行第二次光刻工艺，以形成金属氧化物半导体图形5、保护图形6、源极和漏极与金属氧化物半导体图形的接触过孔、以及漏极与像素电极的接触过孔9。

可选的，在形成有栅极3和像素电极2的衬底基板1上通过等离子体增强化学的气相沉积法连续沉积厚度为

的栅极绝缘层4，栅极绝缘层4 可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体采用SiH₄，N₂O；所述等离子体增强化学的气相沉积法中形成氮化物或氧氮化合物对应的反应气体是SiH₄、NH₃、N₂或SiH₂Cl₂、NH₃、N₂；然后在其上通过溅射或热蒸发的方法沉积上厚度约为

的金属氧化物半导体层5’，金属氧化物半导体层5’可以是采用非晶IGZO、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In₂O₃:Sn、In₂O₃:Mo、Cd₂SnO₄、ZnO:Al、TiO₂:Nb、Cd-Sn-O或其他金属氧化物制成，接着再通过等离子体增强化学的气相沉积法沉积厚度为

的保护层6’，保护层6’可以选用氧化物、氮化物或者氧氮化合物，硅的氧化物对应的反应气体可以为SiH₄，N₂O；氮化物或者氧氮化合物对应气体是SiH₄，NH₃，N₂或SiH₂Cl₂， NH₃，N₂；保护层6’也可以使用Al₂O₃，或者双层的保护结构。

在沉积好栅极绝缘层4、金属氧化物半导体层5’以及保护层6’后，进行第二次光刻工艺，以形成金属氧化物半导体图形5和保护图形6。可选的，第二次光刻工艺通过半色调掩膜版工艺或者灰色调掩膜版工艺进行。

可选的，进行第二次光刻工艺，以形成金属氧化物半导体图形5和保护图形6，具体包括：

在保护层6’之上设置光刻胶，并通过构图工艺形成第一光刻胶图案80，其中第一光刻胶图案80包括光刻胶完全保留区域、光刻胶部分保留区域81以及光刻胶完全去除区域82，光刻胶部分保留区域81对应将要形成第一过孔10和第二过孔10’的区域，光刻胶完全去除区域82对应漏极和像素电极的接触过孔 9以及隔离过孔11的区域，其中，第一过孔10和第二过孔10’分别用于使源极 7和漏极8与半导体图形接触，隔离过孔11用于形成金属氧化物图形，即用于将金属氧化物图形和金属氧化物层中的其它部分分隔开。

刻蚀掉光刻胶完全去除区域82内的保护层6’、金属氧化物半导体层5’、以及栅极绝缘层4；这样可以形成漏极和像素电极的接触过孔9以及隔离过孔11，也同时形成了金属氧化物半导体图形5和保护图形6。

去除光刻胶部分保留区域81的光刻胶并减薄光刻胶完全保留区域的光刻胶，刻蚀掉光刻胶部分保留区域81内的保护层6’。这样可以形成第一过孔10和第二过孔10’。

进一步的，隔离过孔11在衬底基板1上的投影环绕源极7、漏极8设置。这样隔离过孔11可以界定出金属氧化物图形，将金属氧化物图形和周围的金属氧化物层隔离开。

S30、在形成有金属氧化物半导体图形5和保护图形6的衬底基板1上沉积源漏极金属层，并进行第三光刻工艺，以形成源极7和漏极8，并使所述漏极8 和像素电极2电连接。

具体可选的，形成有金属氧化物半导体图形5和保护图形6的衬底基板1 上采用溅射或热蒸发的方法依次沉积上厚度为

的源漏金属层。源漏金属层可以选用Cr、W、Cu、Ti、Ta、Mo、等金属或合金，由多层金属组成的金属层也能满足需要。通过一次普通的光刻工艺形成源极7、漏极8、及数据线。

进一步的，为了使源极7和漏极8与金属氧化物半导体图形5很好地接触，可选的，在保护图形6上以及第一过孔10、第二过孔10’以及漏极和像素电极的接触过孔9中沉积源漏极金属层，并进行第三光刻工艺，以使第一过孔10和第二过孔10’中沉积的源漏极金属层分别形成源极7和漏极8，并使漏极8和像素电极2电连接。由于第一过孔10和第二过孔10’贯穿保护图形6延伸到金属氧化物半导体图形5，因此沉积在其中的源极7和漏极8能直接都和金属氧化物半导体图形5接触。

此外，金属氧化物半导体层5’、透明导电层、源漏极金属层以及栅极金属层均通过溅射或热蒸发的工艺沉积形成。进一步的，栅极绝缘层4、保护层5’均通过等离子体增强化学气相沉积的工艺沉积形成。

下面举出一个具体的例子来说明本实施例的阵列基板的制造过程。

步骤一：在衬底基板1上形成像素电极2和栅极3，图2为本实用新型实施例一提供的阵列基板的制造方法中阵列基板处于第一状态时的结构示意图，如图 2所示，在衬底基板1上采用溅射或热蒸发的方法依次沉积透明导电层和栅金属层，通过一次灰色调和者半色调掩膜版光刻工艺后，形成像素电极2和栅极3。

步骤二：在像素电极2和栅极3上沉积栅极绝缘层4、金属氧化物半导体层 5’、以及保护层6’，并在保护层6’上涂布光刻胶，通过构图工艺形成第一光刻胶图案80。图3为本实用新型实施例一提供的阵列基板的制造方法中阵列基板处于第二状态时的结构示意图。在图2所示的第一状态的阵列基板的基础上，依次沉积栅极绝缘层4、金属氧化物半导体层5’、以及保护层6’，并在保护层6’上涂布光刻胶，通过构图工艺，例如经过曝光和显影，使光刻胶形成第一光刻胶图案80，其中第一光刻胶图案80包括光刻胶完全保留区域、光刻胶部分保留区域81以及光刻胶完全去除区域82，光刻胶部分保留区域81对应将要形成第一过孔10和第二过孔10’的区域，光刻胶完全去除区域82对应漏极和像素电极的接触过孔9以及隔离过孔11的区域，其中，第一过孔10和第二过孔10’分别用于使源极7和漏极8与半导体图形接触，隔离过孔11用于形成金属氧化物半导体图形5；其中，光刻胶完全保留区域是除了光刻胶部分保留区域81 和光刻胶完全去除区域82之外的区域。

形成第一光刻胶图案80之后，利用改第一光刻胶图案80作为掩膜对图3 所示的处于第二状态的阵列基板进行刻蚀，图4为本实用新型实施例一提供的阵列基板的制造方法中、第二次光刻工艺中第一次刻蚀之后的阵列基板的结构示意图；如图4所示，刻蚀掉光刻胶完全去除区域82内的保护层6’、金属氧化物半导体层5’、以及栅极绝缘层4，形成漏极和像素电极的接触过孔9以及隔离过孔11。由于隔离过孔11环绕源极7、漏极8设置，因此此工序后，也形成了金属氧化物半导体图形5和保护图形6。

图5为本实用新型实施例一提供的阵列基板的制造方法中、第二次光刻工艺中第二次刻蚀之后的阵列基板的结构示意图。如图5所示，接着对第一光刻胶图案80进行灰化工艺，去除光刻胶部分保留区域81的光刻胶并减薄光刻胶完全保留区域的光刻胶，刻蚀掉光刻胶部分保留区域81内的保护层6’，以形成第一过孔10和第二过孔10’。

接着剥离光刻胶。

步骤三：在剥离光刻胶之后的阵列基板上采用溅射或热蒸发的方法沉积上源漏金属膜，并通过一次普通的光刻工艺形成源电极7、漏电极8、及数据线。图6为本实用新型实施例一提供的阵列基板的制造方法中阵列基板的结构示意图，图7为本实用新型实施例一提供的阵列基板的制造方法中阵列基板的俯视图，如图6、7所示，漏极8同时沉积在第二过孔10’和漏极和像素电极的接触过孔 9中，以实现漏极8和像素电极2的电连接。

在本实施例中，阵列基板的制造方法包括：在衬底基板上依次沉积透明导电层和栅极金属层，并进行第一次光刻工艺，以形成像素电极和栅极；在形成有像素电极和栅极的衬底基板上沉积栅极绝缘层、金属氧化物半导体层以及保护层，并进行第二次光刻工艺，以形成金属氧化物半导体图形、保护图形、源极和漏极与金属氧化物半导体图形的接触过孔、以及漏极与像素电极的接触过孔；在形成有金属氧化物半导体图形和保护图形的衬底基板上沉积源漏极金属层，并进行第三光刻工艺，以形成源极和漏极。通过将透明导电层形成在栅极金属层下方，因此可以在同一个光刻工艺中同时形成像素电极和栅极，这与现有技术中像素电极形成在平坦化层上方、栅极形成在平坦化层下方，需要在两次光刻工艺中形成像素电极和栅极的情况相比，减少了一次光刻工艺的次数，此外，通过一次光刻工艺形成金属氧化物半导体图形和保护图形，同现有技术相比，又减少了一次光刻工艺的次数，而且漏极和像素电极的接触过孔在形成金属氧化物半导体图形的第二次光刻工艺中完成，因此又减少了一次光刻工艺的次数，因此使整个阵列基板的光刻工艺减少为三次，工艺简单，制作成本低。

实施例二

图8为本实用新型实施例二提供的阵列基板的结构示意图，如图8所示，本实施例提供一种阵列基板，包括衬底基板1、像素电极2、栅极3、透明导电图形、栅极绝缘层4、金属氧化物半导体图形5、源极7、漏极8、以及保护图形 6，像素电极2设置在衬底基板1上，透明导电图形和像素电极2设置在同层，栅极3设置在透明导电图形之上，栅极绝缘层4覆盖在衬底基板1上，且位于栅极3和像素电极2上，金属氧化物半导体图形5和保护图形6依次层叠设置在栅极绝缘层4上，源极7和漏极8的至少部分结构设置在金属氧化物半导体图形5 上，漏极8与像素电极2电连接，且像素电极2和栅极3在同一次光刻工艺中形成。

可选的，阵列基板还包括覆盖栅极绝缘层4整层的金属氧化物半导体层5’和保护层6’，以及隔离过孔11，隔离过孔11贯穿保护图形6、金属氧化物半导体图形5以及栅极绝缘层4，且隔离过孔11在衬底基板1上的投影环绕源极7 和漏极8设置，位于隔离过孔11围成的范围内的金属氧化物半导体层5’和保护层6’形成为所述金属氧化物半导体图形5和所述保护图形6。即隔离过孔11 用于隔离出薄膜晶体管的有源岛形状，隔离过孔11的深度和漏极和像素电极的接触过孔9的深度相同，都是贯穿保护图形6、金属氧化物半导体图形5以及栅极绝缘层4设置，因此二者可以在同一次光刻工艺中形成。

此外，在保护图形6上设有贯穿保护图形6的第一过孔10和第二过孔10’，第一过孔10用于使源极7和金属氧化物半导体图形5接触，第二过孔10’用于使漏极8和金属氧化物半导体图形5接触。

在阵列基板上还设有贯穿保护图形6、金属氧化物半导体图形5以及栅极绝缘层4的漏极和像素电极的接触过孔9，该接触过孔延伸到像素电极2上，一部分漏极8金属位于该接触过孔内，以将漏极8和像素电极2电连接。

图9为本实用新型实施例二提供的另一种结构的阵列基板的结构示意图，对于第二过孔10’和漏极和像素电极的接触过孔9的位置，可以如图8所示那样，使二者保持一定的间距，也可以如图9所示那样，使二者形成为一体的结构。

本实施例中，阵列基板包括衬底基板、像素电极、栅极、透明导电图形、栅极绝缘层、金属氧化物半导体图形、源极、漏极、以及保护图形，像素电极设置在衬底基板上，透明导电图形和像素电极设置在同层，栅极设置在透明导电图形之上，栅极绝缘层覆盖在设有栅极和像素电极的衬底基板上，金属氧化物半导体图形和保护图形依次层叠设置在栅极绝缘层上，源极和漏极的至少部分结构设置在金属氧化物半导体图形上，漏极与像素电极电连接，且像素电极和栅极在同一次光刻工艺中形成。通过将透明导电层形成在栅极金属层下方，因此可以在同一个光刻工艺中同时形成像素电极和栅极，这与现有技术中像素电极形成在平坦化层上方、栅极形成在平坦化层下方，需要在两次光刻工艺中形成像素电极和栅极的情况相比，减少了一次光刻工艺的次数，因此制作工艺简单，制作成本低。

实施例三

本实施例提供一种显示面板，包括彩膜基板、液晶层和实施例二所述的阵列基板，液晶层夹设在彩膜基板和阵列基板之间。其中阵列基板的具体结构以及功能均已在前述实施例二中进行了详细说明，因而此处不再赘述。

本实施例的另一方面还提供一种显示装置，包括上述显示面板，显示装置可以为柔性显示装置，其中，本实施例中，显示装置可以为电子纸、平板电脑、液晶显示器。

在本实用新型的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。

在本实用新型中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。

在本实用新型中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底基板、像素电极、栅极、透明导电图形、栅极绝缘层、金属氧化物半导体图形、源极、漏极、以及保护图形，所述像素电极和所述透明导电图形同层地设置在所述衬底基板上，所述栅极设置在所述透明导电图形之上，所述栅极绝缘层覆盖在设有所述透明导电图形、所述栅极以及所述像素电极的所述衬底基板上，所述金属氧化物半导体图形和所述保护图形依次层叠设置在所述栅极绝缘层上，所述源极和所述漏极的至少部分结构设置在所述金属氧化物半导体图形之上，所述漏极与所述像素电极电连接，且所述像素电极和所述栅极在同一次光刻工艺中形成。

2.根据权利要求1所述的阵列基板，其特征在于，所述透明导电图形和所述像素电极采用相同材料沉积而成。

3.根据权利要求1所述的阵列基板，其特征在于，还包括设置在所述金属氧化物半导体图形上的保护图形。

4.根据权利要求3所述的阵列基板，其特征在于，还包括覆盖在所述栅极绝缘层之上的金属氧化物半导体层和保护层，以及隔离过孔，所述隔离过孔贯穿所述保护层、金属氧化物半导体层以及所述栅极绝缘层，且所述隔离过孔在所述衬底基板上的投影环绕所述源极和所述漏极，位于所述隔离过孔围成的范围内的所述金属氧化物半导体层和保护层形成所述金属氧化物半导体图形和所述保护图形。

5.根据权利要求3或4所述的阵列基板，其特征在于，在所述保护图形上设有贯穿所述保护图形的第一过孔和第二过孔，所述第一过孔用于使所述源极和所述金属氧化物半导体图形接触，所述第二过孔用于使所述漏极和所述金属氧化物半导体图形接触。

6.根据权利要求5所述的阵列基板，其特征在于，在阵列基板上还设有接触过孔，所述接触过孔贯穿所述保护图形、所述金属氧化物半导体图形以及所述栅极绝缘层，所述接触过孔延伸到所述像素电极上，在所述接触过孔内设有漏极金属，所述漏极金属与所述漏极电连接，以将所述漏极和所述像素电极电连接。

7.根据权利要求6所述的阵列基板，其特征在于，所述第二过孔和接触过孔连通。

8.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述金属氧化物半导体为铟镓锌氧化物IGZO。

9.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述像素电极为氧化铟锡ITO薄膜。

10.一种显示面板，其特征在于，包括彩膜基板、液晶层和权利要求1-9任一项所述的阵列基板，所述液晶层夹设在所述彩膜基板和所述阵列基板之间。

Images