CN109952532A - 阵列基板、显示装置和制造阵列基板的方法 - Google Patents

阵列基板、显示装置和制造阵列基板的方法 Download PDF

Info

Publication number
CN109952532A
CN109952532A CN201780000786.9A CN201780000786A CN109952532A CN 109952532 A CN109952532 A CN 109952532A CN 201780000786 A CN201780000786 A CN 201780000786A CN 109952532 A CN109952532 A CN 109952532A
Authority
CN
China
Prior art keywords
layer
electrostatic
array substrate
electrostatic discharged
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780000786.9A
Other languages
English (en)
Other versions
CN109952532B (zh
Inventor
谢蒂旎
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN109952532A publication Critical patent/CN109952532A/zh
Application granted granted Critical
Publication of CN109952532B publication Critical patent/CN109952532B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种具有多个薄膜晶体管(100)的阵列基板、显示装置以及制造阵列基板的方法。阵列基板包括：衬底基板(10)；半导体层(400)，其位于衬底基板(10)上，并且包括分别用于多个薄膜晶体管(100)的多个有源层(40)；以及静电排放层(300)，其与半导体层(400)电连接并且构造为排放半导体层(400)中的静电荷。

Description

阵列基板、显示装置和制造阵列基板的方法
技术领域
本发明涉及显示技术，更具体地，涉及阵列基板、显示装置和制造阵列基板的方法。
背景技术
诸如液晶显示(LCD)装置和有机发光二极管(OLED)显示装置的显示装置已得到广泛使用。LCD装置和OLED显示装置使用薄膜晶体管(TFT)来控制显示装置中的各像素。TFT的示例包括非晶硅TFT、多晶硅TFT、单晶硅TFT、金属氧化物TFT以及有机半导体TFT。
发明内容
一方面，本发明提供一种具有多个薄膜晶体管的阵列基板，其包括：衬底基板；半导体层，其位于衬底基板上，并且包括分别用于多个薄膜晶体管的多个有源层；以及静电排放层(electrostatic discharging layer)，其与半导体层电连接并且构造为排放半导体层中的静电荷。
可选地，静电排放层包括多个静电排放块；并且多个有源层中的每一个与多个静电排放块中的一个电连接。
可选地，所述阵列基板还包括位于半导体层和静电排放层之间的绝缘层；其中，多个有源层中的每一个经由延伸通过绝缘层的过孔与多个静电排放块中的一个电连接。
可选地，多个有源层中的每一个包括沟道区、源极接触区和漏极接触区；其中，多个静电排放块中的每一个与多个有源层中的一个有源层中的位于沟道区以外的区域电连接。
可选地，多个静电排放块中的每一个在衬底基板上的投影基本上覆盖多个有源层中的一个有源层中的沟道区在衬底基板上的投影。
可选地，多个静电排放块中的每一个是用于为多个有源层中的一个有源层中的沟道区遮光的遮光层。
可选地，所述阵列基板还包括：位于半导体层的远离衬底基板的一侧的栅绝缘层；以及位于栅绝缘层的远离半导体层的一侧的栅极层；其中，绝缘层位于半导体层的靠近衬底基板的一侧；并且静电排放层位于绝缘层的靠近衬底基板的一侧。
可选地，所述阵列基板还包括：位于栅极层的远离半导体层的一侧的层间介电层；以及位于层间介电层的远离衬底基板的一侧的源漏极层；其中，源漏极层包括分别用于多个薄膜晶体管的多个源极和分别用于多个薄膜晶体管的多个漏极；多个源极中的每一个与多个有源层中的一个电连接；并且多个漏极中的每一个与多个有源层中的一个电连接。
可选地，静电排放层包括金属或合金。
可选地，静电排放层位于阵列基板的显示区内。
另一方面，本发明提供一种包括本文所述的阵列基板或者通过本文所述方法制造的阵列基板的显示装置。
另一方面，本发明提供了一种制造具有多个薄膜晶体管的阵列基板的方法，其包括：在衬底基板上形成半导体层，所述半导体层形成为包括分别用于多个薄膜晶体管的多个有源层；以及形成静电排放层，所述静电排放层与半导体层电连接并且构造为排放半导体层中的静电荷。
可选地，形成静电排放层包括形成多个静电排放块；并且多个有源层中的每一个形成为与多个静电排放块中的一个电连接。
可选地，所述方法还包括：形成绝缘层；以及形成延伸通过绝缘层的多个过孔；其中，绝缘层形成在半导体层与静电排放层之间；并且多个有源层中的每一个形成为经由延伸通过绝缘层的多个过孔中的一个与多个静电排放块中的一个电连接。
可选地，多个有源层中的每一个形成为包括沟道区、源极接触区和漏极接触区；并且多个静电排放块中的每一个与多个有源层中的一个有源层中的位于沟道区以外的区域电连接。
可选地，静电排放层形成为使得多个静电排放块中的每一个在衬底基板上的投影基本上覆盖多个有源层中的一个有源层中的沟道区在衬底基板上的投影。
可选地，静电排放层由用于为多个有源层中的一个有源层中的沟道区遮光的遮光材料制成。
可选地，所述方法还包括：在半导体层的远离衬底基板的一侧形成栅绝缘层；以及在栅绝缘层的远离半导体层的一侧形成栅极层；其中，绝缘层形成在半导体层的靠近衬底基板的一侧；并且静电排放层形成在绝缘层的靠近衬底基板的一侧。
可选地，所述方法还包括：在栅极层的远离半导体层的一侧形成层间介电层；以及在层间介电层的远离衬底基板的一侧形成源漏极层；其中，源漏极层形成为包括分别用于多个薄膜晶体管的多个源极和分别用于多个薄膜晶体管的多个漏极；多个源极中的每一个形成为与多个有源层中的一个电连接；并且多个漏极中的每一个形成为与多个有源层中的一个电连接。
可选地，静电排放层由金属或合金制成。
附图说明
以下附图仅是根据所公开的各实施例的用于说明目的的示例，而不旨在限制本发明的范围。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。
图2是示出根据本公开的一些实施例中的阵列基板的部分结构的示意图。
图3是示出根据本公开的一些实施例中的阵列基板的部分结构的示意图。
图4A至图4G示出了根据本公开的一些实施例中的制造阵列基板的过程。
具体实施方式
现在将参照以下实施例具体描述本公开。需注意，以下对一些实施例的描述仅出于示意和描述的目的而呈现于此。其不旨在是穷尽性的或者被限制为所公开的确切形式。
阵列基板的制造常常包括一个或多个光刻胶光刻工艺。在光刻胶光刻工艺中，UV辐射常常在待形成的阵列基板中产生静电荷。本公开中发现，在待形成的阵列基板中的薄膜晶体管的有源层中可能产生并累积静电荷。当有源层中的静电荷累积到一定程度时，它们常常被排放到邻近的金属信号线(诸如栅线)，从而导致对这些信号线和有源层本身的损坏。
因此，本公开特别提供了一种阵列基板、一种显示装置、以及一种制造阵列基板的方法，其基本避免了由于现有技术的局限和缺点导致的问题中的一个或多个。一方面，本公开提供一种具有多个薄膜晶体管的阵列基板。在一些实施例中，阵列基板包括：衬底基板；半导体层，其位于衬底基板上，并且包括分别用于多个薄膜晶体管的多个有源层；以及静电排放层，其构造为排放半导体层中的静电荷。
图1是示出根据本公开的一些实施例中的阵列基板的结构的示意图。阵列基板包括多个薄膜晶体管100，图1示出了多个薄膜晶体管100中的一个。参考图1，一些实施例中的阵列基板包括衬底基板10、位于衬底基板10上的半导体层400，半导体层400包括分别用于多个薄膜晶体管100的多个有源层40。阵列基板还包括静电排放层300，其与半导体层400电连接并且构造为排放半导体层400中的静电荷。如图1所示，静电排放层300包括多个静电排放块30。多个薄膜晶体管100中多个有源层40中的每一个与多个静电排放块30中的一个电连接。静电排放层300可以布置在阵列基板中的任何合适位置。在一个示例中，静电排放层300位于半导体层400的远离衬底基板10的一侧。在另一示例中，静电排放层300位于半导体层400的靠近衬底基板10的一侧。可选地，静电排放层300和半导体层400基本上在同一水平面上。可选地，多个静电排放块30中的一个或多个接地。可选地，多个静电排放块30中的一个或多个悬空。
参考图1，一些实施例中的阵列基板还包括位于半导体层400和静电排放层300之间的绝缘层20。可选地，多个有源层40中的每一个经由延伸通过绝缘层20的过孔V1与多个静电排放块30中的一个电连接。可选地，半导体层400的半导体材料填充在过孔V1中并且与下方的静电排放层300接触，从而使半导体层400与静电排放层300电连接。
图2是示出根据本公开的一些实施例中的阵列基板的部分结构的示意图。参考图2，一些实施例中的静电排放层300位于半导体层400的远离衬底基板10的一侧。阵列基板还包括位于半导体层400和静电排放层300之间的层间介电层70。多个有源层40中的每一个经由延伸通过层间介电层70的过孔V1与多个静电排放块30中的一个电连接。可选地，静电排放层300的导电材料填充在过孔V1中并且与下方的半导体层400接触，从而使半导体层400与静电排放层300电连接。
图3是示出根据本公开的一些实施例中的阵列基板的部分结构的示意图。参考图3，一些实施例中的半导体层400和静电排放层300基本上位于同一水平面上，例如，与绝缘层20的表面接触。
参考图1，多个有源层40中的每一个包括沟道区40a、源极接触区40b和漏极接触区40c。静电排放层300可以在任何合适的位置与半导体层400电连接。可选地，多个静电排放块30中的每一个与多个有源层40中的一个中的位于沟道区40a以外的区域电连接。在一个示例中，多个静电排放块30中的每一个与多个有源层40中的一个中的源极接触区40b电连接。在一个示例中，多个静电排放块30中的每一个与多个有源层40中的一个中的漏极接触区40c电连接。
在一些实施例中，静电排放层300布置在阵列基板的子像素间区域中。如本文中所用，子像素间区域是指相邻子像素区域之间的区域，诸如与液晶显示器中的黑矩阵对应的区域或者与有机发光二极管显示面板中的像素限定层对应的区域。可选地，子像素间区域是同一像素中相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素的两个相邻子像素区域之间的区域。可选地，子像素间区域是红色子像素的子像素区域和相邻的绿色子像素的子像素区域之间的区域。可选地，子像素间区域是红色子像素的子像素区域和相邻的蓝色子像素的子像素区域之间的区域。可选地，子像素间区域是绿色子像素的子像素区域和相邻的蓝色子像素的子像素区域之间的区域。如本文中所用，子像素区域是指子像素的发光区域，诸如与液晶显示器中的像素电极对应的区域或者与有机发光二极管显示面板中的发光层对应的区域。可选地，像素可包括与像素中的若干个子像素对应的若干个单独发光区域。可选地，子像素区域是红色子像素的发光区域。可选地，子像素区域是绿色子像素的发光区域。可选地，子像素区域是蓝色子像素的发光区域。可选地，子像素区域是白色子像素的发光区域。
在一些实施例中，多个静电排放块30中的每一个在衬底基板10上的投影基本上覆盖多个有源层40中的一个中的沟道区40a在衬底基板10上的投影。在一些实施例中，静电排放层300还用作构造为为沟道区40遮光的遮光层。在一个示例中，静电排放层300是遮光层，其构造为为沟道区40a遮挡来自具有当前阵列基板的显示装置的背光的光线。
在一些实施例中，多个薄膜晶体管100是多个顶栅型薄膜晶体管。参考图1，一些实施例中的阵列基板还包括：位于半导体层400的远离衬底基板10的一侧的栅绝缘层50；以及位于栅绝缘层50的远离半导体层400的一侧的栅极层60。绝缘层20位于半导体层400的靠近衬底基板10的一侧，并且静电排放层300位于绝缘层20的靠近衬底基板10的一侧。可选地，栅绝缘层50包括分别位于多个有源层40的沟道区上的多个栅绝缘块。可选地，栅极层60包括分别位于栅绝缘层50的远离多个有源层40的沟道区的一侧的多个栅极。阵列基板还包括：位于栅极层60的远离半导体层400的一侧的层间介电层70；以及位于层间介电层70的远离衬底基板10的一侧的源漏极层800。源漏极层800包括分别用于多个薄膜晶体管100的多个源极80a和分别用于多个薄膜晶体管100的多个漏极80b。多个源极80a中的每一个与多个有源层40中的一个例如在源极接触区40b电连接。多个漏极80b中的每一个与多个有源层40中的一个例如在漏极接触区40c电连接。
在图1所示的具有顶栅型薄膜晶体管的阵列基板中，静电排放层300位于半导体层400的远离源漏极层800和栅极层60的一侧。因此，在阵列基板的制造过程中，在形成半导体层400、源漏极层800和栅极层60之前形成静电排放层300。通过利用静电排放层300，半导体层400中的静电荷可以快速且有效地消散。通过利用静电排放层300可以避免如在传统工艺中观察到的(例如，在阵列基板的制造过程中)由半导体层400中累积的静电荷造成的损坏。
可以使用任何合适的导电材料来制作静电排放层300。可选地，静电排放层300由金属或合金制成。可选地，静电排放层300还用作遮光层，其构造为为沟道区40a遮光，例如，遮挡具有当前阵列基板的显示装置的背光。用于制作静电排放层300的材料的示例包括但不限于钼、铝、铜、铬、钨、钛、钽、以及含有它们的合金或层压件。可选地，静电排放层300的厚度在约200nm至约300nm的范围内。
可以使用任何合适的半导体材料来制作半导体层400。可选地，半导体层400由诸如多晶硅或者非晶硅之类的硅材料制成。可选地，半导体层400由金属氧化物半导体材料制成。用于制作半导体层400的合适的金属氧化物的示例包括但不限于氧化铟镓锌、氧化铟锡锌、氧化铪铟锌、氧化铟锌、无定形氧化铟锌等等。为了增强半导体层400与静电排放层300之间的欧姆接触，半导体层400可选地由具有相对较低的氧含量的金属氧化物(诸如氧化铟镓锌)制成。例如，金属氧化物可以是与具有化学计量组成的氧化物相比具有较低的氧含量的金属氧化物。
可选地，静电排放层300位于阵列基板的显示区内。可选地，静电排放层300位于阵列基板的外围区内。如本文中所用，术语“显示区”是指阵列基板的实际显示图像的区域。可选地，显示区可包括子像素区域和子像素间区域二者。子像素区域是指子像素的发光区域，诸如与液晶显示器中的像素电极对应的区域或者与有机发光二极管显示器中的发光层对应的区域。子像素间区域是指相邻子像素区域之间的区域，诸如与液晶显示器中的黑矩阵对应的区域或者与有机发光二极管显示器中的像素限定层对应的区域。可选地，子像素间区域是同一像素中相邻子像素区域之间的区域。可选地，子像素间区域是来自两个相邻像素的两个相邻子像素区域之间的区域。如本文中所用，术语“外围区”是指阵列基板中除显示区以外的区域。可选地，外围区是阵列基板的设置各种电路和电线以向阵列基板传输信号的区域。为了增加显示装置的透明度，显示装置的非透明的或不透明的组件(例如，电池、印刷电路板、金属框)可以布置在外围区中而不是显示区中。
另一方面，本公开提供一种制造具有多个薄膜晶体管的阵列基板的方法。在一些实施例中，所述方法包括：在衬底基板上形成半导体层，所述半导体层形成为包括分别用于多个薄膜晶体管的多个有源层；以及形成静电排放层，所述静电排放层与半导体层电连接并且构造为排放半导体层中的静电荷。可选地，形成静电排放层的步骤包括形成多个静电排放块，多个静电排放块中的每一个形成为与多个有源层中的一个电连接。
在一些实施例中，所述方法还包括：形成绝缘层；以及形成延伸通过绝缘层的多个过孔。可选地，绝缘层形成在半导体层与静电排放层之间。可选地，多个有源层中的每一个形成为经由延伸通过绝缘层的多个过孔中的一个与多个静电排放块中的一个电连接。
在一些实施例中，多个有源层中的每一个形成为包括沟道区、源极接触区和漏极接触区。可选地，所述方法还包括形成源漏极层，源漏极层具有分别用于多个薄膜晶体管的多个源极和分别用于多个薄膜晶体管的多个漏极。多个源极中的每一个与源极接触区电连接。多个漏极中的每一个与漏极接触区电连接。可选地，多个静电排放块中的每一个与多个有源层中的一个有源层中的位于沟道区以外的区域电连接。在一个示例中，多个静电排放块中的每一个与源极接触区电连接。在另一示例中，多个静电排放块中的每一个与漏极接触区电连接。
可选地，静电排放层形成为使得多个静电排放块中的每一个在衬底基板上的投影基本上覆盖多个有源层中的一个有源层中的沟道区在衬底基板上的投影。可选地，静电排放层由遮光材料制成，用于为多个有源层中的一个有源层中的沟道区遮光，例如，遮挡来自具有根据本方法制造的阵列基板的显示装置中的背光的光线。
在一些实施例中，阵列基板中的薄膜晶体管是顶栅型薄膜晶体管。可选地，所述方法还包括：在半导体层的远离衬底基板的一侧形成栅绝缘层；以及在栅绝缘层的远离半导体层的一侧形成栅极层。绝缘层形成在半导体层的靠近衬底基板的一侧。静电排放层形成在绝缘层的靠近衬底基板的一侧。
在一些实施例中，所述方法还包括：在栅极层的远离半导体层的一侧形成层间介电层；以及在层间介电层的远离衬底基板的一侧形成源漏极层。可选地，形成源漏极层的步骤包括形成分别用于多个薄膜晶体管的多个源极和分别用于多个薄膜晶体管的多个漏极。多个源极中的每一个形成为与多个有源层中的一个电连接。多个漏极中的每一个形成为与多个有源层中的一个电连接。
可选地，静电排放层形成在阵列基板的显示区内。可选地，静电排放层形成在阵列基板的外围区内。
图4A至图4G示出了根据本公开的一些实施例中的制造阵列基板的过程。参考图4A，首先在衬底基板10上形成静电排放层300。静电排放层300包括多个静电排放块30(也用作薄膜晶体管的遮光层)。多个静电排放块30中的每一个可以是悬空的。可选地，多个静电排放块30中的每一个接地。
参考图4B，在静电排放层300的远离衬底基板10的一侧形成绝缘层20。在绝缘层20的远离衬底基板10的一侧形成第一光刻胶层PS1。在一个示例中，通过在绝缘层20的远离衬底基板10的一侧形成光刻胶材料层、使用掩模对光刻胶材料层进行曝光、对曝光后的光刻胶材料层进行显影以获得具有第一部分和第二部分的光刻胶图案，来形成第一光刻胶层PS1。第一部分对应于将在后续步骤中形成的延伸通过绝缘层20的多个第一过孔V1。第二部分在第一部分之外。可选地，通过在对应于多个第一过孔V1的区域内刻蚀绝缘材料来形成绝缘层20。可选地，刻蚀步骤通过干法刻蚀工艺来执行。
参考图4C，然后在绝缘层20的远离衬底基板10的一侧形成半导体层400。半导体层400包括多个有源层40。多个有源层40中的每一个包括沟道区40a、源极接触区40b和漏极接触区40c。如图4C所示，漏极接触区40c通过多个第一过孔V1中的一个与多个静电排放块30中的一个电连接。半导体层400的半导体材料填充在多个第一过孔V1中的一个内，并且与多个静电排放块30中的一个形成欧姆接触。多个静电排放块30中的一个在衬底基板10上的投影基本上覆盖沟道区40a在衬底基板10上的投影。因此，多个静电排放块30中的一个还用作构造为为沟道区40遮光的遮光层。
参考图4D，在形成半导体层400之后，在沟道区40a的远离绝缘层20的一侧形成栅绝缘层50，并且在栅绝缘层50的远离沟道区40a的一侧形成栅极层60。参考图4E，在形成栅极层60之后，在栅极层60的远离衬底基板10的一侧形成绝缘材料层70p。参考图4F，然后形成第二光刻胶层PS2用于将绝缘材料层70p构图为层间介电层70。在一个示例中，通过在绝缘材料层70p的远离衬底基板10的一侧形成光刻胶材料层、使用掩模对光刻胶材料层进行曝光、对曝光后的光刻胶材料层进行显影以获得具有第一部分和第二部分的光刻胶图案，来形成第二光刻胶层PS2。第一部分对应于将在后续步骤中形成的延伸通过层间介电层70的多个第二过孔V2和多个第三过孔V3。第二部分在第一部分之外。可选地，通过在对应于多个第二过孔V2和多个第三过孔V3的区域内刻蚀绝缘材料来形成层间介电层70。可选地，刻蚀步骤通过干法刻蚀工艺来执行。
在光刻胶光刻工艺期间，在半导体层400中(例如，通过暴露于UV辐射以用于形成光刻胶图案)产生并累积静电荷。如果这些静电荷没有消散反而累积至一定程度，则它们会被排放至邻近的金属信号线(诸如，与栅极层60位于同一层的栅线)，从而损坏这些信号线。静电排放还对半导体层400本身造成损坏，从而恶化有源层的电特性。通过利用静电排放层300，在光刻胶光刻工艺期间产生的静电荷可以快速且有效地消散至静电排放层300，从而避免损坏邻近的信号线。
参考图4G,在形成多个第二过孔V2和多个第三过孔V3之后，去除第二光刻胶层PS2，并且在层间介电层70的远离衬底基板10的一侧形成源漏极层800。源漏极层800形成为包括分别用于多个薄膜晶体管100的多个源极80a和分别用于多个薄膜晶体管100的多个漏极80b。多个源极80a中的每一个通过多个第二过孔V2中的一个与多个有源层40中的一个例如在源极接触区40b电连接。多个漏极80b中的每一个通过多个第三过孔V3中的一个与多个有源层40中的一个例如在漏极接触区40c电连接。
参考图1，在形成源漏极层800之后，在源漏极层800的远离衬底基板10的一侧形成钝化层90。
已出于示意和说明目的呈现了对本发明实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使本领域技术人员能够通过各种实施例及适用于特定用途或所构思的实施方式的各种变型来理解本发明。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而不应解释为对由这种命名方式修饰的元素的数量进行限制，除非已给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变型。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。

Claims (20)

1.一种阵列基板，具有多个薄膜晶体管，并且包括：
衬底基板；
半导体层，其位于所述衬底基板上，并且包括分别用于所述多个薄膜晶体管的多个有源层；以及
静电排放层，其与所述半导体层电连接并且构造为排放所述半导体层中的静电荷。
2.根据权利要求1所述的阵列基板，其中，所述静电排放层包括多个静电排放块；并且
所述多个有源层中的每一个与所述多个静电排放块中的一个电连接。
3.根据权利要求2所述的阵列基板，还包括位于所述半导体层和所述静电排放层之间的绝缘层；
其中，所述多个有源层中的每一个经由延伸通过所述绝缘层的过孔与所述多个静电排放块中的一个电连接。
4.根据权利要求2所述的阵列基板，其中，所述多个有源层中的每一个包括沟道区、源极接触区和漏极接触区；
其中，所述多个静电排放块中的每一个与所述多个有源层中的一个有源层中的位于所述沟道区以外的区域电连接。
5.根据权利要求4所述的阵列基板，其中，所述多个静电排放块中的每一个在所述衬底基板上的投影实质上覆盖所述多个有源层中的一个有源层中的沟道区在所述衬底基板上的投影。
6.根据权利要求5所述的阵列基板，其中，所述多个静电排放块中的每一个是用于为所述多个有源层中的一个有源层中的沟道区遮光的遮光层。
7.根据权利要求3所述的阵列基板，还包括：位于所述半导体层的远离所述衬底基板的一侧的栅绝缘层；以及
位于所述栅绝缘层的远离所述半导体层的一侧的栅极层；
其中，所述绝缘层位于所述半导体层的靠近所述衬底基板的一侧；并且
所述静电排放层位于所述绝缘层的靠近所述衬底基板的一侧。
8.根据权利要求7所述的阵列基板，还包括：
位于所述栅极层的远离所述半导体层的一侧的层间绝缘层；以及
位于所述层间介电层的远离所述衬底基板的一侧的源漏极层；
其中，所述源漏极层包括分别用于所述多个薄膜晶体管的多个源极和分别用于所述多个薄膜晶体管的多个漏极；
所述多个源极中的每一个与所述多个有源层中的一个电连接；并且
所述多个漏极中的每一个与所述多个有源层中的一个电连接。
9.根据权利要求1所述的阵列基板，其中，所述静电排放层包括金属或合金。
10.根据权利要求1所述的阵列基板，其中，所述静电排放层位于所述阵列基板的显示区内。
11.一种显示装置，包括根据权利要求1至10中任一项所述的阵列基板。
12.一种制造具有多个薄膜晶体管的阵列基板的方法，包括：
在衬底基板上形成半导体层，所述半导体层形成为包括分别用于所述多个薄膜晶体管的多个有源层；以及
形成静电排放层，所述静电排放层与所述半导体层电连接并且构造为排放所述半导体层中的静电荷。
13.根据权利要求12所述的方法，其中，形成静电排放层包括形成多个静电排放块；并且
所述多个有源层中的每一个形成为与所述多个静电排放块中的一个电连接。
14.根据权利要求12所述的方法，还包括：形成绝缘层；以及
形成延伸通过所述绝缘层的多个过孔；
其中，所述绝缘层形成在所述半导体层与所述静电排放层之间；并且
所述多个有源层中的每一个形成为经由延伸通过所述绝缘层的所述多个过孔中的一个与所述多个静电排放块中的一个电连接。
15.根据权利要求13所述的方法，其中，所述多个有源层中的每一个形成为包括沟道区、源极接触区和漏极接触区；并且
所述多个静电排放块中的每一个与所述多个有源层中的一个有源层中的位于所述沟道区以外的区域电连接。
16.根据权利要求15所述的方法，其中，所述静电排放层形成为使得所述多个静电排放块中的每一个在所述衬底基板上的投影实质上覆盖所述多个有源层中的一个有源层中的沟道区在所述衬底基板上的投影。
17.根据权利要求16所述的方法，其中，所述静电排放层由用于为所述多个有源层中的一个有源层中的沟道区遮光的遮光材料制成。
18.根据权利要求14所述的方法，还包括：
在所述半导体层的远离所述衬底基板的一侧形成栅绝缘层；以及
在所述栅绝缘层的远离所述半导体层的一侧形成栅极层；
其中，所述绝缘层形成在所述半导体层的靠近所述衬底基板的一侧；并且
所述静电排放层形成在所述绝缘层的靠近所述衬底基板的一侧。
19.根据权利要求18所述的方法，还包括：
在所述栅极层的远离所述半导体层的一侧形成层间绝缘层；以及
在所述层间介电层的远离所述衬底基板的一侧形成源漏极层；
其中，所述源漏极层形成为包括分别用于所述多个薄膜晶体管的多个源极和分别用于所述多个薄膜晶体管的多个漏极；
所述多个源极中的每一个形成为与所述多个有源层中的一个电连接；并且
所述多个漏极中的每一个形成为与所述多个有源层中的一个电连接。
20.根据权利要求12所述的方法，其中，所述静电排放层由金属或合金制成。
CN201780000786.9A 2017-08-08 2017-08-08 阵列基板、显示装置和制造阵列基板的方法 Active CN109952532B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/096409 WO2019028670A1 (en) 2017-08-08 2017-08-08 MATRIX SUBSTRATE, DISPLAY APPARATUS, AND METHOD FOR MANUFACTURING MATRIX SUBSTRATE

Publications (2)

Publication Number Publication Date
CN109952532A true CN109952532A (zh) 2019-06-28
CN109952532B CN109952532B (zh) 2022-04-08

Family

ID=65272781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780000786.9A Active CN109952532B (zh) 2017-08-08 2017-08-08 阵列基板、显示装置和制造阵列基板的方法

Country Status (3)

Country Link
US (1) US11201176B2 (zh)
CN (1) CN109952532B (zh)
WO (1) WO2019028670A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518023A (zh) * 2019-09-25 2019-11-29 福州京东方光电科技有限公司 阵列基板及其制备方法
CN110989221A (zh) * 2019-12-20 2020-04-10 京东方科技集团股份有限公司 显示基板及其制备方法和修复方法、显示装置
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
WO2022089633A1 (zh) * 2020-10-30 2022-05-05 中芯集成电路（宁波）有限公司上海分公司 半导体基板及其制造方法和半导体器件结构及其制造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854135B (zh) * 2019-10-29 2023-09-26 武汉华星光电技术有限公司 一种阵列基板、显示面板及阵列基板的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303220A (ja) * 2004-04-16 2005-10-27 Mitsubishi Electric Corp Ｔｆｔアレイ基板
US20050253991A1 (en) * 2004-05-13 2005-11-17 Yung-Chi Chang Liquid crystal display without storage capacitance electrode lines
US20070109454A1 (en) * 2005-11-17 2007-05-17 Rey-Yuan Chou Pixel structure
CN101196668A (zh) * 2006-12-07 2008-06-11 三菱电机株式会社 显示装置及其制造方法
CN104423112A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 液晶显示装置及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100833768B1 (ko) * 2007-01-15 2008-05-29 삼성에스디아이 주식회사 유기 전계 발광 화소 장치 및 그 제조 방법
JP6832624B2 (ja) 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005303220A (ja) * 2004-04-16 2005-10-27 Mitsubishi Electric Corp Ｔｆｔアレイ基板
US20050253991A1 (en) * 2004-05-13 2005-11-17 Yung-Chi Chang Liquid crystal display without storage capacitance electrode lines
US20070109454A1 (en) * 2005-11-17 2007-05-17 Rey-Yuan Chou Pixel structure
CN101196668A (zh) * 2006-12-07 2008-06-11 三菱电机株式会社 显示装置及其制造方法
CN104423112A (zh) * 2013-08-30 2015-03-18 乐金显示有限公司 液晶显示装置及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110518023A (zh) * 2019-09-25 2019-11-29 福州京东方光电科技有限公司 阵列基板及其制备方法
WO2021057883A1 (zh) * 2019-09-25 2021-04-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN110518023B (zh) * 2019-09-25 2021-12-24 福州京东方光电科技有限公司 阵列基板及其制备方法
CN110989221A (zh) * 2019-12-20 2020-04-10 京东方科技集团股份有限公司 显示基板及其制备方法和修复方法、显示装置
CN110989221B (zh) * 2019-12-20 2022-09-06 京东方科技集团股份有限公司 显示基板及其制备方法和修复方法、显示装置
CN112259612A (zh) * 2020-10-23 2021-01-22 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
WO2022089633A1 (zh) * 2020-10-30 2022-05-05 中芯集成电路（宁波）有限公司上海分公司 半导体基板及其制造方法和半导体器件结构及其制造方法

Also Published As

Publication number Publication date
CN109952532B (zh) 2022-04-08
US20210217778A1 (en) 2021-07-15
US11201176B2 (en) 2021-12-14
WO2019028670A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
CN109980119B (zh) 顶部发光有机发光二极管显示器
TWI699917B (zh) 頂部發光型有機發光二極體顯示器
US7211826B2 (en) Organic electroluminescent display
CN109952532A (zh) 阵列基板、显示装置和制造阵列基板的方法
US7247878B2 (en) Dual panel-type organic electroluminescent device
US6597121B2 (en) Active matrix organic EL display device and method of forming the same
JP4091481B2 (ja) アクティブ・マトリクス有機電界発光素子及びその製造方法
KR20190042395A (ko) 대면적 유기발광 다이오드 표시장치
KR20160119301A (ko) 유기발광표시장치 및 이를 제조하는 방법
KR100600848B1 (ko) 평판표시장치 및 그 제조방법
JP2004111369A (ja) 有機電界発光表示装置及びその製造方法
CN109244269A (zh) 显示面板及其制造方法、显示装置
KR20150041509A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2004335470A (ja) 有機ｅｌ素子及びその製造方法
KR20110055054A (ko) 유기 발광소자 및 그 제조방법
US7612377B2 (en) Thin film transistor array panel with enhanced storage capacitors
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
EP3783651A1 (en) Display apparatus
KR20160101737A (ko) 유기 발광 표시 장치
JP2011100120A (ja) 有機電界発光素子及びその製造方法
KR100771607B1 (ko) 유기 ｅｌ 디스플레이
KR100899428B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
TW525403B (en) Electroluminescence display device
KR20210081759A (ko) 표시장치 및 그 제조방법
KR102627067B1 (ko) 유기발광표시장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant