KR20210081759A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20210081759A
KR20210081759A KR1020190174023A KR20190174023A KR20210081759A KR 20210081759 A KR20210081759 A KR 20210081759A KR 1020190174023 A KR1020190174023 A KR 1020190174023A KR 20190174023 A KR20190174023 A KR 20190174023A KR 20210081759 A KR20210081759 A KR 20210081759A
Authority
KR
South Korea
Prior art keywords
layer
electrode
forming
light
light emitting
Prior art date
Application number
KR1020190174023A
Other languages
English (en)
Inventor
정재규
양희정
김영준
김아라
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190174023A priority Critical patent/KR20210081759A/ko
Publication of KR20210081759A publication Critical patent/KR20210081759A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H01L51/5203—
    • H01L27/3244—
    • H01L51/5284—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은, 발광영역 및 회로영역을 갖는 적어도 하나의 부화소를 포함하는 기판과; 상기 기판 상부의 상기 회로영역에 배치되는 적어도 하나의 박막트랜지스터와; 상기 적어도 하나의 박막트랜지스터 상부에 배치되는 평탄화층과; 상기 평탄화층 상부의 상기 발광영역 및 상기 회로영역에 배치되는 제1전극과; 상기 평탄화층 상부의 상기 회로영역에 배치되는 차광전극과; 상기 제1전극 및 상기 차광전극 상부의 상기 발광영역 및 상기 회로영역에 배치되는 발광층과; 상기 발광층 상부의 상기 발광영역 및 상기 회로영역에 배치되는 제2전극을 포함하는 표시장치를 제공한다.

Description

표시장치 및 그 제조방법 {Display Device And Method Of Fabricating The Same}
본 발명은 표시장치에 관한 것으로, 특히 차광전극에 의하여 빛샘이 최소화 되는 표시장치 및 그 제조방법에 관한 것이다.
최근, 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 액정표시장치(liquid crystal display device: LCD), 플라즈마표시장치(plasma display panel device: PDP), 유기발광다이오드 표시장치(organic light emitting diode display device: OLED), 전계방출표시장치(field emission display device: FED)와 같은 평판표시장치(flat panel display)가 널리 개발되어 다양한 분야에 적용되고 있다.
평판표시장치 중에서, 유기발광다이오드 표시장치는 발광다이오드의 전자 주입 전극인 음극과 정공 주입 전극인 양극 사이에 형성된 발광층에 전하를 주입하여 전자와 정공의 결합에 의해 여기자가 형성된 후 소멸하면서 빛을 내는 소자이다.
이러한 유기발광다이오드 표시장치에서는, 발광층에서 생성된 광이 부화소의 발광영역의 양극을 통하여 외부로 방출되어 영상이 표시되는데, 발광층에서 생성된 광이 영상표시에 기여하지 못하는 부화소의 회로영역의 양극을 통하여 외부로 방출되어 빛샘이 발생하고 영상의 표시품질이 저하되는 문제가 있다.
본 발명은, 이러한 문제점을 해결하기 위하여 제시된 것으로, 발광층의 광을 차단하는 차광전극을 각 부화소의 회로영역에 선택적으로 형성함으로써, 회로영역을 통한 빛샘이 최소화 되고 영상의 표시품질이 향상되는 표시장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
그리고, 본 발명은, 발광층의 광을 차단하는 차광전극을 각 부화소의 회로영역에 선택적으로 형성함으로써, 발광층의 광에 의한 회로영역의 다수의 소자의 열화가 최소화 되는 표시장치 및 그 제조방법을 제공하는 것을 다른 목적으로 한다.
위와 같은 과제의 해결을 위해, 본 발명은, 발광영역 및 회로영역을 갖는 적어도 하나의 부화소를 포함하는 기판과; 상기 기판 상부의 상기 회로영역에 배치되는 적어도 하나의 박막트랜지스터와; 상기 적어도 하나의 박막트랜지스터 상부에 배치되는 평탄화층과; 상기 평탄화층 상부의 상기 발광영역 및 상기 회로영역에 배치되는 제1전극과; 상기 평탄화층 상부의 상기 회로영역에 배치되는 차광전극과; 상기 제1전극 및 상기 차광전극 상부의 상기 발광영역 및 상기 회로영역에 배치되는 발광층과; 상기 발광층 상부의 상기 발광영역 및 상기 회로영역에 배치되는 제2전극을 포함하는 표시장치를 제공한다.
그리고, 상기 제1전극은 투명도전물질을 포함하고, 상기 차광전극은 불투명 금속물질을 포함할 수 있다.
또한, 상기 제1전극은 인듐 틴 옥사이드를 포함하고, 상기 차광전극은 몰리브덴 티타늄을 포함할 수 있다.
그리고, 상기 차광전극은 상기 제1전극의 상부 또는 하부에서 상기 제1전극에 접촉될 수 있다.
또한, 상기 적어도 하나의 박막트랜지스터는, 상기 기판 상부의 회로영역에 배치되는 반도체층과; 상기 반도체층의 중앙부 상부에 배치되는 게이트절연층과; 상기 게이트절연층 상부에 배치되는 게이트전극과; 상기 반도체층의 양 단부에 연결되는 소스전극 및 드레인전극을 포함할 수 있다.
그리고, 상기 표시장치는, 상기 반도체층에 대응되는 기판 상부에 배치되는 차광층과; 상기 차광층과 상기 반도체층 사이에 배치되는 버퍼층과; 상기 반도체층과 상기 소스전극 및 상기 드레인전극 사이에 배치되는 층간절연층과; 상기 소스전극 및 상기 드레인전극과 상기 평탄화층 사이에 배치되는 보호층을 더 포함할 수 있다.
또한, 상기 표시장치는, 상기 보호층과 상기 평탄화층 사이의 상기 발광영역에 배치되는 컬러필터층을 더 포함할 수 있다.
한편, 본 발명은, 기판 상부의 적어도 하나의 부화소의 발광영역 및 회로영역 중 상기 회로영역에 적어도 하나의 박막트랜지스터를 형성하는 단계와; 상기 적어도 하나의 박막트랜지스터 상부에 평탄화층을 형성하는 단계와; 상기 평탄화층 상부의 상기 발광영역 및 상기 회로영역에 제1전극을 형성하는 단계와; 상기 평탄화층 상부의 상기 회로영역에 차광전극을 형성하는 단계와; 상기 제1전극 및 상기 차광전극 상부의 상기 발광영역 및 상기 회로영역에 발광층을 형성하는 단계와; 상기 발광층 상부의 상기 발광영역 및 상기 회로영역에 제2전극을 형성하는 단계를 포함하는 표시장치의 제조방법을 제공한다.
그리고, 상기 제1전극을 형성하는 단계와 상기 차광전극을 형성하는 단계는, 상기 평탄화층 상부에 투명도전물질층 및 불투명도전물질층을 순차적으로 형성하는 단계와; 투과부, 반투과부 및 차단부를 갖는 노광마스크를 이용하여 상기 투명도전물질층 및 상기 불투명도전물질층을 식각하여 상기 평탄화층 상부에 상기 제1전극 및 상기 차광전극을 순차적으로 형성하는 단계를 포함할 수 있다.
또한, 상기 노광마스크를 이용하여 상기 제1전극 및 상기 차광전극을 형성하는 단계는, 상기 불투명도전물질층 상부에 포토레지스트층을 형성하는 단계와; 상기 노광마스크를 통하여 상기 포토레지스트층을 노광하여 상기 불투명도전물질층 상부에 제1두께의 제1포토레지스트패턴과 상기 제1두께보다 작은 제2두께의 제2포토레지스트패턴을 형성하는 단계와; 상기 제1 및 제2포토레지스트패턴을 식각마스크로 이용하여 상기 불투명도전물질층 및 상기 투명도전물질층을 식각하여 상기 제1전극을 형성하는 단계와; 상기 제2포토레지스트패턴을 제거하는 단계와; 상기 제1포토레지스트패턴을 식각마스크로 이용하여 상기 불투명도전물질층을 식각하여 상기 차광전극을 형성하는 단계를 포함할 수 있다.
그리고, 상기 노광마스크의 상기 차단부는 상기 회로영역에 대응되고, 상기 노광마스크의 상기 반투과부는 상기 발광영역에 대응되고, 상기 노광마스크의 상기 투과부는 상기 적어도 하나의 부화소의 경계부에 대응될 수 있다.
또한, 상기 제1전극을 형성하는 단계와 상기 차광전극을 형성하는 단계는, 상기 평탄화층 상부에 제1마스크공정을 통하여 상기 차광전극을 형성하는 단계와; 상기 차광전극 상부에 제2마스크공정을 통하여 상기 제1전극을 형성하는 단계를 포함할 수 있다.
그리고, 상기 적어도 하나의 박막트랜지스터를 형성하는 단계는, 상기 기판 상부의 회로영역에 반도체층을 형성하는 단계와; 상기 반도체층의 중앙부 상부에 게이트절연층을 형성하는 단계와; 상기 게이트절연층 상부에 게이트전극을 형성하는 단계와; 상기 반도체층의 양 단부에 연결되는 소스전극 및 드레인전극을 형성하는 단계를 포함할 수 있다.
또한, 상기 표시장치의 제조방법은, 상기 반도체층에 대응되는 기판 상부에 차광층을 형성하는 단계와; 상기 차광층과 상기 반도체층 사이에 버퍼층을 형성하는 단계와; 상기 반도체층과 상기 소스전극 및 상기 드레인전극 사이에 층간절연층을 형성하는 단계와; 상기 소스전극 및 상기 드레인전극과 상기 평탄화층 사이에 보호층을 형성하는 단계를 더 포함할 수 있다.
그리고, 상기 표시장치의 제조방법은, 보호층과 상기 평탄화층 사이의 상기 발광영역에 컬러필터층을 형성하는 단계를 더 포함할 수 있다.
본 발명은, 발광층의 광을 차단하는 차광전극을 각 부화소의 회로영역에 선택적으로 형성함으로써, 회로영역을 통한 빛샘이 최소화 되고 영상의 표시품질이 향상되는 효과를 갖는다.
그리고, 본 발명은 발광층의 광을 차단하는 차광전극을 각 부화소의 회로영역에 선택적으로 형성함으로써, 발광층의 광에 의한 회로영역의 다수의 소자의 열화가 최소화 되는 효과를 갖는다.
도 1은 본 발명의 실시예에 따른 표시장치의 다수의 부화소를 도시한 평면도.
도 2는 본 발명의 실시예에 따른 표시장치의 하나의 부화소를 도시한 단면도.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도.
도 4는 본 발명의 실시예에 따른 표시장치의 제1전극 및 차광전극의 투과율을 도시한 그래프.
이하, 첨부한 도면을 참조하여 본 발명에 따른 표시장치 및 그 제조방법을 설명한다.
도 1은 본 발명의 실시예에 따른 표시장치의 다수의 부화소를 도시한 평면도이고, 도 2는 본 발명의 실시예에 따른 표시장치의 하나의 부화소를 도시한 단면도로서, 하부발광(bottom emission)방식 유기발광다이오드 표시장치를 예로 들어 설명한다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(110)는, 기판(120), 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse), 스토리지 커패시터(Cst), 발광다이오드(Del)를 포함한다.
구체적으로, 기판(120)은 다수의 화소(P)를 포함하고, 각 화소(P)는 제1, 제2, 제3 및 제4부화소(SP1, SP2, SP3, SP4)를 포함하고, 제1, 제2, 제3 및 제4부화소(SP1, SP2, SP3, SP4)는 각각 발광영역(EA)과 회로영역(CA)를 포함한다.
예를 들어, 제1, 제2, 제3 및 제4부화소(SP1, SP2, SP3, SP4)는 각각 청, 녹, 적, 백색에 대응되는 광을 방출할 수 있다.
도 2의 부화소(SP)는 도 1의 제1, 제2, 제3 및 제4부화소(SP1, SP2, SP3, SP4) 중 어느 하나일 수 있다.
기판(120) 상부의 각 부화소(SP)의 회로영역(CA)에는 차광층(122) 및 연결패턴(124)이 배치된다.
차광층(122)은, 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse) 각각의 반도체층에 중첩되도록 배치되는데, 기판(120)을 통하여 입사되는 외부광이 반도체층에 조사되어 반도체층이 열화 되는 것을 방지하는 역할을 한다.
연결패턴(124)은, 파워배선(PL)과 파워배선(PL)에 인접하지 않은 부화소(SP)를 연결하는데, 파워배선(PL)의 고전위전압을 파워배선(PL)에 인접하지 않은 부화소(SP)의 구동 박막트랜지스터(Tdr)에 공급하는 역할을 한다.
예를 들어, 차광층(122) 및 연결패턴(124)은 알루미늄(Al), 몰리브덴 티타늄(MoTi), 구리(Cu)와 같은 금속물질을 포함할 수 있다.
차광층(122) 및 연결패턴(124) 상부의 기판(120) 전면에는 버퍼층(126)이 배치된다.
예를 들어, 버퍼층(126)은 하부의 실리콘 나이트라이드(SiNx)의 제1층과 상부의 실리콘 옥사이드(SiOx)의 제2층을 포함할 수 있다.
차광층(122)에 대응되는 버퍼층(126) 상부에는 반도체층(128)이 배치된다.
예를 들어, 반도체층(128)은 다결정실리콘(polycrystalline silicon)과 같은 반도체물질 또는 인듐-갈륨-징크 옥사이드(indium-gallium-zinc oxide: IGZO)와 같은 산화물반도체물질을 포함할 수 있다.
반도체층(128)이 산화물반도체물질을 포함할 경우, 게이트절연층(130)의 제1 및 제2콘택홀을 통하여 노출되는 반도체층(128)의 양 단부는 도체화 되어 소스영역 및 드레인영역으로 동작하고, 게이트절연층(130)으로 덮이는 반도체층(128)의 중앙부는 채널영역으로 동작할 수 있다.
반도체층(128)의 중앙부 상부에는 게이트절연층(130) 및 게이트전극(132)이 순차적으로 배치되고, 회로영역(CA)의 게이트절연층(130) 상부에는 제1방향(가로방향)을 따라 게이트배선(GL) 및 센싱배선(SL)이 배치된다.
예를 들어, 게이트절연층(130)은 실리콘 옥사이드(SiOx) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질을 포함하고, 게이트전극(132), 게이트배선(GL) 및 센싱배선(SL)은 알루미늄(Al), 몰리브덴 티타늄(MoTi), 구리(Cu)와 같은 금속물질을 포함할 수 있다.
게이트전극(132), 게이트배선(GL) 및 센싱배선(SL) 상부의 기판(120) 전면에는 층간절연층(134)이 배치된다.
층간절연층(134)은 반도체층(128)의 양 단부를 노출하는 제1 및 제2콘택홀을 갖고, 층간절연층(134) 및 버퍼층(126)은 차광층(122)의 일 단부를 노출하는 제3콘택홀을 가질 수 있다.
예를 들어, 층간절연층(134)은 실리콘 옥사이드(SiOx) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질을 포함할 수 있다.
반도체층(128)의 양 단부에 대응되는 층간절연층(134) 상부에는 소스전극(136) 및 드레인전극(138)이 배치되고, 회로영역(CA)의 층간절연층(134) 상부에는 제1방향과 교차하는 제2방향(세로방향)을 따라 데이터배선(DL), 파워배선(PL) 및 기준배선(RL)이 배치된다.
소스전극(136)은 층간절연층(134)의 제1콘택홀을 통하여 반도체층(128)의 일 단부에 연결되고 층간절연층(134) 및 버퍼층(126)의 제3콘택홀을 통하여 차광층(122)의 일 단부에 연결되고, 드레인전극(138)은 층간절연층(134)의 제2콘택홀을 통하여 반도체층(128)의 타 단부에 연결될 수 있다.
예를 들어, 소스전극(136), 드레인전극(138), 데이터배선(DL), 파워배선(PL) 및 기준배선(RL)은 알루미늄(Al), 몰리브덴 티타늄(MoTi), 구리(Cu)와 같은 금속물질을 포함할 수 있다.
반도체층(128), 게이트전극(132), 소스전극(136) 및 드레인전극(138)은 구동 박막트랜지스터(Tdr)를 구성한다.
도시하지는 않았지만, 스위칭 박막트랜지스터(Tsw), 센싱 박막트랜지스터(Tse)는 구동 박막트랜지스터(Tdr)와 동일한 구조를 가질 수 있다.
스위칭 박막트랜지스터(Tsw)의 게이트전극은 게이트배선(GL)에 연결되고, 스위칭 박막트랜지스터(Tsw)의 소스전극은 데이터배선(DL)에 연결되고, 스위칭 박막트랜지스터(Tsw)의 드레인전극은 구동 박막트랜지스터(Tdr)의 게이트전극(132)에 연결된다.
구동 박막트랜지스터(Tdr)의 소스전극(136)은 발광다이오드(Del)의 제1전극(150)에 연결되고, 구동 박막트랜지스터(Tdr)의 드레인전극(138)은 파워배선(PL)에 연결된다.
센싱 박막트랜지스터(Tse)의 게이트전극은 센싱배선(SL)에 연결되고, 센싱 박막트랜지스터(Tse)의 소스전극은 발광다이오드(Del)의 제1전극(150)에 연결되고, 센싱 박막트랜지스터(Tse)의 드레인전극은 기준배선(RL)에 연결된다.
스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse) 상부의 기판(120) 전면에는 보호층(140)이 배치된다.
예를 들어, 보호층(140)은 실리콘 옥사이드(SiOx) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질을 포함할 수 있다.
보호층(140) 상부의 발광영역(EA)에는 컬러필터층(142)이 배치된다.
컬러필터층(142)은 발광층(154)의 광 중에서 특정 파장의 성분은 투과시키고 나머지 파장의 성분은 흡수할 수 있다.
예를 들어, 제1, 제2 및 제3부화소(SP1, SP2, SP3)의 발광영역(EA)의 보호층(140) 상부에는 각각 청, 녹 및 적 컬러필터층이 배치되고, 제4부화소(SP4)의 발광영역(EA)의 보호층(140) 상부에는 컬러필터층이 생략될 수 있다.
컬러필터층(142)과 보호층(140) 상부의 기판(120) 전면에는 평탄화층(144)이 배치된다.
평탄화층(144)은 컬러필터층(142), 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse)를 갖는 기판(120)의 표면을 평탄화 하는 역할을 한다.
예를 들어, 평탄화층(144)은 포토아크릴(photoacryl)과 같은 유기절연물질을 포함할 수 있다.
평탄화층(144) 및 보호층(140)은 소스전극(136)을 노출하는 제4콘택홀을 갖는다.
평탄화층(144) 상부의 각 부화소(SP)의 발광영역(EA) 및 회로영역(CA)에는 제1전극(150)이 배치된다.
제1전극(150)은, 발광층(154)에 홀(hole)을 공급하는 양극(anode) 일 수 있으며, 제4콘택홀을 통하여 소스전극(136)에 연결된다.
예를 들어, 제1전극(150)은 상대적으로 큰 일함수를 갖는 인듐 징크 옥사이드(indium zinc oxide: ITO)를 포함할 수 있다.
제1전극(150) 상부의 각 부화소(SP)의 회로영역(CA)에는 차광전극(152)이 배치된다.
차광전극(152)은 발광층(154)에서 생성된 광을 흡수하여 기판(120)으로 전달되지 않도록 하는 역할을 한다.
예를 들어, 차광전극(152)은 몰리브덴 티타늄(MoTi)을 포함할 수 있다.
도 2의 실시예에서는 차광전극(152)이 제1전극(150) 상부의 회로영역(CA)에 배치되는 것을 예로 들었으나, 다른 실시에에서는 차광전극(152)이 제1전극(150) 하부의 회로영역(CA)에 배치될 수도 있다.
제1전극(150) 및 차광전극(152) 상부의 기판(120) 전면에는 발광층(154)이 배치된다.
발광층(154)은 홀주입층(hole injecting layer), 홀전달층(hole transporting layer), 발광물질층(emitting material layer), 전자전달층(electron transporting layer), 전자주입층(electron injecting layer)을 포함할 수 있다.
발광층(154) 상부의 기판(120) 전면에는 제2전극(156)이 배치된다.
제2전극(156)은 발광층(154)에 전자(electron)을 공급하는 음극(cathode) 일 수 있다.
예를 들어, 제2전극(156)은 상대적으로 작은 일함수를 갖는 알루미늄(Al) 또는 마그네슘은(MgAg)을 포함할 수 있다.
제1전극(150), 발광층(154) 및 제2전극(156)은 발광다이오드(Del)를 구성한다.
도시하지는 않았지만, 제2전극(170) 상부의 기판(120) 전면에는 인캡(encapsulation)층이 배치되어 외부의 수분 또는 산소의 침투를 방지할 수 있다.
이러한 표시장치(110)에서는, 제1전극(150)의 일부를 노출하는 뱅크층 없이 제1전극(150)을 평탄화층(144) 상부에 직접 배치함으로써, 각 부화소(SP)의 발광영역(EA)을 최대화 할 수 있으며, 그 결과 휘도를 향상시킬 수 있다.
그리고, 광을 흡수하여 차단하는 차광전극(152)을 각 부화소(SP)의 회로영역(CA)에 선택적으로 배치함으로써, 회로영역(CA)의 발광층(154)에서 생성되는 광이 투명한 제1전극(150), 평탄화층(144), 보호층(140), 층간절연층(134), 기판(120)을 통과하여 외부로 방출되는 빛샘(LL)을 최소화 할 수 있으며, 그 결과 영상의 표시품질을 향상시킬 수 있다.
또한, 광을 흡수하여 차단하는 차광전극(152)을 각 부화소(SP)의 회로영역(CA)에 선택적으로 배치함으로써, 회로영역(CA)의 발광층(154)에서 생성되는 광이 투명한 제1전극(150), 평탄화층(144), 보호층(140), 층간절연층(134)을 통과하여 반도체층(128)에 조사되는 것을 최소화 할 수 있으며, 그 결과 회로영역(CA)의 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse)의 열화를 방지할 수 있다.
이러한 표시장치의 제조방법을 도면을 참조하여 설명한다.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 표시장치의 제조방법을 설명하기 위한 단면도로서, 도 1 및 도 2를 함께 참조하여 설명한다.
도 3a에 도시한 바와 같이, 금속물질의 증착공정 및 노광식각(photolithographic)공정을 통하여, 기판(120) 상부의 각 부화소(SP)의 회로영역(CA)에 차광층(122) 및 연결패턴(124)을 형성한다.
예를 들어, 차광층(122) 및 연결패턴(124)은 알루미늄(Al), 몰리브덴 티타늄(MoTi), 구리(Cu)와 같은 금속물질을 포함할 수 있다.
이후, 절연물질의 증착공정을 통하여, 차광층(122) 및 연결패턴(124) 상부의 기판(120) 전면에 버퍼층(126)을 형성한다.
예를 들어, 버퍼층(126)은 하부의 실리콘 나이트라이드(SiNx)의 제1층과 상부의 실리콘 옥사이드(SiOx)의 제2층을 포함할 수 있다.
이후, 반도체물질의 증착공정 및 노광식각공정을 통하여, 차광층(122)에 대응되는 버퍼층(126) 상부에 반도체층(128)을 형성한다.
예를 들어, 반도체층(128)은 다결정실리콘(polycrystalline silicon)과 같은 반도체물질 또는 인듐-갈륨-징크 옥사이드(indium-gallium-zinc oxide: IGZO)와 같은 산화물반도체물질을 포함할 수 있다.
이후, 절연물질의 증착공정 및 노광식각공정을 통하여, 반도체층(128) 상부의 기판(120) 전면에 게이트절연층(130)을 형성한다.
예를 들어, 게이트절연층(130)은 실리콘 옥사이드(SiOx) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질을 포함할 수 있다.
절연물질의 증착공정 및 노광식각공정 후, 게이트절연층(130)에 대한 열처리공정을 진행할 수 있다.
이후, 금속물질의 증착공정 및 노광식각공정을 통하여, 게이트절연층(130) 상부에 게이트전극(132)을 형성하고, 회로영역(CA)의 게이트절연층(130) 상부에 제1방향(가로방향)을 따라 게이트배선(GL) 및 센싱밴선(SL)을 형성한다.
예를 들어, 게이트전극(132), 게이트배선(GL) 및 센싱배선(SL)은 알루미늄(Al), 몰리브덴 티타늄(MoTi), 구리(Cu)와 같은 금속물질을 포함할 수 있다.
게이트전극(132)을 형성하여 반도체층(128)의 양 단부를 노출한 후, 플라즈마처리공정을 수행하여 노출된 반도체층(128)의 양 단부를 도체화 할 수 있다.
이후, 절연물질의 증착공정을 통하여, 게이트전극(132), 게이트배선(GL) 및 센싱배선(SL) 상부의 기판(120) 전면에 층간절연층(140)을 형성한다.
예를 들어, 층간절연층(134)은 실리콘 옥사이드(SiOx) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질을 포함할 수 있다.
층간절연층(134)은 반도체층(128)의 양 단부를 노출하는 제1 및 제2콘택홀을 갖고, 층간절연층(134) 및 버퍼층(126)은 차광층(122)의 일 단부를 노출하는 제3콘택홀을 가질 수 있다.
이후, 금속물질의 증착공정 및 노광식각공정을 통하여, 반도체층(128)의 양 단부에 대응되는 층간절연층(134) 상부에 소스전극(136) 및 드레인전극(138)을 형성하고, 회로영역(CA)의 층간절연층(134) 상부에 제1방향과 교차하는 제2방향(세로방향)을 따라 데이터배선(DL), 파워배선(PL) 및 기준배선(RL)을 형성한다.
이후, 절연물질의 증착공정을 통하여, 소스전극(134), 드레인전극(138), 데이터배선(DL), 파워배선(PL) 및 기준배선(RL) 상부의 기판 전면에 보호층(140)을 형성한다.
예를 들어, 보호층(140)은 실리콘 옥사이드(SiOx) 또는 실리콘 나이트라이드(SiNx)와 같은 무기절연물질을 포함할 수 있다.
이후, 컬러필터물질의 도포공정 및 노광현상공정을 통하여, 보호층(140) 상부의 발광영역(EA)에 컬러필터층(142)을 형성한다.
이후, 절연물질의 도포공정 및 노광현상공정을 통하여, 컬러필터층(142) 및 보호층(140) 상부의 기판(120) 전면에 평탄화층(144)을 형성한다.
예를 들어, 평탄화층(144)은 포토아크릴(photoacryl)과 같은 유기절연물질을 포함할 수 있다.
평탄화층(144) 및 보호층(140)은 소스전극(136)을 노출하는 제4콘택홀을 가질 수 있다.
도 3b에 도시한 바와 같이, 평탄화층(144) 상부에 투명도전물질 및 불투명도전물질을 순차적으로 증착하여 평탄화층(144) 상부에 투명도전물질층(150a) 및 불투명도전물질층(152a)을 순차적으로 형성한다.
예를 들어, 투명도전물질층(150a)은 인듐 징크 옥사이드(indium zinc oxide: ITO)를 포함할 수 있고, 불투명도전물질층(152a)은 몰리브덴 티타늄(MoTi)을 포함할 수 있다.
도 3c에 도시한 바와 같이, 불투명도전물질층(152a) 상부에 포토레지스트층을 형성하고, 포토레지스트층 상부에 투과부(TA), 반투과부(HTA) 및 차단부(BA)를 갖는 노광마스크(PM)를 배치하고, 노광마스크(PM)를 통하여 포토레지스트층을 노광한 후 현상하여 제1두께의 제1포토레지스트패턴(PP1)과 제1두께보다 작은 제2두께의 제2포토레지스트패턴(PP2)을 형성한다.
노광마스크(PM)의 차단부(BA) 및 반투과부(HTA)는 각각 제1 및 제2포토레지스트패턴(PP1, PP2)에 대응되고, 노광마스크(PM)의 투과부(TA)에 대응되는 부분에서는 포토레지스트층이 완전히 제거된다.
여기서, 노광마스크(PM)의 투과부(TA)는 부화소(SP) 사이의 경계부에 대응되고, 노광마스크(PM)의 차단부(BA)는 각 부화소(SP)의 회로영역(CA)에 대응되고, 노광마스크(PM)의 반투과부(HTA)는 각 부화소(SP)의 발광영역(EA)에 대응될 수 있다.
반투과부(HTA)의 투과율은 차단부(BA)의 투과율보다 크고 투과부(TA)의 투과율보다 작다.
도 3d에 도시한 바와 같이, 제1 및 제2포토레지스트패턴(PP1, PP2)을 식각 마스크로 이용하여 불투명도전물질층(152a) 및 투명도전물질층(150a)을 식각하여, 불투명도전물질층(152a)을 각 부화소(SP) 별로 분리하고 각 부화소(SP)에 제1전극(150)을 형성한다.
도 3e에 도시한 바와 같이, 제1 및 제2포토레지스트패턴(PP1, PP2)에 대한 애싱(ashing)공정을 통하여 제2포토레지스트패턴(PP2)을 제거하고 제1포토레지스트패턴(PP1)만 잔존 시킨다.
이때, 제1포토레지스트패턴(PP1)의 제1두께는 제2포토레지스트패턴(PP2)의 제2두께만큼 감소할 수 있다.
도 3f에 도시한 바와 같이, 제1포토레지스트패턴(PP1)을 식각 마스크로 이용하여 불투명도전물질층(152a)을 식각하여 각 부화소(SP)의 회로영역(CA)의 제1전극(150) 상부에 차광전극(152)을 형성한다.
도시하지는 않았지만, 차광전극(152)이 제1전극(150) 하부에 배치되는 실시예에서는, 불투명도전물질의 증착공정 및 노광식각공정을 통하여 평탄화층(144) 상부에 차광전극(152)을 형성한 후, 투명도전물질의 증착공정 및 노광식각공정을 통하여 차광전극(152) 상부에 제1전극(150)을 형성할 수 있는데, 이 경우 차광전극(152) 및 제1전극(150)은 상이한 노광마스크를 이용하여 형성할 수 있다.
도 3g에 도시한 바와 같이, 유기물질의 증착공정을 통하여, 제1전극(150) 및 차광전극(152) 상부의 기판(120) 전면에 발광층(154)을 형성한다.
예를 들어, 발광층(154)은 홀주입층(hole injecting layer), 홀전달층(hole transporting layer), 발광물질층(emitting material layer), 전자전달층(electron transporting layer), 전자주입층(electron injecting layer)을 포함할 수 있다.
이후, 금속물질의 증착공정을 통하여, 발광층(154) 상부의 기판(120) 전면에 제2전극(156)을 형성한다.
예를 들어, 제2전극(156)은 알루미늄(Al) 또는 마그네슘은(MgAg)을 포함할 수 있다.
이상과 같이, 본 발명의 실시예에 따른 표시장치(110)에서는, 제1전극(150)의 일부를 노출하는 뱅크층 없이 제1전극(150)을 평탄화층(144) 상부에 직접 배치함으로써, 각 부화소(SP)의 발광영역(EA)을 최대화 할 수 있으며, 그 결과 휘도를 향상시킬 수 있다.
그리고, 광을 흡수하여 차단하는 차광전극(152)을 각 부화소(SP)의 회로영역(CA)에 선택적으로 배치함으로써, 회로영역(CA)의 발광층(154)에서 생성되는 광이 투명한 제1전극(150), 평탄화층(144), 보호층(140), 층간절연층(134), 기판(120)을 통과하여 외부로 방출되는 빛샘(LL)을 최소화 할 수 있으며, 그 결과 영상의 표시품질을 향상시킬 수 있다.
또한, 광을 흡수하여 차단하는 차광전극(152)을 각 부화소(SP)의 회로영역(CA)에 선택적으로 배치함으로써, 회로영역(CA)의 발광층(154)에서 생성되는 광이 투명한 제1전극(150), 평탄화층(144), 보호층(140), 층간절연층(134)을 통과하여 반도체층(128)에 조사되는 것을 최소화 할 수 있으며, 그 결과 회로영역(CA)의 스위칭 박막트랜지스터(Tsw), 구동 박막트랜지스터(Tdr), 센싱 박막트랜지스터(Tse)의 열화를 방지할 수 있다.
그리고, 투과부(TA), 반투과부(HTA) 및 차단부(BA)를 갖는 노광마스크(PM)를 이용하는 1회의 노광식각공정으로 제1전극(150) 및 차광전극(152)을 형성함으로써, 제조공정을 간소화 하고 제조비용을 절감할 수 있다.
도 4는 본 발명의 실시예에 따른 표시장치의 제1전극 및 차광전극의 투과율을 도시한 그래프로서, 도 1 내지 도 3g를 함께 참조하여 설명한다.
도 4에 도시한 바와 같이, 본 발명의 실시예에 따른 표시장치(110)의 제1전극(150) 및 차광전극(152)은 약 380nm 내지 약 780nm의 파장의 광에 대하여 약 10% 미만의 투과율을 가질 수 있다.
예를 들어, 제1전극(150)은 인듐 틴 옥사이드(ITO)로 이루어지고 약 100nm의 두께를 갖고, 차광전극(152)은 몰리브덴 티타늄(MoTi)으로 이루어지고 약 30nm의 두께를 가질 수 있다.
그리고, 제1전극(150) 및 차광전극(152)은, 약 450nm의 파장의 광에 대하여 약 4%의 투과율을 갖고, 약 500nm의 파장의 광에 대하여 약 4.69%의 투과율을 갖고, 약 550nm의 파장의 광에 대하여 약 5%의 투과율을 갖고, 약 650nm의 파장의 광에 대하여 약 6%의 투과율을 가질 수 있다.
즉, 몰리브덴 티타늄(MoTi)의 차광전극(152)은 상대적으로 낮은 투과율을 가지며, 인듐 틴 옥사이드(ITO)의 제1전극(150) 및 몰리브덴 티타늄(MoTi)의 차광전극(152)은 차광역할을 할 수 있다.
이와 같이, 본 발명의 실시예에 따른 표시장치(110)에서는, 인듐 틴 옥사이드(ITO)의 제1전극(150)과 몰리브덴 티타늄(MoTi)의 차광전극(152)을 이용하여 발광영역(EA)의 발광층(154)의 광은 외부로 방출하고 회로영역(CA)의 발광층(154)의 광은 차단함으로써, 빛샘(LL)을 최소화 하고 구동소자의 열화를 방지할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 표시장치 120: 기판
122: 차광층 Tdr: 구동 박막트랜지스터
142: 컬러필터층 150: 제1전극
152: 차광전극 154: 발광층
156: 제2전극 Del: 발광다이오드

Claims (15)

  1. 발광영역 및 회로영역을 갖는 적어도 하나의 부화소를 포함하는 기판과;
    상기 기판 상부의 상기 회로영역에 배치되는 적어도 하나의 박막트랜지스터와;
    상기 적어도 하나의 박막트랜지스터 상부에 배치되는 평탄화층과;
    상기 평탄화층 상부의 상기 발광영역 및 상기 회로영역에 배치되는 제1전극과;
    상기 평탄화층 상부의 상기 회로영역에 배치되는 차광전극과;
    상기 제1전극 및 상기 차광전극 상부의 상기 발광영역 및 상기 회로영역에 배치되는 발광층과;
    상기 발광층 상부의 상기 발광영역 및 상기 회로영역에 배치되는 제2전극
    을 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1전극은 투명도전물질을 포함하고, 상기 차광전극은 불투명 금속물질을 포함하는 표시장치.
  3. 제 2 항에 있어서,
    상기 제1전극은 인듐 틴 옥사이드를 포함하고, 상기 차광전극은 몰리브덴 티타늄을 포함하는 표시장치.
  4. 제 1 항에 있어서,
    상기 차광전극은 상기 제1전극의 상부 또는 하부에서 상기 제1전극에 접촉되는 표시장치.
  5. 제 1 항에 있어서,
    상기 적어도 하나의 박막트랜지스터는,
    상기 기판 상부의 회로영역에 배치되는 반도체층과;
    상기 반도체층의 중앙부 상부에 배치되는 게이트절연층과;
    상기 게이트절연층 상부에 배치되는 게이트전극과;
    상기 반도체층의 양 단부에 연결되는 소스전극 및 드레인전극
    을 포함하는 표시장치.
  6. 제 5 항에 있어서,
    상기 반도체층에 대응되는 기판 상부에 배치되는 차광층과;
    상기 차광층과 상기 반도체층 사이에 배치되는 버퍼층과;
    상기 반도체층과 상기 소스전극 및 상기 드레인전극 사이에 배치되는 층간절연층과;
    상기 소스전극 및 상기 드레인전극과 상기 평탄화층 사이에 배치되는 보호층
    을 더 포함하는 표시장치.
  7. 제 6 항에 있어서,
    상기 보호층과 상기 평탄화층 사이의 상기 발광영역에 배치되는 컬러필터층을 더 포함하는 표시장치.
  8. 기판 상부의 적어도 하나의 부화소의 발광영역 및 회로영역 중 상기 회로영역에 적어도 하나의 박막트랜지스터를 형성하는 단계와;
    상기 적어도 하나의 박막트랜지스터 상부에 평탄화층을 형성하는 단계와;
    상기 평탄화층 상부의 상기 발광영역 및 상기 회로영역에 제1전극을 형성하는 단계와;
    상기 평탄화층 상부의 상기 회로영역에 차광전극을 형성하는 단계와;
    상기 제1전극 및 상기 차광전극 상부의 상기 발광영역 및 상기 회로영역에 발광층을 형성하는 단계와;
    상기 발광층 상부의 상기 발광영역 및 상기 회로영역에 제2전극을 형성하는 단계
    를 포함하는 표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 제1전극을 형성하는 단계와 상기 차광전극을 형성하는 단계는,
    상기 평탄화층 상부에 투명도전물질층 및 불투명도전물질층을 순차적으로 형성하는 단계와;
    투과부, 반투과부 및 차단부를 갖는 노광마스크를 이용하여 상기 투명도전물질층 및 상기 불투명도전물질층을 식각하여 상기 평탄화층 상부에 상기 제1전극 및 상기 차광전극을 순차적으로 형성하는 단계
    를 포함하는 표시장치의 제조방법.
  10. 제 9 항에 있어서,
    상기 노광마스크를 이용하여 상기 제1전극 및 상기 차광전극을 형성하는 단계는,
    상기 불투명도전물질층 상부에 포토레지스트층을 형성하는 단계와;
    상기 노광마스크를 통하여 상기 포토레지스트층을 노광하여 상기 불투명도전물질층 상부에 제1두께의 제1포토레지스트패턴과 상기 제1두께보다 작은 제2두께의 제2포토레지스트패턴을 형성하는 단계와;
    상기 제1 및 제2포토레지스트패턴을 식각마스크로 이용하여 상기 불투명도전물질층 및 상기 투명도전물질층을 식각하여 상기 제1전극을 형성하는 단계와;
    상기 제2포토레지스트패턴을 제거하는 단계와;
    상기 제1포토레지스트패턴을 식각마스크로 이용하여 상기 불투명도전물질층을 식각하여 상기 차광전극을 형성하는 단계
    를 포함하는 표시장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 노광마스크의 상기 차단부는 상기 회로영역에 대응되고, 상기 노광마스크의 상기 반투과부는 상기 발광영역에 대응되고, 상기 노광마스크의 상기 투과부는 상기 적어도 하나의 부화소의 경계부에 대응되는 표시장치의 제조방법.
  12. 제 8 항에 있어서,
    상기 제1전극을 형성하는 단계와 상기 차광전극을 형성하는 단계는,
    상기 평탄화층 상부에 제1마스크공정을 통하여 상기 차광전극을 형성하는 단계와;
    상기 차광전극 상부에 제2마스크공정을 통하여 상기 제1전극을 형성하는 단계
    를 포함하는 표시장치의 제조방법.
  13. 제 8 항에 있어서,
    상기 적어도 하나의 박막트랜지스터를 형성하는 단계는,
    상기 기판 상부의 회로영역에 반도체층을 형성하는 단계와;
    상기 반도체층의 중앙부 상부에 게이트절연층을 형성하는 단계와;
    상기 게이트절연층 상부에 게이트전극을 형성하는 단계와;
    상기 반도체층의 양 단부에 연결되는 소스전극 및 드레인전극을 형성하는 단계
    를 포함하는 표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 반도체층에 대응되는 기판 상부에 차광층을 형성하는 단계와;
    상기 차광층과 상기 반도체층 사이에 버퍼층을 형성하는 단계와;
    상기 반도체층과 상기 소스전극 및 상기 드레인전극 사이에 층간절연층을 형성하는 단계와;
    상기 소스전극 및 상기 드레인전극과 상기 평탄화층 사이에 보호층을 형성하는 단계
    를 더 포함하는 표시장치의 제조방법.
  15. 제 14 항에 있어서,
    상기 보호층과 상기 평탄화층 사이의 상기 발광영역에 컬러필터층을 형성하는 단계를 더 포함하는 표시장치의 제조방법.
KR1020190174023A 2019-12-24 2019-12-24 표시장치 및 그 제조방법 KR20210081759A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190174023A KR20210081759A (ko) 2019-12-24 2019-12-24 표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190174023A KR20210081759A (ko) 2019-12-24 2019-12-24 표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210081759A true KR20210081759A (ko) 2021-07-02

Family

ID=76897364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174023A KR20210081759A (ko) 2019-12-24 2019-12-24 표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20210081759A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218637A1 (ja) * 2022-05-13 2023-11-16 シャープディスプレイテクノロジー株式会社 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218637A1 (ja) * 2022-05-13 2023-11-16 シャープディスプレイテクノロジー株式会社 表示装置

Similar Documents

Publication Publication Date Title
US10714557B2 (en) Substrate for display device and display device including the same
US10692893B2 (en) Substrate for display device and display device including the same
CN107565041B (zh) 有机发光显示装置及其制造方法
US9653520B2 (en) Organic light emitting display panel and method of manufacturing the same
KR102573920B1 (ko) 유기발광 다이오드 표시장치 및 그 제조방법
US11489029B2 (en) Transparent display substrate including capacitor overlapping driving and switching TFTs, and manufacturing method therefor
US8937311B2 (en) Thin film transistor, thin film transistor array substrate and method of fabricating the same
US7309957B2 (en) Organic electroluminescent display device and method of fabricating the same
KR101908514B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
US20090091254A1 (en) Organic electroluminescence device and method for manufacturing the same
US10355054B2 (en) Color filter array substrate and fabricating method thereof and organic light emitting diode display device using the same
KR101071712B1 (ko) 유기전계발광 소자 및 그의 제조 방법
KR20100125502A (ko) 유기전계발광 표시장치와 그 제조방법
JP6223070B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
KR20150011868A (ko) 유기발광다이오드소자 및 이의 제조방법
US9231041B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR102234318B1 (ko) 표시 장치의 제조 방법
KR20210081759A (ko) 표시장치 및 그 제조방법
KR20180077856A (ko) 전계발광 표시장치
KR20210077279A (ko) 표시장치 및 그 제조방법
KR102119572B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR102508916B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20090072260A1 (en) Organic electroluminescence device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal