CN103762165A - 搭桥晶粒多晶硅薄膜晶体管的简化制造方法 - Google Patents

搭桥晶粒多晶硅薄膜晶体管的简化制造方法 Download PDF

Info

Publication number
CN103762165A
CN103762165A CN201110461841.9A CN201110461841A CN103762165A CN 103762165 A CN103762165 A CN 103762165A CN 201110461841 A CN201110461841 A CN 201110461841A CN 103762165 A CN103762165 A CN 103762165A
Authority
CN
China
Prior art keywords
manufacture method
transparent area
grid
bridged
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110461841.9A
Other languages
English (en)
Inventor
黄宇华
史亮亮
赵淑云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Original Assignee
GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd filed Critical GUANGDONG ZHONGXIAN TECHNOLOGY Co Ltd
Priority to CN201110461841.9A priority Critical patent/CN103762165A/zh
Publication of CN103762165A publication Critical patent/CN103762165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种搭桥晶粒多晶硅薄膜晶体管的制造方法，包括：1)在衬底上形成多晶硅层；2)在多晶硅层上形成栅极绝缘层、栅极层、光刻胶；3)采用光刻掩模版对光刻胶进行曝光以形成栅极掩膜，该光刻掩模版包括位于两侧的侧透光区以及位于侧透光区之间的相间排列的不透光区和中间透光区，且两侧的侧透光区与不透光区相邻，其中栅极掩膜中对应于透光区的部分形成凹槽，凹槽的深度等于栅极掩膜的总厚度；4)以栅极掩膜为阻挡，进行刻蚀以形成具有多栅结构的栅极，并进行离子注入以在多晶硅层中掺杂形成搭桥晶粒线以及源/漏极区。

Description

搭桥晶粒多晶硅薄膜晶体管的简化制造方法
技术领域
本发明主要涉及多晶硅薄膜晶体管(TFT)技术，更具体地，涉及一种简化了制作工艺的同时，使得栅极区与有源层区精确对准的搭桥晶粒多晶硅薄膜晶体管及其制造方法。
背景技术
为实现多晶硅TFT有源矩阵显示器面板的工业化制造，通常需要高质的多晶硅膜。它需要满足以下要求：低温加工、可以在大面积玻璃衬上实现、低制造成本、稳定的制造工艺、高性能、一致的特性、以及多晶硅TFT的高可靠性。
高温多晶硅技术可以用来实现高性能TFT，但是它不能用于商业显示器面板中使用的普通玻璃衬底。在这样的情形下，必须使用低温多晶硅(LTPS)。其中，包括三种主要的LTPS技术：1、通过在600℃长时间退火的固相结晶(SPC)；2、准分子激光晶化(ELC)或闪光灯退火；3、金属诱导结晶(MIC)及其有关变体。ELC产生最好的结果但是昂贵。SPC成本最低但是花的时间长。
而所有多晶薄膜材料所共有的是膜的晶粒在尺寸、晶体取向和形状上基本上随机分布。晶界通常也对优良TFT的形成有害，当该多晶薄膜被用作TFT中的有源层时，电特性取决于在有源沟道中存在多少晶粒和晶界。
目前所有现有技术共同的问题是，它们以随机的模式(pattern)在TFT有源沟道内形成许多晶粒。晶粒的分布是随机的，使得TFT的电特性在衬底上分布不均匀。该电特性的宽分布对显示器的性能有害并且会导致诸如mura缺陷和亮度不均匀的问题。
对于任何半导体材料例如硅、锗、硅锗合金、三五族化合物半导体、以及有机半导体来说，多晶薄膜晶体管的晶粒会形成随机的网络。晶粒内部的传导几乎与晶体材料相同，而跨过晶界的传导会更差，因此造成迁移率总体减小并且增加阈值电压。在由这种多晶薄膜制成的薄膜晶体管(TFT)的有源沟道内部，晶粒结构几乎是二维随机网络。随机性以及相应而生的可变电导不利地影响显示器性能和图像质量。
如图1a所示的典型多晶硅结构，低温多晶硅膜1101包括晶粒1102。在相邻的晶粒1102之间有明显的晶界1103。每个晶粒1102的长度大小从数十纳米到几微米，并且被认为是单晶。许多位错、堆垛层错以及悬挂键的缺陷分布在所述晶界1103中。由于不同的制备方法，低温多晶硅膜1101内部的晶粒1102可以随机分布或沿确定的方向取向。至于常规的低温多晶硅膜1101，在晶界1103中有严重的缺陷，如图1b中所示。在晶界1103中的严重缺陷将引入高势垒1104，垂直于载流子1105的输运方向的所述势垒1104(或倾抖势垒的垂直分量)将影响载流子的初始状态和能力。对于在该低温多晶硅膜1101上制造的薄膜晶体管，阈值电压和场效应迁移率受晶界势垒1104限制。当高的反向栅电压施加在TFT中时分布在漏结区域中的晶界1103也引起大的漏电流。
发明内容
本发明提出了一种搭桥晶粒多晶硅薄膜晶体管的制造方法，使得能够保存搭桥晶粒(BG)结构的多晶硅薄膜晶体管(TFT)优点的同时，又能简化工艺并精确对准。
本发明提供一种搭桥晶粒多晶硅薄膜晶体管的制造方法，包括：1)在衬底上形成多晶硅层；2)在多晶硅层上形成栅极绝缘层、栅极层、光刻胶；3)将光刻胶图案化，形成栅极掩膜，且该栅极掩膜上具有凹槽；4)以栅极掩膜为阻挡，进行刻蚀以形成栅极，并进行离子注入以在多晶硅层中掺杂形成搭桥晶粒线以及源/漏极区。
根据本发明提供的制造方法，其中栅极层由低温多晶硅构成。
根据本发明提供的制造方法，其中步骤3)中，采用灰度光刻掩模版进行曝光，该灰度光刻掩模版包括透光区、不透光区和部分透光区。
根据本发明提供的制造方法，其中栅极掩膜上的凹槽的深度小于栅极掩膜的总厚度。根据本发明提供的制造方法，其中栅极掩膜上的凹槽的深度等于栅极掩膜的总厚度，在步骤4)后形成多栅结构的栅极。
根据本发明提供的制造方法，其中步骤4)中，先进行刻蚀以形成栅极，再进行离子注入。根据本发明提供的制造方法，其中步骤4)中，先进行离子注入，再进行刻蚀以形成栅极。根据本发明提供的制造方法，其中离子注入的方向垂直于衬底。
根据本发明提供的制造方法，其中灰度光刻掩模版中，透光区位于两侧，不透光区和部分透光区在透光区中间相间排列，且透光区与不透光区相邻
本发明还提供一种搭桥晶粒多晶硅薄膜晶体管，利用上述制造方法制成。
本发明通过更改传统形成BG多晶硅的光刻掩膜，优化BG多晶硅TFT的工艺，简化BG多晶硅薄膜晶体管的制造工艺的同时，并实现了栅极与搭桥有源区的精确对准，把搭桥掺杂工艺和源/漏极掺杂工艺合并成了一步，并把两步光刻合并成了一步，简化了制造工艺和制造周期和成本降低，且改善了面板上各个TFT的差异性，使得面板上的各个TFT电学特性更均匀，晶粒迁移率和晶界电阻的随机性减小，具有较小的漏电流和寄生电容，降低成本，简化工艺和缩短了处理时间。
附图说明
图1a是现有技术中典型多晶硅结构；
图1b是图1a的相应势垒的图；
图2a-2e为美国专利US2010/0171546A1中具有BG结构的多晶硅薄膜晶体管制作工艺流程图，其中图2a所示为制备好的多晶硅薄膜；图2b所示为在多晶硅薄膜上涂布光刻胶进行曝光显影，并以光刻胶图形作为掩膜进行离子注入形成具有BG线结构的多晶硅薄膜；图2c所示为形成栅极绝缘层和栅极；图2d所示为源/漏极掺杂；图2e所示为形成绝缘层，开源/漏极接触孔并溅射金属形成接触电极；
图3a-3b所示为BG线与栅极出现对准错位时的情况；
图4a-4c分别为根据实施例1的方法的制造流程图；
图5a-5b分别为根据实施例2的方法的制造流程图；
图6a-6d分别为根据实施例3的方法的制造流程图。
具体实施方式
下面结合附图和具体实施例对本发明提供的一种简化工艺并精确对准的搭桥晶粒多晶硅薄膜晶体管及其制造方法进行详细描述。
同时，在这里做以说明的是，为了使实施例更加详尽，下面的实施例为最佳、优选实施例，对于一些公知技术本领域技术人员也可采用其他替代方式而进行实施；同时，附图并不是按比例严格绘制，其重点仅是放在公开的原理上。
在美国专利US 2010/0171546 A1中披露了一种搭桥晶粒(BG)结构的多晶硅薄膜晶体管(TFT)。采用掺杂BG多晶硅线，本征或轻掺杂通道被分隔成多个区域。单个栅极覆盖了整个包括掺杂线的有源通道，用来控制电流的流动。使用BG多晶硅作为有源层，TFT被设计成使电流垂直流过在通道结晶区域的平行线，晶界的影响可以减少。与传统的低温多晶硅TFT相比，BG多晶硅TFT的可靠性，均匀性和电学性能都得到显著的改善。
下面简述一下美国专利US 2010/0171546 A1的BG TFT的制造过程。如图2a所示，在玻璃衬底1501上沉积一层低温氧化物(LTO)作为阻挡层1502，再在阻挡层1502上形成多晶硅层1503。
图2b是生产搭桥晶粒结构的截面图。在低温多晶硅上涂一层光刻胶，利用掩膜1604来图形化光刻胶，使光刻胶形成齿状1603。注入掺杂离子，使裸露区1601变成掺杂硅1602。这时，多晶硅层1503就成了BG多晶硅层。
参照图2c，利用传统的光刻工艺形成一个个有源岛，利用LPCVD(低压化学汽相沉积)直接在有源岛顶部沉积LTO栅绝缘层1801，覆盖掺杂区1701和未掺杂区1702。然后Al/Si-1％合金被沉积并被光刻成栅电极1802。
图2d是低温多晶硅薄膜晶体管的源和漏极注入的示意图。如图2d所示，利用栅电极作为离子阻挡层以离子1903注入沟道。源和漏极1902被形成。栅电极1802下面的沟道1901未掺杂。
图2e是低温多晶硅薄膜晶体管的金属电极的形成的截面图。利用PECVD(等离子体增强化学气相沉积)沉积氧化物层间绝缘体1001，其后将开设接触孔，溅射铝-1％硅为源漏极接触电极。最后烧结并进行掺杂剂激活。利用搭桥晶粒结构低温多晶硅作为有源层的TFT制造工艺就完成了。
从图2b的步骤可知，BG TFT的制作工艺比传统的多晶硅TFT要多一步光刻和掺杂。参照图2c，由于栅极是形成在架桥之后，所以还会出现各种如图3a所示，栅极与搭桥的有源区不对准的情况。图3b是在图3 a的基础上，以栅极作为阻挡形成源漏极的示意图。为了达到跨过横向晶界的目的，原本BG线之间的距离得小于平均晶粒一半的大小，通常小于1微米。对于图3b，由于源漏极区与掺杂BG线的距离较近，而且掺杂浓度较大，在后续的处理中，部分TFT的源漏极掺杂物就会出现通过扩散与相邻的掺杂BG线相连的情况，从而影响TFT的均匀性。对于BG线的数目较少的时候，就会影响到了TFT的性能。
与上述现有技术相比较，本发明通过在形成栅极的掩膜上形成BG图案，能够使栅极与BG有源区精确对准，且BG掺杂和源漏极区掺杂能够在同一掺杂步骤中完成，且能够防止源漏极掺杂物通过扩散与相邻的掺杂BG线相连。本发明的具体实施方法如下：
实施例1
本实施例提供一种搭桥晶粒多晶硅薄膜晶体管的制造方法，如图4a-4c所示，包括：
1)、在玻璃衬底101上沉积一层低温氧化物(LTO)作为阻挡层102，在阻挡层102上形成多晶硅层103；
2)、将多晶硅层103刻蚀成孤立的硅岛；
3)、用LPCVD(低压化学汽相沉积)法直接在多晶硅层103上沉积LTO栅绝缘层201；
4)、在栅绝缘层201上沉积200nm的低温多晶硅，作为栅极层301；
5)、在栅极层301涂覆1微米的用于刻蚀的光刻正胶401；
6)、如图4a所示，采用灰度光刻掩模版进行曝光，该灰度光刻掩模版包括位于两侧的透光区701，以及位于透光区701中间的相间排列的不透光区702和部分透光区703，并使透光区701与不透光区702相邻，图案化光刻正胶401以形成如图4b所示的具有BG图案的栅极掩膜402，栅极掩膜402在对应于部分透光区703处具有凹槽，凹槽的深度小于栅极掩膜402的总厚度；
7)、以栅极掩膜402为阻挡，对图4c所示的器件进行垂直方向的离子注入，离子注入后如图所示，在多晶硅层103中形成源/漏极区104、以及由掺杂BG线105和未掺杂多晶硅106间隔组成的有源区；
8)、以栅极掩膜402为阻挡，刻蚀栅极层301，形成栅极302后去除光刻胶402；
9)、利用PECVD(等离子体增强化学气相沉积)沉积氧化物层间绝缘体，并在层间绝缘体中开设接触孔，溅射铝-1％硅作为源漏极接触电极；
10)、烧结并进行掺杂剂激活。
本实施例提供的制造方法中，由于BG线掺杂和图形化栅极都使用同样的光刻胶402作为阻挡，解决了栅极与有源沟道对准的问题，同时也节省了光刻工艺。掩膜板透光区701应与非透光区702相邻，这样保证了源漏极不会与BG掺杂线相邻，这样有利于降低源漏极与栅极之间的寄生电容，该对准工艺使得面板上的每个TFT都有着相同的结构，保证了TFT的均匀性。
实施例2
本实施例提供一种搭桥晶粒多晶硅薄膜晶体管的制造方法，如图4a、4b、5a、5b  所示，包括：
1)、如图4a所示，在玻璃衬底101上沉积一层低温氧化物(LTO)作为阻挡层102，在阻挡层102上形成多晶硅层103；
2)、将多晶硅层103刻蚀成孤立的硅岛；
3)、用LPCVD(低压化学汽相沉积)法直接在多晶硅层103上沉积LTO栅绝缘层201；
4)、在栅绝缘层201上沉积200nm的低温多晶硅，作为栅极层301；
5)、在栅极层301涂覆1微米的用于刻蚀的光刻正胶401；
6)、如图4a所示，采用灰度光刻掩模版进行曝光，该灰度光刻掩模版包括位于两侧的透光区701以及位于透光区701中间的相间排列的不透光区702和部分透光区703，并使透光区701与不透光区702相邻，图案化光刻正胶401以形成如图4b所示的具有BG图案的栅极掩膜402，栅极掩膜402在对应于部分透光区703处具有凹槽，凹槽的深度小于栅极掩膜402的总厚度；
7)、如图5a所示，以栅极掩膜402为阻挡，刻蚀栅极层301，形成栅极302；
8)、如图5b所示，以栅极掩膜402为阻挡，对图5b所示的器件进行垂直方向的离子注入，离子注入后如图5b所示，在多晶硅层103中形成源/漏极区104、以及由掺杂BG线105和未掺杂多晶硅106间隔组成的有源区，然后去除光刻胶402；
9)、利用PECVD(等离子体增强化学气相沉积)沉积氧化物层间绝缘体，并在层间绝缘体中开设接触孔，溅射铝-1％硅作为源漏极接触电极；
10)、烧结并进行掺杂剂激活。
本实施例的基本步骤与实施例1中的步骤大致相同，其区别在于先刻蚀形成栅极，然后再对器件进行离子注入掺杂。
本实施例提供的制造方法中，由于BG线掺杂和图形化栅极都使用同样的光刻胶402作为阻挡，解决了栅极与有源沟道对准的问题，同时也节省了光刻工艺。掩膜板透光区701应与非透光区702相邻，这样保证了源漏极不会与BG掺杂线相邻，这样有利于降低源漏极与栅极之间的寄生电容，该对准工艺使得面板上的每个TFT都有着相同的结构，保证了TFT的均匀性。
实施例3
本实施例提供一种搭桥晶粒多晶硅薄膜晶体管的制造方法，如图6a-6c所示，包括：
1)、在玻璃衬底101上沉积一层低温氧化物(LTO)作为阻挡层102，在阻挡层102上形成多晶硅层103；
2)、将多晶硅层103刻蚀成孤立的硅岛；
3)、用LPCVD(低压化学汽相沉积)法直接在多晶硅层103上沉积LTO栅绝缘层201；
4)、在栅绝缘层201上沉积200nm的低温多晶硅，作为栅极层301；
5)、在栅极层301涂覆1微米的用于刻蚀的光刻正胶401；
6)、如图6a所示，采用光刻掩模版进行曝光，该光刻掩模版包括位于两侧的全透光区701以及位于全透光区701之间的相间排列的非透光区702、全透光区704，并保证透光区701与不透光区702相邻，图案化光刻正胶401以形成如图6b所示的具有BG图案的栅极掩膜403，栅极掩膜403在对应于全透光区703处具有凹槽，凹槽的深度等于栅极掩膜403的总厚度；
7)、以栅极掩膜403为阻挡，刻蚀栅极层301，形成多栅结构的栅极302；
8)、以栅极掩膜403为阻挡，对图6c所示的器件进行垂直方向的离子注入，离子注入后如图6d所示，在多晶硅层103中形成源/漏极区104、以及由掺杂BG线105和未掺杂多晶硅106间隔组成的有源区，然后去除栅极掩膜403；
9)、利用PECVD(等离子体增强化学气相沉积)沉积氧化物层间绝缘体，并在层间绝缘体中开设接触孔，溅射铝-1％硅作为源漏极接触电极；
10)、烧结并进行掺杂剂激活。
本实施例提供的制造方法中，由于BG线掺杂和图形化栅极都使用同样的栅极掩膜作为阻挡，解决了栅极与有源沟道对准的问题，同时也节省了光刻工艺，还可保证源漏极不会与BG掺杂线相邻，这样有利于降低源漏极与栅极之间的寄生电容，该对准工艺使得面板上的每个TFT都有着相同的结构，保证了TFT的均匀性。
本实施例中，也可以将步骤7)和步骤8)的顺序互换，即先刻蚀形成栅极，然后再对器件进行离子注入掺杂。
本发明通过在栅极掩膜上形成BG图案，使得栅极的形成和BG掺杂可用同一个栅极掩膜形成，在本发明的其他实施例中，栅极掩膜中的BG图案的形成方法不限于上述实施例中提供的方法，例如还可以用激光干涉法、纳米压印法等维纳加工方法在栅极掩膜中形成BG图案。
根据本发明的一个实施例，在光刻步骤中也可以采用光刻负胶，本领域技术人员可以容易地想到采用与光刻负胶相匹配的光刻掩模版进行光刻。
最后应说明的是，以上实施例仅用以描述本发明的技术方案而不是对本技术方法进行限制，本发明在应用上可以延伸为其他的修改、变化、应用和实施例，并且因此认为所有这样的修改、变化、应用、实施例都在本发明的精神和教导范围内。

Claims (10)

1.一种搭桥晶粒多晶硅薄膜晶体管的制造方法，包括：
1)在衬底上形成多晶硅层；
2)在多晶硅层上形成栅极绝缘层、栅极层、光刻胶；
3)采用光刻掩模版对光刻胶进行曝光以形成栅极掩膜，该光刻掩模版包括位于两侧的侧透光区以及位于侧透光区之间的相间排列的不透光区和中间透光区，且两侧的侧透光区与不透光区相邻，其中栅极掩膜中对应于透光区的部分形成凹槽，凹槽的深度等于栅极掩膜的总厚度；
4)以栅极掩膜为阻挡，进行刻蚀以形成具有多栅结构的栅极，并进行离子注入以在多晶硅层中掺杂形成搭桥晶粒线以及源/漏极区。
2.根据权利要求1所述的制造方法，其中步骤4)中，先进行刻蚀以形成具有多栅结构的栅极，再进行离子注入。
3.根据权利要求1所述的制造方法，其中步骤4)中，先进行离子注入，再进行刻蚀以形成具有多栅结构的栅极。
4.根据权利要求1所述的制造方法，其中光刻胶中对应于两侧的侧透光区的部分在显影后被去除。
5.根据权利要求1所述的制造方法，其中多晶硅层中对应于两侧的侧透光区的部分被离子注入掺杂而形成源/漏极区。
6.根据权利要求1所述的制造方法，其中多晶硅层中对应于中间透光区的部分被离子注入掺杂而形成搭桥晶粒线。
7.根据权利要求1所述的制造方法，其中多晶硅层中对应于不透光区的部分未被离子注入掺杂。
8.根据权利要求1所述的制造方法，其中离子注入的方向垂直于衬底。
9.根据权利要求3所述的制造方法，其中栅极层由低温多晶硅构成。
10.一种搭桥晶粒多晶硅薄膜晶体管，利用如权利要求1所述的制造方法制成。
CN201110461841.9A 2011-12-31 2011-12-31 搭桥晶粒多晶硅薄膜晶体管的简化制造方法 Pending CN103762165A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110461841.9A CN103762165A (zh) 2011-12-31 2011-12-31 搭桥晶粒多晶硅薄膜晶体管的简化制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110461841.9A CN103762165A (zh) 2011-12-31 2011-12-31 搭桥晶粒多晶硅薄膜晶体管的简化制造方法

Publications (1)

Publication Number Publication Date
CN103762165A true CN103762165A (zh) 2014-04-30

Family

ID=50529387

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110461841.9A Pending CN103762165A (zh) 2011-12-31 2011-12-31 搭桥晶粒多晶硅薄膜晶体管的简化制造方法

Country Status (1)

Country Link
CN (1) CN103762165A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343548B1 (en) * 2014-11-28 2016-05-17 Samsung Display Co., Ltd. Manufacturing method of thin film transistor of display device
US10312272B2 (en) 2016-09-30 2019-06-04 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and manufacturing method thereof, and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101431020A (zh) * 2007-11-09 2009-05-13 上海华虹Nec电子有限公司 T型多晶硅栅电极的制备方法
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101681930A (zh) * 2007-06-22 2010-03-24 香港科技大学 具有搭桥晶粒结构的多晶硅薄膜晶体管
CN101431020A (zh) * 2007-11-09 2009-05-13 上海华虹Nec电子有限公司 T型多晶硅栅电极的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343548B1 (en) * 2014-11-28 2016-05-17 Samsung Display Co., Ltd. Manufacturing method of thin film transistor of display device
US10312272B2 (en) 2016-09-30 2019-06-04 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and manufacturing method thereof, and display panel

Similar Documents

Publication Publication Date Title
CN105390451B (zh) 低温多晶硅tft基板的制作方法
US8426865B2 (en) Polycrystalline silicon thin film transistors with bridged-grain structures
CN111785759A (zh) 显示面板及显示装置
CN103050410B (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN105633101A (zh) Tft阵列基板及其制造方法、显示装置
US9324743B2 (en) Flat panel display device with oxide thin film transistor and method of fabricating the same
CN104681628A (zh) 多晶硅薄膜晶体管和阵列基板及制造方法与一种显示装置
CN105702623B (zh) Tft阵列基板的制作方法
WO2018000478A1 (zh) 薄膜晶体管的制造方法及阵列基板的制造方法
CN105390443B (zh) Tft基板的制作方法
US10042211B2 (en) Liquid crystal display panel, array substrate and manufacturing method thereof
US11895870B2 (en) Display panel and display device
KR101498136B1 (ko) 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판
WO2020062426A1 (zh) 阵列基板及其制备方法和显示器件
CN105655407A (zh) 多晶硅薄膜晶体管及其制备方法、阵列基板、显示装置
CN109817644A (zh) 一种tft阵列基板及其制备方法
CN213150776U (zh) 显示面板及显示装置
CN106653695B (zh) 一种低温多晶硅阵列基板及其制作方法
WO2018119865A1 (zh) 一种低温多晶硅阵列基板及其制作方法
CN103762165A (zh) 搭桥晶粒多晶硅薄膜晶体管的简化制造方法
CN103762169A (zh) 一种底栅薄膜晶体管及其制造方法
CN106847828B (zh) 低温多晶硅阵列基板及其制造方法
CN104779300A (zh) 一种多晶硅薄膜晶体管及其制作方法和显示装置
CN103779206A (zh) 一种搭桥晶粒多晶硅薄膜晶体管及其制造方法
CN202405263U (zh) 一种底栅薄膜晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140430