JP2007123683A - 強誘電体薄膜の製造方法、強誘電体薄膜 - Google Patents

強誘電体薄膜の製造方法、強誘電体薄膜 Download PDF

Info

Publication number
JP2007123683A
JP2007123683A JP2005316206A JP2005316206A JP2007123683A JP 2007123683 A JP2007123683 A JP 2007123683A JP 2005316206 A JP2005316206 A JP 2005316206A JP 2005316206 A JP2005316206 A JP 2005316206A JP 2007123683 A JP2007123683 A JP 2007123683A
Authority
JP
Japan
Prior art keywords
layer
thin film
ferroelectric
ferroelectric thin
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005316206A
Other languages
English (en)
Inventor
Lu Jian
ルウ ジャン
Takeshi Kobayashi
健 小林
Takeshi Cho
毅 張
Ryutaro Maeda
龍太郎 前田
Takashi Mihara
孝士 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Olympus Corp
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Olympus Corp filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005316206A priority Critical patent/JP2007123683A/ja
Publication of JP2007123683A publication Critical patent/JP2007123683A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract


【課題】強誘電体薄膜の反りを抑えることができ、また量産性および生産効率を高めることのできる強誘電体薄膜の製造方法、強誘電体薄膜を提供することを目的とする。
【解決手段】強誘電体薄膜10に、ストレスバランス層14を設けることで、電極層12やPZT層13自体に内在する応力、基板11と電極層12との間、電極層12とPZT層13の間に生じる応力を打ち消して緩和し、強誘電体薄膜10の反りを抑制する。これによって、PZT層13の割れや剥離等を防止し、強誘電体薄膜10、ひいては強誘電体薄膜10を用いたマイクロセンサやマイクロアクチュエータの信頼性を向上させる。
【選択図】図1

Description

本発明は、強誘電体薄膜の製造方法、強誘電体薄膜に関する。
MEMS(Micro Electro Mechanical System)用のマイクロセンサ(圧電センサ)やマイクロアクチュエータや、強誘電体メモリ(FeRAM:Ferroelectric Random Access Memory)に用いられるキャパシタの材料として、Pb、Zr、Tiを含む原料から形成した、いわゆる強誘電体薄膜が注目されている。
図9は、強誘電体薄膜1の構成を示すもので、Siからなる基板2の表面に、Si酸化膜3が形成され、さらにその上面に、電極を構成するPt層4およびTi層5、Pb、Zr、Tiを含む材料が結晶化したPZT層6とが積層された構成となっている。
このようなPZTフィルムを形成する方法の一つとして、ゾルゲル法がある。ゾルゲル法では、シリコン基板上に、Pb、Zr、Tiを含む強誘電体材料のゾルゲル溶液を塗布した後、これを乾燥・焼成することで、PZTフィルムを形成している(例えば、特許文献1参照)。
特開2002−314045号公報
ところで、上記のような強誘電体薄膜1においては、焼成時に生じる残留応力によって、反りが生じるという問題があった。
また、内在する残留応力によって、強誘電体薄膜1の共振周波数や誘電体特性が変化してしまうという問題があり、これは特に強誘電体薄膜1を量産する場合には、得られる強誘電体薄膜1の性能にバラつきが生じることになるため、大きな問題となる。
そこで、従来は、反りの発生を抑えるため、焼成時における昇温速度を抑えていた。しかしこれでは、熱処理に時間がかかることになり、生産効率の向上の妨げになる。
本発明は、このような技術的課題に基づいてなされたもので、強誘電体薄膜の反りを抑えることができ、また量産性および生産効率を高めることのできる強誘電体薄膜の製造方法、強誘電体薄膜を提供することを目的とする。
かかる目的のもと、本発明の強誘電体薄膜の製造方法は、基板の一面側に電極または回路パターンを構成する第一の層を形成する工程と、基板の他面側に、第二の層を形成する工程と、第一の層上に、強誘電体材料からなる強誘電体層を形成する工程と、を含む。そして、強誘電体層を形成する工程では、強誘電体材料を第一の層上に塗布した後、強誘電体材料を結晶化させるための熱処理を行う。そして、前記の第二の層を形成する工程では、熱処理によって第二の層に発生する応力の方向が、熱処理により第一の層に発生する応力と同方向となる材料を用いることを特徴とする。
このように第二の層を、強誘電体材料を結晶化させるための熱処理によって発生する応力の方向が、第一の層に発生する応力と同方向となる材料を用いて形成することで、基板の一面側と他方の側で、同方向の残留応力が内在することになり、これによって第一の層に内在する残留応力を、第二の層に内在する残留応力で打ち消し、応力を緩和することができる。その結果、強誘電体薄膜の反りの発生を抑制できる。
従来、反りを抑制するために熱処理時の昇温速度を抑える必要があったが、本発明により、所定の熱処理温度までの昇温を向上させ、例えば5℃/s以上とすることができる。このように昇温速度を高めることで、誘電体特性等についても向上させることが可能となる。
このような強誘電体薄膜は、MEMS用のマイクロセンサ、マイクロアクチュエータをはじめ、強誘電体メモリのキャパシタ等として用いることができる。マイクロセンサ、マイクロアクチュエータにこの強誘電体薄膜を適用する場合、第一の層は電極を構成する。強誘電体メモリのキャパシタに適用する場合、第一の層は回路パターンを構成する。この第一の層は、例えば、ベースとなるTi層上に電極、回路パターンを構成するPt層を積層することで構成することができる。
さらに、第二の層についても、熱処理により第一の層に発生する応力と同方向となる材料であればいかなるものを用いても良いが、第一の層と同材料で形成するのが好ましい。
また、強誘電体層は、所要の機能・性能を発揮するのであればいかなる材料で形成しても良いが、Pb、Zr、Tiを含む材料で形成するのが好ましい。
本発明の強誘電体薄膜は、基板と、この基板上に形成され、電極または回路パターンを構成する電気回路層と、電気回路層上に形成され、強誘電体材料からなる強誘電体層と、電気回路層および/または強誘電体層の残留応力を打ち消して緩和する残留応力を内在した応力緩和層と、を備えることを特徴とすることができる。
このとき、応力緩和層は、内在する残留応力の方向(引張方向または圧縮方向)に応じて、基板に対し、電気回路層や強誘電体層と同じ側に設けても良いが、基板に対し、電気回路層および強誘電体層とは反対側の面に形成するのが好ましい。この場合、応力緩和層を、電気回路層および/または強誘電体層の残留応力と同一方向の残留応力を内在するものとすれば良い。この場合、応力緩和層は、電気回路層と同材料で形成すればよい。
本発明によれば、第二の層、応力緩和層を設けることで、第一の層や電気回路層、強誘電体層の残留応力を打ち消して緩和することができるので、これによって強誘電体薄膜の反りを抑制することができる。その結果、強誘電体層の割れや剥離等を防止することができ、強誘電体薄膜、ひいては強誘電体薄膜を用いたマイクロセンサやマイクロアクチュエータの信頼性を向上させることができる。また、熱処理時の昇温を従来以上に高めることが可能となるため、量産性および生産効率を高めることが可能となる。
以下、添付図面に示す実施の形態に基づいてこの発明を詳細に説明する。
図1は、本実施の形態における強誘電体薄膜10の概略構成を示す図である。
この図1に示すように、強誘電体薄膜10は、基板11の一面側に、電極層(第一の層、電気回路層)12、PZT層(強誘電体層)13が形成され、その他面側には、ストレスバランス層(第二の層、応力緩和層)14が形成された構成を有している。
基板11は、表面にSi酸化膜11aが形成されたSi製のものが好適である。基板11は、例えば400μm程度の厚さとすることができ、その表面に形成されたSi酸化膜11aの厚さは、例えば2μm程度とすることができる。この基板11の厚さ、Si酸化膜11aの厚さについては、本発明において何ら限定する意図はない。
電極層12は、例えばTiからなるベース層12aと、ベース層12a上に所定の電極パターンで形成された、例えばPtからなる電極パターン層12bとからなり、ベース層12aの厚さは例えば50nm程度、電極パターン層12bの厚さは例えば200nm程度とされる。
なお、ベース層12aとしては、TiOを用いることもできる。
PZT層13は、Pb、Zr、Tiを含む材料から形成され、これが結晶化した状態で、例えば100nm〜5μm程度の厚さに形成されている。このPZT層13は、例えば一層当たり120〜130nmの薄膜を、複数層積層することで、上記の厚さを実現することができる。
このような材料としては、例えば、Pbペロブスカイト二成分・三成分系強誘電体セラミックス、非鉛系ペロブスカイト構造強誘電体セラミックス、BaTiOセラミックス、KNbO−NaNbO系強誘電体セラミックス、(Bi1/2Na1/2)TiO系強誘電体セラミックス、タングステン・ブロンズ型強誘電体セラミックス、(Ba1−xSrNaNb15[BSNN]、BaNa1−xBix/3Nb15[BNBN]、ビスマス層状構造強誘電体と粒子配向型強誘電体セラミックス、ビスマス層状構造強誘電体(BLSF)等を用いることができる。
ストレスバランス層14は、電極層12やPZT層13自体に内在する応力、基板11と電極層12との間、電極層12とPZT層13の間に生じる応力を緩和するためのもので、前記の応力を打ち消す方向の応力を発生するものである。このようなストレスバランス層14としては、例えば、電極層12と同様、Ti層14aとPt層14bを積層して形成したものを用いることができる。ストレスバランス層14としては、所定方向の応力を発生し、強誘電体薄膜10の反りを緩和できるのであれば、適宜他の材料で形成しても良い。
このような強誘電体薄膜10は、MEMS用のマイクロセンサや、マイクロアクチュエータとして用いることができる。この他、マイクロセンサとしては、物理センサ、化学センサやバイオセンサ等の用途がある。また、マクロアクチュエータとしては、光MEMS、RFMEMS、マイクロ共振器、マイクロポンプ等に使われるマイクロアクチュエータに用いることができる。
このような強誘電体薄膜10を形成するには、公知のSi基板製造技術等を用いて形成した基板11の表面に、電極層12のベース層12aを形成するTi、電極パターン層12bを形成するPtを、順次、高周波、DC、マグネトロン、イオン、クラスター等を用いたスパッタリング法、真空蒸着法、レーザアブレーション法等の手法によって製膜させる。また、ストレスバランス層14についても同様に、Ti層14aを形成するTi、Pt層14bを形成するPtを、スパッタリング等の手法によって基板11の裏面側に製膜させる。
この後、電極層12を覆うようにPZT層13を形成する。これには、例えば、Pb、Zr、Tiを所定の配合比としたゾルゲル溶液を、スピンコート法等の手法で、電極層12上に塗布する。
この後、100〜150℃で2分間、塗布したゾルゲル溶液を乾燥させ、さらに200〜450℃で5分間、熱分解させ、しかる後、550〜800℃、より好ましくは600〜700℃で、1〜10分間の熱処理を行うことにより、材料を結晶化させる。このとき、所定の熱処理温度までの昇温速度は、3.5℃/s以上とするのが好ましく、より好ましくは5.0℃/s以上、さらに好ましくは10℃/s以上とするのが良い。昇温速度の上限は、高ければ高いほど好ましいが、実質的には熱処理を行う装置の能力によって決めるべきであり、装置によって安定的に熱処理を行うことのできる範囲で昇温速度を高めるのが好ましい。例えば、熱源に抵抗過熱方式のヒータを用いる場合には、10〜20℃/sが現状での装置的な上限となっているが、ランプアニール方式やレーザアニール方式の熱源を用いれば、100℃/s程度の昇温速度とすることも可能である。ただし、過度に高い昇温速度とした場合、PZT層13の内部に熱ストレスによる影響が生じることもあるため、そのような場合には追加の熱処理(アニーリング)等が必要となることもある。したがって、追加の熱処理を行わないのであれば、昇温速度の上限は、50℃/s程度とするのが好ましい。
上記の、ゾルゲル溶液の塗布、乾燥、熱分解、熱処理を複数回繰り返し、複数層の積層を行うことで、所定厚さのPZT層13を形成する。
なお、このPZT層13の形成手法については、適宜手法を採用することができるが、一例を挙げれば、「T.Kobayashi, M.Ichiki, J.Tsaur and R.Maeda, “Effect of multi-coating process on the orientation and microstructure of lead zirconate titanate (PZT) thin films derived by chemical solution deposition”, Thin Solid Films, Vol.489, 2005, p.74-78」の文献に記載された手法を用いるのが好ましい。
このような強誘電体薄膜10の製造プロセスにおいて、PZT層13を形成するために、熱処理を行う際、電極層12とPZT層13に応力が発生する。このとき、電極層12とPZT層13の間の応力の差から、反りが発生しようとするが、基板11の裏面側に形成されたストレスバランス層14にも同様に応力が発生している。電極層12とストレスバランス層14は、同材料で形成していることから、両者には同じ方向で略等しい大きさの応力が発生し、これにより、基板11の一方の側と他方の側で、応力がバランスする。その結果、PZT層13に発生した応力のみが、強誘電体薄膜10の反りに寄与することになる。したがって、ストレスバランス層14を設けない場合に比較し、強誘電体薄膜10の反りを抑制することができるのである。
上述したように、強誘電体薄膜10に、ストレスバランス層14を設けることで、電極層12やPZT層13自体に内在する残留応力、基板11と電極層12との間、電極層12とPZT層13の間に生じる応力を打ち消して緩和することができ、これによって強誘電体薄膜10の反りを抑制することができる。その結果、PZT層13の割れや剥離等を防止することができ、強誘電体薄膜10、ひいては強誘電体薄膜10を用いたマイクロセンサやマイクロアクチュエータの信頼性を向上させることができる。また、これによって、熱処理時の昇温速度を従来以上に高めることが可能となるため、高い生産効率で安定した特性の強誘電体薄膜10を得ることができ、量産性を高めることが可能となる。
ここで、ストレスバランス層14を設けることでの効果を確認したのでこれを示す。
まず、表面に2μmの酸化膜が形成された、4インチ(101.6mm)四方で厚さ400μmのシリコン基板の片面に、スパッタリングにより、Tiを200nmの厚さに製膜した。続いて、Ti膜上に、Ptを、スパッタリングにより50μmの厚さに製膜した。
さらに、シリコン基板を300℃に加熱した状態でスパッタすることによって製膜されたPt/Ti膜上に、Pb、Zr、Tiを、Pb:Zr:Ti=120:52:48のモル比で含んだゾルゲル溶液を塗布した。このゾルゲル溶液には、株式会社高純度化学研究所製のPZT−20溶液を用いた。ゾルゲル溶液の塗布は、スピンコート法を用い、3200rpmで回転させた基板の中央部にゾルゲル溶液を落下させ、20秒間回転を続けた。
続いて、120℃で2分間、ゾルゲル溶液を乾燥させた後、250℃で5分間、熱分解処理を行い、さらに、熱処理を行った。この熱処理は、650℃で2分間行ったが、650℃までの昇温速度を、3.5℃/sとした(比較例1)。
上記のゾルゲル溶液の塗布、乾燥、熱分解、熱処理については、3回繰り返し、PZT層を形成した。PZT層の厚さは、Sloan Technology社製の表面分析装置Dektak3で計測したところ、390nmであった。
さて、上記のようにして強誘電体薄膜を形成する過程で、(1)基板単体の状態、(2)Pt/Ti層の製膜後、(3)PZT層の形成後、のそれぞれにおいて、薄膜(ここでは、強誘電体薄膜の完成状態ではなく各工程終了後における状態のものを薄膜と称することとする)の反りを測定した。測定には、東邦テクノロジー社製の薄膜応力計測システムFLX−2320−Sを用いた。
その結果が図2に示すものである。
この図2に示すように、基板単体の状態における反り量が−4.5μmであったのに対し、Pt/Ti層の製膜後には−19.3μm、PZT層の形成後には−40.5μmと、反り量が大きくなっていることがわかる。これにより、反りは、Pt/Ti層、PZT層によるものだと確認された。さらに、Pt/Ti層の製膜後に対し、PZT層の形成後における反り量が大きくなっていることから、Pt/Ti層、PZT層に作用している応力は同方向であることがわかる。
〔数1〕に示すStonyの公式により、それぞれの段階における残留応力を算出した。
Figure 2007123683
ここで、Eは基板のヤング率、γは基板のポアソン比、tは基板の厚さ、tは製膜した層の厚さ、Rは、製膜前の薄膜の反り量、Rは製膜後の薄膜の反り量である。
Pt/Ti層には、スパッタリングにより、大きな引張応力が発生し、これは上記の〔数1〕により、表1に示すとおり、σPt/Ti=332.3MPaと算出された。
一方、PZT層に発生している応力は、σPZT=323.2MPaと算出された。
この算出結果においては、Pt/Ti層の残留応力とPZT層の残留応力には大差がなく、薄膜の反りは、PZT層に内在する応力によるものだけとは考えられない。Pt/Ti層は、PZT層を製膜する過程で行われる熱処理時の熱応力、Ptの粒界層にTiが拡散してPt−Ti合金中にTiOを形成すること、PZT層中のPbがPt中に移動すること、等が影響を及ぼしているものと考えられる。
そこで、PZT層を製膜した後の薄膜から、BHF:HNO:HO=1:4:16の配合比としたエッチング液によりPZT層をエッチングにより除去し、Pt/Ti層の残留応力σPZT−Pt/Tiを調べた。同様に、PZT層の残留応力σPt/Ti−PZTを、基板の反り量から求めた。
その結果、Pt/Ti層とPZT層の双方は、引張方向の応力を有しており、PZT層を形成した後のPt/Ti層の残留応力σPZT−Pt/Tiは659.6MPaであり、PZT層単体では、引張方向の残留応力σPt/Ti−PZTは、113MPaであった。
これにより、Pt/Ti層が、薄膜の反りに、より大きな影響を及ぼしていることが確認できたと言える。
Figure 2007123683
ところで、Ptの粒界層へのTiの拡散、PZT層中のPbのPt層中への移動は、残留応力に大きな影響を及ぼすとは考えにくい。そこで、PZT層形成のために高温の熱処理を行っている間にPt/Ti層に作用する熱応力に注目した。
図3は、Pt/Ti層において、高温の熱処理を行った場合における、温度と残留応力との関係を示すものである。この図に示すように、応力150MPa、温度100℃を境として、温度上昇に伴い、応力が引張方向(正)から圧縮方向(負)に移行し、昇温過程と降温過程にヒステリシスが存在する。
昇温を速くして熱処理を繰り返して行うと、このヒステリシスに起因して、残留応力が大きくなるものと推察できる。
続いて、ストレスバランス層を備えた強誘電体薄膜を作成した。
これにはまず、表面に2μmの酸化膜が形成された、4インチ(101.6mm)四方で厚さ400μmのシリコン基板の両面に、スパッタリングにより、Tiを200nmの厚さに製膜した。続いて、Ti膜上に、Ptを、スパッタリングにより50μmの厚さに製膜した。
さらに、基板の一面側に、上記と同様の条件で、300℃で、Pb、Zr、Tiを含むゾルゲル溶液をスピンコート法により塗布し、ゾルゲル溶液を乾燥させた後、250℃で5分間、熱分解処理を行い、さらに、熱処理を行った。この熱処理は、650℃で2分間行ったが、650℃までの昇温速度を、3.5℃/s(実施例1)と、10.5℃/s(実施例2)の2通りとした。
上記のゾルゲル溶液の塗布、乾燥、熱分解、熱処理については、8回繰り返し、PZT層を形成した。
上記のようにして強誘電体薄膜を形成する過程で、(11)基板単体の状態、(12)裏面側にストレスバランス層としてのPt/Ti層の製膜後、(13)電極用のPt/Ti層の製膜後、(14)PZT層を3層積層して形成した後、(15)PZT層を8層積層して形成した後、のそれぞれにおいて、薄膜の反りを測定した。
その結果が図4に示すものである。この図4は、実施例1の薄膜における薄膜の反り量を示すものである。
この図4に示すように、(12)の裏面側にストレスバランス層としてのPt/Ti層の製膜後には、薄膜の反り方向が今までと反対方向となり、これ以降の工程における(13)〜(15)の反り量は、図2に比較して大幅に小さくなっていることが確認された。特に、(14)、(15)の比較からわかるように、PZT層の厚さに関わらず、薄膜の反りは同等レベルに抑制できることが確認された。
これにより、ストレスバランス層を設けることで、薄膜の反り量を抑える効果があることが確認された。
図5は、図4の結果から、〔数1〕によって算出される残留応力と、PZT層の厚さとの関係を示すものである。この検討のため、PZT層は1層〜8層に積層したものを作成した。
ストレスバランス層を用いた場合、PZT層を形成した後の強誘電体薄膜の状態での残留応力は、最大で139.3MPaであり、これは、表1に示した強誘電体薄膜の状態での残留応力σPZTよりもはるかに低く抑えられていることが確認された。
また、PZT層を3層形成するまでは、残留応力が増加しているが、その後は残留応力が減少する傾向にある。これは、PZT層を一層形成するごとに行われる熱処理のトータルでの時間の増加に伴い、TiとPbの拡散が飽和状態になることによるものと推察できる。
図6は、上記のようにして形成した、ストレスバランス層を備えない比較例1の強誘電体薄膜(図6(a))と、ストレスバランス層を備えた実施例1の強誘電体薄膜(図6(b))の、X線解析の結果を示す図である。これらの結果から、X線強度分布における方位(100)のペロブスカイトについては、両者に何の相違も認められない。また、両者のPZT層の結晶サイズは、図6およびDebye−Sherrerの公式(S.Zhang and K.E.Gonsalves “Preparation and characterization of thermally stable nanohydroxyapatite”J.Mater.Sci.: Mater. In Med., Vol.8, No.1, 1997, p.25-28参照)により、38.4nm、38.5nmであった。これにより、ストレスバランス層を設けることで、PZT層の反応や結晶化に影響を及ぼさないことが確認された。
また、昇温速度を10.5℃/sとしてPZT層を形成した強誘電体薄膜においては、PZT層の厚さが1μmとなっても、割れ等の不具合が生じていないことが確認された。
さらに、得られた強誘電体薄膜について、誘電率と、電界強度および電荷密度の関係とを、ヒューレットパッカード社のインピーダンスアナライザHP4294Aで測定した。
図7、図8および表2は、その結果を示すものである。
Figure 2007123683
この図7に示すように、得られた強誘電体薄膜の誘電率εは、昇温速度が10.5℃/sと速い実施例2の方が、昇温速度が3.5℃/sの実施例1よりも高いことが確認できる。
図8および表2は、印加した電界強度Eと電荷密度Pとのヒステリシスループの関係を示すもので、この図8に示すように、昇温速度が10.5℃/sと速いほうが、電界強度E=0(kv/cm)のときのヒステリシス量が大きく、誘電特性に優れていることがわかる。
このように、昇温速度を高めたほうが、誘電特性に優れた強誘電体薄膜を得ることができ、しかも、ストレスバランス層を設けることで、昇温速度を高めても強誘電体薄膜に反り、割れ等が生じるのを抑えることができる効果があることが確認された。
なお、上記実施の形態では、強誘電体薄膜10の構成を示したが、他の層を備えても良いし、また各層の形成方法、形成順序等も、適宜変更することが可能である。
これ以外にも、本発明の主旨を逸脱しない限り、上記実施の形態で挙げた構成を取捨選択したり、他の構成に適宜変更することが可能である。
本実施の形態における強誘電体薄膜の構成を示す断面図である。 比較例1における強誘電体薄膜の反り量を示す図である。 熱処理時における温度−応力のヒステリシスを示す図である。 実施例1における強誘電体薄膜の反り量を示す図である。 PZT層の厚さと、PZT層の残留応力との関係を示す図である。 比較例1、実施例1のX線強度分布を示す図である。 実施例1、2の誘電特性を示す図である。 実施例1、2における電界強度と電荷密度の関係を示す図である。 従来の強誘電体薄膜の構成を示す断面図である。
符号の説明
10…強誘電体薄膜、11…基板、11a…Si酸化膜、12…電極層(第一の層、電気回路層)、12a…ベース層、12b…電極パターン層、13…PZT層(強誘電体層)、14…ストレスバランス層(第二の層、応力緩和層)

Claims (9)

  1. 基板の一面側に電極または回路パターンを構成する第一の層を形成する工程と、
    前記基板の他面側に、第二の層を形成する工程と、
    前記第一の層上に、強誘電体材料からなる強誘電体層を形成する工程と、を含み、
    前記強誘電体層を形成する工程では、前記強誘電体材料を前記第一の層上に塗布した後、前記強誘電体材料を結晶化させるための熱処理を行い、
    前記第二の層を形成する工程では、前記熱処理によって前記第二の層に発生する応力の方向が、前記熱処理により前記第一の層に発生する応力と同方向となる材料を用いることを特徴とする強誘電体薄膜の製造方法。
  2. 前記熱処理は、所定の熱処理温度までの昇温を、5℃/s以上で行うことを特徴とする請求項1に記載の強誘電体薄膜の製造方法。
  3. 前記強誘電体層は、Pb、Zr、Tiを含む材料で形成されることを特徴とする請求項1または2に記載の強誘電体薄膜の製造方法。
  4. 前記第二の層は、前記第一の層と同材料で形成することを特徴とする請求項1から3のいずれかに記載の強誘電体薄膜の製造方法。
  5. 基板と、
    前記基板上に形成され、電極または回路パターンを構成する電気回路層と、
    前記電気回路層上に形成され、強誘電体材料からなる強誘電体層と、
    前記電気回路層および/または前記強誘電体層の残留応力を打ち消して緩和する残留応力を内在した応力緩和層と、
    を備えることを特徴とする強誘電体薄膜。
  6. 前記応力緩和層は、前記基板に対し、前記電気回路層および前記強誘電体層とは反対側の面に形成されていることを特徴とする請求項5に記載の強誘電体薄膜。
  7. 前記応力緩和層は、前記電気回路層および/または前記強誘電体層の残留応力と同一方向の残留応力を内在することを特徴とする請求項6に記載の強誘電体薄膜。
  8. 前記強誘電体層は、Pb、Zr、Tiを含む結晶化した材料で形成されていることを特徴とする請求項5から7のいずれかに記載の強誘電体薄膜。
  9. 前記応力緩和層は、前記電気回路層と同材料で形成されていることを特徴とする請求項5から8のいずれかに記載の強誘電体薄膜。
JP2005316206A 2005-10-31 2005-10-31 強誘電体薄膜の製造方法、強誘電体薄膜 Pending JP2007123683A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005316206A JP2007123683A (ja) 2005-10-31 2005-10-31 強誘電体薄膜の製造方法、強誘電体薄膜

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005316206A JP2007123683A (ja) 2005-10-31 2005-10-31 強誘電体薄膜の製造方法、強誘電体薄膜

Publications (1)

Publication Number Publication Date
JP2007123683A true JP2007123683A (ja) 2007-05-17

Family

ID=38147172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005316206A Pending JP2007123683A (ja) 2005-10-31 2005-10-31 強誘電体薄膜の製造方法、強誘電体薄膜

Country Status (1)

Country Link
JP (1) JP2007123683A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032974A (ja) * 2007-07-27 2009-02-12 Seiko Epson Corp 薄膜デバイスの製造方法及び薄膜デバイス形成基板並びに液体噴射ヘッドの製造方法
JP2009117785A (ja) * 2007-10-15 2009-05-28 Hitachi Cable Ltd 圧電薄膜付き基板
JP2009123973A (ja) * 2007-11-15 2009-06-04 Sony Corp 圧電素子、角速度センサ、及び圧電素子の製造方法
JP2009123974A (ja) * 2007-11-15 2009-06-04 Sony Corp 圧電素子、角速度センサ、及び圧電素子の製造方法
CN101814575A (zh) * 2010-04-27 2010-08-25 上海交通大学 微机电系统压电双晶片的制备方法
JP2011029591A (ja) * 2009-06-22 2011-02-10 Hitachi Cable Ltd 圧電性薄膜素子および圧電性薄膜素子の製造方法、圧電薄膜デバイス
US7915794B2 (en) 2007-11-15 2011-03-29 Sony Corporation Piezoelectric device having a tension stress, and angular velocity sensor
CN102005521A (zh) * 2010-11-16 2011-04-06 王明利 Led芯片的加工方法
JP2011176038A (ja) * 2010-02-23 2011-09-08 Fujifilm Corp アクチュエータ及びアクチュエータ構造体、並びにアクチュエータの製造方法
WO2012141104A1 (ja) * 2011-04-14 2012-10-18 株式会社村田製作所 強誘電体薄膜およびその製造方法
WO2012169078A1 (ja) * 2011-06-07 2012-12-13 株式会社ユーテック 強誘電体膜、成膜方法及び強誘電体膜の製造方法
KR20160006674A (ko) 2013-05-13 2016-01-19 미쓰비시 마테리알 가부시키가이샤 강유전체막이 부착된 실리콘 기판
WO2016174789A1 (ja) * 2015-04-27 2016-11-03 株式会社村田製作所 共振子及び共振装置
US10141115B2 (en) 2016-09-06 2018-11-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor including alternatively disposed dielectric layers having different thicknesses
US10395842B2 (en) 2016-08-26 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor and manufacturing method thereof
US10673403B2 (en) 2015-04-28 2020-06-02 Murata Manufacturing Co., Ltd. Resonator and resonance device
US10790800B2 (en) 2015-04-27 2020-09-29 Murata Manufacturing Co., Ltd. Resonator and resonance device
US10812046B2 (en) 2018-02-07 2020-10-20 Murata Manufacturing Co., Ltd. Micromechanical resonator having reduced size

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09161339A (ja) * 1995-11-22 1997-06-20 Hewlett Packard Co <Hp> 半導体メモリ装置の記録媒体およびその製造方法
JP2004207304A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
JP2007036612A (ja) * 2005-07-26 2007-02-08 Tdk Corp 圧電薄膜振動子およびその製造方法、並びにそれを用いた駆動装置および圧電モータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09161339A (ja) * 1995-11-22 1997-06-20 Hewlett Packard Co <Hp> 半導体メモリ装置の記録媒体およびその製造方法
JP2004207304A (ja) * 2002-12-24 2004-07-22 Seiko Epson Corp セラミックス膜の製造方法および強誘電体キャパシタの製造方法、ならびにセラミックス膜、強誘電体キャパシタおよび半導体装置
JP2007036612A (ja) * 2005-07-26 2007-02-08 Tdk Corp 圧電薄膜振動子およびその製造方法、並びにそれを用いた駆動装置および圧電モータ

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009032974A (ja) * 2007-07-27 2009-02-12 Seiko Epson Corp 薄膜デバイスの製造方法及び薄膜デバイス形成基板並びに液体噴射ヘッドの製造方法
JP2009117785A (ja) * 2007-10-15 2009-05-28 Hitachi Cable Ltd 圧電薄膜付き基板
JP2009123973A (ja) * 2007-11-15 2009-06-04 Sony Corp 圧電素子、角速度センサ、及び圧電素子の製造方法
JP2009123974A (ja) * 2007-11-15 2009-06-04 Sony Corp 圧電素子、角速度センサ、及び圧電素子の製造方法
US7915794B2 (en) 2007-11-15 2011-03-29 Sony Corporation Piezoelectric device having a tension stress, and angular velocity sensor
JP4715836B2 (ja) * 2007-11-15 2011-07-06 ソニー株式会社 圧電素子、角速度センサ、及び圧電素子の製造方法
JP2011029591A (ja) * 2009-06-22 2011-02-10 Hitachi Cable Ltd 圧電性薄膜素子および圧電性薄膜素子の製造方法、圧電薄膜デバイス
JP2011176038A (ja) * 2010-02-23 2011-09-08 Fujifilm Corp アクチュエータ及びアクチュエータ構造体、並びにアクチュエータの製造方法
CN101814575A (zh) * 2010-04-27 2010-08-25 上海交通大学 微机电系统压电双晶片的制备方法
CN102005521A (zh) * 2010-11-16 2011-04-06 王明利 Led芯片的加工方法
WO2012141104A1 (ja) * 2011-04-14 2012-10-18 株式会社村田製作所 強誘電体薄膜およびその製造方法
JPWO2012169078A1 (ja) * 2011-06-07 2015-02-23 株式会社ユーテック 強誘電体膜、成膜方法及び強誘電体膜の製造方法
WO2012169078A1 (ja) * 2011-06-07 2012-12-13 株式会社ユーテック 強誘電体膜、成膜方法及び強誘電体膜の製造方法
US9799821B2 (en) 2013-05-13 2017-10-24 Mitsubishi Materials Corporation Silicon substrate having ferroelectric film attached thereto
KR20160006674A (ko) 2013-05-13 2016-01-19 미쓰비시 마테리알 가부시키가이샤 강유전체막이 부착된 실리콘 기판
US10659004B2 (en) 2015-04-27 2020-05-19 Murata Manufacturing Co., Ltd. Resonator and resonance device
CN107431472A (zh) * 2015-04-27 2017-12-01 株式会社村田制作所 谐振子以及谐振装置
JPWO2016174789A1 (ja) * 2015-04-27 2018-02-01 株式会社村田製作所 共振子及び共振装置
CN107431472B (zh) * 2015-04-27 2020-05-12 株式会社村田制作所 谐振子以及谐振装置
WO2016174789A1 (ja) * 2015-04-27 2016-11-03 株式会社村田製作所 共振子及び共振装置
US10790800B2 (en) 2015-04-27 2020-09-29 Murata Manufacturing Co., Ltd. Resonator and resonance device
US10673403B2 (en) 2015-04-28 2020-06-02 Murata Manufacturing Co., Ltd. Resonator and resonance device
US10395842B2 (en) 2016-08-26 2019-08-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor and manufacturing method thereof
US10141115B2 (en) 2016-09-06 2018-11-27 Samsung Electro-Mechanics Co., Ltd. Thin film capacitor including alternatively disposed dielectric layers having different thicknesses
US10812046B2 (en) 2018-02-07 2020-10-20 Murata Manufacturing Co., Ltd. Micromechanical resonator having reduced size

Similar Documents

Publication Publication Date Title
JP2007123683A (ja) 強誘電体薄膜の製造方法、強誘電体薄膜
Ong et al. Processing effects for integrated PZT: residual stress, thickness, and dielectric properties
JP4218350B2 (ja) 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
JP5556966B2 (ja) 圧電体素子
Donnelly et al. Dielectric and electromechanical properties of Pb (Mg 1/3, Nb 2/3) O 3–PbTiO 3 thin films grown by pulsed laser deposition
JP2006310744A (ja) 薄膜キャパシタ及び半導体装置
JPH11126930A (ja) 圧電体素子及びその製造方法
EP1045460A1 (en) Method for manufacturing piezoelectric element, and piezoelectric element, ink-jet recording head and printer
WO2014185274A1 (ja) 強誘電体膜付きシリコン基板
TW201540524A (zh) 多層膜之製造方法及多層膜
TWI755445B (zh) 膜構造體及其製造方法
Lu et al. Wafer scale lead zirconate titanate film preparation by sol–gel method using stress balance layer
JP6426061B2 (ja) 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
JP2016001662A (ja) 誘電体素子および圧電体素子
JP2006228447A (ja) 強誘電体薄膜の製造方法
US8692443B2 (en) Electrical component comprising a material with a perovskite structure and optimized electrodes and fabrication process
JP2009038169A (ja) 圧電素子の製造方法、誘電体層の製造方法、およびアクチュエータの製造方法
JP4967343B2 (ja) 圧電薄膜素子
JP4528950B2 (ja) 強誘電体膜構造体の製造方法
JP2007242788A (ja) 圧電薄膜素子
JP2003017767A (ja) 圧電素子
TWI395825B (zh) 多層膜形成方法及裝置
JP6782453B2 (ja) ニオブ酸チタン酸ジルコン酸鉛膜積層体、ニオブ酸チタン酸ジルコン酸鉛膜積層体を用いた素子及びその製造方法
JP5103694B2 (ja) 圧電薄膜の製造方法
JP2000349362A (ja) 圧電デバイスおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120627