TWI395825B - 多層膜形成方法及裝置 - Google Patents

多層膜形成方法及裝置 Download PDF

Info

Publication number
TWI395825B
TWI395825B TW096148586A TW96148586A TWI395825B TW I395825 B TWI395825 B TW I395825B TW 096148586 A TW096148586 A TW 096148586A TW 96148586 A TW96148586 A TW 96148586A TW I395825 B TWI395825 B TW I395825B
Authority
TW
Taiwan
Prior art keywords
electrode layer
lead
chamber
film forming
lower electrode
Prior art date
Application number
TW096148586A
Other languages
English (en)
Other versions
TW200909596A (en
Inventor
Isao Kimura
Takehito Jinbo
Shin Kikuchi
Yutaka Nishioka
Koukou Suu
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of TW200909596A publication Critical patent/TW200909596A/zh
Application granted granted Critical
Publication of TWI395825B publication Critical patent/TWI395825B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Description

多層膜形成方法及裝置
本發明係關於一種多層膜形成方法及多層膜形成裝置。
鉛系鈣鈦礦複合氧化物(以下簡稱為鉛系複合氧化物)因具備優良壓電性與誘電性，而被廣泛運用於如感應器、致動器等電子裝置。由鉛系複合氧化物所組成之各種元件以往係藉由對鉛系複合氧化物之燒結體施行機械加工所形成。
近年來於電子裝置製造技術領域，隨著電子裝置之細微化以及微機電系統(MEMS,Micro Electro Mechanical System)技術之發達，產生了薄膜化鉛系複合氧化物的需求。已知的鉛系複合氧化物之薄膜化技術係包括濺鍍法、溶膠凝膠法、CVD法、激光熔樣法(laser abrasion)等。然而，藉由此類方法所製成之鉛系複合氧化物之薄膜要達到與藉由機械加工所形成之鉛系複合氧化物相當之誘電性及壓電性實屬不易。
因此，在鉛系複合氧化物之薄膜化技術上，已有較以往提升其誘電性與壓電性之提案被具體實施。專利文獻1係提出一種形成超過較本發明期望之鋯鈦酸鉛(PZT)薄膜厚度之方法，其中將PZT薄膜表面形成之鉛(Pb)過剩層以反濺擊蝕刻方式除去，以此加工PZT薄膜至期望之膜厚。於此情況下，僅有去除Pb過剩層的部分能達到提升PZT薄膜之壓電性及誘電性之效果。此外，專利文獻2揭示，若於PZT薄膜之構成元素中增加V、Nb、C、N、BN中至少一項，可使其壓電性與誘電性提升。
然而，鉛系複合氧化物一般而言僅有在呈現鈣鈦礦相(Perovskite phase)時才會顯示期望之誘電性與壓電性，在呈現亞穩性燒綠石相(metastable pyrochlore phase)時會顯示較鈣鈦礦相低之誘電率，且幾乎無壓電性之顯示。
當鉛系複合氧化物之薄膜於電極層上方堆積時，前述燒綠石相會於鉛系複合氧化物層及電極層之間的界面形成。而呈現燒綠石相之鉛系複合氧化物層一旦形成後，即便施予高溫退火處理(thermal annealing)也難以轉移至鈣鈦礦相。因此，在減低鉛系複合氧化物層厚度(例如至5 μm以下)的情況下，鉛系複合氧化物之薄膜會因燒綠石相之影響，導致誘電性與壓電性之劣化。
在第七圖中係揭示了PZT層膜厚與比誘電率及誘電損失之關係，而在第八圖中係揭示了PZT層膜厚與壓電常數之關係。如第七圖及第八圖所示，前述燒綠石相的影響會隨著PZT層膜厚的變薄而增加，使其比誘電率降低，且增加其誘電損失。此外，PZT層之壓電常數也會隨著膜厚的變薄而降低。
因此，薄膜化後的鉛系複合氧化物會導致誘電性與壓電性之劣化，進而產生上述損失電子裝置之電子特性之問題。
(專利文獻1)日本專利特開平第7－109562號公報。
(專利文獻2)日本專利特開第2003－212545號公報。
本發明係提供一種多層薄膜形成方法及多層薄膜之形成裝置，其係可使由鉛系鈣鈦礦複合氧化物組成的薄膜之誘電性及壓電性提升。
本發明之第一方面係為包含電極層及鉛系鈣鈦礦複合氧化物層之多層膜形成方法。該方法係具備：使用由貴金屬所組成之第一靶材以濺鍍法於基板上方形成前述電極層；及使用含鉛之第二靶材於前述電極層上方層積前述鉛系鈣鈦礦複合氧化物層，其中前述電極層形成法係包含形成10~30nm厚度之前述電極層。
本發明之第二方面係為多層膜形成裝置。該裝置係具備：第一成膜部，其係具有由貴金屬所組成之第一靶材，且係以濺鍍法使前述第一靶材於基板上方形成電極層；第二成膜部，其係具有含鉛之第二靶材，且係以濺鍍法將前述第二靶材於前述電極層上方形成鉛系鈣鈦礦複合氧化物層；搬送部，其係為連結前述第一成膜部與前述第二成膜部，且搬送前述基板至前述第一成膜部及前述第二成膜部；及控制部，其係為驅動前述搬送部、前述第一成膜部及前述第二成膜部，其中前述控制部之功能係包含驅動前述第一成膜部，於前述基板上方形成10~30nm厚度之前述電極層。
以下說明為本發明實施態樣的多層膜形成裝置。第一圖係為將作為該多層膜形成裝置之成膜裝置10以模型方式揭示之平面圖。
在第一圖中，成膜裝置10係具有：加載互鎖真空室11(load lock chamber，以下簡稱為LL室)；及搬送室12，其係為與LL室11連結以構成搬送部。此外，成膜裝置10係具有下部電極層室13，其係與搬送室12連結以作為第一成膜部；作為第二成膜部之氧化物層室14；及上部電極層室15。
LL室11係具有可減壓之內部空間(以下簡稱為收容室11a)，可收容複數個基板S的搬出及搬入。該基板S係可使用如矽基板或陶瓷基板等。一旦基板S之成膜處理開始，LL室11會使收容室11a減壓，使複數的基板得以搬出至搬送室12。而當基板S之成膜處理結束後，LL室會使收容室11a對大氣開放，使其收容之基板得以被搬出至成膜裝置10外部。
搬送室12係具有可與收容室11a連通之內部空間(以下簡稱為搬送室12a)，其係搭載為搬送基板S之自動搬送裝置12b。一旦基板S之成膜處理開始，自動搬送裝置12b會將成膜處理前的基板S從LL室11搬入至搬送室12。而自動搬送裝置12b則將搬入之基板S依照第一圖所示之逆時針順序搬送，即指依照下部電極層室13、氧化物層室14、上部電極層室15之順序搬送。當基板S之成膜處理結束後，自動搬送裝置12b會將成膜處理後之基板S從搬送室12搬出至LL室11。
下部電極層室13係具有可與搬送室12a連通之內部空間(以下簡稱為成膜室13a)，及搭載於成膜室13a之密著層靶材TG1。該下部電極層室13係使用濺鍍法濺鍍密著層靶材TG1，於保持設定溫度(例如500℃以上)之基板S上形成密著層。該密著層係可使用例如由鈦(Ti)、鉭(Ta)、鎳(Ni)、鈷(Co)、鋯(Zr)、或其氧化物(TiO2 、Ta2 O5 等)所組成之薄膜。此外，下部電極層室13係具有搭載於成膜室13a之作為第一靶材之下部電極層靶材TG2。該下部電極層室13係使用濺鍍法濺鍍下部電極層靶材TG2，於保持設定溫度(例如500℃以上)之基板S之密著層上形成下部電極層。該下部電極層靶材TG2係包含下部電極層之主成分，即指包含90%以上之白金(Pt)、金(Au)、銀(Ag)等貴金屬，較佳為95%以上。該下部電極層靶材TG2剩餘部份係包含上述主成分之金屬元素以外之金屬，如銅或矽等。而用於該下部電極層室13之濺鍍法可使用如直流濺鍍法或交流濺鍍法、直流磁控濺鍍法或交流磁控濺鍍法等各種濺鍍法。
氧化物層室14係具有可與搬送室12a連通之內部空間(以下簡稱為成膜室14a)，及搭載於成膜室14a之作為第二靶材之氧化物層靶材TG3。該氧化物層室14係使用濺鍍法濺鍍氧化物層靶材TG3，於保持設定溫度(例如500℃以上)之基板S上形成鉛系複合氧化物(鉛系鈣鈦礦複合氧化物)層。該氧化物層靶材TG3係可使用鉛系複合氧化物之主成分，即指包括鋯鈦酸鉛(Pb(Zr,Ti)O3 ：PZT)、鉭鈧酸鉛(Pb(Sr,Ti)O3 ：PST)、鋯鈦酸鉛鑭(Pb(Zr,Ti)O3 ：PLZT)等鉛系鈣鈦礦複合氧化物之燒結體。或者，該氧化物層靶材TG3可使用如為鋯鈦酸鉛(Pb(Zr,Ti)O3 ：PZT)形成，由鉛－鋯－鈦所組成之合金靶材。亦即，氧化物層室14係為使用濺鍍法形成鉛系鈣鈦礦複合氧化物薄膜之反應室。而用於該氧化物層室14之濺鍍法可使用如直流濺鍍法或交流濺鍍法、直流磁控濺鍍法或交流磁控濺鍍法等各種濺鍍法。
上部電極層室15係具有可與搬送室12a連通之內部空間(以下簡稱為成膜室15a)，及搭載於成膜室15a之上部電極層靶材TG4。該上部電極層室15係使用濺鍍法濺鍍上部電極層靶材TG4，於保持設定溫度(例如500℃以上)之基板S上形成上部電極層。該上部電極層靶材TG4係包含上部電極層之主成分，即指包含90%以上之白金(Pt)、金(Au)、銀(Ag)等貴金屬，較佳為95%以上。該上部電極層靶材TG4剩餘部份係包含上述主成分之金屬元素以外之金屬，如銅或矽等。
接著，說明有關於上述成膜裝置10之機電構成。第二圖係為揭示成膜裝置10之機電構成之迴路方塊圖。
在第二圖中，控制部21係為使成膜裝置10執行各種處理動作(如基板S之搬送處理或基板S之成膜處理等)之構件。該控制部21係具有執行各種演算處理之CPU、容納各種數據之RAM、容納各種控制程式之ROM、或硬碟等。例如：該控制部21從硬碟中讀取其容納之成膜處理程式，而依照該成膜處理程式執行成膜處理。
控制部21係與輸出入部22連結。輸出入部22係具有啟動開關、停止開關等各種操作開關，及液晶儀表板等各種表示裝置。該輸出入部22供應各種處理動作之數據至控制部21，且輸出與成膜裝置10之處理狀況相關之數據。該輸出入部22係供應成膜參數相關之數據(例如濺鍍用之氣體流量、成膜壓力、成膜溫度、成膜時間等)作為成膜條件數據Id供應至控制部21。亦即，該輸出入部22將密著層、下部電極層、鉛系複合氧化物層、上部電極層成膜所需之各種成膜參數作為成膜條件數據Id供應至控制部21。該控制部21遂以與輸出入部提供之成膜條件數據Id對應之成膜條件執行各層之成膜處理。
控制部21係與為控制LL室11驅動之LL室驅動迴路23連結。該LL室驅動迴路23係為檢測LL室11之狀態，且供應其檢測結果至控制部21。例如，LL室驅動迴路23檢測出LL室11之壓力值，且供應其檢測數據至控制部21。控制部21進一步依據LL室驅動迴路23供應之檢測信號，供應與LL室驅動迴路23相對應之驅動控制信號至LL室驅動迴路23。LL室驅動迴路23則回應從控制部21接收之驅動控制信號，進行收容室11a之減壓或使其對大氣開放，以利基板S之搬入或搬出。
控制部21係與為控制搬送室12驅動之搬送室驅動迴路24連結。該搬送室驅動回路24係為檢測搬送室12之狀態，且供應其檢測結果至控制部21。例如，搬送室驅動迴路24檢測出自動搬送裝置12b之機械手臂之位置，且供應其關於機械手臂位置之數據之檢測信號至控制部21。該控制部21進一步依據搬送室驅動迴路24供應之檢測信號，供應與搬送室驅動迴路24相對應之驅動控制信號至搬送室驅動迴路24。搬送室驅動迴路24則回應從控制部21接收之驅動控制信號，依成膜處理程式將基板S照LL室11、搬送室12、下部電極層室13、氧化物層室14、上部電極層15之順序搬送。
控制部21係與為控制下部電極層室13驅動之下部電極層室驅動迴路25連結。該下部電極層室驅動迴路25係為檢測下部電極層室13之狀態，且供應其檢測結果至控制部21。例如，下部電極層室驅動迴路25檢測出成膜室13a之實際壓力、濺鍍氣體之實際流量、基板S之實際溫度、處理時間、施予靶材之實際電力值等參數，且供應其關於參數數據之檢測信號至控制部21。該控制部21進一步依據下部電極層室驅動迴路25供應之檢測信號，供應與成膜條件數據Id相對應之驅動控制信號至下部電極層室驅動迴路25。下部電極層室驅動迴路25則回應從控制部21接收之驅動控制信號，依照與成膜條件數據Id對應之成膜條件實施密著層及下部電極層之成膜處理。
控制部21係與為控制氧化物層室14驅動之氧化物層室驅動迴路26連結。該氧化物層室驅動迴路26係為檢測氧化物層室14之狀態，且供應其檢測結果至控制部21。例如，氧化物層室驅動迴路26檢測出成膜室14a之實際壓力、濺鍍氣體之實際流量、基板S之實際溫度、處理時間、施予靶材之實際電力值等參數，且供應其關於參數數據之檢測信號至控制部21。該控制部21進一步依據氧化物層室驅動迴路26供應之檢測信號，供應與成膜條件數據Id相對應之驅動控制信號至氧化物層室驅動迴路26。氧化物層室驅動迴路26則回應從控制部21接收之驅動控制信號，依照與成膜條件數據Id對應之成膜條件實施鉛系複合氧化物層之成膜處理。
控制部21係與為控制上部電極層室15驅動之上部電極層室驅動迴路27連結。該上部電極層室驅動迴路27係為檢測上部電極層室15之狀態，且供應其檢測結果至控制部21。例如，上部電極層室驅動迴路27檢測出成膜室15a之實際壓力、濺鍍氣體之實際流量、基板S之實際溫度、處理時間、施予靶材之實際電力值等參數，且供應其關於參數數據之檢測信號至控制部21。該控制部21進一步依據上部電極層室驅動迴路27供應之檢測信號，供應與成膜條件數據Id相對應之驅動控制信號至上部電極層室驅動迴路27。上部電極層室驅動迴路27則回應從控制部21接收之驅動控制信號，依照與成膜條件數據Id對應之成膜條件實施上部電極層之成膜處理。
接著，說明利用上述成膜裝置10之多層膜形成方法。第三圖(a)至第三圖(c)係為揭示多層膜形成步驟之流程圖。
首先，複數的基板S會被安裝於LL室11。此時基板S如第三圖(a)所示，其表面係具有最下層31(例如氧化矽膜等)。當控制部21從輸出入部22接收成膜條件數據Id時，會經由LL室驅動迴路23及搬送室驅動迴路24驅動LL室11及搬送室12，將收容室11a中之基板S搬送至下部電極層室13。
當基板S被搬入下部電極層室13之成膜室13a時，控制部21如第三圖(a)所示，會使密著層32a及下部電極層32b層積於最下層31之上側。亦即，控制部21經由下部電極層驅動迴路25，驅動下部電極層室13，依照與成膜條件數據Id相對應之成膜條件層積密著層32a及下部電極層32b。
在此，下部電極層32之膜厚係稱之為下部電極層膜厚T1。下部電極層室13依據成膜條件數據Id形成下部電極層32b，而此下部電極層膜厚T1則為10~30nm。例如，控制部21測量經由下部電極層室驅動迴路25形成下部電極層32b之所需處理時間，且當處理時間達到預設之成膜時間點時即結束成膜處理，藉此調整下部電極層膜厚T1至10~30nm。
藉由下部電極層32b形成30nm以下之膜厚，在後續步驟中，當鉛系複合氧化物層33形成於下部電極層32b上時，鉛系複合氧化物層33之鉛擴散則會減低，可更進一步迴避鉛系複合氧化物之鉛欠損狀態。
並且，藉由於下部電極層32b形成10nm以上之膜厚，在後續步驟中，當蝕刻鉛系氧化物層33時，在鉛系複合氧化物層33及下部電極層32b之間的蝕刻選擇比得以確保。例如，若鉛系化合物層33之膜厚差(膜厚之不平均)為45nm，在下部電極層膜厚T1為10nm的情況下，鉛系複合氧化物層33及下部電極層32b之中的蝕刻選擇比可選擇較4.5大的範圍。因此可獲得足夠的鉛系複合氧化物加工性。此外，若在鉛系化合物層33之膜厚差(膜厚之不平均)為45nm，且下部電極層膜厚T1為30nm的情況下，可使鉛系複合氧化物層33及下部電極層32b之間的蝕刻選擇比下降至1.5。
下部電極層32b形成後，控制部21如第三圖(b)所示，會使鉛系複合氧化物層33於下部電極層32b上側層積。亦即，控制部21經由搬送室驅動迴路24驅動搬送室12，將下部電極層室13之基板S搬送至氧化物層室14。接著，控制部21經由氧化物層室驅動迴路26驅動氧化物層室14，依照與成膜條件數據Id對應之成膜條件層積鉛系複合氧化物層33。
在此，鉛系複合氧化物層33之膜厚係稱之為氧化物層膜厚T2。氧化物層室14依據成膜條件數據Id，形成鉛系複合氧化物層33，而此氧化物層膜厚T2則為0.2~5.0 μm。例如，控制部21測量經由氧化物層室驅動迴路26形成鉛系複合氧化物層33之所需處理時間，且當處理時間達到預設之成膜時間點時即結束成膜處理，藉此調整鉛系複合氧化物層膜厚T2至0.2~5.0 μm。
藉此，鉛系複合氧化物層33之膜厚會被規定於較下部電極層32b更大的數值。其結果可使鉛系複合氧化物層之誘電性及壓電性更確實的提升。
鉛系複合氧化物層33形成後，控制部21如第三圖(c)所示，會使上部電極層34於鉛系複合氧化物層33上側層積。亦即，控制部21經由搬送室驅動迴路24驅動搬送室12，將氧化物層室14之基板S搬送至上部電極層室15。接著，控制部21經由上部電極層室驅動迴路27驅動上部電極層室15，依照與成膜條件數據Id對應之成膜條件層積上部電極層34。藉此，形成由密著層32a、下部電極層32b，鉛系複合氧化物層33、上部電極層34所組成之多層膜35。
上部電極層34形成後，控制部21會使基板S搬出至成膜裝置10外部。亦即，控制部21經由搬送室驅動迴路24驅動搬送室12，收納上部電極層室15之基板S至LL室11。控制部21則如同前述，經由各驅動迴路23~27驅動各反應室11~15，對所有基板S實施密著層32a、下部電極層32b、鉛系複合氧化層33、上部電極層34之層積且收納至LL室11。對所有基板S所施行之成膜處理結束時，控制部21經由LL室驅動迴路23使LL室11對大氣開放，使所有的基板S搬出至成膜裝置10外部。
接著，舉實施例及比較例說明本發明。
第四圖係揭示利用上述成膜裝置10所獲得之多層膜35之X射線衍射譜。第五圖係揭示下部電極層32b膜厚與比誘電率及誘電損失之關係，而第六圖則揭示了下部電極層32b之膜厚與壓電常數之關係。
(實施例)
使用具有直徑150mm的矽基板作為基板S，形成具有1 μm膜厚，作為最下層31之氧化矽膜。
作為密著層32a及下部電極層32b之成膜條件，分別使用以Ti及Pt為主成分之靶材。此外，使用Ar氣體作為噴濺用氣體。接著，保持基板S溫度於500℃，使具有20nm膜厚且以Ti為主成分之密著層32a，及具有30nm膜厚且以Pt為主成分之下部電極層32b於最下層31上按照順序層積。
使用以鋯鈦酸鉛(Pb(Zr0.52 Ti0.48 )O3 )為主成分之靶材作為鉛系複合氧化物層33之成膜條件。此外使用Ar氣體及O2 氣體分別作為濺鍍氣體及反應氣體。接著，保持基板S溫度於550℃，形成具有1.0 μm膜厚且以鋯鈦酸鉛(Pb(Zr,Ti)O3 ：PZT)為主成分之鉛系複合氧化物層33。
使用以Pt為主成分之靶材作為上部電極層34之成膜條件。此外使用Ar氣體作為濺鍍氣體。接著，於鉛系複合氧化物層33上層積具有100nm膜厚且以Pt為主成分之上部電極層34。藉由以上步驟獲得實施例之多層膜35。
接著於上述實施例之多層膜施以X射線衍射譜測量同時，使用誘電率測定裝置測量比誘電率及誘電損失。此外，對於實施例之多層膜35，使用壓電常數測量裝置測量壓電常數。例如，壓電常數測量裝置於形成懸臂梁狀之多層膜35之下部電極層32b及上部電極層34之中施以設定之交流電流，藉由多層膜35先端之反折以雷射都卜勒振動儀(laser doppler vibrometer)測定壓電定數。
(比較例)
使用以Pt為主成分之靶材作為下部電極層32b之成膜條件。此外使用Ar氣體作為濺鍍氣體。接著使用3個基板S，於各基板上形成以Pt為主成分之下部電極層32b。3個下部電極層32b膜厚分別為100nm、70nm、及50nm。接著，排除下部電極層32b之成膜條件，使用與實施例相同之其餘成膜條件形成比較例1~3之多層膜35。比較例1之多層膜35係具有膜厚為100nm之下部電極層32b；比較例2之多層膜係具有膜厚為70nm之下部電極層32b；比較例3之多層膜係具有膜厚為50nm之下部電極層32b。接著，如同上述實施例，對於比較例1~3分別施以X射線衍射譜、比誘電率、誘電損失、及壓電定數之測量。
第四圖係為揭示實施例及比較例1~3之X射線衍射譜之圖表。橫軸及縱軸分別揭示X射線之衍射角度2 θ及X射線衍射強度。
在約40°衍射角度2 θ之位置，形成下部電極層32b之Pt(111)之面可被認定為與實施例及比較例1~3共通。此外，與鉛系複合氧化物層33(PZT)之鈣鈦礦相相當之(100)面、(110)面、(111)面、(200)面，分別於約22°、約32°、約38°、約44°之衍射角度2 θ可被認定為與實施例及比較例1~3共通。
另一方面，於約29°之衍射角度2 θ之位置，與鉛系複合氧化層33(PZT)之燒綠石相相當(111)之面可被認定為僅與比較例1~3共通。若詳加描述，於各比較例1~3，燒綠石相(111)之面之強度，相對於鈣鈦礦相之各面強度較為低下。此低下程度係按照比較例1、比較例2、比較例3之順序，即指按照下部電極層32b膜厚變薄順序增加。接著，於實施例中，被認定為比較例1~3之燒綠石相之(111)面會消失。
由此可知，隨著下部電極層32b形成30nm以下之膜厚，鉛系複合氧化物層33之燒綠石相會消失，或是變成足以與鈣鈦礦相對應之薄度。
如第五圖所揭示，比誘電率會隨著下部電極層膜厚T1變薄而增加。亦即，具有30nm之下部電極層膜厚T1之實施例之比誘電率係為比較例1~3及實施例中最高的數值。此外，誘電損失會隨著下部電極層膜厚T1變薄而減少。亦即，實施例之誘電損失係為比較例1~3及實施例中最低的數值。由此可知，藉由控制下部電極層膜厚(T1)至30nm以下，鉛系複合氧化物層33之誘電性係可提升。
如第六圖所揭示，壓電常數會隨著下部電極層膜厚T1變薄而增加。亦即，具有30nm之下部電極層膜厚T1之實施例之壓電常數係為比較例1~3及實施例中最高的數值。由此可知，藉由控制下部電極層膜厚T1至30nm以下，鉛系複合氧化物層33之壓電性係可提升。
本實施態樣之多層膜形成方法係具有以下優點。
(1)本實施態樣之多層膜形成方法係包含使用下部電極層靶材以濺鍍法於基板S上形成由貴金屬所組成之下部電極層32b之步驟，及使用含鉛之氧化物層靶材以濺鍍法於下部電極層32b上層積鉛系複合氧化物層33之步驟。於下部電極層32b之形成步驟中，該下部電極層32b之厚度係規定為10~30nm。
鉛系鈣鈦礦複合氧化物33會因鉛之欠損而移轉至燒綠石相。本發明之發明者們發現，可藉由使作為基礎之電極層32b變薄，抑制鉛系鈣鈦礦複合氧化物33中鉛的擴散，迴避燒綠石相之成長。以往鉛系鈣鈦礦複合氧化物之下部電極層一般使用較100nm厚之膜厚。本發明之發明者們發現，藉由規定此下部電極層之膜厚於30nm以下，足以抑制燒綠石相之成長，提升鉛系鈣鈦礦複合氧化物之誘電性及壓電性。
此外，於實施態樣，藉由規定下部電極層32b之膜厚於10nm以上，可確保下部電極層32b及鉛系複合氧化物層33之間的蝕刻比。因此可確保鉛系複合氧化物層33之加工性，且可於不損失鉛系複合氧化物層33之加工性的情況下抑制鉛的擴散，亦可維持鉛系複合氧化物33於鈣鈦礦相，使薄膜化後的鉛系複合氧化物層33之誘電性與壓電性提升。
(2)鉛系複合氧化層33之厚度係規定於0.2~5.0 μm。因此可使相對於薄化後的下部電極層32b之膜厚更厚之鉛系複合氧化物層33形成。因此，可使多層膜35之誘電性及壓電性更確實地提升。
(3)使用以白金為主成分之靶材，以濺鍍法於加熱至500℃以上之基板S上形成以白金為主成分之下部電極層32b。隨即使用鋯鈦酸鉛為主成分之靶材，以濺鍍法於下部電極層32b上，形成以鋯鈦酸鉛為主成分之鉛系複合氧化物層33。
藉由加熱下部電極層32b至500℃以上，可使鋯鈦酸鉛之配向性最佳化。因此可使鈣鈦礦相之鋯鈦酸鉛更圓滑的成長，提升薄膜化鋯鈦酸鉛之誘電性與壓電性。
此外，上述實施態樣亦可以以下態樣實施。
．於上述實施型態，使用單一靶材濺鍍之單一靶材濺鍍法適用於密著層32a、下部電極層32b、鉛系複合氧化物層33、及上部電極層34。濺鍍法不以此為限，例如使用複數靶材之複數靶材濺鍍法亦適用。
第一圖係為將實施態樣之成膜裝置以模型方式揭示之平面圖。
第二圖係為揭示第一圖之成膜裝置之機電構成之迴路方塊圖。
第三圖(a)係為揭示多層膜之下部電極層之製造步驟之流程圖。
第三圖(b)係為揭示多層膜之鉛系複合氧化物層之製造步驟之流程圖。
第三圖(c)係為揭示多層膜之上部電極層之製造步驟之流程圖。
第四圖係為多層膜之X射線衍射光譜。
第五圖係為揭示多層膜之比誘電率及誘電損失之圖式。
第六圖係為揭示多層膜之壓電常數之圖式。
第七圖係為揭示習知之多層膜之比誘電率及誘電損失之圖式。
第八圖係為揭示習知之壓電常數之圖式。
31 ．．．最下層
32a ．．．密著層
32b ．．．下部電極層
33 ．．．鉛系複合氧化物層
34 ．．．上部電極層
35 ．．．多層膜
S ．．．基板
T1 ．．．下部電極層膜
T2 ．．．氧化物層膜厚

Claims (3)

  1. 一種多層膜形成裝置(10)，其特徵為包含：第一成膜部(13)，其係具有由貴金屬所組成之第一靶材(TG2)，且係以濺鍍法將前述第一靶材於基板(S)上方形成電極層(32b)；第二成膜部(14)，其係具有含鉛之第二靶材(TG3)，且係以濺鍍法將前述第二靶材於前述電極層上方形成鉛系鈣鈦礦複合氧化物層(33)；搬送部(12)，其係為連結前述第一成膜部與前述第二成膜部，且搬送前述基板至前述第一成膜部及前述第二成膜部；及控制部(21)，其係為驅動前述搬送部、前述第一成膜部及前述第二成膜部，其中前述控制部功能係包含驅動前述第一成膜部，於前述基板上方形成10至30nm厚度之前述電極層。
  2. 如申請專利範圍第1項所述之多層膜形成裝置，其中前述控制部功能係包含驅動前述第二成膜部，於前述電極層上方層積0.2至5.0μm厚度之前述鉛系鈣鈦礦複合氧化物層。
  3. 如申請專利範圍第1項或第2項所述之多層膜形成裝置，其中，前述第一靶材為以白金為主成分之靶材；前述第二靶材為以鋯鈦酸鉛為主成分之靶材； 前述控制部功能為驅動前述第一成膜部，於已加熱至500℃以上之前述基板上方形成前述厚度為10至30nm之以白金為主成分之前述電極層；且驅動前述第二成膜部，於前述電極層上方層積前述厚度為0.2至5.0μm之以鋯鈦酸鉛為主成分之前述鉛系鈣鈦礦複合氧化物層。
TW096148586A 2006-12-20 2007-12-19 多層膜形成方法及裝置 TWI395825B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006343259 2006-12-20

Publications (2)

Publication Number Publication Date
TW200909596A TW200909596A (en) 2009-03-01
TWI395825B true TWI395825B (zh) 2013-05-11

Family

ID=39536271

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096148586A TWI395825B (zh) 2006-12-20 2007-12-19 多層膜形成方法及裝置

Country Status (7)

Country Link
US (1) US20100038234A1 (zh)
EP (1) EP2103710A4 (zh)
JP (1) JPWO2008075641A1 (zh)
KR (1) KR20090094147A (zh)
CN (1) CN101563478A (zh)
TW (1) TWI395825B (zh)
WO (1) WO2008075641A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255647B2 (ja) * 2013-07-25 2018-01-10 株式会社ユーテック 結晶膜、結晶膜の製造方法、蒸着装置及びマルチチャンバー装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW419529B (en) * 1997-09-22 2001-01-21 Tokyo Electron Ltd Method of forming multilayered film
US20020040988A1 (en) * 1997-06-24 2002-04-11 Osamu Hidaka Semiconductor device and method for the manufacture thereof
TW528890B (en) * 2001-03-22 2003-04-21 Nikon Corp Film formation apparatus, film formation method, and manufacturing method for multi-layer reflecting mirror
US6602348B1 (en) * 1996-09-17 2003-08-05 Applied Materials, Inc. Substrate cooldown chamber
TW200404907A (en) * 2002-09-09 2004-04-01 Shinmaywa Ind Ltd Optical antireflection film and process for forming the same
TW593729B (en) * 2001-03-02 2004-06-21 Shin Meiwa Ind Co Ltd Multilayered film forming method, apparatus for controlling vacuum film forming apparatus, and vacuum film forming apparatus
US6849166B2 (en) * 2002-02-01 2005-02-01 Matsushita Electric Industrial Co., Ltd. Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579813A (ja) * 1991-09-18 1993-03-30 Canon Inc カンチレバー状変位素子、カンチレバー型プローブ及びそれを用いた情報処理装置と走査型トンネル顕微鏡
JP3490483B2 (ja) 1993-10-08 2004-01-26 アネルバ株式会社 Ｐｚｔ薄膜の作製方法
WO1996017381A1 (fr) * 1994-11-28 1996-06-06 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
JPH09280947A (ja) * 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 強誘電体素子
KR100234000B1 (ko) * 1996-09-04 1999-12-15 박호군 피제트티 박막 및 그 제조방법
JP2003212545A (ja) 2002-01-18 2003-07-30 Victor Co Of Japan Ltd Ｐｚｔ系膜体及びｐｚｔ系膜体の製造方法
JP2003304007A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
US7083270B2 (en) * 2002-06-20 2006-08-01 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
US7059711B2 (en) * 2003-02-07 2006-06-13 Canon Kabushiki Kaisha Dielectric film structure, piezoelectric actuator using dielectric element film structure and ink jet head

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602348B1 (en) * 1996-09-17 2003-08-05 Applied Materials, Inc. Substrate cooldown chamber
US20020040988A1 (en) * 1997-06-24 2002-04-11 Osamu Hidaka Semiconductor device and method for the manufacture thereof
TW419529B (en) * 1997-09-22 2001-01-21 Tokyo Electron Ltd Method of forming multilayered film
TW593729B (en) * 2001-03-02 2004-06-21 Shin Meiwa Ind Co Ltd Multilayered film forming method, apparatus for controlling vacuum film forming apparatus, and vacuum film forming apparatus
TW528890B (en) * 2001-03-22 2003-04-21 Nikon Corp Film formation apparatus, film formation method, and manufacturing method for multi-layer reflecting mirror
US6849166B2 (en) * 2002-02-01 2005-02-01 Matsushita Electric Industrial Co., Ltd. Ferroelectric thin film element and its manufacturing method, thin film capacitor and piezoelectric actuator using same
TW200404907A (en) * 2002-09-09 2004-04-01 Shinmaywa Ind Ltd Optical antireflection film and process for forming the same

Also Published As

Publication number Publication date
JPWO2008075641A1 (ja) 2010-04-08
TW200909596A (en) 2009-03-01
WO2008075641A1 (ja) 2008-06-26
EP2103710A4 (en) 2012-11-21
KR20090094147A (ko) 2009-09-03
US20100038234A1 (en) 2010-02-18
EP2103710A1 (en) 2009-09-23
CN101563478A (zh) 2009-10-21

Similar Documents

Publication Publication Date Title
US11165011B2 (en) Piezoelectric element and method for manufacturing piezoelectric element
JP5836754B2 (ja) 圧電体素子及びその製造方法
JP5160452B2 (ja) 多層膜形成方法及び多層膜形成装置
US6246156B1 (en) Piezoelectric/electrostrictive element
EP3637486B1 (en) Laminated substrate with potassium sodium niobate piezoelectric film and manufacturing method thereof
US11081637B2 (en) Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element
JP2003298027A (ja) 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
JP6346693B2 (ja) 圧電体素子の製造方法
JP2010050388A (ja) 圧電デバイス、角速度センサ、電子機器及び圧電デバイスの製造方法
JP2002043644A (ja) 薄膜圧電素子
JP3891190B2 (ja) 圧電素子、圧電装置および角速度センサ
TWI395825B (zh) 多層膜形成方法及裝置
JP3999473B2 (ja) 耐久性に優れた一体型圧電／電歪膜型素子およびその製造方法
JP2001223403A (ja) 強誘電体薄膜およびその形成方法とこれを用いた強誘電体薄膜素子
JPH07131086A (ja) 圧電膜型素子及びその処理方法並びにその駆動方法
TW202137590A (zh) 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法
JP5842372B2 (ja) 圧電デバイスおよびその製造方法
JP4528950B2 (ja) 強誘電体膜構造体の製造方法
JP2005235796A (ja) 圧電薄膜素子の製造方法
WO2024190325A1 (ja) 圧電積層体及び圧電素子
WO2016152421A1 (ja) 強誘電体薄膜積層基板、強誘電体薄膜素子、および強誘電体薄膜積層基板の製造方法
JP3480561B2 (ja) 圧電／電歪素子
WO2024195233A1 (ja) 圧電積層体、圧電積層ウエハ、及び圧電積層体の製造方法
WO2024202318A1 (ja) 圧電積層体、圧電積層体の製造方法、及び圧電素子
JP2006019460A (ja) 圧電薄膜素子及びその製造方法