JP3999473B2 - 耐久性に優れた一体型圧電/電歪膜型素子およびその製造方法 - Google Patents
耐久性に優れた一体型圧電/電歪膜型素子およびその製造方法 Download PDFInfo
- Publication number
- JP3999473B2 JP3999473B2 JP2001119303A JP2001119303A JP3999473B2 JP 3999473 B2 JP3999473 B2 JP 3999473B2 JP 2001119303 A JP2001119303 A JP 2001119303A JP 2001119303 A JP2001119303 A JP 2001119303A JP 3999473 B2 JP3999473 B2 JP 3999473B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- electrostrictive
- lead
- firing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compositions Of Oxide Ceramics (AREA)
Description
【発明の属する技術分野】
この発明は、各種トランジューサおよび各種アクチュエータ等として利用されるユニモルフ型およびバイモルフ型の圧電/電歪膜型素子に関し、特にその圧電/電歪特性の劣化を招くことなしに、耐久性の有利な向上を図ろうとするものである。
なお、この発明における素子とは、電気エネルギーを機械エネルギーすなわち機械的な変位または応力または振動に変換する素子の他、その逆の変換を行なう素子をも意味する。また、この発明における素子は、圧電/電歪特性の他、誘電性も有しているので、膜状のコンデンサ素子等としても用いることが可能なものである。
【0002】
【従来の技術】
圧電/電歪素子は、電気エネルギーを機械エネルギーに変換する、すなわち機械的な変位や力や振動に変換したり、あるいはその逆の変換を行う各種トランジューサ、さらには各種アクチュエータ、フィルター等の周波数領域機能部品、ディスプレイ等の各種表示デバイス、スピーカー等の発音体、マイクロホンおよび超音波センサ等のセンサなど広範な分野において使用されている。
【0003】
例えば、圧電/電歪素子は、図1(a) に示すように、振動板として作用するセラミック基板1と、その上に設けられた、第1の電極膜(下部電極)2、圧電/電歪層3および第2の電極膜(上部電極)4からなる膜型の圧電/電歪作動部5から構成されるもの(特開平3−128681号公報)の他、図1(b) に示すように、セラミック基板1がキャビティを有し、そのキャビティの底部が振動部1aとされ、この振動部1aの外表面上に圧電/電歪作動部5を一体成形した構造になるもの(特開平5−49270 号公報)が、知られている。
【0004】
そして、かような圧電/電歪素子を構成するセラミック基板としては、一般に酸化イットリウムにて部分安定化した酸化ジルコニウムを主成分とするものが知られている(例えば、特開平5−29675 号公報、特開平5−97437 号公報、特開平5−270912号公報)。
【0005】
【発明が解決しようとする課題】
ところで、最近、圧電/電歪デバイスの多様化に伴い、使用環境も多種多様となってきたが、特に上記したような圧電/電歪膜型素子の使用環境が、従来に比べて高温・多湿雰囲気である場合には、基板の材質劣化が新たな問題となってきた。
すなわち、上記した高温、多湿の環境にて使用された場合、圧電/電歪膜型素子の劣化は、圧電/電歪作動部よりも基板の方が先に始まる傾向が見られるようになったのである。
【0006】
この発明は、上記の実状に鑑み開発されたもので、たとえ高温・多湿雰囲気下で使用した場合であっても、基板の材質劣化を招くことがなく、また圧電/電歪層の特性を低下させることもない、耐久性に優れた一体型圧電/電歪膜型素子を、その有利な製造方法と共に提案することを目的とする。
【0007】
【課題を解決するための手段】
以下、この発明の解明経緯について説明する。さて、発明者らは、上記の目的を達成すべく鋭意研究を重ねた結果、基板の劣化原因は、その製造過程で基板中に侵入してくる鉛元素にあることを突き止めた。
すなわち、従来から、基板としては、酸化ジルコニウムを主体とするセラミックが使用されてきたが、かようなセラミック基板中に鉛元素が侵入すると、高温・多湿雰囲気下で使用した場合、基板の耐久性が急激に劣化することが究明されたのである。
【0008】
そこで、次に、発明者らは、基板中に鉛元素が侵入する原因について検討したところ、かような鉛元素は、圧電/電歪層の素材である、圧電/電歪材料を焼成(熱処理)する段階で基板中に侵入してくることが判明した。
すなわち、圧電/電歪材料としては、一般的に特性的に優れた含鉛材料(例えばジルコン酸チタン酸鉛等)が用いられていて、かかる材料の膜形成は、通常、圧電/電歪層として形成されたのち、焼成によって一体化される。
そして、このような含鉛材料を素材とする圧電/電歪層の形成(焼成)に際しては、焼成中に圧電/電歪材料に含まれる鉛元素が蒸発して、圧電/電歪層の組成が変化し、その結果、圧電/電歪特性が低下することのないように、鉛濃度の高い条件で雰囲気制御が行われてきた。
【0009】
このように、従来は、圧電/電歪層の焼成に際し、その特性低下を招くことのないように、含鉛材料の蒸発源等の存在下において、鉛濃度が高くなった雰囲気中で焼成が行われていたが、このような高鉛濃度雰囲気下で焼成した場合には、雰囲気中の鉛元素が酸化ジルコニウムを主体とするセラミック基板中に侵入して、上記したような基板の材質劣化を招いていたのである。
【0010】
そこで、発明者らは、上記の問題を解決すべく、数多くの実験と検討を重ねた結果、
(1) 圧電/電歪層が鉛元素を含む組成になるものであっても、焼成雰囲気は必ずしも高鉛濃度雰囲気とする必要はなく、焼成中に圧電/電歪層から幾分鉛元素が蒸発しても、圧電/電歪特性の低下はほとんどない、
(2) 圧電/電歪層からの鉛元素の蒸発量を判断する指標としては、焼成中に圧電/電歪層の表面に生成する鉛元素欠乏相の比率が好適である、
(3) 焼成条件を調整して、焼成時に生成した鉛元素欠乏相の比率が面積比率で 0.1〜30%の範囲に制御された一体型の圧電/電歪膜型素子は、高温・多湿雰囲気下での使用に際しても基板の材質劣化がなく、かつ圧電/電歪層の特性低下もない
ことの知見を得た。
この発明は、上記の知見に立脚するものである。
【0011】
すなわち、この発明の要旨構成は次のとおりである。
1.完全安定化または部分安定化された酸化ジルコニウムを主成分とするセラミック基板上に、膜形成法によって、下部電極、鉛元素を含む組成になる圧電/電歪層および上部電極からなる圧電/電歪作動部を一体化してなる圧電/電歪膜型素子であって、
圧電/電歪層表面における鉛元素欠乏相の発生比率を 0.1〜30%の範囲に規制したことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
【0012】
2.上記1において、セラミック基板が、薄肉のダイヤフラム部として形成され、そのダイヤフラム部の外表面上に圧電/電歪作動部を一体成形したことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
【0013】
3.上記1または2において、鉛元素欠乏相の発生比率を1〜10%の範囲に規制したことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
【0014】
4.上記1または2において、セラミック基板を構成する結晶の平均粒径が 0.1〜2.0 μm であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
【0015】
5.上記1または2において、圧電/電歪層の厚みが 100μm 以下であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
【0016】
6.上記1または2において、圧電/電歪作動部の厚みが 150μm 以下であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
【0017】
7.上記2において、ダイヤフラム部の厚みが50μm 以下であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
【0018】
8.完全安定化または部分安定化された酸化ジルコニウムを主成分とするセラミック基板上に、膜形成法によって、下部電極、鉛元素を含む組成になる圧電/電歪層および上部電極からなる圧電/電歪作動部を順次形成し、少なくとも上記圧電/電歪層については焼成することによって一体型の圧電/電歪膜型素子を製造するに当たり、
上記圧電/電歪層の焼成に際し、焼成雰囲気中の鉛濃度および/または焼成雰囲気の流量・流速を調整することによって、圧電/電歪層の表面に生成する鉛元素欠乏相の比率を面積比率で 0.1〜30%の範囲に制御することを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子の製造方法。
【0019】
9.上記8において、
(1) 構成元素として鉛を含有する蒸発源の組成比率、形態、重量、配置位置、
(2) 焼成炉内ないしは焼成容器内における圧電/電歪材料の配置位置、
(3) 焼成容器の開口量
(4) 焼成雰囲気中の鉛元素を吸収する吸収体の投入
のうち少なくともいずれか一つの条件を調整することによって雰囲気制御を行うことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子の製造方法。
【0020】
【発明の実施の形態】
以下、この発明を図面を参照しつつ具体的に説明する。
図1(a), (b)に、この発明に従う圧電/電歪膜型素子(アクチュエータ)を斜視面で、また図2(a), (b)にはこれらのA−A断面およびB−B断面を示す。
これらの図において、(a) は平板状のセラミック基板の表面に下部電極、圧電/電歪層および上部電極からなる圧電/電歪作動部を形成した一般的な構造の圧電/電歪膜型素子であり、一方 (b)はセラミック基板の外縁部を厚肉とした、いわゆるキャビティ構造になるものであり、この構造では厚肉外縁部に挟まれる内側部(ダイヤフラム部:実質的な振動部)を特に薄肉にできる利点がある。
【0021】
図中、番号1はセラミック基板、2は第1の電極膜(下部電極)、3は膜状の圧電/電歪層、4は第2の電極膜(上部電極)であり、これらは膜形成法によってセラミック基板1上に順次に積層形成(焼成)され、多層の一体構造として圧電/電歪作動部5を構成している。また、1a,1bはそれぞれ、キャビティ構造の場合における振動部および厚肉外縁部、そして6がキャビティである。
なお、第1および第2の電極膜2,4はそれぞれ、圧電/電歪層3の端部より延び出てリード部2a,4aを形成しており、これらのリード部2a, 4aを通じて、それぞれの電極膜2,4に電圧印加が行われるようになっている。
【0022】
また、セラミック基板1は、最終的には、焼結した形態とされるが、セラミック基板1の焼結に際しては、本実施の形態に係る圧電/電歪膜型素子の圧電/電歪作動部5の形成(焼成)に先立って、予め焼結して基板を形成する方法、または、基板材料のグリーンシートを用い、後述の膜形成により圧電/電歪作動部5の形成を行ったのちに、同時に焼結する方法を用いることができる。さらに、第1の電極膜2や圧電/電歪層3の形成を行ったのちに、同時に焼結する方法を用いることもできる。
この中でも、セラミック基板1を予め焼結して基板を形成しておく方法が、素子の反りを小さくすることができ、また必要なパターン寸法精度が得られることから、有利に用いられる。また、この方法では、圧電/電歪層3をセラミック基板1上に積層一体化させるために行う焼成において、その温度を、セラミック基板1の焼結温度よりも低く設定することができる。
【0023】
また、図1(b) に示すように、セラミック基板をキャビティを有した構造とする場合は、振動板用グリーンシートと金型や超音波加工等の機械加工法を用いてキャビティに当たる空孔部を設けたグリーンシートをそれぞれ第1層、第2層として積層・熱圧着して焼成する。なお、図1(b) では、2層構造となっているが、キャビティの振動部とは反対側の開口部を閉塞するように第3層、第4層を設けて、基板の剛性を向上させたり、裏面配線板として利用する層を同時に積層し、セラミック基板1を形成しても良い。
また、この場合、第3層に当たるグリーンシート上に、厚膜形成手法たとえばスクリーン印刷法により、キャビティに当たる空孔部を設けた厚膜のパターンを第2層として印刷し、第1層に当たる振動板用グリーンシートと積層・熱圧着して焼成した3層構造の基板としても良い。
【0024】
セラミック基板1上への圧電/電歪作動部5の形成は、スクリーン印刷、スプレー、ディッピング、塗布等の厚膜形成手法や、イオンビーム、スパッタリング、真空蒸着、イオンプレーティング、CVD、めっき等の薄膜形成手法を用いて行う。
まず、セラミック基板1の表面に、第1の電極膜(下部電極)2を上記の膜形成法によって形成したのち、圧電/電歪層3を同様にして形成する。
【0025】
特に、圧電/電歪層3の形成には、スクリーン印刷法やディッピング法、塗布法および電気泳動法等による厚膜形成手法が有利に適合する。
これらの手法は、平均粒径0.01〜5.0 μm 好ましくは0.05〜3.0 μm の圧電セラミックの粒子を主成分とするペーストやスラリー、またはサスペンションやエマルジョン、ゾル等を用いて圧電膜を形成するもので、簡便な方法であるが、良好な圧電作動特性が得られるという特徴がある。また、電気泳動法は、膜を高い密度でかつ高い形状精度で形成できるだけでなく、技術文献「DENKI KAGAKU 53,No.1 (1985) P.63〜68、安斎和夫著」に記載されているような特徴を有する。
従って、要求精度や信頼性等を考慮して、上掲した手法を適宜、選択使用すれば良い。
また、上記の圧電/電歪層3を所望の形状とするには、スクリーン印刷法やフォトリソグラフィ法等を用いてパターン形成する手法のほか、エキシマ、YAG等のレーザー加工法やスライシング、超音波加工等の機械加工法を用い、不必要な部分を除去して、パターン形成する等の手法が採用される。
【0026】
なお、ここで作製される素子の構造や膜状の圧電/電歪作動部の形状は、何等限定されるものではなく、用途に応じて、如何なる形状でも採用可能であり、例えば三角形、四角形等の多角形、円、楕円、円環等の円形、櫛状、格子状またはこれらを組み合わせた特殊形状であっても、何ら差し支えない。
【0027】
そして、このように形成された圧電/電歪層3を、下部電極2を介してセラミック基板1と一体化するために焼成(熱処理)が施されるわけであるが、この発明ではこの焼成工程が特に重要である。
すなわち、この発明は、構成元素である鉛元素が含有された圧電/電歪材料から発生する少なくとも鉛元素を含んだ蒸気の存在下において、あるいは圧電/電歪層の組成を制御するための鉛含有材料の蒸発源の存在下において、上記圧電/電歪層焼成時における雰囲気中の鉛濃度を調整することによって、圧電/電歪層からの鉛元素の蒸発および基板中への鉛元素の侵入を併せて制御した圧電/電歪膜型素子を提案するものであり、その指標として、焼成後の圧電/電歪層表面に発生する鉛元素欠乏相(以下、単に異相という)の比率を用いるのである。
【0028】
図3に、種々の条件で焼成した圧電/電歪層について、その表面に発生した異相比率と圧電/電歪特性および耐久性との関係について調べた結果を示す。
なお、圧電/電歪特性は変位特性にて、また耐久性は基板振動部のクラック発生頻度にて評価した。
同図に示したとおり、良好な圧電/電歪特性および耐久性が併せて得られた場合の異相発生比率は面積比率で 0.1〜30%の範囲であり、特にこの比率が1〜10%の場合にとりわけ優れた結果が得られている。
【0029】
上記のように、膜形成後の圧電/電歪層表面に適正範囲で異相を発生させるためには、焼成雰囲気中の鉛濃度および/または焼成雰囲気の流量・流速を的確に調整する必要がある。
【0030】
具体的な制御手段については、次のとおりである。
1.焼成容器を使用する場合
焼成体(圧電/電歪材)の詰め量や、焼成容器の開口量の制御により、焼成雰囲気中の鉛濃度や焼成雰囲気の流量・流速の調整が可能である。
【0031】
2.蒸発源による雰囲気の制御
構成元素に鉛を含有する蒸発源の組成比率、形態(例えば粉末状またはペレット状に成形して使用する)、重量、焼成体と蒸発源との配置位置等を調整することによって、焼成体近傍における鉛含有雰囲気の濃度や流量・流速を調整することが可能である。この場合、上記焼成容器を用いて、蒸発源を焼成容器内に投入し焼成雰囲気の調整を行うことがより好ましい。
蒸発源としては、少なくとも鉛元素を含んだ蒸気を発生させるものであれば良いが、後述の圧電/電歪材料やそれらの組み合わせが好ましく、圧電/電歪層に使用する圧電/電歪材料と全く同じ組成のものを用いることが更に好ましい。
圧電/電歪層と同一組成の圧電/電歪材料を蒸発源として使用する場合、セラミック基板上に蒸発源として配置および形状等が調整されたダミーパターンを形成し、焼成を行っても良いし、このダミーパターンの形成を圧電/電歪層の形成と同時に行い、焼成しても良い。
この場合、同一セラミック基板上に形成された圧電/電歪層近傍における焼成雰囲気の濃度分布を調整するための有効な手段となり得る。
【0032】
3.圧電/電歪層焼成時の基板配置による制御
圧電/電歪層の形成されたセラミック基板を複数同時に一体化焼成する場合、個々の圧電/電歪層から発生する鉛元素を含んだ蒸気を考慮して、それぞれのセラミック基板の配置を調整することが好ましい。
また、セッター(基板の置き台)を用いてセラミック基板を段積みして焼成を行う場合には、圧電/電歪層表面からセッターまでの距離を考慮することによって圧電/電歪層近傍の焼成雰囲気を調整することが好ましい。
上記焼成容器を用いる場合も同様であり、さらに容器内壁との距離も考慮することによって圧電/電歪層近傍の焼成雰囲気を調整することが好ましい。
【0033】
4.吸収体による制御
焼成雰囲気の鉛元素を含んだ蒸気の濃度を希薄にする方法として、鉛元素を含んだ蒸気を吸収する吸収体を焼成体周辺に配置し蒸気濃度を調整することも可能である。
鉛元素を含んだ蒸気を吸収するようなものとしては、焼成温度に耐え得るもので鉛元素と反応し易いものが好ましく、例えばチタニア、シリカ、マグネシア、ムライトなどが好適に採用される。
【0034】
また、形成された圧電/電歪層とセラミック基板とを一体化させるための焼成(熱処理)温度は、これを構成する材料に応じ、雰囲気制御の点も考慮しながら適宜定められるが、通常は 900〜1400℃、好ましくは1000〜1400℃である。
【0035】
ここに、上記の焼成処理によって発生する異相は、圧電/電歪材料を構成する組成において比較的蒸気圧の高い材料たとえば鉛組成を有するものが蒸発することによって発生するものと考えられる。
また、これらの異相比率は、焼成後の圧電/電歪層を電子顕微鏡等で観察し、成分の分布をモニタすることでによって、容易に検出することができる。
一般的に、走査型電子顕微鏡で得られる反射電子像は、その像をなす反射電子の放出率が原子番号の増加に伴って一様に増加するため、その像のコントラストから原子番号の大、小が判断でき(重元素の物質は軽元素の物質よりも相対的に明るく観察できる)、組成の違いとしてとらえることができる。また、2次電子像による表面形状の観察を加えて行えば、組成の違いを詳細に判断する上で有効な手段となり得る。
従って、焼成により圧電/電歪層の表面に発生した異相部の反射電子像は、重元素である鉛元素が欠乏した組成となっているため、相対的に暗い像となり、容易に異相部として判定することができる。
【0036】
その後、上記のようにして形成した圧電/電歪層3上に第2の電極膜4を、第1の電極膜と同様にして形成し焼成を行って、圧電/電歪作動部5を完成させる。
以上、第1の電極を形成し焼成を行い、さらに圧電/電歪層を形成し焼成を行ったのち、第2の電極を形成・焼成して一体化する場合について説明したが、圧電/電歪作動部の形成(焼成)方法は、これだけに限るものではなく、第1の電極、圧電/電歪層、第2の電極の各層をそれぞれ形成したのち、一括して焼成を行っても良いし、第1の電極と圧電/電歪層をそれぞれ形成し、同時に焼成を行ったのち、第2の電極を形成・焼成するようにしても良いし、第1の電極を形成・焼成後、圧電/電歪層と第2の電極をそれぞれ形成し、同時に焼成を行っても良い。
中でも、各層を順次形成・焼成する場合は、各層それぞれの焼成を順に低い設定温度で行えるため、より好適といえる。
【0037】
次に、圧電/電歪作動部を構成する各層の好適材質について説明する。
第1の電極膜の材料としては、上述した焼成温度程度の酸化雰囲気に耐え得る導体であれば、特に制限されることはなく、金属単体や合金であっても、また絶縁性セラミックスと金属や合金との混合物であっても、さらには導電性セラミックスであっても良い。そして、これらの中でも、白金、パラジウム、ロジウム等の高融点貴金属類または銀−パラジウム、銀−白金、白金−パラジウム等の合金を主成分とする電極材料が好ましく、とりわけ白金を主成分とする材料が有利に適合する。
さらに、これらの金属単体および合金に、酸化アルミニウム、酸化チタン、酸化ジルコニウム、酸化セリウムおよび酸化銅等の金属酸化物を添加することが好ましく、さらには金属単体および合金に対して、後述するセラミック基板および/または圧電/電歪材料と同じ材料を分散させたサーメットとすることも好ましい。特に電極としてサーメットを用いた場合には、圧電/電歪素子を作動させたときの、変位動作の経時的な劣化を効果的に抑制することができ、有利である。
【0038】
なお、第1の電極に添加する材料として酸化珪素等のガラスを用いると、圧電/電歪層との熱処理中に反応が生じ易く、素子特性を低下させる原因となり易いため、その使用は避けることが望ましい。また、前記サーメット材料における電極中への添加量については、基板材料においては
5〜30 vol%程度、圧電材料においては5〜20 vol%程度とすることが好ましい。
【0039】
また、第2の電極膜についても、その材料が特に制限されることはなく、第1の電極膜に用いたのと同様の材料の他、金、クロム、銅等のスパッタ膜、あるいは金、銀のレジネート印刷膜等を使用することもできる。
【0040】
次に、圧電/電歪層を構成する圧電/電歪材料としては、構成元素として鉛が含有されているもので、圧電もしくは電歪効果等の電界誘起歪みを示す材料であれば、何れの材料であっても用いることができる。例えば、結晶質の材料であっても、非晶質の材料であっても良く、また誘電体セラミック材料や強誘電体セラミック材料、反強誘電体セラミック材料であっても良く、さらには分極処理が必要な材料であっても、またそれが不必要な材料であっても良い。
なお、圧電/電歪層を構成する圧電/電歪材料は、鉛元素における組成比率を予め適宜調整し、圧電/電歪層を焼成一体化する際の焼成雰囲気によって組成制御を併せて行うことで、圧電/電歪材料が所望の組成となるように、さらには圧電/電歪層表面の異相発生比率が所望の比率になるように調整することができる。
【0041】
好適な圧電/電歪材料としては、ジルコン酸チタン酸鉛(PZT系)を主成分とする材料、チタン酸鉛を主成分とする材料、ジルコン酸鉛を主成分とする材料、マグネシウムニオブ酸鉛(PMN系)を主成分とする材料、ニッケルニオブ酸鉛(PNN系)を主成分とする材料、マグネシウムタングステン酸鉛を主成分とする材料、マンガンニオブ酸鉛を主成分とする材料、アンチモン錫酸鉛を主成分とする材料、亜鉛ニオブ酸鉛を主成分とする材料、マグネシウムタンタル酸鉛を主成分とする材料、ニッケルタンタル酸鉛を主成分とする材料およびこれらの複合材料等を挙げることができる。
【0042】
また、上述した材料に、ランタン、バリウム、ニオブ、亜鉛、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、タングステン、ニッケル、マンガン、リチウム、ストロンチウム、マグネシウム、カルシウム、ビスマスおよびスズ等の酸化物やそれらの他の化合物を添加物として含有させても良く、例えばPZT系を主成分とする材料に、ランタンの酸化物等を加えてPLZT系とした材料も使用可能である。
なお、酸化珪素等のガラスの添加は、圧電/電歪材料との反応を生じ易く、所定の材料組成の維持が困難となるため、避けた方が好ましい。
【0043】
そして、これらの圧電/電歪材料の中でも、マグネシウムニオブ酸鉛、ジルコン酸鉛およびチタン酸鉛とからなる成分を主成分とする材料、ニッケルニオブ酸鉛、マグネシウムニオブ酸鉛、ジルコン酸鉛およびチタン酸鉛とからなる成分を主成分とする材料、ニッケルタンタル酸鉛、マグネシウムニオブ酸鉛、ジルコン酸鉛およびチタン酸鉛とからなる成分を主成分とする材料あるいはマグネシウムタンタル酸鉛、マグネシウムニオブ酸鉛、ジルコン酸鉛およびチタン酸鉛とからなる成分を主成分とする材料を用いることが好ましい。
さらに、その中でも、特にマグネシウムニオブ酸鉛、ジルコン酸鉛およびチタン酸鉛とからなる成分を主成分とする材料が好適に用いられる。というのは、この材料は、高い圧電定数を有するだけでなく、熱処理中における基板材料との反応が特に少ないからである。
【0044】
なお、多成分系圧電/電歪材料の場合、成分の組成によって圧電/電歪特性が変化するが、この発明の圧電/電歪素子で好適に採用されるマグネシウムニオブ酸鉛−ジルコン酸鉛−チタン酸鉛の3成分系材料では、擬立方晶−正方晶−菱面体晶の相境界付近の組成が好ましく、特にマグネシウムニオブ酸鉛:15〜50モル%、ジルコン酸鉛:10〜45モル%、チタン酸鉛:30〜45モル%の組成が、高い圧電定数と電気機械結合係数を有することから、有利に採用される。
【0045】
次に、セラミック基板を形成する材料としては、機械的強度が大きく、前述した1400℃程度の熱処理が可能で、しかも接着剤等を用いることなしに圧電/電歪作動部と積層一体化することができ、さらには変位や発生力が大きく、応答速度も速いという優れた作動特性を得る上で、酸化ジルコニウムを主成分とするセラミック材料が有利に適合する。特に、酸化イットリウム、酸化イッテルビウム、酸化セリウム、酸化カルシウムおよび酸化マグネシウムのうち、少なくとも1つの化合物で完全または部分安定化された酸化ジルコニウムを主成分とする材料が好適である。というのは、この材料は、薄い基板厚さにおいても、高い機械的強度が得られ、高靱性であり、膜形成手法において採用される圧電材料との熱処理時の応力が小さく、またその圧電材料との化学的な反応性が小さいからである。
【0046】
また、酸化ジルコニウムを安定化するための上述した化合物の添加量としては、酸化イットリウムや酸化イッテルビウムでは1〜30モル%、酸化セリウムでは6〜40モル%、酸化カルシウムや酸化マグネシウムでは5〜40モル%程度とすることが好ましい。その中でも、特に酸化イットリウムを安定化剤として用いることが望ましく、その場合の添加量は圧電/電歪層の焼成によって基板中に鉛の侵入が発生する状態においても優れた耐久性を確保する観点から2モル%以上、構造的に優れた強度を得る観点から8モル%以下とすることが好ましく、このような添加範囲で、酸化イットリウムを添加した酸化ジルコニウムはその結晶相が部分安定化されるため、優れた基板特性を有する基板の実現が可能である。
【0047】
さらに、圧電/電歪層を一体化するための焼成を行う際に含有鉛雰囲気濃度が的確に調整されている場合、具体的には圧電/電歪層表面における異相発生比率が面積比率で 0.1〜30%の範囲を満たして行われた場合には、酸化イットリウムの添加が2〜8モル%の範囲でその添加量を増加することにより、圧電/電歪膜型素子の耐久性を一層向上させることができる。
一方、圧電/電歪層表面における異相発生比率が面積比率で 0.1%未満であるような状況下においては、酸化イットリウムの添加量を2〜8モル%の範囲で調整しても、十分な耐久性は得られない。
またさらに、これら安定化された酸化ジルコニウムに、酸化アルミニウムや酸化チタン、さらには粘土等の焼結助剤を添加しても良い。この場合、焼成した基板に酸化珪素(SiO2,SiO)が1%以上含有されないように、助剤の組成や添加量を調整することが望ましい。というのは、過剰の酸化珪素が基板中に含有されていると、圧電材料との熱処理時に反応が惹起され易く、組成の制御が困難となるからである。
【0048】
次に、セラミック基板および圧電/電歪作動部を構成する各層の好適厚みについて説明する。
セラミック基板
セラミック基板は、本実施の形態に係る圧電/電歪膜型素子の圧電/電歪作動部が形成される部位の少なくとも一部が、薄肉部とされていることが望ましい。その厚さは、膜型素子の高速応答性や大きな変位を得るために、一般に50μm 以下、好ましくは30μm 以下、さらに好ましくは15μm 以下とすることが望ましい。
【0049】
また、特に薄肉部は、そこに設けられる圧電/電歪作動部の作動特性を高め、例えばアクチュエータや検出部として、大きな変位や大きな発生力等を得るために、一般に結晶の平均粒径が 0.1〜2.0 μm となるように構成することが望ましく、より好ましくは 0.1μm 以上、1.0 μm 以下の平均粒径とすることが望ましい。
さらに、図1(a) に示されるような1枚の板状のセラミック基板においても、セラミック基板の厚さは、膜型素子の高速応答性や大きな変位を得るために、一般に50μm 以下、好ましくは30μm 以下、さらに好ましくは15μm 以下とすることが望ましい。
またさらに、セラミック基板のうち、少なくとも圧電/電歪作動部が形成される部位は、この圧電/電歪作動部の作動特性を高め、例えばアクチュエータや検出部として、大きな変位や大きな発生力等を得るために、一般に結晶の平均粒径が 0.1〜2.0 μm となるように構成することが望ましく、より好ましくは 1.0μm 以下の平均粒径とすることが望ましい。
【0050】
電極膜
前記した導体材料を用いて形成される電極膜は、一般に20μm 以下、好ましくは5μm 以下とされるが、特に上部電極膜にあっては好ましくは1μm 以下、より好ましくは 0.5μm 以下の厚さで形成することが望ましい。
【0051】
圧電/電歪層
上記した圧電/電歪材料を用いて形成される圧電/電歪層の厚さとしては、相対的に低作動電圧で大きな変位等を得るために、一般に 100μm 以下、好ましくは50μm 以下、さらに好ましくは3〜40μm 程度とすることが望ましい。
さらに、上記の圧電/電歪層に加えて、下部電極および上部電極で構成される圧電/電歪作動部全体の厚さとしては、一般に 150μm 以下、好ましくは50μm 以下とすることが望ましい。
【0052】
以上、代表的なものとして、図1(a), (b)に示した圧電/電歪膜型素子について説明したが、この発明はこれだけに限るものではなく、以下に説明するような構造の圧電/電歪膜型素子にも好適に適用することができる。
すなわち、図4に示される素子は、セラミック基板1の薄肉部の表裏面に、圧電/電歪作動部5がそれぞれ設けられたバイモルフ型の圧電/電歪膜型素子の例である。
【0053】
また、図5〜図8はそれぞれ、複数の圧電/電歪作動部5をセラミック基板1上に設けた別例であって、これら複数の圧電/電歪作動部5は、併設形態としてセラミック基板1上に設けられている。
中でも図5〜図7に示した例は、複数の圧電/電歪作動部5をセラミック基板1上に併設形態として設けており、特に図5および図6に示した素子においては、これら複数の圧電/電歪作動部5の間に位置するセラミック基板1に、スリット7が入れられて、それぞれの圧電/電歪作動部5が互いに独立した形態とされている。また、図7の素子においては、セラミック基板1に長手の矩形孔8が所定ピッチで設けられ、梯子状のセラミック基板1とされており、そして、この梯子状のセラミック基板1の矩形孔8,8に挟まれた接続部2a上に圧電/電歪作動部5がそれぞれ形成されている。
なお、図5において、9は、圧電/電歪層3の背部で、第1の電極膜2と第2の電極膜4とを電気的に絶縁する絶縁膜である。
また、図8に示される素子の例においては、1枚の大きなセラミック基板1上に、複数の圧電/電歪作動部5が所定ピッチにて一体的に併設された構造において設けられている。
【0054】
さらに、図9(a), (b)は、図8に示される素子において、そのセラミック基板1の形状および圧電/電歪作動部5の配設形態を変更した例である。
すなわち、基板裏面形態を示す同図(a) から明らかなように、厚肉のセラミック基板1の裏面に、所定の大きさのキャビティ6が所定ピッチで千鳥状に設けられており、もってこのキャビティ6の底部によって与えられる振動部1aが千鳥状に配置された基板構成となっている。そして、このセラミック基板1の表面には、同図(b) に示されるように、前記振動部1a上に位置するように、圧電/電歪作動部5が一体的に形成されて、千鳥状に配置せしめられている。
【0055】
そして、このような各種の構造の素子においては、何れも、アクチュエータとして機能させるべく、その圧電/電歪作動部を構成する二つの電極膜の間に、従来と同様にして通電が行なわれ、それによって圧電/電歪層に電界が作用せしめられると、そのような電界に基づくところの圧電/電歪層の電界誘起歪が誘起され、もってセラミック基板の板面に垂直な方向の屈曲変位ないしは力を発生させるのである。
【0056】
なお、この発明において、各電極への接続形態については特に制限はなく、図10〜図12に示すような従来から公知の形態いずれもが使用できる。ここに、図10は、スルーホール10からの配線を下部電極2に接続した場合(下部電極パターンの図示は省略)、図11は、その別例、そして図12は、逆にスルーホール10からの配線を上部電極4に接続した場合(下部電極パターンの図示は省略)である。
なお、図10(b) 中、番号11は窓部、12はスペーサ層、13は振動部を形成する薄板層、そして14が補強用基板として機能する他、配線用基板としても機能するベース層であり、このベース層14には貫通孔が形成されている。
【0057】
図13は、複数の加圧室を列状に併設し、各加圧室に対応して圧電/電歪作動部を設けた圧電/電歪膜型アクチュエータの例であり、(a) は分解図、(b) は断面図である。
この例は、複数の窓部11が列状に並べて設けられたスペーサ層12と、振動部を形成する薄板層13と、ベース層14を積層し、一体焼成して、窓部11にて加圧室を形成してなるセラミック基体15と、薄板層13の外面上の各加圧室に対応する位置に圧電/電歪作動部5が一体的に形成されている。
【0058】
図14は、重錘16と、支台17と、圧電体18を一組の電極19a,19bと20とで狭持した圧電素子21a,21bを有する可撓板22により構成され、外部から作用する加速度に対応して生じる可撓板22の撓みに応じて圧電体18から発生する電荷により、加速度の方向および大きさを三次元的に検知する加速度センサ素子である。
この例では、可撓板22の上部からみた投影面における、重錘16および/または支台17の上部から、可撓板22の可撓部分22aに連続的に載架するように圧電素子21を配設する仕組みになっている。
そして、この加速度センサ素子は、重錘16、支台17および可撓板22の断層形状のグリーンシートを積層し、圧着して積層体とし、この積層体を一体焼成して焼成体としたのち、厚膜法により圧電素子21a,21bを形成し、焼成することによって製造される。
【0059】
また、図15は、この発明を適用した圧電/電歪膜型変位素子を示したもので、図中、番号23は可動部、24は固定部、そして25が端子電極である。
【0060】
次に、この発明に従い得られた一体型圧電/電歪膜型素子の用途について説明する。
この発明の圧電/電歪素子は、電気エネルギーを機械エネルギーに変換する、すなわち機械的な変位や力や振動に変換したり、あるいはその逆の変換を行う各種トランスデューサー、さらには各種アクチュエータ、フィルタ等の周波数領域機能部品、ディスプレイ等の各種表示デバイス、トランス、マイクロホン、スピーカー等の発音体、通信用や動力用の振動子、共振子または発信子、ハードディスク等の磁気ヘッド位置決め素子、光シャッター、ディスクリミネーター、超音波センサ、加速度センサ、角速度センサ、衝撃センサ、質量センサ等の各種センサ、ジャイロ、さらには内野研二著(日本工業技術センター編)「圧電/電歪アクチュエータ 基礎から応用まで」に記載のようなサーボ変位素子、パルス駆動モータ、超音波モータ、圧電ファン、圧電リレー等に用いられるユニモルフ型素子並びにバイモルフ型素子に適用され得るものであり、好適には各種アクチュエータ、振動子、発音体、表示デバイス等に有利に採用される。
また発明の圧電/電歪素子は、圧電/電歪特性の他、誘電性をも有しているところから、膜状のコンデンサ素子としても利用できる。
【0061】
【実施例】
実施例1
セラミック基板は、酸化イットリウムを3モル%添加した酸化ジルコニウムで構成し、振動板用グリーンシート(基体用および表面層用)と1mm×1mmのキャビティを形成すべく、貫通孔を設けた支持部材用グリーンシートとを積層・熱圧着し、1500℃で焼成したのち、基板上にスクリーン印刷にて圧電/電歪作動部を形成した。
この際、第1の電極膜(下部電極)および第2の電極膜(上部電極)の材質はそれぞれ白金および金とした。また、焼成はそれぞれ1300℃および 600℃で行い、各電極膜の厚さはそれぞれ 3.0μm および 0.5μm とした。また、圧電/電歪層の材質は、ジルコン酸鉛、チタン酸鉛およびマグネシウムニオブ酸鉛からなる成分を主成分とする材料とした。
なお、圧電/電歪層とセラミック基板の振動部の各厚みについては、次の2種類の組み合わせとした。
(1) 圧電/電歪層厚み:10μm 、基板振動部厚み:6μm
(2) 圧電/電歪層厚み:30μm 、基板振動部厚み:15μm
【0062】
上記の圧電/電歪層を焼成するに際しては、150 mm×150 mm×100 mmの焼成用のセラミック容器を用い、その容器を覆う蓋材とその容器との隙間を0〜0.5 mmまでとし、焼成容器の開口量を制御した。また、蒸発源として、圧電/電歪材料と同一の材料を焼成容器内に投入し、投入量を0〜50gとした。なお、焼成温度は1250℃とした。
表1,2に、焼成後の圧電/電歪層表面における異相発生比率と耐久性との関係について調べた結果を、また表3,4には同じく異相発生比率と絶縁特性との関係について調べた結果を、それぞれ示す。
【0063】
なお、耐久性については、製品を温度:95℃, 湿度:95%の雰囲気下で 100〜500 時間使用した場合における、初期変位量との相対変化率および基板サイズ□40mmの反り変化量で判断するものとし、次の基準で評価した。
・特性(初期変位量との相対変化率)
◎:10%未満
○:10%以上、15%未満
△:15%以上、30%未満
×:30%以上
・反り(基板サイズ□40mmの反り変化量)
◎:15μm 未満
○:15μm 以上、30μm 未満
△:30μm 以上、50μm 未満
×:50μm 以上
また、絶縁特性については、2 kV/mmおよび5 kV/mmでそれぞれ電圧印加した場合の絶縁破壊発生数で判断するものとし、次の基準で評価した。
・絶縁特性(絶縁破壊不良素子発生数)
◎:0素子/1000素子
○:1〜10素子/1000素子
△:11〜100 素子/1000素子
【0064】
【表1】
【0065】
【表2】
【0066】
【表3】
【0067】
【表4】
【0068】
表1,2に示したとおり、圧電/電歪層表面における異相発生比率と耐久性との間には強い相関があり、異相発生比率を 0.1%以上とすれば良好な耐久性が得られ、特に該比率を1%以上とすることにより、極めて優れた耐久性が得られている。
また、表3,4に示したとおり、異相発生比率と絶縁特性との間にも強い相関があり、異相発生比率を30%以下とすることによって良好な絶縁特性が得られ、特に該比率が10%以下であれば圧電/電歪層の表面付近のみに異相が存在し、優れた絶縁特性が得られている。
なお、従来法に従う焼成は、焼成時に圧電/電歪層からの鉛の蒸発を極力阻止する条件下で行っていたため、焼成後における異相発生比率はほぼ0であり、従って圧電/電歪特性や絶縁特性の面では問題なかったものの、耐久性の著しい劣化を余儀なくされていたのである。
【0069】
さらに、図16に、走査型電子顕微鏡で、焼成後の圧電/電歪層の表面を観察した際の反射電子像を示すが、同図に示したとおり、異相部は相対的に暗い像となっていて、容易に識別することができる。なお、この場合の異相発生率は5%である。
【0070】
【発明の効果】
かくして、この発明によれば、高温・多湿雰囲気下での使用に際しても、耐久性に優れ、かつ圧電/電歪特性にも優れた圧電/電歪膜型素子を安定して得ることができる。
【図面の簡単な説明】
【図1】 この発明を適用することのできる、平板状の圧電/電歪膜型素子の斜視図(a) およびキャビティ構造の圧電/電歪膜型素子の斜視図 (b)である。
【図2】 図1(a), (b)にそれぞれ示した圧電/電歪膜型素子のA−A断面図およびB−B断面図である。
【図3】 異相発生比率と圧電/電歪特性および耐久性との関係を示したグラフである。
【図4】 この発明に係る圧電/電歪膜型素子の別例を示す斜視図である。
【図5】 この発明に係る圧電/電歪膜型素子の別例を示す斜視図である。
【図6】 この発明に係る圧電/電歪膜型素子の別例を示す斜視図である。
【図7】 この発明に係る圧電/電歪膜型素子の別例を示す斜視図である。
【図8】 この発明に係る圧電/電歪膜型素子の別例を示す斜視図である。
【図9】 (a) は図8に示される圧電/電歪膜型素子の変形例の素子裏面を示す斜視図、 (b)はその表面を示す斜視図である。
【図10】 この発明に従う電極膜への接続形態を示した図である。
【図11】 この発明に従う電極膜への接続形態の別例を示した図である。
【図12】 この発明に従う電極膜への接続形態の別例を示した図である。
【図13】 この発明を適用した圧電/電歪膜型アクチュエータを示した図である。
【図14】 この発明を適用した加速度センサ素子を示した図である。
【図15】 この発明を適用した圧電/電歪膜型変位素子を示した図である。
【図16】 走査型電子顕微鏡による、焼成後の圧電/電歪層表面の反射電子像写真である。
【符号の説明】
1 セラミック基板、 1a 振動部、 1b 厚肉外縁部、 2 第1の電極膜(下部電極)、 3 圧電/電歪層、 4 第2の電極膜(上部電極)、 5 圧電/電歪作動部、 6 キャビティ、 7 スリット、 8 矩形孔、 9 絶縁膜、 10 スルーホール、 11 窓部、 12 スペーサ層、 13 薄板層、 14 ベース層、 15 セラミック基体、 16 重錘、 17 支台、 18 圧電体、 19 電極、 20 電極、 21 圧電素子、 22 可撓板、 23 可動部、 25 固定部、 25 端子電極
Claims (9)
- 完全安定化または部分安定化された酸化ジルコニウムを主成分とするセラミック基板上に、膜形成法によって、下部電極、鉛元素を含む組成になる圧電/電歪層および上部電極からなる圧電/電歪作動部を一体化してなる圧電/電歪膜型素子であって、
圧電/電歪層表面における鉛元素欠乏相の発生比率を 0.1〜30%の範囲に規制したことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。 - 請求項1において、セラミック基板が、薄肉のダイヤフラム部として形成され、そのダイヤフラム部の外表面上に圧電/電歪作動部を一体成形したことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
- 請求項1または2において、鉛元素欠乏相の発生比率を1〜10%の範囲に規制したことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
- 請求項1または2において、セラミック基板を構成する結晶の平均粒径が 0.1〜2.0 μm であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
- 請求項1または2において、圧電/電歪層の厚みが 100μm 以下であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
- 請求項1または2において、圧電/電歪作動部の厚みが 150μm 以下であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
- 請求項2において、ダイヤフラム部の厚みが50μm 以下であることを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子。
- 完全安定化または部分安定化された酸化ジルコニウムを主成分とするセラミック基板上に、膜形成法によって、下部電極、鉛元素を含む組成になる圧電/電歪層および上部電極からなる圧電/電歪作動部を順次形成し、少なくとも上記圧電/電歪層については焼成することによって一体型の圧電/電歪膜型素子を製造するに当たり、
上記圧電/電歪層の焼成に際し、焼成雰囲気中の鉛濃度および/または焼成雰囲気の流量・流速を調整することによって、圧電/電歪層の表面に生成する鉛元素欠乏相の比率を面積比率で 0.1〜30%の範囲に制御することを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子の製造方法。 - 請求項8において、
(1) 構成元素として鉛を含有する蒸発源の組成比率、形態、重量、配置位置、
(2) 焼成炉内ないしは焼成容器内における圧電/電歪材料の配置位置、
(3) 焼成容器の開口量
(4) 焼成雰囲気中の鉛元素を吸収する吸収体の投入
のうち少なくともいずれか一つの条件を調整することによって雰囲気制御を行うことを特徴とする、耐久性に優れた一体型圧電/電歪膜型素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001119303A JP3999473B2 (ja) | 2000-04-19 | 2001-04-18 | 耐久性に優れた一体型圧電/電歪膜型素子およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-118030 | 2000-04-19 | ||
JP2000118030 | 2000-04-19 | ||
JP2001119303A JP3999473B2 (ja) | 2000-04-19 | 2001-04-18 | 耐久性に優れた一体型圧電/電歪膜型素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002009359A JP2002009359A (ja) | 2002-01-11 |
JP3999473B2 true JP3999473B2 (ja) | 2007-10-31 |
Family
ID=26590394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001119303A Expired - Fee Related JP3999473B2 (ja) | 2000-04-19 | 2001-04-18 | 耐久性に優れた一体型圧電/電歪膜型素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3999473B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3921171B2 (ja) * | 2002-12-26 | 2007-05-30 | 京セラ株式会社 | セラミック電子部品及びその製法並びに噴射装置 |
WO2005078972A1 (ja) * | 2004-02-13 | 2005-08-25 | Mutsukasei Co., Ltd | 通信状態活性化材、通信状態活性化シート、及び通信状態活性化装置 |
JP4756309B2 (ja) * | 2004-08-20 | 2011-08-24 | 独立行政法人産業技術総合研究所 | 高感度圧電素子 |
JP4907858B2 (ja) * | 2004-10-28 | 2012-04-04 | 京セラ株式会社 | 圧電アクチュエータ、その製造方法及び印刷ヘッド |
DE102006039858A1 (de) * | 2006-01-02 | 2007-07-12 | Ceramtec Ag Innovative Ceramic Engineering | Monolithisches Biegeelement |
NO336140B1 (no) * | 2009-09-18 | 2015-05-26 | Sintef | Aktuator for mikro optisk enhet |
JP5394451B2 (ja) | 2011-07-26 | 2014-01-22 | 株式会社アドバンテスト | アクチュエータの製造方法、スイッチ装置、伝送路切替装置、および試験装置 |
JP4965724B2 (ja) * | 2011-08-08 | 2012-07-04 | 京セラ株式会社 | 圧電アクチュエータ及び印刷ヘッド |
JP6102075B2 (ja) | 2012-03-30 | 2017-03-29 | セイコーエプソン株式会社 | 超音波トランスデューサー素子チップおよびプローブ並びに電子機器および超音波診断装置 |
JP6426061B2 (ja) * | 2015-07-02 | 2018-11-21 | 富士フイルム株式会社 | 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子 |
-
2001
- 2001-04-18 JP JP2001119303A patent/JP3999473B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002009359A (ja) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6703257B2 (en) | Piezoelectric/electrostrictive film type elements and process for producing the same | |
US7336020B2 (en) | Piezoelectric/electrostrictive device and method of manufacturing same | |
US6448691B1 (en) | Piezoelectric/electrostrictive device and method of manufacturing same | |
US6217979B1 (en) | Piezoelectric/electrostrictive film element | |
US7345405B2 (en) | Piezoelectric/electrostrictive device and method of manufacturing same | |
US6472799B2 (en) | Piezoelectric/electrostrictive device and method of manufacturing same | |
US6772492B2 (en) | Piezo-electric/electrostrictive device and method of manufacturing | |
JP3999473B2 (ja) | 耐久性に優れた一体型圧電/電歪膜型素子およびその製造方法 | |
US20020149101A1 (en) | Wiring board and method of manufacturing same | |
JP2004363489A (ja) | 圧電/電歪素子、圧電/電歪素子の製造方法、圧電/電歪デバイス及び圧電/電歪デバイスの製造方法 | |
JP4067491B2 (ja) | 圧電/電歪デバイスの製造方法 | |
JP4756013B2 (ja) | 圧電/電歪デバイス | |
EP1089359B1 (en) | Piezoelectric/electrostrictive device and method for producing the same | |
JP4562756B2 (ja) | 圧電/電歪デバイス | |
JP4015909B2 (ja) | 圧電/電歪デバイス | |
JP3999132B2 (ja) | 圧電/電歪デバイス | |
JP2006093424A (ja) | 圧電/電歪デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070809 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |