JP2004363489A - 圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法 - Google Patents
圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法 Download PDFInfo
- Publication number
- JP2004363489A JP2004363489A JP2003162694A JP2003162694A JP2004363489A JP 2004363489 A JP2004363489 A JP 2004363489A JP 2003162694 A JP2003162694 A JP 2003162694A JP 2003162694 A JP2003162694 A JP 2003162694A JP 2004363489 A JP2004363489 A JP 2004363489A
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- electrostrictive
- layer
- electrode layer
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
- H10N30/501—Piezoelectric or electrostrictive devices having a stacked or multilayer structure with non-rectangular cross-section in stacking direction, e.g. polygonal, trapezoidal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
- H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
- H10N30/2041—Beam type
- H10N30/2042—Cantilevers, i.e. having one fixed end
- H10N30/2043—Cantilevers, i.e. having one fixed end connected at their free ends, e.g. parallelogram type
Abstract
【課題】電極層の先端部において放電を発生しにくくすると共に、対向する電極層間における短絡を防止する。
【解決手段】圧電／電歪素子１８ａ及び１８ｂは、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出し、その突出量ｔが電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下となっている。突出量ｔは０．５μｍ以上、２μｍ以下であることが好ましい。
【選択図】図４
【解決手段】圧電／電歪素子１８ａ及び１８ｂは、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出し、その突出量ｔが電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下となっている。突出量ｔは０．５μｍ以上、２μｍ以下であることが好ましい。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
本発明は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する積層型の圧電／電歪素子と、該圧電／電歪素子の製造方法と、前記積層型の圧電／電歪素子を有する圧電／電歪デバイスと、該圧電／電歪デバイスの製造方法に関する。
【０００２】
【従来の技術】
圧電／電歪層を用いたアクチュエータ素子やセンサ素子等の圧電／電歪デバイスでは、セラミック基体上に一方の電極層からなる配線パターンを、例えば印刷にて形成し、更にその上に、圧電／電歪層を印刷によって形成した後、焼成にて固着させ、その後、他方の電極層からなる配線パターンを形成するようにしている。
【０００３】
そして、配線パターンに対する電気信号の供給により、圧電／電歪層に電界が印加され、その結果、当該圧電／電歪層を変位させるというアクチュエータ素子として使用される他、前記圧電／電歪層に加えられた圧力に応じて発生した電気信号を配線パターンより取り出すセンサ素子として使用することができる（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２１０８８７号公報（図１）
【０００５】
【発明が解決しようとする課題】
ところで、このような圧電／電歪デバイスは、その製造過程において、多数個取りを行うためや不要な部分を切除するために、ワークをダイヤモンドカッター等で切断する切断工程を有する。
【０００６】
この切断工程においては、圧電／電歪層やセラミック基体は、硬度が高いため、切断線に沿ってきれいに切断されるが、電極層は、セラミックスよりも硬度の低い金属を含むことから、切断線に沿って切断されずらく、バリとして残存する場合が多い。
【０００７】
これらバリが生じると、電極層に電圧を印加した場合、該バリの先端において放電が発生し易いという問題がある。放電が生じると、過剰に電流が流れ、あるいは放電のプラズマによって圧電／電歪層の一部が破壊するおそれがある。また、バリの長さが長いと、対向する電極層間で短絡が生じるおそれもある。
【０００８】
このような問題を解決するには、発生したバリを除去する必要があるが、この方法として、圧電／電歪デバイスの切断面を研磨加工する方法や、電極層の一部を選択的にエッチングする方法等が考えられる。
【０００９】
しかし、研磨加工の方法では工数がかかり、製造コストの高価格化を招くおそれがあり、エッチングする方法では電極材料として白金などの耐食金属を使用した場合に、エッチングが困難になるという問題がある。
【００１０】
本発明は、このような課題を考慮してなされたものであり、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを提供することを目的とする。
【００１１】
また、本発明の他の目的は、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを簡単に製造することができる圧電／電歪素子の製造方法及び圧電／電歪デバイスの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有し、前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下であることを特徴とする。
【００１３】
また、本発明に係る圧電／電歪デバイスは、セラミック基体上に、積層型の圧電／電歪素子を少なくとも有し、前記圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有し、前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下であることを特徴とする。
【００１４】
まず、圧電／電歪層と電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出していることから、圧電／電歪層の側面に何かが接触しても、突出している電極層の端部が塑性変形するだけで、圧電／電歪層からの粒子の散乱は発生しない。
【００１５】
また、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出して、圧電／電歪層が金属層よりも奥に引っ込んだ形態となっているため、圧電／電歪素子の側面で放電が起きたとしても、その放電の影響は圧電／電歪層には伝わらず、圧電／電歪層が放電の衝撃で破壊して飛散するなどの不都合は生じない。
【００１６】
特に、電極層間の圧電／電歪層の表面が凹状になっていれば、電極層間の圧電沿面距離が延びるため、圧電／電歪素子の側面での絶縁破壊を抑制することができる。
【００１７】
ところで、前記電極層の端部が突出し過ぎると、圧電／電歪素子の側面に何かが接触した際に、電極層が変形しやすく、電極層間の距離が短くなって放電しやすくなるという不都合がある。
【００１８】
また、電極層の端部が前記圧電／電歪層の端面よりも外部に突出していない、あるいは突出量が小さすぎる場合は、その後の熱処理によって圧電／電歪層と電極層との間に小さな隙間ができる。この隙間にゴミなどが入り込むと、ゴミが取りにくくなり、該ゴミが漏電の原因になるおそれがある。しかも、ゴミの除去等を目的に超音波洗浄を行うと、前記隙間でキャビテーションが起こって圧電／電歪層と電極層同士が剥がれ易くなるおそれがある。
【００１９】
しかし、本発明では、電極層の端部の突出量を前記電極層間における前記圧電／電歪層の厚みの１／２以下にしているため、圧電／電歪素子の側面に何かが接触したとしても、電極層に変形は生じにくくなり、電極層間の距離が短くなるということがない。また、圧電／電歪層と電極層との間に隙間が生じるということがなく、ゴミの混入はほとんどない。そのため、上述したような問題は発生しない。
【００２０】
つまり、本発明においては、電極層の端部における突出量を前記電極層間における前記圧電／電歪層の厚みの１／２以下としたので、電極層の端部において放電が生じにくくなり、しかも、対向する電極層間における短絡も防止することができる。
【００２１】
そして、前記構成において、前記突出量が０．５μｍ以上、２μｍ以下であることが好ましい。なお、前記電極層はサーメットを含むようにしてもよい。
【００２２】
また、本発明に係る圧電／電歪素子の製造方法は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する圧電／電歪素子の製造方法において、幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成して圧電／電歪素子ブロックを作製する工程と、前記圧電／電歪素子ブロックを切断して複数の圧電／電歪素子に分離する工程と、前記圧電／電歪素子に対して熱処理を施す工程とを有し、前記熱処理は、熱処理温度と時間との関係でみたとき、前記電極層に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは前記圧電／電歪層が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことを特徴とする。
【００２３】
また、本発明に係る圧電／電歪デバイスの製造方法は、セラミック基体上に、積層型の圧電／電歪素子を少なくとも有し、前記圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する圧電／電歪デバイスの製造方法において、セラミック積層体上に、幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成して圧電／電歪デバイスブロックを作製する工程と、前記圧電／電歪デバイスブロックを切断して複数の圧電／電歪デバイスに分離する工程と、前記圧電／電歪デバイスの前記圧電／電歪素子に対して熱処理を施す工程とを有し、前記熱処理は、熱処理温度と時間との関係でみたとき、前記電極層に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは前記圧電／電歪層が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことを特徴とする。
【００２４】
ここで、前記電極層に含まれる金属が変形する臨界曲線とは、ＳＥＭ（走査電子顕微鏡）にて倍率１０００以上で熱処理前の電極層と熱処理後の電極層の形状を比較することによって、金属が変化しているかどうかを測定した結果から導かれる臨界曲線である。
【００２５】
前記圧電／電歪層が分解する臨界曲線については、まず、圧電／電歪層を大気中で高温環境下に置くと、圧電／電歪層中の揮発しやすい成分、例えばＰＺＴ（チタン酸ジルコン酸鉛）ではＰｂなどが揮発すると圧電／電歪層の組成がずれることになる。この状態で安定化させると、前記ずれた分に応じてＰＺＴ以外の相（異相）が析出する。つまり、圧電／電歪層が分解すると異相が析出することになる。従って、本発明では、この異相が析出しない上限を「圧電／電歪層が分解する臨界曲線」としている。圧電／電歪層が分解して異相が析出すると、圧電／電歪相の特性が低下するため、分解は起きないことが望ましい。
【００２６】
そして、前記熱処理は、前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記熱処理後の前記電極層の端部が、前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下となる温度と時間で行うことが好ましい。特に、前記突出量が０．５μｍ以上、２μｍ以下となる温度と時間で行うことが更に好ましい。
【００２７】
この方法によれば、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを簡単に製造することができる。
【００２８】
また、前記圧電／電歪素子ブロックを切断して複数の圧電／電歪素子に分離した後に、前記圧電／電歪素子に対して熱処理を施す、あるいは前記圧電／電歪デバイスブロックを切断して複数の圧電／電歪デバイスに分離した後に、前記圧電／電歪デバイスの前記圧電／電歪素子に対して熱処理を施すようにしているため、電極層の表面が滑らかになり、バリがなくなる、あるいはバリを小さくすることができる。
【００２９】
しかも、前記熱処理によって圧電／電歪層の結晶状態が修復されることから、熱処理前に発生していたマイクロクラックをほとんどなくすことができる。また、加工面（圧電／電歪層や電極層の切断面）に残った加工歪みを減少させることができるため、圧電／電歪素子あるいは圧電／電歪デバイスとしたときの特性の向上、信頼性を向上させることができる。
【００３０】
【発明の実施の形態】
以下、本発明に係る圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法の実施の形態例を図１〜図１５を参照しながら説明する。
【００３１】
この実施の形態に係る圧電／電歪デバイス１０は、圧電／電歪素子により電気的エネルギと機械的エネルギとを相互に変換する素子を包含する概念である。従って、各種アクチュエータや振動子等の能動素子、特に、逆圧電効果や電歪効果による変位を利用した変位素子として最も好適に用いられるほか、加速度センサ素子や衝撃センサ素子等の受動素子としても好適に使用され得る。
【００３２】
そして、この実施の形態に係る圧電／電歪デバイス１０は、図１に示すように、相対する一対の薄板部１２ａ及び１２ｂと、これら薄板部１２ａ及び１２ｂを支持する固定部１４とが一体に形成されたセラミック基体１６を具備し、一対の薄板部１２ａ及び１２ｂの各一部にそれぞれ圧電／電歪素子１８ａ及び１８ｂが形成されて構成されている。
【００３３】
つまり、この圧電／電歪デバイス１０は、前記圧電／電歪素子１８ａ及び１８ｂの駆動によって一対の薄板部１２ａ及び１２ｂが変位し、あるいは薄板部１２ａ及び１２ｂの変位を、圧電／電歪素子１８ａ及び１８ｂにより検出する構成を有する。従って、図１の例では、薄板部１２ａ及び１２ｂと圧電／電歪素子１８ａ及び１８ｂにてアクチュエータ部１９ａ及び１９ｂが構成されることになる。このことから、一対の薄板部１２ａ及び１２ｂは、固定部１４によって振動可能に支持された振動部として機能することになる。
【００３４】
更に、一対の薄板部１２ａ及び１２ｂは、各先端部分が内方に向かって肉厚とされ、該肉厚部分は、薄板部１２ａ及び１２ｂの変位動作に伴って変位する可動部として機能すると共に、物品を例えば挟持して取り付けるための物品取付部としても機能することになる。以下、一対の薄板部１２ａ及び１２ｂの先端部分を可動部２０ａ及び２０ｂと記す。
【００３５】
なお、可動部２０ａ及び２０ｂの互いに対向する端面３４ａ及び３４ｂ間には、空隙（空気）３６を介在させるようにしてもよいし、図示しないが、これら端面３４ａ及び３４ｂの間に可動部２０ａ及び２０ｂの構成部材と同じ材質、あるいは異なる材質からなる複数の部材を介在させるようにしてもよい。この場合、各可動部２０ａ及び２０ｂの互いに対向する端面３４ａ及び３４ｂは、取付面としても機能することになる。
【００３６】
なお、可動部２０ａ及び２０ｂは、図１に示す構造のほか、例えば図１３に示すように、薄板部１２ａ及び１２ｂの先端部分が肉厚になっておらず、該先端部分の厚みと薄板部１２ａ及び１２ｂの例えば中間部分の厚みがほぼ同じであってもよい。
【００３７】
セラミック基体１６は、例えばセラミックグリーン積層体を焼成により一体化したセラミック積層体で構成されている。これについては後述する。
【００３８】
このようなセラミックスの一体化物は、各部の接合部位に接着剤が介在しないことから、経時的な状態変化がほとんど生じないため、接合部位の信頼性が高く、かつ、剛性確保に有利な構造であることに加え、後述するセラミックグリーンシート積層法により、容易に製造することが可能である。
【００３９】
そして、圧電／電歪素子１８ａ及び１８ｂは、後述のとおり別体として圧電／電歪素子１８ａ及び１８ｂを準備して、セラミック基体１６に膜形成法を用いることにより、直接セラミック基体１６に形成されることとなる。
【００４０】
この圧電／電歪素子１８ａ及び１８ｂは、圧電／電歪層２２と前記圧電／電歪層２２の両側に形成された一対の電極層２４及び２６とを有して構成され、前記一対の電極層２４及び２６のうち、一方の電極層２６が少なくとも一対の薄板部１２ａ及び１２ｂの上に形成されている。
【００４１】
本実施の形態では、圧電／電歪層２２並びに一対の電極層２４及び２６をそれぞれ多層構造とし、一方の電極層２４と他方の電極層２６が櫛歯状の断面となるようにそれぞれ互い違いに積層し、これら一方の電極層２４と他方の電極層２６が圧電／電歪層２２を間に挟んで重なり合った結果、多段構成とされた圧電／電歪素子１８ａ及び１８ｂとした場合を主体に説明するが、多層構造に限らず、単層構造であってもよい。
【００４２】
圧電／電歪素子１８ａ及び１８ｂは、図２の拡大図に示すように、圧電／電歪層２２が４層構造（第１層目〜第４層目の圧電／電歪層２２Ａ〜２２Ｄ）とされている。
【００４３】
特に、セラミック基体１６の薄板部１２ａ及び１２ｂ、可動部２０ａ及び２０ｂ、並びに固定部１４の各側面にかけてほぼ連続して第１の配線パターン５０が形成されている。この第１の配線パターン５０は、固定部１４の側面において空隙４０によって一方の部分２４Ａ（一方の電極層２４を構成する部分）と他方の部分２６Ａ（他方の電極層２６を構成する部分）とに分離されている。
【００４４】
また、前記空隙４０には絶縁層４２が充填されており、第１の配線パターン５０における絶縁部４４として機能することとなる。
【００４５】
そして、一方の電極層２４は、前記第１の配線パターン５０における一方の部分２４Ａと、第１層目の圧電／電歪層２２Ａの上面に形成された第２の配線パターン２４Ｂと、第３層目の圧電／電歪層２２Ｃの上面に形成された第４の配線パターン２４Ｃとで櫛歯状に構成されている。
【００４６】
他方の電極層２６は、前記第１の配線パターン５０の他方の部分２６Ａと、第２層目の圧電／電歪層２２Ｂの上面に形成された第３の配線パターン２６Ｂと、第４層目の圧電／電歪層２２Ｄの上面に形成された第５の配線パターン２６Ｃとで櫛歯状に構成されている。
【００４７】
また、第１の配線パターン５０における一方の部分２４Ａ、第２の配線パターン２４Ｂ及び第４の配線パターン２４Ｃが積層された部分の上面には一方の端子２８が形成され、最上層に位置する第５の配線パターン２６Ｃの端部には他方の端子３０が形成されている。
【００４８】
前記絶縁部４４は、▲１▼：圧電／電歪素子１８ａ及び１８ｂの後端部４６（空隙４０の後端側端部から固定部１４の後端までの部分）におけるアクチュエータを駆動させないこと、▲２▼：一方の端子２８の端部で短絡が生じにくくすること等の効果を有する。
【００４９】
そして、この実施の形態に係る圧電／電歪デバイス１０は、図２に示すように、前記第１の配線パターン５０が３層構造とされている。
【００５０】
具体的には、セラミック基体１６上に直接形成され、かつ、基体材料と電極材料のサーメットによる第１の層１４０と、当該第１の層１４０上に形成され、かつ、電極材料による第２の層１４２と、当該第２の層１４２上に形成され、かつ、圧電／電歪材料と電極材料のサーメットによる第３の層１４４とを有して構成されている。
【００５１】
更に、この実施の形態では、他方の電極層２６のうち、最上層の第５の配線パターン２６Ｃが電極材料のレジネートによって構成され、圧電／電歪素子１８ａ及び１８ｂの内部に形成された各電極層の配線パターン（第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃ）は、電極材料と圧電／電歪材料を含むサーメット膜を焼成することによって構成され、かつ、焼成後の前記第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃは、各配線パターン２４Ｂ、２６Ｂ及び２４Ｃにおける導電部分の面積が、それぞれ配線パターン２４Ｂ、２６Ｂ及び２４Ｃとして占めるべき面積の８０％以上を占めるように構成されている。
【００５２】
また、前記第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃは、導体層として機能させる必要から、電極材料と圧電／電歪材料の体積比は、４：６〜９：１であることが好ましい。
【００５３】
そして、本実施の形態に係る圧電／電歪デバイス１０における圧電／電歪素子１８ａ及び１８ｂは、図３及び図４に示すように、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出し、その突出量ｔが電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下となっている。突出量ｔは０．５μｍ以上、２μｍ以下であることが好ましい。
【００５４】
従って、本実施の形態は、以下のような作用・効果を奏することになる。即ち、まず、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出していることから、圧電／電歪素子１８ａ及び１８ｂの側面に何かが接触しても、突出している電極層２４、２６の端部２４ａ、２６ａが塑性変形するだけであり、圧電／電歪層２２からの粒子の散乱（衝撃による粒子の散乱等）は発生しない。
【００５５】
また、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出して、圧電／電歪層２２が電極層２４、２６よりも奥に引っ込んだ形態となっているため、圧電／電歪素子１８ａ及び１８ｂの側面で放電が起きたとしても、その放電の影響は圧電／電歪層２２には伝わらず、圧電／電歪層２２が放電の衝撃で破壊して飛散するなどの不都合は生じない。
【００５６】
特に、電極層２４、２６間の圧電／電歪層２２の表面が凹状になっていれば、電極層２４、２６間の圧電沿面距離が延びるため、圧電／電歪素子１８ａ及び１８ｂの側面での絶縁破壊を抑制することができる。
【００５７】
ところで、電極層２４、２６の端部２４ａ、２６ａが突出し過ぎると、圧電／電歪素子１８ａ及び１８ｂの側面に何かが接触した際に、電極層２４、２６が変形しやすく、電極層２４、２６間の距離が短くなって放電しやすくなるという不都合がある。
【００５８】
また、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出していない、あるいは突出量ｔが小さすぎる場合は、その後の熱処理によって圧電／電歪層２２と電極層２４、２６との間に小さな隙間ができる。この隙間にゴミなどが入り込むと、ゴミが取りにくくなり、該ゴミが漏電の原因になるおそれがある。しかも、ゴミの除去等を目的に超音波洗浄を行うと、前記隙間でキャビテーションが起こって圧電／電歪層２２と電極層２４、２６同士が剥がれ易くなるおそれがある。
【００５９】
しかし、本実施の形態では、電極層２４、２６の端部２４ａ、２６ａの突出量ｔを電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下にしているため、圧電／電歪素子１８ａ及び１８ｂの側面に何かが接触したとしても、電極層２４、２６に変形は生じにくくなり、電極層２４、２６間の距離が短くなるということがない。また、圧電／電歪層２２と電極層２４、２６との間に隙間が生じるということがなく、ゴミの混入はほとんどない。そのため、上述したような問題は発生しない。
【００６０】
つまり、本実施の形態においては、電極層２４、２６の端部２４ａ、２６ａにおける突出量ｔを電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下としたので、電極層２４、２６の端部２４ａ、２６ａにおいて放電が生じにくくなり、しかも、電極層２４、２６間における短絡も防止することができる。
【００６１】
上述の実施の形態では、第１の配線パターン５０の一方の部分２４Ａと他方の部分２６Ａとの間の空隙４０に第１の層１４０よりも厚みの大きい絶縁層４２を充填するようにしたが、その他、図５に示す第１の変形例に係る圧電／電歪デバイス１０ａのように、第１の層１４０と厚みがほぼ同じであって、かつ、幅が空隙４０の幅よりも大きい絶縁層１５２で空隙４０を埋めるように形成するようにしてもよい。
【００６２】
あるいは、図６に示す第２の変形例に係る圧電／電歪デバイス１０ｂのように、空隙４０に何も充填せずに空気としてもよい。
【００６３】
次に、本実施の形態に係る圧電／電歪デバイス１０の各構成要素について説明する。
【００６４】
可動部２０ａ及び２０ｂは、上述したように、薄板部１２ａ及び１２ｂの駆動量に基づいて作動する部分であり、圧電／電歪デバイス１０の使用目的に応じて種々の部材が取り付けられる。例えば、圧電／電歪デバイス１０を変位素子として使用する場合であれば、光シャッタの遮蔽板等が取り付けられ、特に、ハードディスクドライブの磁気ヘッドの位置決めや、リンギング抑制機構に使用するのであれば、磁気ヘッド、磁気ヘッドを有するスライダ、スライダを有するサスペンション等の位置決めを必要とする部材が取り付けられる。
【００６５】
固定部１４は、上述したように、薄板部１２ａ及び１２ｂ並びに可動部２０ａ及び２０ｂを支持する部分であり、例えば前記ハードディスクドライブの磁気ヘッドの位置決めに利用する場合には、ＶＣＭ（ボイスコイルモータ）に取り付けられたキャリッジアーム、前記キャリッジアームに取り付けられた固定プレート又はサスペンション等に固定部１４を支持固定することにより、圧電／電歪デバイス１０全体が固定される。また、この固定部１４には、図１に示すように、圧電／電歪素子１８ａ及び１８ｂを駆動するための端子２８及び３０や、その他の部材が配置される場合もある。
【００６６】
可動部２０ａ及び２０ｂ並びに固定部１４を構成する材料としては、剛性を有するものであれば特に限定されないが、上述したように、セラミックグリーンシート積層法を適用できるセラミックスを好適に用いることができる。
【００６７】
具体的には、安定化ジルコニア、部分安定化ジルコニアをはじめとするジルコニア、アルミナ、マグネシア、窒化珪素、窒化アルミニウム、酸化チタンを主成分とする材料等が挙げられる他、これらの混合物を主成分とした材料が挙げられるが、機械的強度や靱性が高い点において、ジルコニア、特に安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料が好ましい。
【００６８】
薄板部１２ａ及び１２ｂは、上述したように、圧電／電歪素子１８ａ及び１８ｂの変位により駆動する部分である。薄板部１２ａ及び１２ｂは、可撓性を有する薄板状の部材であって、表面に配置された圧電／電歪素子１８ａ及び１８ｂの伸縮変位を屈曲変位として増幅して、可動部２０ａ及び２０ｂに伝達する機能を有する。従って、薄板部１２ａ及び１２ｂの形状や材質は、可撓性を有し、屈曲変形によって破損しない程度の機械的強度を有するものであれば足り、可動部２０ａ及び２０ｂの応答性、操作性を考慮して適宜選択することができる。
【００６９】
薄板部１２ａ及び１２ｂを構成する材料としては、可動部２０ａ及び２０ｂや固定部１４と同様のセラミックスを好適に用いることができ、ジルコニア、中でも安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料は、薄肉であっても機械的強度が大きいこと、靱性が高いこと、圧電／電歪層や電極材との反応性が小さいことから最も好適に用いられる。
【００７０】
前記安定化ジルコニア並びに部分安定化ジルコニアにおいては、次のように安定化並びに部分安定化されたものが好ましい。即ち、ジルコニアを安定化並びに部分安定化させる化合物としては、酸化イットリウム、酸化イッテルビウム、酸化セリウム、酸化カルシウム、及び酸化マグネシウムがあり、少なくともそのうちの１つの化合物を添加、含有させることにより、あるいは１種類の化合物の添加のみならず、それら化合物を組み合わせて添加することによっても、目的とするジルコニアの安定化は可能である。
【００７１】
なお、それぞれの化合物の添加量としては、酸化イットリウムや酸化イッテルビウムの場合にあっては、１〜３０モル％、好ましくは１．５〜１０モル％、酸化セリウムの場合にあっては、６〜５０モル％、好ましくは８〜２０モル％、酸化カルシウムや酸化マグネシウムの場合にあっては、５〜４０モル％、好ましくは５〜２０モル％とすることが望ましいが、その中でも特に酸化イットリウムを安定化剤として用いることが好ましく、その場合においては、１．５〜１０モル％、更に好ましくは２〜４モル％とすることが望ましい。また、焼結助剤等の添加物としてアルミナ、シリカ、遷移金属酸化物等を０．０５〜２０ｗｔ％の範囲で添加することが可能であるが、圧電／電歪素子１８ａ及び１８ｂの形成方法として、膜形成法による焼成一体化を採用する場合は、アルミナ、マグネシア、遷移金属酸化物等を添加物として添加することも好ましい。
【００７２】
なお、機械的強度と安定した結晶相が得られるように、ジルコニアの平均結晶粒子径を０．０５〜３μｍ、好ましくは０．０５〜１μｍとすることが望ましい。また、上述のように、薄板部１２ａ及び１２ｂについては、可動部２０ａ及び２０ｂ並びに固定部１４と同様のセラミックスを用いることができるが、好ましくは、実質的に同一の材料を用いて構成することが、接合部分の信頼性、圧電／電歪デバイス１０の強度、製造の煩雑さの低減を図る上で有利である。
【００７３】
圧電／電歪素子１８ａ及び１８ｂは、少なくとも圧電／電歪層２２と、該圧電／電歪層２２に電界をかけるための一対の電極層２４及び２６を有するものであり、ユニモルフ型、バイモルフ型等の圧電／電歪素子を用いることができるが、薄板部１２ａ及び１２ｂと組み合わせたユニモルフ型の方が、発生する変位量の安定性に優れ、軽量化に有利であるため、このような圧電／電歪デバイス１０に適している。
【００７４】
前記圧電／電歪素子１８ａ及び１８ｂは、図１に示すように、薄板部１２ａ及び１２ｂの側面に形成する方が薄板部１２ａ及び１２ｂをより大きく駆動させることができる点で好ましい。
【００７５】
圧電／電歪層２２には、圧電セラミックスが好適に用いられるが、電歪セラミックスや強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。但し、この圧電／電歪デバイス１０をハードディスクドライブの磁気ヘッドの位置決め等に用いる場合は、可動部２０ａ及び２０ｂの変位量と駆動電圧、又は出力電圧とのリニアリティが重要とされるため、歪み履歴の小さい材料を用いることが好ましく、抗電界が１０ｋＶ／ｍｍ以下の材料を用いることが好ましい。
【００７６】
具体的な材料としては、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独で、あるいは混合物として含有するセラミックスが挙げられる。
【００７７】
特に、高い電気機械結合係数と圧電定数を有し、圧電／電歪層２２の焼結時における薄板部（セラミックス）１２ａ及び１２ｂとの反応性が小さく、安定した組成のものが得られる点において、ジルコン酸鉛、チタン酸鉛、及びマグネシウムニオブ酸鉛を主成分とする材料、もしくはチタン酸ナトリウムビスマスを主成分とする材料が好適に用いられる。
【００７８】
更に、前記材料に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ等の酸化物等を単独で、もしくは混合したセラミックスを用いてもよい。
【００７９】
例えば、主成分であるジルコン酸鉛とチタン酸鉛及びマグネシウムニオブ酸鉛に、ランタンやストロンチウムを含有させることにより、抗電界や圧電特性を調整可能となる等の利点を得られる場合がある。
【００８０】
なお、シリカ等のガラス化し易い材料の添加は避けることが望ましい。なぜならば、シリカ等の材料は、圧電／電歪層２２の熱処理時に、圧電／電歪材料と反応し易く、その組成を変動させ、圧電特性を劣化させるからである。
【００８１】
一方、圧電／電歪素子１８ａ及び１８ｂの一対の電極層２４及び２６は、室温で固体であり、導電性に優れた金属で構成されていることが好ましく、例えばアルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、白金、金、鉛等の金属単体、もしくはこれらの合金が用いられ、更に、これらに圧電／電歪層２２あるいは薄板部１２ａ及び１２ｂと同じ材料を分散させたサーメット材料を用いてもよい。
【００８２】
圧電／電歪素子１８ａ及び１８ｂにおける電極層２４及び２６の材料選定は、圧電／電歪層２２の形成方法に依存して決定される。例えば薄板部１２ａ及び１２ｂ上に一方の電極層２４を形成した後、前記電極層２４上に圧電／電歪層２２を焼成により形成する場合は、一方の電極層２４には、圧電／電歪層２２の焼成温度においても変化しない白金、パラジウム、白金−パラジウム合金、銀−パラジウム合金等の高融点金属を使用する必要があるが、圧電／電歪層２２を形成した後に、前記圧電／電歪層２２上に形成される最外層の他方の電極層２６は、低温で電極形成を行うことができるため、アルミニウム、金、銀等の低融点金属を主成分として使用することができる。
【００８３】
また、電極層２４及び２６の厚みは、少なからず圧電／電歪素子１８ａ及び１８ｂの変位を低下させる要因ともなるため、特に圧電／電歪層２２の焼成後に形成される電極には、焼成後に緻密でより薄い膜が得られる有機金属ペースト、例えば金レジネートペースト、白金レジネートペースト、銀レジネートペースト等の材料を用いることが好ましい。
【００８４】
そして、この実施の形態に係る圧電／電歪デバイス１０は、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサに好適に利用することができ、端面３４ａ及び３４ｂないし薄板部１２ａ及び１２ｂ間に取り付けられる物体のサイズを適宜調整することにより、センサの感度調整を容易に行えるという更なる利点がある。
【００８５】
また、圧電／電歪デバイス１０の製造方法においては、セラミック積層体の表面に圧電／電歪素子１８ａ及び１８ｂを形成する方法として、スクリーン印刷法、ディッピング法、塗布法、電気泳動法等の厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の薄膜形成法を用いることができる。
【００８６】
このような膜形成法を用いて圧電／電歪素子１８ａ及び１８ｂを形成することにより、接着剤を用いることなく、圧電／電歪素子１８ａ及び１８ｂと薄板部１２ａ及び１２ｂとを一体的に接合、配置することができ、信頼性、再現性を確保できると共に、集積化を容易にすることができる。
【００８７】
この場合、厚膜形成法により圧電／電歪素子１８ａ及び１８ｂを形成することが好ましい。特に、圧電／電歪層２２の形成において厚膜形成法を用いれば、平均粒径０．０１〜５μｍ、好ましくは０．０５〜３μｍの圧電セラミックスの粒子、粉末を主成分とするペーストやスラリー、又はサスペンションやエマルジョン、ゾル等を用いて膜化することができ、それを焼成することによって良好な圧電／電歪特性を得ることができるからである。
【００８８】
なお、電気泳動法は、膜を高い密度で、かつ、高い形状精度で形成できるという利点がある。また、スクリーン印刷法は、膜形成とパターン形成とを同時に行うことができるため、製造工程の簡略化に有利である。
【００８９】
また、セラミック積層体を切除する方法としては、ダイシング加工、ワイヤソー加工等の機械加工のほか、ＹＡＧレーザ、エキシマレーザ等のレーザ加工や電子ビーム加工を適用することが可能である。
【００９０】
次に、この実施の形態に係る圧電／電歪デバイス１０の製造方法について図７〜図９を参照しながら説明する。まず、定義付けをしておく。セラミックグリーンシートを積層して得られた積層体をセラミックグリーン積層体５８（例えば図８参照）と定義し、このセラミックグリーン積層体５８を焼成して一体化したものをセラミック積層体６０（例えば図９参照）と定義し、このセラミック積層体６０から不要な部分を切除して可動部２０ａ及び２０ｂ、薄板部１２ａ及び１２ｂ並びに固定部１４が一体化されたものをセラミック基体１６（図１参照）と定義する。
【００９１】
また、この製造方法においては、圧電／電歪デバイス１０を同一基体内に縦方向及び横方向にそれぞれ複数個配置した形態で、最終的にセラミック積層体６０をチップ単位に切断して、圧電／電歪デバイス１０を同一工程で多数個取りするものであるが、説明を簡単にするために、圧電／電歪デバイス１０の１個取りを主体にして説明する。
【００９２】
まず、ジルコニア等のセラミック粉末にバインダ、溶剤、分散剤、可塑剤等を添加混合してスラリーを作製し、これを脱泡処理後、リバースロールコーター法、ドクターブレード法等の方法により、所定の厚みを有するセラミックグリーンシートを作製する。
【００９３】
次に、金型を用いた打抜き加工やレーザ加工等の方法により、セラミックグリーンシートを図７のような種々の形状に加工して、複数枚の基体形成用のセラミックグリーンシート７０Ａ〜７０Ｄ、７２Ａ、７２Ｂ及び１０２Ａ〜１０２Ｇを得る。
【００９４】
前記セラミックグリーンシート７０Ａ〜７０Ｄは、圧電／電歪デバイス１０の端面３４ａ及び３４ｂを有する可動部２０ａ及び２０ｂを形成するための窓部１００が設けられた複数枚（例えば２枚）のセラミックグリーンシートであり、一方、セラミックグリーンシート１０２Ａ〜１０２Ｇは、少なくとも薄板部１２ａ及び１２ｂ間に空間を形成するための窓部５４が形成された複数枚（例えば４枚）のシートである。なお、セラミックグリーンシートの枚数は、あくまでも一例である。
【００９５】
その後、セラミックグリーンシート７２Ａ及び７２Ｂでセラミックグリーンシート７０Ａ〜７０Ｄ並びに１０２Ａ〜１０２Ｇを挟み込むようにして、これらセラミックグリーンシート７０Ａ〜７０Ｄ、７２Ａ及び７２Ｂ並びに１０２Ａ〜１０２Ｇを積層した後、圧着して、セラミックグリーン積層体５８とする（図８参照）。この積層にあたっては、セラミックグリーンシート１０２Ａ〜１０２Ｇを中央に配置して積層する。
【００９６】
このとき、窓部１００の存在により、圧着時に圧力がかからない部位が発生するため、積層、圧着の順番等を変更し、そのような部位が生じないようにする必要がある。その後、セラミックグリーン積層体５８を焼成してセラミック積層体６０（図９参照）を得る。
【００９７】
次に、図９に示すように、前記セラミック積層体６０の両表面、即ち、セラミックグリーンシート７２Ａ及び７２Ｂが積層された表面に相当する面に、幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成することによって、セラミック積層体６０上に圧電／電歪素子ブロック１６０を作製する。即ち、このとき、セラミック積層体６０と圧電／電歪素子ブロック１６０とを有する圧電／電歪デバイスブロック１６２が作製されることになる。
【００９８】
図９の例では、セラミック積層体６０の上下にそれぞれ圧電／電歪素子ブロック１６０を形成した例を示したが、セラミック積層体６０の片方に圧電／電歪素子ブロック１６０を形成するようにしてもよい。
【００９９】
次に、図９に示すように、圧電／電歪素子ブロック１６０が形成された圧電／電歪デバイスブロック１６２のうち、切断線Ｃ１、Ｃ２、Ｃ３に沿って切断することにより、圧電／電歪デバイスブロック１６２の側部と先端部を切除する。この切除によって、図１に示すように、セラミック基体１６に圧電／電歪素子１８ａ及び１８ｂが形成され、かつ、互いに対向する端面３４ａ及び３４ｂを有する可動部２０ａ及び２０ｂが形成された圧電／電歪デバイス１０を得る。
【０１００】
切断のタイミングは、切断線Ｃ１及びＣ２に沿って切断した後に、切断線Ｃ３に沿って切断してもよく、切断線Ｃ３に沿って切断した後に、切断線Ｃ１及びＣ２に沿って切断してもよい。もちろん、これらの切断を同時に行うようにしてもよい。また、切断線Ｃ３と対向する固定部１４の端面も適宜切断するようにしてもよい。
【０１０１】
その後、上述のようにして得られた圧電／電歪デバイス１０の圧電／電歪素子１８ａ及び１８ｂに対して熱処理を施す。この熱処理は、熱処理温度と時間との関係でみたとき、電極層２４、２６に含まれる金属が変形する臨界曲線と、電極層２４、２６に含まれる金属が破断する臨界曲線、あるいは圧電／電歪層２２が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行う。
【０１０２】
ここで、電極層２４、２６に含まれる金属が変形する臨界曲線とは、ＳＥＭ（走査電子顕微鏡）にて倍率１０００以上で熱処理前の電極層２４、２６と熱処理後の電極層２４、２６の形状を比較することによって、金属が変化しているかどうかを測定した結果から導かれる臨界曲線である。以下の説明では、「金属が変形する臨界曲線」を「金属の変形下限」と記す。
【０１０３】
圧電／電歪層２２が分解する臨界曲線については、まず、圧電／電歪層２２を大気中で高温環境下に置くと、圧電／電歪層２２中の揮発しやすい成分、例えばＰＺＴ（チタン酸ジルコン酸鉛）ではＰｂなどが揮発すると圧電／電歪層２２の組成がずれることになる。この状態で安定化させると、前記ずれた分に応じてＰＺＴ以外の相（異相）が析出する。つまり、圧電／電歪層２２が分解すると異相が析出することになる。従って、本実施の形態では、この異相が析出しない上限を「圧電／電歪層が分解する臨界曲線」としている。圧電／電歪層２２が分解して異相が析出すると、圧電／電歪層２２の特性が低下するため、分解は起きないことが望ましい。以下の説明では、「圧電／電歪層が分解する臨界曲線」を「圧電／電歪層の分解上限」と記す。
【０１０４】
図１０に、圧電／電歪層２２としてＰＺＴ（チタン酸ジルコン酸鉛）を用いた場合の該ＰＺＴの分解上限と、電極層２４、２６中の金属材料としてＰｔを用いた場合のＰｔの変形下限と、電極層２４、２６中の金属材料としてＡｕを用いた場合のＡｕの変形下限と、Ａｕの破断上限を示す。
【０１０５】
そして、電極層２４、２６の金属材料としてＰｔを用いた場合、前記熱処理は、Ｐｔの変形下限とＰＺＴの分解上限とで囲まれた領域で示される熱処理温度と時間で行うことが好ましい。
【０１０６】
また、電極層２４、２６の金属材料としてＡｕを用いた場合、前記熱処理は、Ａｕの変形下限とＡｕの破断上限とで囲まれた領域で示される熱処理温度と時間で行うことが好ましい。
【０１０７】
ここで、１つの実験例を示す。この実験例は、実施例１及び実施例２について、圧電／電歪素子１８ａ及び１８ｂの切断面における表面状態をＳＥＭ（走査電子顕微鏡）にて測定した。
【０１０８】
実施例１は、圧電／電歪層２２としてＰＺＴを用い、電極層２４、２６の金属材料としてＰｔを用い、熱処理条件として温度：６００℃、時間：５時間とした。即ち、図１０においてポイントＰ１にて示す条件で熱処理を行った。熱処理後の実施例１の表面形状を図１１に示す。
【０１０９】
実施例２は、圧電／電歪層２２としてＰＺＴを用い、電極層２４、２６の金属材料としてＰｔを用い、熱処理条件として温度：１０００℃、時間：１０分とした。即ち、図１０においてポイントＰ２にて示す条件で熱処理を行った。熱処理後の実施例２の表面形状を図１２に示す。
【０１１０】
図１１及び図１２において、横軸は、圧電／電歪素子１８ａ（及び１８ｂ）の先端を基準として厚み方向（薄板部１２ａ（及び１２ｂ）へ向かう方向）の距離を示し、縦軸は、圧電／電歪素子１８ａ（及び１８ｂ）の幅方向の距離を示す。
【０１１１】
なお、比較例として、熱処理を行わない場合の表面状態を測定したところ、切断のタイミングや切断装置の種類などによって、電極層２４、２６の端部２４ａ、２６ａが突出し過ぎたり、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出していない、あるいは突出量ｔが小さすぎるなど、様々な形状があり、つまり、形状にばらつきがあり、特定することができなかった。
【０１１２】
図１１及び図１２の各曲線のうち、突出している部分１７０が電極層２４、２６の端部２４ａ、２６ａを示し、電極層２４、２６の端部２４ａ、２６ａ間の底部となっている部分１７２が圧電／電歪層２２の端面２２ａを示す。これら図１１及び図１２から、実施例１及び実施例２の表面形状にほとんど違いがないことがわかる。実施例１と実施例２では共に、電極層２４、２６の端部２４ａ、２６ａ間における圧電／電歪層２２の端面２２ａが凹状に変形していることがわかる。また、電極層２４、２６の端部２４ａ、２６ａの突出量ｔは、電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下になっており、ほぼ１μｍとなっている。
【０１１３】
このように、圧電／電歪デバイスブロック１６２を切断して圧電／電歪デバイス１０とした後の熱処理について、熱処理温度と時間との関係でみたとき、電極層２４、２６に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは圧電／電歪層２２が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことで、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、前記熱処理後の電極層２４、２６の端部２４ａ、２６ａが、圧電／電歪層２２の端面２２ａよりも外部に突出し、その突出量ｔを電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下とすることができる。
【０１１４】
また、上述の製造方法においては、圧電／電歪素子ブロック１６０を切断して複数の圧電／電歪素子１８ａ（及び１８ｂ）に分離した後に、圧電／電歪素子１８ａ（及び１８ｂ）に対して熱処理を施す、あるいは圧電／電歪デバイスブロック１６２を切断して複数の圧電／電歪デバイス１０に分離した後に、圧電／電歪デバイス１０の圧電／電歪素子１８ａ（及び１８ｂ）に対して熱処理を施すようにしているため、電極層２４、２６の表面が滑らかになり、バリがなくなる、あるいはバリを小さくすることができる。
【０１１５】
しかも、前記熱処理によって圧電／電歪層２２の結晶状態が修復されることから、熱処理前に発生していたマイクロクラックをほとんどなくすことができる。また、加工面（圧電／電歪層２２や電極層２４、２６の切断面）に残った加工歪みを減少させることができるため、圧電／電歪素子１８ａ及び１８ｂ、あるいは圧電／電歪デバイス１０としたときの特性の向上、信頼性を向上させることができる。
【０１１６】
ところで、本実施の形態に係る圧電／電歪デバイス１０を上述した種々の機器に取り付ける場合においては、その基準となる指標があれば好ましい。以下にその好ましい具体例について図１３〜図１５を参照しながら説明する。
【０１１７】
まず、第１の具体例に係る圧電／電歪デバイス１０Ａは、図１３に示すように、上述した本実施の形態に係る圧電／電歪デバイス１０とほぼ同様の構成を有するが、薄板部１２ａ及び１２ｂの先端部分が肉厚になっていない点と、固定部１４の内壁のうち、薄板部１２ａ及び１２ｂ近傍にそれぞれ切込み（切欠き）２００が形成されている点と、薄板部１２ａ及び１２ｂの各後端２１０（薄板部１２ａ及び１２ｂの先端２１２とは反対の端部）が固定部１４の後端面１４ａよりも後方に突出している点で異なる。つまり、固定部１４の後端面１４ａに２つの凸部２１４が形成された形となっている。
【０１１８】
この場合、まず、前記切込み２００を有することから、一対の薄板部１２ａ及び１２ｂの長さが実質的に長くなり、変位量を大きくとることができると共に、薄板部１２ａ及び１２ｂが撓みやすくなるため、消費電力の低減化も図ることができる。
【０１１９】
また、凸部２１４の端面２１４ａ（この例では、薄板部１２ａ及び１２ｂの各後端２１０に対応する）を、圧電／電歪デバイス１０Ａの取り付けの際の突き当て面とすることで、該圧電／電歪デバイス１０Ａの組み立て時の基準とすることができる。また、前記凸部２１４は、画像処理等を用いて位置決めする際の基準点として使用することもできる。
【０１２０】
しかも、圧電／電歪デバイス１０Ａを接着剤にて取り付ける際に、前記凸部２１４の存在によって接触面積が増加するため、強固に固定することができる。
【０１２１】
凸部２１４を形成するには、例えば、図７で示すセラミックグリーンシート７２Ａの長さ等を適宜設定したり、セラミックグリーンシート７２Ａの積層位置を相対的にずらすことで容易に実現することができる。一般に、セラミックグリーンシートは、長さや厚さ並びに幅等の寸法を高い精度で加工することができるため、上述のような位置決め基準として十分に確保することができる。
【０１２２】
凸部２１４の端面２１４ａは、平坦面のほか、テーパ面としてもよいし、凸部２１４自体を先鋭状としてもよい。テーパ面とした場合は、対向する突き当て面に対して線で接触させることができる。先鋭状とした場合は、対向する突き当て面に対して点で接触させることができる。この例のように、２つの凸部２１４を設ければ、対向する突き当て面に対して２点で接触させることができ、圧電／電歪デバイス１０Ａの位置決めを精度よく、かつ、簡単に行うことができる。
【０１２３】
もちろん、凸部２１４は、用途によって任意に形成位置を変更することができ、例えば図１４に示す第２の具体例に係る圧電／電歪デバイス１０Ｂのように、２つの凸部２１４を、固定部１４の端面１４ａのうち、上述した第１の具体例に係る圧電／電歪デバイス１０Ａの場合よりも内方に設けることもできる。この場合、上述した凸部２１４は、例えば図７のセラミックグリーンシート７０Ａ〜７０Ｄ、セラミックグリーンシート１０２Ａ〜１０２Ｇのいずれか２つの長さ等を変えたり、積層位置を相対的にずらす等によって容易に形成することができる。
【０１２４】
また、図１５に示す第３の具体例に係る圧電／電歪デバイス１０Ｃのように、固定部１４の端面１４ａには、上述した凸部２１４の代わりに、凹部２１６を形成するようにしてよい。これにより、例えば各種機器のうち、前記圧電／電歪デバイス１０Ｃが取り付けられる部分に例えば２条のレールが存在している場合に、該レールを凹部２１６内に挿入することによって圧電／電歪デバイス１０Ｃを各種機器に簡単に位置決めすることができ、圧電／電歪デバイス１０Ｃの取り付け作業が容易になる。
【０１２５】
凹部の形成は、例えば図７のセラミックグリーンシート７０Ａと７０Ｄの長さ等を変えたり（短くする等）、積層位置を相対的にずらす等によって容易に形成することができる。
【０１２６】
上述した圧電／電歪デバイス１０、１０ａ、１０ｂ、１０Ａ、１０Ｂ及び１０Ｃによれば、各種トランスデューサ、各種アクチュエータ、周波数領域機能部品（フィルタ）、トランス、通信用や動力用の振動子や共振子、発振子、ディスクリミネータ等の能動素子のほか、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサ用のセンサ素子として利用することができ、特に、光学機器、精密機器等の各種精密部品等の変位や位置決め調整、角度調整の機構に用いられる各種アクチュエータに好適に利用することができる。
【０１２７】
なお、この発明に係る圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【０１２８】
【発明の効果】
以上説明したように、本発明に係る圧電／電歪素子及び圧電／電歪デバイスによれば、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる。
【０１２９】
また、本発明に係る圧電／電歪素子の製造方法及び圧電／電歪デバイスの製造方法によれば、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを簡単に製造することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る圧電／電歪デバイスの構成を示す斜視図である。
【図２】本実施の形態に係る圧電／電歪デバイスの圧電／電歪素子を示す拡大図である。
【図３】図２におけるＩＩＩ−ＩＩＩ線上の断面図である。
【図４】図３の一部拡大図である。
【図５】第１の変形例に係る圧電／電歪デバイスの圧電／電歪素子を示す拡大図である。
【図６】第２の変形例に係る圧電／電歪デバイスの圧電／電歪素子を示す拡大図である。
【図７】必要なセラミックグリーンシートの積層過程を示す説明図である。
【図８】セラミックグリーンシートを積層してセラミックグリーン積層体とした状態を示す説明図である。
【図９】セラミックグリーン積層体を焼成してセラミック積層体とした後、前記セラミック積層体に圧電／電歪素子ブロックを形成した状態（圧電／電歪デバイスブロックを形成した状態）を示す説明図である。
【図１０】本実施の形態に係る熱処理条件を示す特性図である。
【図１１】実施例１（熱処理条件：６００℃、５時間）における電極層の端部と圧電／電歪層の端面の形状を示す特性図である。
【図１２】実施例１（熱処理条件：１０００℃、１０分）における電極層の端部と圧電／電歪層の端面の形状を示す特性図である。
【図１３】第１の具体例に係る圧電／電歪デバイスを示す正面図である。
【図１４】第２の具体例に係る圧電／電歪デバイスを示す正面図である。
【図１５】第３の具体例に係る圧電／電歪デバイスを示す正面図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０Ａ〜１０Ｃ…圧電／電歪デバイス
１６…セラミック基体
１８ａ、１８ｂ…圧電／電歪素子 ２２…圧電／電歪層
２２ａ…端面 ２４…一方の電極層
２４ａ…端部 ２６…他方の電極層
２６ａ…端部 ６０…セラミック積層体
１６０…圧電／電歪素子ブロック
１６２…圧電／電歪デバイスブロック
【発明の属する技術分野】
本発明は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する積層型の圧電／電歪素子と、該圧電／電歪素子の製造方法と、前記積層型の圧電／電歪素子を有する圧電／電歪デバイスと、該圧電／電歪デバイスの製造方法に関する。
【０００２】
【従来の技術】
圧電／電歪層を用いたアクチュエータ素子やセンサ素子等の圧電／電歪デバイスでは、セラミック基体上に一方の電極層からなる配線パターンを、例えば印刷にて形成し、更にその上に、圧電／電歪層を印刷によって形成した後、焼成にて固着させ、その後、他方の電極層からなる配線パターンを形成するようにしている。
【０００３】
そして、配線パターンに対する電気信号の供給により、圧電／電歪層に電界が印加され、その結果、当該圧電／電歪層を変位させるというアクチュエータ素子として使用される他、前記圧電／電歪層に加えられた圧力に応じて発生した電気信号を配線パターンより取り出すセンサ素子として使用することができる（例えば特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２１０８８７号公報（図１）
【０００５】
【発明が解決しようとする課題】
ところで、このような圧電／電歪デバイスは、その製造過程において、多数個取りを行うためや不要な部分を切除するために、ワークをダイヤモンドカッター等で切断する切断工程を有する。
【０００６】
この切断工程においては、圧電／電歪層やセラミック基体は、硬度が高いため、切断線に沿ってきれいに切断されるが、電極層は、セラミックスよりも硬度の低い金属を含むことから、切断線に沿って切断されずらく、バリとして残存する場合が多い。
【０００７】
これらバリが生じると、電極層に電圧を印加した場合、該バリの先端において放電が発生し易いという問題がある。放電が生じると、過剰に電流が流れ、あるいは放電のプラズマによって圧電／電歪層の一部が破壊するおそれがある。また、バリの長さが長いと、対向する電極層間で短絡が生じるおそれもある。
【０００８】
このような問題を解決するには、発生したバリを除去する必要があるが、この方法として、圧電／電歪デバイスの切断面を研磨加工する方法や、電極層の一部を選択的にエッチングする方法等が考えられる。
【０００９】
しかし、研磨加工の方法では工数がかかり、製造コストの高価格化を招くおそれがあり、エッチングする方法では電極材料として白金などの耐食金属を使用した場合に、エッチングが困難になるという問題がある。
【００１０】
本発明は、このような課題を考慮してなされたものであり、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを提供することを目的とする。
【００１１】
また、本発明の他の目的は、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを簡単に製造することができる圧電／電歪素子の製造方法及び圧電／電歪デバイスの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有し、前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下であることを特徴とする。
【００１３】
また、本発明に係る圧電／電歪デバイスは、セラミック基体上に、積層型の圧電／電歪素子を少なくとも有し、前記圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有し、前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下であることを特徴とする。
【００１４】
まず、圧電／電歪層と電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出していることから、圧電／電歪層の側面に何かが接触しても、突出している電極層の端部が塑性変形するだけで、圧電／電歪層からの粒子の散乱は発生しない。
【００１５】
また、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出して、圧電／電歪層が金属層よりも奥に引っ込んだ形態となっているため、圧電／電歪素子の側面で放電が起きたとしても、その放電の影響は圧電／電歪層には伝わらず、圧電／電歪層が放電の衝撃で破壊して飛散するなどの不都合は生じない。
【００１６】
特に、電極層間の圧電／電歪層の表面が凹状になっていれば、電極層間の圧電沿面距離が延びるため、圧電／電歪素子の側面での絶縁破壊を抑制することができる。
【００１７】
ところで、前記電極層の端部が突出し過ぎると、圧電／電歪素子の側面に何かが接触した際に、電極層が変形しやすく、電極層間の距離が短くなって放電しやすくなるという不都合がある。
【００１８】
また、電極層の端部が前記圧電／電歪層の端面よりも外部に突出していない、あるいは突出量が小さすぎる場合は、その後の熱処理によって圧電／電歪層と電極層との間に小さな隙間ができる。この隙間にゴミなどが入り込むと、ゴミが取りにくくなり、該ゴミが漏電の原因になるおそれがある。しかも、ゴミの除去等を目的に超音波洗浄を行うと、前記隙間でキャビテーションが起こって圧電／電歪層と電極層同士が剥がれ易くなるおそれがある。
【００１９】
しかし、本発明では、電極層の端部の突出量を前記電極層間における前記圧電／電歪層の厚みの１／２以下にしているため、圧電／電歪素子の側面に何かが接触したとしても、電極層に変形は生じにくくなり、電極層間の距離が短くなるということがない。また、圧電／電歪層と電極層との間に隙間が生じるということがなく、ゴミの混入はほとんどない。そのため、上述したような問題は発生しない。
【００２０】
つまり、本発明においては、電極層の端部における突出量を前記電極層間における前記圧電／電歪層の厚みの１／２以下としたので、電極層の端部において放電が生じにくくなり、しかも、対向する電極層間における短絡も防止することができる。
【００２１】
そして、前記構成において、前記突出量が０．５μｍ以上、２μｍ以下であることが好ましい。なお、前記電極層はサーメットを含むようにしてもよい。
【００２２】
また、本発明に係る圧電／電歪素子の製造方法は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する圧電／電歪素子の製造方法において、幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成して圧電／電歪素子ブロックを作製する工程と、前記圧電／電歪素子ブロックを切断して複数の圧電／電歪素子に分離する工程と、前記圧電／電歪素子に対して熱処理を施す工程とを有し、前記熱処理は、熱処理温度と時間との関係でみたとき、前記電極層に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは前記圧電／電歪層が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことを特徴とする。
【００２３】
また、本発明に係る圧電／電歪デバイスの製造方法は、セラミック基体上に、積層型の圧電／電歪素子を少なくとも有し、前記圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する圧電／電歪デバイスの製造方法において、セラミック積層体上に、幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成して圧電／電歪デバイスブロックを作製する工程と、前記圧電／電歪デバイスブロックを切断して複数の圧電／電歪デバイスに分離する工程と、前記圧電／電歪デバイスの前記圧電／電歪素子に対して熱処理を施す工程とを有し、前記熱処理は、熱処理温度と時間との関係でみたとき、前記電極層に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは前記圧電／電歪層が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことを特徴とする。
【００２４】
ここで、前記電極層に含まれる金属が変形する臨界曲線とは、ＳＥＭ（走査電子顕微鏡）にて倍率１０００以上で熱処理前の電極層と熱処理後の電極層の形状を比較することによって、金属が変化しているかどうかを測定した結果から導かれる臨界曲線である。
【００２５】
前記圧電／電歪層が分解する臨界曲線については、まず、圧電／電歪層を大気中で高温環境下に置くと、圧電／電歪層中の揮発しやすい成分、例えばＰＺＴ（チタン酸ジルコン酸鉛）ではＰｂなどが揮発すると圧電／電歪層の組成がずれることになる。この状態で安定化させると、前記ずれた分に応じてＰＺＴ以外の相（異相）が析出する。つまり、圧電／電歪層が分解すると異相が析出することになる。従って、本発明では、この異相が析出しない上限を「圧電／電歪層が分解する臨界曲線」としている。圧電／電歪層が分解して異相が析出すると、圧電／電歪相の特性が低下するため、分解は起きないことが望ましい。
【００２６】
そして、前記熱処理は、前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記熱処理後の前記電極層の端部が、前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下となる温度と時間で行うことが好ましい。特に、前記突出量が０．５μｍ以上、２μｍ以下となる温度と時間で行うことが更に好ましい。
【００２７】
この方法によれば、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを簡単に製造することができる。
【００２８】
また、前記圧電／電歪素子ブロックを切断して複数の圧電／電歪素子に分離した後に、前記圧電／電歪素子に対して熱処理を施す、あるいは前記圧電／電歪デバイスブロックを切断して複数の圧電／電歪デバイスに分離した後に、前記圧電／電歪デバイスの前記圧電／電歪素子に対して熱処理を施すようにしているため、電極層の表面が滑らかになり、バリがなくなる、あるいはバリを小さくすることができる。
【００２９】
しかも、前記熱処理によって圧電／電歪層の結晶状態が修復されることから、熱処理前に発生していたマイクロクラックをほとんどなくすことができる。また、加工面（圧電／電歪層や電極層の切断面）に残った加工歪みを減少させることができるため、圧電／電歪素子あるいは圧電／電歪デバイスとしたときの特性の向上、信頼性を向上させることができる。
【００３０】
【発明の実施の形態】
以下、本発明に係る圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法の実施の形態例を図１〜図１５を参照しながら説明する。
【００３１】
この実施の形態に係る圧電／電歪デバイス１０は、圧電／電歪素子により電気的エネルギと機械的エネルギとを相互に変換する素子を包含する概念である。従って、各種アクチュエータや振動子等の能動素子、特に、逆圧電効果や電歪効果による変位を利用した変位素子として最も好適に用いられるほか、加速度センサ素子や衝撃センサ素子等の受動素子としても好適に使用され得る。
【００３２】
そして、この実施の形態に係る圧電／電歪デバイス１０は、図１に示すように、相対する一対の薄板部１２ａ及び１２ｂと、これら薄板部１２ａ及び１２ｂを支持する固定部１４とが一体に形成されたセラミック基体１６を具備し、一対の薄板部１２ａ及び１２ｂの各一部にそれぞれ圧電／電歪素子１８ａ及び１８ｂが形成されて構成されている。
【００３３】
つまり、この圧電／電歪デバイス１０は、前記圧電／電歪素子１８ａ及び１８ｂの駆動によって一対の薄板部１２ａ及び１２ｂが変位し、あるいは薄板部１２ａ及び１２ｂの変位を、圧電／電歪素子１８ａ及び１８ｂにより検出する構成を有する。従って、図１の例では、薄板部１２ａ及び１２ｂと圧電／電歪素子１８ａ及び１８ｂにてアクチュエータ部１９ａ及び１９ｂが構成されることになる。このことから、一対の薄板部１２ａ及び１２ｂは、固定部１４によって振動可能に支持された振動部として機能することになる。
【００３４】
更に、一対の薄板部１２ａ及び１２ｂは、各先端部分が内方に向かって肉厚とされ、該肉厚部分は、薄板部１２ａ及び１２ｂの変位動作に伴って変位する可動部として機能すると共に、物品を例えば挟持して取り付けるための物品取付部としても機能することになる。以下、一対の薄板部１２ａ及び１２ｂの先端部分を可動部２０ａ及び２０ｂと記す。
【００３５】
なお、可動部２０ａ及び２０ｂの互いに対向する端面３４ａ及び３４ｂ間には、空隙（空気）３６を介在させるようにしてもよいし、図示しないが、これら端面３４ａ及び３４ｂの間に可動部２０ａ及び２０ｂの構成部材と同じ材質、あるいは異なる材質からなる複数の部材を介在させるようにしてもよい。この場合、各可動部２０ａ及び２０ｂの互いに対向する端面３４ａ及び３４ｂは、取付面としても機能することになる。
【００３６】
なお、可動部２０ａ及び２０ｂは、図１に示す構造のほか、例えば図１３に示すように、薄板部１２ａ及び１２ｂの先端部分が肉厚になっておらず、該先端部分の厚みと薄板部１２ａ及び１２ｂの例えば中間部分の厚みがほぼ同じであってもよい。
【００３７】
セラミック基体１６は、例えばセラミックグリーン積層体を焼成により一体化したセラミック積層体で構成されている。これについては後述する。
【００３８】
このようなセラミックスの一体化物は、各部の接合部位に接着剤が介在しないことから、経時的な状態変化がほとんど生じないため、接合部位の信頼性が高く、かつ、剛性確保に有利な構造であることに加え、後述するセラミックグリーンシート積層法により、容易に製造することが可能である。
【００３９】
そして、圧電／電歪素子１８ａ及び１８ｂは、後述のとおり別体として圧電／電歪素子１８ａ及び１８ｂを準備して、セラミック基体１６に膜形成法を用いることにより、直接セラミック基体１６に形成されることとなる。
【００４０】
この圧電／電歪素子１８ａ及び１８ｂは、圧電／電歪層２２と前記圧電／電歪層２２の両側に形成された一対の電極層２４及び２６とを有して構成され、前記一対の電極層２４及び２６のうち、一方の電極層２６が少なくとも一対の薄板部１２ａ及び１２ｂの上に形成されている。
【００４１】
本実施の形態では、圧電／電歪層２２並びに一対の電極層２４及び２６をそれぞれ多層構造とし、一方の電極層２４と他方の電極層２６が櫛歯状の断面となるようにそれぞれ互い違いに積層し、これら一方の電極層２４と他方の電極層２６が圧電／電歪層２２を間に挟んで重なり合った結果、多段構成とされた圧電／電歪素子１８ａ及び１８ｂとした場合を主体に説明するが、多層構造に限らず、単層構造であってもよい。
【００４２】
圧電／電歪素子１８ａ及び１８ｂは、図２の拡大図に示すように、圧電／電歪層２２が４層構造（第１層目〜第４層目の圧電／電歪層２２Ａ〜２２Ｄ）とされている。
【００４３】
特に、セラミック基体１６の薄板部１２ａ及び１２ｂ、可動部２０ａ及び２０ｂ、並びに固定部１４の各側面にかけてほぼ連続して第１の配線パターン５０が形成されている。この第１の配線パターン５０は、固定部１４の側面において空隙４０によって一方の部分２４Ａ（一方の電極層２４を構成する部分）と他方の部分２６Ａ（他方の電極層２６を構成する部分）とに分離されている。
【００４４】
また、前記空隙４０には絶縁層４２が充填されており、第１の配線パターン５０における絶縁部４４として機能することとなる。
【００４５】
そして、一方の電極層２４は、前記第１の配線パターン５０における一方の部分２４Ａと、第１層目の圧電／電歪層２２Ａの上面に形成された第２の配線パターン２４Ｂと、第３層目の圧電／電歪層２２Ｃの上面に形成された第４の配線パターン２４Ｃとで櫛歯状に構成されている。
【００４６】
他方の電極層２６は、前記第１の配線パターン５０の他方の部分２６Ａと、第２層目の圧電／電歪層２２Ｂの上面に形成された第３の配線パターン２６Ｂと、第４層目の圧電／電歪層２２Ｄの上面に形成された第５の配線パターン２６Ｃとで櫛歯状に構成されている。
【００４７】
また、第１の配線パターン５０における一方の部分２４Ａ、第２の配線パターン２４Ｂ及び第４の配線パターン２４Ｃが積層された部分の上面には一方の端子２８が形成され、最上層に位置する第５の配線パターン２６Ｃの端部には他方の端子３０が形成されている。
【００４８】
前記絶縁部４４は、▲１▼：圧電／電歪素子１８ａ及び１８ｂの後端部４６（空隙４０の後端側端部から固定部１４の後端までの部分）におけるアクチュエータを駆動させないこと、▲２▼：一方の端子２８の端部で短絡が生じにくくすること等の効果を有する。
【００４９】
そして、この実施の形態に係る圧電／電歪デバイス１０は、図２に示すように、前記第１の配線パターン５０が３層構造とされている。
【００５０】
具体的には、セラミック基体１６上に直接形成され、かつ、基体材料と電極材料のサーメットによる第１の層１４０と、当該第１の層１４０上に形成され、かつ、電極材料による第２の層１４２と、当該第２の層１４２上に形成され、かつ、圧電／電歪材料と電極材料のサーメットによる第３の層１４４とを有して構成されている。
【００５１】
更に、この実施の形態では、他方の電極層２６のうち、最上層の第５の配線パターン２６Ｃが電極材料のレジネートによって構成され、圧電／電歪素子１８ａ及び１８ｂの内部に形成された各電極層の配線パターン（第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃ）は、電極材料と圧電／電歪材料を含むサーメット膜を焼成することによって構成され、かつ、焼成後の前記第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃは、各配線パターン２４Ｂ、２６Ｂ及び２４Ｃにおける導電部分の面積が、それぞれ配線パターン２４Ｂ、２６Ｂ及び２４Ｃとして占めるべき面積の８０％以上を占めるように構成されている。
【００５２】
また、前記第２〜第４の配線パターン２４Ｂ、２６Ｂ及び２４Ｃは、導体層として機能させる必要から、電極材料と圧電／電歪材料の体積比は、４：６〜９：１であることが好ましい。
【００５３】
そして、本実施の形態に係る圧電／電歪デバイス１０における圧電／電歪素子１８ａ及び１８ｂは、図３及び図４に示すように、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出し、その突出量ｔが電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下となっている。突出量ｔは０．５μｍ以上、２μｍ以下であることが好ましい。
【００５４】
従って、本実施の形態は、以下のような作用・効果を奏することになる。即ち、まず、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出していることから、圧電／電歪素子１８ａ及び１８ｂの側面に何かが接触しても、突出している電極層２４、２６の端部２４ａ、２６ａが塑性変形するだけであり、圧電／電歪層２２からの粒子の散乱（衝撃による粒子の散乱等）は発生しない。
【００５５】
また、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出して、圧電／電歪層２２が電極層２４、２６よりも奥に引っ込んだ形態となっているため、圧電／電歪素子１８ａ及び１８ｂの側面で放電が起きたとしても、その放電の影響は圧電／電歪層２２には伝わらず、圧電／電歪層２２が放電の衝撃で破壊して飛散するなどの不都合は生じない。
【００５６】
特に、電極層２４、２６間の圧電／電歪層２２の表面が凹状になっていれば、電極層２４、２６間の圧電沿面距離が延びるため、圧電／電歪素子１８ａ及び１８ｂの側面での絶縁破壊を抑制することができる。
【００５７】
ところで、電極層２４、２６の端部２４ａ、２６ａが突出し過ぎると、圧電／電歪素子１８ａ及び１８ｂの側面に何かが接触した際に、電極層２４、２６が変形しやすく、電極層２４、２６間の距離が短くなって放電しやすくなるという不都合がある。
【００５８】
また、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出していない、あるいは突出量ｔが小さすぎる場合は、その後の熱処理によって圧電／電歪層２２と電極層２４、２６との間に小さな隙間ができる。この隙間にゴミなどが入り込むと、ゴミが取りにくくなり、該ゴミが漏電の原因になるおそれがある。しかも、ゴミの除去等を目的に超音波洗浄を行うと、前記隙間でキャビテーションが起こって圧電／電歪層２２と電極層２４、２６同士が剥がれ易くなるおそれがある。
【００５９】
しかし、本実施の形態では、電極層２４、２６の端部２４ａ、２６ａの突出量ｔを電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下にしているため、圧電／電歪素子１８ａ及び１８ｂの側面に何かが接触したとしても、電極層２４、２６に変形は生じにくくなり、電極層２４、２６間の距離が短くなるということがない。また、圧電／電歪層２２と電極層２４、２６との間に隙間が生じるということがなく、ゴミの混入はほとんどない。そのため、上述したような問題は発生しない。
【００６０】
つまり、本実施の形態においては、電極層２４、２６の端部２４ａ、２６ａにおける突出量ｔを電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下としたので、電極層２４、２６の端部２４ａ、２６ａにおいて放電が生じにくくなり、しかも、電極層２４、２６間における短絡も防止することができる。
【００６１】
上述の実施の形態では、第１の配線パターン５０の一方の部分２４Ａと他方の部分２６Ａとの間の空隙４０に第１の層１４０よりも厚みの大きい絶縁層４２を充填するようにしたが、その他、図５に示す第１の変形例に係る圧電／電歪デバイス１０ａのように、第１の層１４０と厚みがほぼ同じであって、かつ、幅が空隙４０の幅よりも大きい絶縁層１５２で空隙４０を埋めるように形成するようにしてもよい。
【００６２】
あるいは、図６に示す第２の変形例に係る圧電／電歪デバイス１０ｂのように、空隙４０に何も充填せずに空気としてもよい。
【００６３】
次に、本実施の形態に係る圧電／電歪デバイス１０の各構成要素について説明する。
【００６４】
可動部２０ａ及び２０ｂは、上述したように、薄板部１２ａ及び１２ｂの駆動量に基づいて作動する部分であり、圧電／電歪デバイス１０の使用目的に応じて種々の部材が取り付けられる。例えば、圧電／電歪デバイス１０を変位素子として使用する場合であれば、光シャッタの遮蔽板等が取り付けられ、特に、ハードディスクドライブの磁気ヘッドの位置決めや、リンギング抑制機構に使用するのであれば、磁気ヘッド、磁気ヘッドを有するスライダ、スライダを有するサスペンション等の位置決めを必要とする部材が取り付けられる。
【００６５】
固定部１４は、上述したように、薄板部１２ａ及び１２ｂ並びに可動部２０ａ及び２０ｂを支持する部分であり、例えば前記ハードディスクドライブの磁気ヘッドの位置決めに利用する場合には、ＶＣＭ（ボイスコイルモータ）に取り付けられたキャリッジアーム、前記キャリッジアームに取り付けられた固定プレート又はサスペンション等に固定部１４を支持固定することにより、圧電／電歪デバイス１０全体が固定される。また、この固定部１４には、図１に示すように、圧電／電歪素子１８ａ及び１８ｂを駆動するための端子２８及び３０や、その他の部材が配置される場合もある。
【００６６】
可動部２０ａ及び２０ｂ並びに固定部１４を構成する材料としては、剛性を有するものであれば特に限定されないが、上述したように、セラミックグリーンシート積層法を適用できるセラミックスを好適に用いることができる。
【００６７】
具体的には、安定化ジルコニア、部分安定化ジルコニアをはじめとするジルコニア、アルミナ、マグネシア、窒化珪素、窒化アルミニウム、酸化チタンを主成分とする材料等が挙げられる他、これらの混合物を主成分とした材料が挙げられるが、機械的強度や靱性が高い点において、ジルコニア、特に安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料が好ましい。
【００６８】
薄板部１２ａ及び１２ｂは、上述したように、圧電／電歪素子１８ａ及び１８ｂの変位により駆動する部分である。薄板部１２ａ及び１２ｂは、可撓性を有する薄板状の部材であって、表面に配置された圧電／電歪素子１８ａ及び１８ｂの伸縮変位を屈曲変位として増幅して、可動部２０ａ及び２０ｂに伝達する機能を有する。従って、薄板部１２ａ及び１２ｂの形状や材質は、可撓性を有し、屈曲変形によって破損しない程度の機械的強度を有するものであれば足り、可動部２０ａ及び２０ｂの応答性、操作性を考慮して適宜選択することができる。
【００６９】
薄板部１２ａ及び１２ｂを構成する材料としては、可動部２０ａ及び２０ｂや固定部１４と同様のセラミックスを好適に用いることができ、ジルコニア、中でも安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料は、薄肉であっても機械的強度が大きいこと、靱性が高いこと、圧電／電歪層や電極材との反応性が小さいことから最も好適に用いられる。
【００７０】
前記安定化ジルコニア並びに部分安定化ジルコニアにおいては、次のように安定化並びに部分安定化されたものが好ましい。即ち、ジルコニアを安定化並びに部分安定化させる化合物としては、酸化イットリウム、酸化イッテルビウム、酸化セリウム、酸化カルシウム、及び酸化マグネシウムがあり、少なくともそのうちの１つの化合物を添加、含有させることにより、あるいは１種類の化合物の添加のみならず、それら化合物を組み合わせて添加することによっても、目的とするジルコニアの安定化は可能である。
【００７１】
なお、それぞれの化合物の添加量としては、酸化イットリウムや酸化イッテルビウムの場合にあっては、１〜３０モル％、好ましくは１．５〜１０モル％、酸化セリウムの場合にあっては、６〜５０モル％、好ましくは８〜２０モル％、酸化カルシウムや酸化マグネシウムの場合にあっては、５〜４０モル％、好ましくは５〜２０モル％とすることが望ましいが、その中でも特に酸化イットリウムを安定化剤として用いることが好ましく、その場合においては、１．５〜１０モル％、更に好ましくは２〜４モル％とすることが望ましい。また、焼結助剤等の添加物としてアルミナ、シリカ、遷移金属酸化物等を０．０５〜２０ｗｔ％の範囲で添加することが可能であるが、圧電／電歪素子１８ａ及び１８ｂの形成方法として、膜形成法による焼成一体化を採用する場合は、アルミナ、マグネシア、遷移金属酸化物等を添加物として添加することも好ましい。
【００７２】
なお、機械的強度と安定した結晶相が得られるように、ジルコニアの平均結晶粒子径を０．０５〜３μｍ、好ましくは０．０５〜１μｍとすることが望ましい。また、上述のように、薄板部１２ａ及び１２ｂについては、可動部２０ａ及び２０ｂ並びに固定部１４と同様のセラミックスを用いることができるが、好ましくは、実質的に同一の材料を用いて構成することが、接合部分の信頼性、圧電／電歪デバイス１０の強度、製造の煩雑さの低減を図る上で有利である。
【００７３】
圧電／電歪素子１８ａ及び１８ｂは、少なくとも圧電／電歪層２２と、該圧電／電歪層２２に電界をかけるための一対の電極層２４及び２６を有するものであり、ユニモルフ型、バイモルフ型等の圧電／電歪素子を用いることができるが、薄板部１２ａ及び１２ｂと組み合わせたユニモルフ型の方が、発生する変位量の安定性に優れ、軽量化に有利であるため、このような圧電／電歪デバイス１０に適している。
【００７４】
前記圧電／電歪素子１８ａ及び１８ｂは、図１に示すように、薄板部１２ａ及び１２ｂの側面に形成する方が薄板部１２ａ及び１２ｂをより大きく駆動させることができる点で好ましい。
【００７５】
圧電／電歪層２２には、圧電セラミックスが好適に用いられるが、電歪セラミックスや強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。但し、この圧電／電歪デバイス１０をハードディスクドライブの磁気ヘッドの位置決め等に用いる場合は、可動部２０ａ及び２０ｂの変位量と駆動電圧、又は出力電圧とのリニアリティが重要とされるため、歪み履歴の小さい材料を用いることが好ましく、抗電界が１０ｋＶ／ｍｍ以下の材料を用いることが好ましい。
【００７６】
具体的な材料としては、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独で、あるいは混合物として含有するセラミックスが挙げられる。
【００７７】
特に、高い電気機械結合係数と圧電定数を有し、圧電／電歪層２２の焼結時における薄板部（セラミックス）１２ａ及び１２ｂとの反応性が小さく、安定した組成のものが得られる点において、ジルコン酸鉛、チタン酸鉛、及びマグネシウムニオブ酸鉛を主成分とする材料、もしくはチタン酸ナトリウムビスマスを主成分とする材料が好適に用いられる。
【００７８】
更に、前記材料に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ等の酸化物等を単独で、もしくは混合したセラミックスを用いてもよい。
【００７９】
例えば、主成分であるジルコン酸鉛とチタン酸鉛及びマグネシウムニオブ酸鉛に、ランタンやストロンチウムを含有させることにより、抗電界や圧電特性を調整可能となる等の利点を得られる場合がある。
【００８０】
なお、シリカ等のガラス化し易い材料の添加は避けることが望ましい。なぜならば、シリカ等の材料は、圧電／電歪層２２の熱処理時に、圧電／電歪材料と反応し易く、その組成を変動させ、圧電特性を劣化させるからである。
【００８１】
一方、圧電／電歪素子１８ａ及び１８ｂの一対の電極層２４及び２６は、室温で固体であり、導電性に優れた金属で構成されていることが好ましく、例えばアルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、白金、金、鉛等の金属単体、もしくはこれらの合金が用いられ、更に、これらに圧電／電歪層２２あるいは薄板部１２ａ及び１２ｂと同じ材料を分散させたサーメット材料を用いてもよい。
【００８２】
圧電／電歪素子１８ａ及び１８ｂにおける電極層２４及び２６の材料選定は、圧電／電歪層２２の形成方法に依存して決定される。例えば薄板部１２ａ及び１２ｂ上に一方の電極層２４を形成した後、前記電極層２４上に圧電／電歪層２２を焼成により形成する場合は、一方の電極層２４には、圧電／電歪層２２の焼成温度においても変化しない白金、パラジウム、白金−パラジウム合金、銀−パラジウム合金等の高融点金属を使用する必要があるが、圧電／電歪層２２を形成した後に、前記圧電／電歪層２２上に形成される最外層の他方の電極層２６は、低温で電極形成を行うことができるため、アルミニウム、金、銀等の低融点金属を主成分として使用することができる。
【００８３】
また、電極層２４及び２６の厚みは、少なからず圧電／電歪素子１８ａ及び１８ｂの変位を低下させる要因ともなるため、特に圧電／電歪層２２の焼成後に形成される電極には、焼成後に緻密でより薄い膜が得られる有機金属ペースト、例えば金レジネートペースト、白金レジネートペースト、銀レジネートペースト等の材料を用いることが好ましい。
【００８４】
そして、この実施の形態に係る圧電／電歪デバイス１０は、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサに好適に利用することができ、端面３４ａ及び３４ｂないし薄板部１２ａ及び１２ｂ間に取り付けられる物体のサイズを適宜調整することにより、センサの感度調整を容易に行えるという更なる利点がある。
【００８５】
また、圧電／電歪デバイス１０の製造方法においては、セラミック積層体の表面に圧電／電歪素子１８ａ及び１８ｂを形成する方法として、スクリーン印刷法、ディッピング法、塗布法、電気泳動法等の厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の薄膜形成法を用いることができる。
【００８６】
このような膜形成法を用いて圧電／電歪素子１８ａ及び１８ｂを形成することにより、接着剤を用いることなく、圧電／電歪素子１８ａ及び１８ｂと薄板部１２ａ及び１２ｂとを一体的に接合、配置することができ、信頼性、再現性を確保できると共に、集積化を容易にすることができる。
【００８７】
この場合、厚膜形成法により圧電／電歪素子１８ａ及び１８ｂを形成することが好ましい。特に、圧電／電歪層２２の形成において厚膜形成法を用いれば、平均粒径０．０１〜５μｍ、好ましくは０．０５〜３μｍの圧電セラミックスの粒子、粉末を主成分とするペーストやスラリー、又はサスペンションやエマルジョン、ゾル等を用いて膜化することができ、それを焼成することによって良好な圧電／電歪特性を得ることができるからである。
【００８８】
なお、電気泳動法は、膜を高い密度で、かつ、高い形状精度で形成できるという利点がある。また、スクリーン印刷法は、膜形成とパターン形成とを同時に行うことができるため、製造工程の簡略化に有利である。
【００８９】
また、セラミック積層体を切除する方法としては、ダイシング加工、ワイヤソー加工等の機械加工のほか、ＹＡＧレーザ、エキシマレーザ等のレーザ加工や電子ビーム加工を適用することが可能である。
【００９０】
次に、この実施の形態に係る圧電／電歪デバイス１０の製造方法について図７〜図９を参照しながら説明する。まず、定義付けをしておく。セラミックグリーンシートを積層して得られた積層体をセラミックグリーン積層体５８（例えば図８参照）と定義し、このセラミックグリーン積層体５８を焼成して一体化したものをセラミック積層体６０（例えば図９参照）と定義し、このセラミック積層体６０から不要な部分を切除して可動部２０ａ及び２０ｂ、薄板部１２ａ及び１２ｂ並びに固定部１４が一体化されたものをセラミック基体１６（図１参照）と定義する。
【００９１】
また、この製造方法においては、圧電／電歪デバイス１０を同一基体内に縦方向及び横方向にそれぞれ複数個配置した形態で、最終的にセラミック積層体６０をチップ単位に切断して、圧電／電歪デバイス１０を同一工程で多数個取りするものであるが、説明を簡単にするために、圧電／電歪デバイス１０の１個取りを主体にして説明する。
【００９２】
まず、ジルコニア等のセラミック粉末にバインダ、溶剤、分散剤、可塑剤等を添加混合してスラリーを作製し、これを脱泡処理後、リバースロールコーター法、ドクターブレード法等の方法により、所定の厚みを有するセラミックグリーンシートを作製する。
【００９３】
次に、金型を用いた打抜き加工やレーザ加工等の方法により、セラミックグリーンシートを図７のような種々の形状に加工して、複数枚の基体形成用のセラミックグリーンシート７０Ａ〜７０Ｄ、７２Ａ、７２Ｂ及び１０２Ａ〜１０２Ｇを得る。
【００９４】
前記セラミックグリーンシート７０Ａ〜７０Ｄは、圧電／電歪デバイス１０の端面３４ａ及び３４ｂを有する可動部２０ａ及び２０ｂを形成するための窓部１００が設けられた複数枚（例えば２枚）のセラミックグリーンシートであり、一方、セラミックグリーンシート１０２Ａ〜１０２Ｇは、少なくとも薄板部１２ａ及び１２ｂ間に空間を形成するための窓部５４が形成された複数枚（例えば４枚）のシートである。なお、セラミックグリーンシートの枚数は、あくまでも一例である。
【００９５】
その後、セラミックグリーンシート７２Ａ及び７２Ｂでセラミックグリーンシート７０Ａ〜７０Ｄ並びに１０２Ａ〜１０２Ｇを挟み込むようにして、これらセラミックグリーンシート７０Ａ〜７０Ｄ、７２Ａ及び７２Ｂ並びに１０２Ａ〜１０２Ｇを積層した後、圧着して、セラミックグリーン積層体５８とする（図８参照）。この積層にあたっては、セラミックグリーンシート１０２Ａ〜１０２Ｇを中央に配置して積層する。
【００９６】
このとき、窓部１００の存在により、圧着時に圧力がかからない部位が発生するため、積層、圧着の順番等を変更し、そのような部位が生じないようにする必要がある。その後、セラミックグリーン積層体５８を焼成してセラミック積層体６０（図９参照）を得る。
【００９７】
次に、図９に示すように、前記セラミック積層体６０の両表面、即ち、セラミックグリーンシート７２Ａ及び７２Ｂが積層された表面に相当する面に、幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成することによって、セラミック積層体６０上に圧電／電歪素子ブロック１６０を作製する。即ち、このとき、セラミック積層体６０と圧電／電歪素子ブロック１６０とを有する圧電／電歪デバイスブロック１６２が作製されることになる。
【００９８】
図９の例では、セラミック積層体６０の上下にそれぞれ圧電／電歪素子ブロック１６０を形成した例を示したが、セラミック積層体６０の片方に圧電／電歪素子ブロック１６０を形成するようにしてもよい。
【００９９】
次に、図９に示すように、圧電／電歪素子ブロック１６０が形成された圧電／電歪デバイスブロック１６２のうち、切断線Ｃ１、Ｃ２、Ｃ３に沿って切断することにより、圧電／電歪デバイスブロック１６２の側部と先端部を切除する。この切除によって、図１に示すように、セラミック基体１６に圧電／電歪素子１８ａ及び１８ｂが形成され、かつ、互いに対向する端面３４ａ及び３４ｂを有する可動部２０ａ及び２０ｂが形成された圧電／電歪デバイス１０を得る。
【０１００】
切断のタイミングは、切断線Ｃ１及びＣ２に沿って切断した後に、切断線Ｃ３に沿って切断してもよく、切断線Ｃ３に沿って切断した後に、切断線Ｃ１及びＣ２に沿って切断してもよい。もちろん、これらの切断を同時に行うようにしてもよい。また、切断線Ｃ３と対向する固定部１４の端面も適宜切断するようにしてもよい。
【０１０１】
その後、上述のようにして得られた圧電／電歪デバイス１０の圧電／電歪素子１８ａ及び１８ｂに対して熱処理を施す。この熱処理は、熱処理温度と時間との関係でみたとき、電極層２４、２６に含まれる金属が変形する臨界曲線と、電極層２４、２６に含まれる金属が破断する臨界曲線、あるいは圧電／電歪層２２が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行う。
【０１０２】
ここで、電極層２４、２６に含まれる金属が変形する臨界曲線とは、ＳＥＭ（走査電子顕微鏡）にて倍率１０００以上で熱処理前の電極層２４、２６と熱処理後の電極層２４、２６の形状を比較することによって、金属が変化しているかどうかを測定した結果から導かれる臨界曲線である。以下の説明では、「金属が変形する臨界曲線」を「金属の変形下限」と記す。
【０１０３】
圧電／電歪層２２が分解する臨界曲線については、まず、圧電／電歪層２２を大気中で高温環境下に置くと、圧電／電歪層２２中の揮発しやすい成分、例えばＰＺＴ（チタン酸ジルコン酸鉛）ではＰｂなどが揮発すると圧電／電歪層２２の組成がずれることになる。この状態で安定化させると、前記ずれた分に応じてＰＺＴ以外の相（異相）が析出する。つまり、圧電／電歪層２２が分解すると異相が析出することになる。従って、本実施の形態では、この異相が析出しない上限を「圧電／電歪層が分解する臨界曲線」としている。圧電／電歪層２２が分解して異相が析出すると、圧電／電歪層２２の特性が低下するため、分解は起きないことが望ましい。以下の説明では、「圧電／電歪層が分解する臨界曲線」を「圧電／電歪層の分解上限」と記す。
【０１０４】
図１０に、圧電／電歪層２２としてＰＺＴ（チタン酸ジルコン酸鉛）を用いた場合の該ＰＺＴの分解上限と、電極層２４、２６中の金属材料としてＰｔを用いた場合のＰｔの変形下限と、電極層２４、２６中の金属材料としてＡｕを用いた場合のＡｕの変形下限と、Ａｕの破断上限を示す。
【０１０５】
そして、電極層２４、２６の金属材料としてＰｔを用いた場合、前記熱処理は、Ｐｔの変形下限とＰＺＴの分解上限とで囲まれた領域で示される熱処理温度と時間で行うことが好ましい。
【０１０６】
また、電極層２４、２６の金属材料としてＡｕを用いた場合、前記熱処理は、Ａｕの変形下限とＡｕの破断上限とで囲まれた領域で示される熱処理温度と時間で行うことが好ましい。
【０１０７】
ここで、１つの実験例を示す。この実験例は、実施例１及び実施例２について、圧電／電歪素子１８ａ及び１８ｂの切断面における表面状態をＳＥＭ（走査電子顕微鏡）にて測定した。
【０１０８】
実施例１は、圧電／電歪層２２としてＰＺＴを用い、電極層２４、２６の金属材料としてＰｔを用い、熱処理条件として温度：６００℃、時間：５時間とした。即ち、図１０においてポイントＰ１にて示す条件で熱処理を行った。熱処理後の実施例１の表面形状を図１１に示す。
【０１０９】
実施例２は、圧電／電歪層２２としてＰＺＴを用い、電極層２４、２６の金属材料としてＰｔを用い、熱処理条件として温度：１０００℃、時間：１０分とした。即ち、図１０においてポイントＰ２にて示す条件で熱処理を行った。熱処理後の実施例２の表面形状を図１２に示す。
【０１１０】
図１１及び図１２において、横軸は、圧電／電歪素子１８ａ（及び１８ｂ）の先端を基準として厚み方向（薄板部１２ａ（及び１２ｂ）へ向かう方向）の距離を示し、縦軸は、圧電／電歪素子１８ａ（及び１８ｂ）の幅方向の距離を示す。
【０１１１】
なお、比較例として、熱処理を行わない場合の表面状態を測定したところ、切断のタイミングや切断装置の種類などによって、電極層２４、２６の端部２４ａ、２６ａが突出し過ぎたり、電極層２４、２６の端部２４ａ、２６ａが圧電／電歪層２２の端面２２ａよりも外部に突出していない、あるいは突出量ｔが小さすぎるなど、様々な形状があり、つまり、形状にばらつきがあり、特定することができなかった。
【０１１２】
図１１及び図１２の各曲線のうち、突出している部分１７０が電極層２４、２６の端部２４ａ、２６ａを示し、電極層２４、２６の端部２４ａ、２６ａ間の底部となっている部分１７２が圧電／電歪層２２の端面２２ａを示す。これら図１１及び図１２から、実施例１及び実施例２の表面形状にほとんど違いがないことがわかる。実施例１と実施例２では共に、電極層２４、２６の端部２４ａ、２６ａ間における圧電／電歪層２２の端面２２ａが凹状に変形していることがわかる。また、電極層２４、２６の端部２４ａ、２６ａの突出量ｔは、電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下になっており、ほぼ１μｍとなっている。
【０１１３】
このように、圧電／電歪デバイスブロック１６２を切断して圧電／電歪デバイス１０とした後の熱処理について、熱処理温度と時間との関係でみたとき、電極層２４、２６に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは圧電／電歪層２２が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことで、圧電／電歪層２２と電極層２４、２６との積層状態が外部に露呈する側面１５０において、前記熱処理後の電極層２４、２６の端部２４ａ、２６ａが、圧電／電歪層２２の端面２２ａよりも外部に突出し、その突出量ｔを電極層２４、２６間における圧電／電歪層２２の厚みＬｄの１／２以下とすることができる。
【０１１４】
また、上述の製造方法においては、圧電／電歪素子ブロック１６０を切断して複数の圧電／電歪素子１８ａ（及び１８ｂ）に分離した後に、圧電／電歪素子１８ａ（及び１８ｂ）に対して熱処理を施す、あるいは圧電／電歪デバイスブロック１６２を切断して複数の圧電／電歪デバイス１０に分離した後に、圧電／電歪デバイス１０の圧電／電歪素子１８ａ（及び１８ｂ）に対して熱処理を施すようにしているため、電極層２４、２６の表面が滑らかになり、バリがなくなる、あるいはバリを小さくすることができる。
【０１１５】
しかも、前記熱処理によって圧電／電歪層２２の結晶状態が修復されることから、熱処理前に発生していたマイクロクラックをほとんどなくすことができる。また、加工面（圧電／電歪層２２や電極層２４、２６の切断面）に残った加工歪みを減少させることができるため、圧電／電歪素子１８ａ及び１８ｂ、あるいは圧電／電歪デバイス１０としたときの特性の向上、信頼性を向上させることができる。
【０１１６】
ところで、本実施の形態に係る圧電／電歪デバイス１０を上述した種々の機器に取り付ける場合においては、その基準となる指標があれば好ましい。以下にその好ましい具体例について図１３〜図１５を参照しながら説明する。
【０１１７】
まず、第１の具体例に係る圧電／電歪デバイス１０Ａは、図１３に示すように、上述した本実施の形態に係る圧電／電歪デバイス１０とほぼ同様の構成を有するが、薄板部１２ａ及び１２ｂの先端部分が肉厚になっていない点と、固定部１４の内壁のうち、薄板部１２ａ及び１２ｂ近傍にそれぞれ切込み（切欠き）２００が形成されている点と、薄板部１２ａ及び１２ｂの各後端２１０（薄板部１２ａ及び１２ｂの先端２１２とは反対の端部）が固定部１４の後端面１４ａよりも後方に突出している点で異なる。つまり、固定部１４の後端面１４ａに２つの凸部２１４が形成された形となっている。
【０１１８】
この場合、まず、前記切込み２００を有することから、一対の薄板部１２ａ及び１２ｂの長さが実質的に長くなり、変位量を大きくとることができると共に、薄板部１２ａ及び１２ｂが撓みやすくなるため、消費電力の低減化も図ることができる。
【０１１９】
また、凸部２１４の端面２１４ａ（この例では、薄板部１２ａ及び１２ｂの各後端２１０に対応する）を、圧電／電歪デバイス１０Ａの取り付けの際の突き当て面とすることで、該圧電／電歪デバイス１０Ａの組み立て時の基準とすることができる。また、前記凸部２１４は、画像処理等を用いて位置決めする際の基準点として使用することもできる。
【０１２０】
しかも、圧電／電歪デバイス１０Ａを接着剤にて取り付ける際に、前記凸部２１４の存在によって接触面積が増加するため、強固に固定することができる。
【０１２１】
凸部２１４を形成するには、例えば、図７で示すセラミックグリーンシート７２Ａの長さ等を適宜設定したり、セラミックグリーンシート７２Ａの積層位置を相対的にずらすことで容易に実現することができる。一般に、セラミックグリーンシートは、長さや厚さ並びに幅等の寸法を高い精度で加工することができるため、上述のような位置決め基準として十分に確保することができる。
【０１２２】
凸部２１４の端面２１４ａは、平坦面のほか、テーパ面としてもよいし、凸部２１４自体を先鋭状としてもよい。テーパ面とした場合は、対向する突き当て面に対して線で接触させることができる。先鋭状とした場合は、対向する突き当て面に対して点で接触させることができる。この例のように、２つの凸部２１４を設ければ、対向する突き当て面に対して２点で接触させることができ、圧電／電歪デバイス１０Ａの位置決めを精度よく、かつ、簡単に行うことができる。
【０１２３】
もちろん、凸部２１４は、用途によって任意に形成位置を変更することができ、例えば図１４に示す第２の具体例に係る圧電／電歪デバイス１０Ｂのように、２つの凸部２１４を、固定部１４の端面１４ａのうち、上述した第１の具体例に係る圧電／電歪デバイス１０Ａの場合よりも内方に設けることもできる。この場合、上述した凸部２１４は、例えば図７のセラミックグリーンシート７０Ａ〜７０Ｄ、セラミックグリーンシート１０２Ａ〜１０２Ｇのいずれか２つの長さ等を変えたり、積層位置を相対的にずらす等によって容易に形成することができる。
【０１２４】
また、図１５に示す第３の具体例に係る圧電／電歪デバイス１０Ｃのように、固定部１４の端面１４ａには、上述した凸部２１４の代わりに、凹部２１６を形成するようにしてよい。これにより、例えば各種機器のうち、前記圧電／電歪デバイス１０Ｃが取り付けられる部分に例えば２条のレールが存在している場合に、該レールを凹部２１６内に挿入することによって圧電／電歪デバイス１０Ｃを各種機器に簡単に位置決めすることができ、圧電／電歪デバイス１０Ｃの取り付け作業が容易になる。
【０１２５】
凹部の形成は、例えば図７のセラミックグリーンシート７０Ａと７０Ｄの長さ等を変えたり（短くする等）、積層位置を相対的にずらす等によって容易に形成することができる。
【０１２６】
上述した圧電／電歪デバイス１０、１０ａ、１０ｂ、１０Ａ、１０Ｂ及び１０Ｃによれば、各種トランスデューサ、各種アクチュエータ、周波数領域機能部品（フィルタ）、トランス、通信用や動力用の振動子や共振子、発振子、ディスクリミネータ等の能動素子のほか、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサ用のセンサ素子として利用することができ、特に、光学機器、精密機器等の各種精密部品等の変位や位置決め調整、角度調整の機構に用いられる各種アクチュエータに好適に利用することができる。
【０１２７】
なお、この発明に係る圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【０１２８】
【発明の効果】
以上説明したように、本発明に係る圧電／電歪素子及び圧電／電歪デバイスによれば、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる。
【０１２９】
また、本発明に係る圧電／電歪素子の製造方法及び圧電／電歪デバイスの製造方法によれば、電極層の先端部において放電が発生しにくく、対向する電極層間における短絡も防止することができる圧電／電歪素子及び圧電／電歪デバイスを簡単に製造することができる。
【図面の簡単な説明】
【図１】本実施の形態に係る圧電／電歪デバイスの構成を示す斜視図である。
【図２】本実施の形態に係る圧電／電歪デバイスの圧電／電歪素子を示す拡大図である。
【図３】図２におけるＩＩＩ−ＩＩＩ線上の断面図である。
【図４】図３の一部拡大図である。
【図５】第１の変形例に係る圧電／電歪デバイスの圧電／電歪素子を示す拡大図である。
【図６】第２の変形例に係る圧電／電歪デバイスの圧電／電歪素子を示す拡大図である。
【図７】必要なセラミックグリーンシートの積層過程を示す説明図である。
【図８】セラミックグリーンシートを積層してセラミックグリーン積層体とした状態を示す説明図である。
【図９】セラミックグリーン積層体を焼成してセラミック積層体とした後、前記セラミック積層体に圧電／電歪素子ブロックを形成した状態（圧電／電歪デバイスブロックを形成した状態）を示す説明図である。
【図１０】本実施の形態に係る熱処理条件を示す特性図である。
【図１１】実施例１（熱処理条件：６００℃、５時間）における電極層の端部と圧電／電歪層の端面の形状を示す特性図である。
【図１２】実施例１（熱処理条件：１０００℃、１０分）における電極層の端部と圧電／電歪層の端面の形状を示す特性図である。
【図１３】第１の具体例に係る圧電／電歪デバイスを示す正面図である。
【図１４】第２の具体例に係る圧電／電歪デバイスを示す正面図である。
【図１５】第３の具体例に係る圧電／電歪デバイスを示す正面図である。
【符号の説明】
１０、１０ａ、１０ｂ、１０Ａ〜１０Ｃ…圧電／電歪デバイス
１６…セラミック基体
１８ａ、１８ｂ…圧電／電歪素子 ２２…圧電／電歪層
２２ａ…端面 ２４…一方の電極層
２４ａ…端部 ２６…他方の電極層
２６ａ…端部 ６０…セラミック積層体
１６０…圧電／電歪素子ブロック
１６２…圧電／電歪デバイスブロック
Claims (8)
- 圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有し、
前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下であることを特徴とする圧電／電歪素子。 - 請求項１記載の圧電／電歪素子において、
前記突出量が０．５μｍ以上、２μｍ以下であることを特徴とする圧電／電歪素子。 - 請求項１又は２記載の圧電／電歪素子において、
前記電極層はサーメットを含むことを特徴とする圧電／電歪素子。 - 圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する圧電／電歪素子の製造方法において、
幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成して圧電／電歪素子ブロックを作製する工程と、
前記圧電／電歪素子ブロックを切断して複数の圧電／電歪素子に分離する工程と、
前記圧電／電歪素子に対して熱処理を施す工程とを有し、
前記熱処理は、熱処理温度と時間との関係でみたとき、前記電極層に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは前記圧電／電歪層が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことを特徴とする圧電／電歪素子の製造方法。 - 請求項４記載の圧電／電歪素子の製造方法において、
前記熱処理は、前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記熱処理後の前記電極層の端部が、前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下となる温度と時間で行うことを特徴とする圧電／電歪素子の製造方法。 - 請求項５記載の圧電／電歪素子の製造方法において、
前記突出量が０．５μｍ以上、２μｍ以下であることを特徴とする圧電／電歪素子の製造方法。 - セラミック基体上に、積層型の圧電／電歪素子を少なくとも有し、
前記圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有し、
前記圧電／電歪層と前記電極層との積層状態が外部に露呈する側面において、前記電極層の端部が前記圧電／電歪層の端面よりも外部に突出し、その突出量が前記電極層間における前記圧電／電歪層の厚みの１／２以下であることを特徴とする圧電／電歪デバイス。 - セラミック基体上に、積層型の圧電／電歪素子を少なくとも有し、
前記圧電／電歪素子は、圧電／電歪層と電極層とが互い違いに櫛歯状に積層された構造を有する圧電／電歪デバイスの製造方法において、
セラミック積層体上に、幅広の圧電／電歪層と幅広の電極層とを互い違いに櫛歯状に積層し、焼成して圧電／電歪デバイスブロックを作製する工程と、
前記圧電／電歪デバイスブロックを切断して複数の圧電／電歪デバイスに分離する工程と、
前記圧電／電歪デバイスの前記圧電／電歪素子に対して熱処理を施す工程とを有し、
前記熱処理は、熱処理温度と時間との関係でみたとき、前記電極層に含まれる金属が変形する臨界曲線と、前記金属が破断する臨界曲線、あるいは前記圧電／電歪層が分解する臨界曲線とで囲まれた領域で示される熱処理温度と時間で行うことを特徴とする圧電／電歪デバイスの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003162694A JP2004363489A (ja) | 2003-06-06 | 2003-06-06 | 圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法 |
| CNA2004800120722A CN1784792A (zh) | 2003-06-06 | 2004-06-04 | 压电/电致伸缩元件及其制造方法 |
| PCT/JP2004/007837 WO2004109819A1 (ja) | 2003-06-06 | 2004-06-04 | 圧電／電歪素子及びその製造方法 |
| US11/263,027 US7348711B2 (en) | 2003-06-06 | 2005-10-31 | Piezoelectric/electrostrictive element, method of manufacturing piezoelectric/electrostrictive element, piezoelectric/electrostrictive device, and method of manufacturing piezoelectric/electrostrictive device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003162694A JP2004363489A (ja) | 2003-06-06 | 2003-06-06 | 圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004363489A true JP2004363489A (ja) | 2004-12-24 |
Family
ID=33508675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003162694A Pending JP2004363489A (ja) | 2003-06-06 | 2003-06-06 | 圧電／電歪素子、圧電／電歪素子の製造方法、圧電／電歪デバイス及び圧電／電歪デバイスの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7348711B2 (ja) |
| JP (1) | JP2004363489A (ja) |
| CN (1) | CN1784792A (ja) |
| WO (1) | WO2004109819A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134561A (ja) * | 2005-11-11 | 2007-05-31 | Fujitsu Ltd | 多層圧電素子の形成方法 |
| WO2011024948A1 (ja) * | 2009-08-27 | 2011-03-03 | 京セラ株式会社 | 積層型圧電素子およびこれを用いた噴射装置ならびに燃料噴射システム |
| JP7390390B2 (ja) | 2019-10-16 | 2023-12-01 | 富士フイルム株式会社 | 圧電フィルムおよび圧電フィルムの製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4255869B2 (ja) * | 2004-03-24 | 2009-04-15 | ヒタチグローバルストレージテクノロジーズネザーランドビーブイ | 磁気ディスク装置およびそれに用いる磁気ヘッドスライダ |
| CN102270482A (zh) | 2005-01-28 | 2011-12-07 | 松下电器产业株式会社 | 记录介质、程序和再现方法 |
| JP4735840B2 (ja) * | 2005-12-06 | 2011-07-27 | セイコーエプソン株式会社 | 圧電体積層体、表面弾性波素子、薄膜圧電共振子および圧電アクチュエータ |
| CN101132215B (zh) * | 2006-08-25 | 2012-01-11 | 上海贝尔股份有限公司 | 演进多媒体广播多播业务基站、用户设备和方法 |
| JP4492821B2 (ja) * | 2007-03-13 | 2010-06-30 | セイコーエプソン株式会社 | 圧電素子 |
| US8237334B2 (en) | 2009-04-22 | 2012-08-07 | Parker-Hannifin Corporation | Piezo actuator |
| US8436316B2 (en) * | 2009-04-30 | 2013-05-07 | Sagamore/Adams Laboratories Llc | Compositions and methods for determining directionality of radiation |
| JP5429482B2 (ja) * | 2010-01-06 | 2014-02-26 | セイコーエプソン株式会社 | 液体噴射ヘッド及び液体噴射装置 |
| CN101840991B (zh) * | 2010-04-30 | 2012-01-25 | 清华大学 | 电致动结构及电致动元件 |
| CN105915114B (zh) * | 2016-05-31 | 2018-05-01 | 太原市一正泰输配电设备制造有限公司 | 一种基于压电发电的能量收集装置及控制系统和控制方法 |
| CN106739505B (zh) * | 2016-11-09 | 2018-08-14 | 西安交通大学 | 一种复合腔体压电喷墨打印头及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5163209A (en) * | 1989-04-26 | 1992-11-17 | Hitachi, Ltd. | Method of manufacturing a stack-type piezoelectric element |
| JP2508323B2 (ja) * | 1989-12-15 | 1996-06-19 | トヨタ自動車株式会社 | 積層型圧電アクチュエ―タの製造方法 |
| US5459371A (en) * | 1993-03-12 | 1995-10-17 | Brother Kogyo Kabushiki Kaisha | Multilayer piezoelectric element |
| JP3509985B2 (ja) * | 1995-03-24 | 2004-03-22 | 三菱電機株式会社 | 半導体デバイスのチップ分離方法 |
| US5745278A (en) * | 1997-02-05 | 1998-04-28 | Raytheon Optical Systems, Inc. | Innovative deformable mirror actuator configuration |
| JPH10290031A (ja) * | 1997-04-11 | 1998-10-27 | Nissan Motor Co Ltd | 積層型圧電アクチュエータおよびその製造方法 |
| DE19802302A1 (de) * | 1998-01-22 | 1999-07-29 | Bosch Gmbh Robert | Piezoelektrischer Aktor |
| US6335586B1 (en) | 1998-12-28 | 2002-01-01 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device and production method thereof |
| DE19913271A1 (de) * | 1999-03-24 | 2000-09-28 | Bosch Gmbh Robert | Piezoelektrischer Aktor |
| DE19936713C2 (de) * | 1999-08-06 | 2001-08-23 | Bosch Gmbh Robert | Piezokeramischer Aktor sowie Verfahren zu seiner Herstellung |
| US6498419B1 (en) * | 1999-10-01 | 2002-12-24 | Ngk Insulators, Ltd. | Piezoelectric/electrostrictive device having mutually opposing end surfaces and method of manufacturing the same |
| JP3512383B2 (ja) * | 2000-08-25 | 2004-03-29 | 日本碍子株式会社 | 電流制御素子 |
-
2003
- 2003-06-06 JP JP2003162694A patent/JP2004363489A/ja active Pending
-
2004
- 2004-06-04 WO PCT/JP2004/007837 patent/WO2004109819A1/ja active Application Filing
- 2004-06-04 CN CNA2004800120722A patent/CN1784792A/zh active Pending
-
2005
- 2005-10-31 US US11/263,027 patent/US7348711B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007134561A (ja) * | 2005-11-11 | 2007-05-31 | Fujitsu Ltd | 多層圧電素子の形成方法 |
| WO2011024948A1 (ja) * | 2009-08-27 | 2011-03-03 | 京セラ株式会社 | 積層型圧電素子およびこれを用いた噴射装置ならびに燃料噴射システム |
| JP7390390B2 (ja) | 2019-10-16 | 2023-12-01 | 富士フイルム株式会社 | 圧電フィルムおよび圧電フィルムの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004109819A1 (ja) | 2004-12-16 |
| US20060061237A1 (en) | 2006-03-23 |
| CN1784792A (zh) | 2006-06-07 |
| US7348711B2 (en) | 2008-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7348711B2 (en) | Piezoelectric/electrostrictive element, method of manufacturing piezoelectric/electrostrictive element, piezoelectric/electrostrictive device, and method of manufacturing piezoelectric/electrostrictive device | |
| US7336020B2 (en) | Piezoelectric/electrostrictive device and method of manufacturing same | |
| US6448691B1 (en) | Piezoelectric/electrostrictive device and method of manufacturing same | |
| JP2001320103A (ja) | 圧電／電歪デバイス及びその製造方法 | |
| WO2001097296A1 (fr) | Dispositif piezoelectrique/electrostrictif et son procede de fabrication | |
| JP2001320105A (ja) | 圧電／電歪デバイス及びその製造方法 | |
| US6858971B2 (en) | Piezoelectric/electrostrictive device | |
| EP1250031B1 (en) | Wiring board with piezoelectric/electrostrictive element and method of manufacturing same | |
| JP3845543B2 (ja) | 圧電／電歪デバイス及びその製造方法 | |
| JP3999473B2 (ja) | 耐久性に優れた一体型圧電／電歪膜型素子およびその製造方法 | |
| JP4566439B2 (ja) | 圧電／電歪デバイスおよびその製造方法 | |
| JP4067491B2 (ja) | 圧電／電歪デバイスの製造方法 | |
| JP3436725B2 (ja) | 圧電／電歪デバイス及びその製造方法 | |
| JP4562756B2 (ja) | 圧電／電歪デバイス | |
| JP4842523B2 (ja) | 配線基板 | |
| JP3999132B2 (ja) | 圧電／電歪デバイス | |
| US20050035688A1 (en) | Piezoelectric/electrostrictive device and method of manufacturing same | |
| JP4914745B2 (ja) | 配線基板及びその製造方法 | |
| JP2001274473A (ja) | 圧電／電歪デバイス | |
| JP2003163386A (ja) | 圧電／電歪デバイス | |
| JP2006019520A (ja) | 圧電／電歪デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091020 |