以下、本発明に係る配線基板及びその製造方法の実施の形態例を図1〜図19Bを参照しながら説明する。
まず、第1の実施の形態に係る配線基板110Aは、セラミック基体112上に下部電極層による第1の配線パターン114が形成され、該第1の配線パターン114上に圧電/電歪層116が形成され、該圧電/電歪層116上に上部電極層による第2の配線パターン118が形成されて構成されている。
第1及び第2の配線パターン114及び118は、例えば図2A及び図2Bに示すように、それぞれミアンダ形状とされている。
そして、セラミック基体112上に第1及び第2の配線パターン114及び118と圧電/電歪層116を形成する場合は、まず、セラミック基体112上に電極材料を含むサーメットを形成した後、焼成して、前記電極材料による第1の配線パターン114を形成し、その後、圧電/電歪材料のペーストによってパターンを形成した後、焼成して、前記圧電/電歪材料による圧電/電歪層116を形成する。そして、圧電/電歪層116上に電極材料を含むサーメットを形成した後、焼成して、前記電極材料による第2の配線パターン118を形成する。上述の一連の処理が終了した段階で、第1の実施の形態に係る配線基板110Aが作製されることになる。
このとき、例えば図2Aに示すように、第1の配線パターン114がミアンダ形状を有することから、該第1の配線パターン114の平面形状の関係でセラミック基体112上に電極層が形成されない部分、即ち、空隙120が形成されることになる。
この空隙120は、セラミック基体112と圧電/電歪層116とが対向する部分であるが、この空隙120の発生は、セラミック基体112の構成材料と圧電/電歪層116の構成材料が接合し難いことが原因となっている。
通常は、この空隙120の部分があると、圧電/電歪層116が一部浮いたかたちとなり、その浮いた部分がセラミック基体112に対して拘束されない部分として存在することとなり、外力によって動きやすい構造となる。そのため、剥がれが生じやすくなる。
しかし、第1の実施の形態では、図1に示すように、第1の配線パターン114間の空隙120の部分に電極材料を含むサーメットあるいは圧電/電歪材料を含むサーメットによる絶縁層122が充填されて構成されている。なお、図1では、空隙120に絶縁層122が充填されて、実際には空隙120は存在しない形態となっているため、図1上において空隙120に対する参照符号の表示は便宜的にカッコ書きの符号で示す。
そして、絶縁層122を電極材料を含むサーメットにて構成した場合は、第1の配線パターン114上に形成される圧電/電歪層116は、電極材料と付着しやすいため、第1の配線パターン114に加えて、電極材料のサーメットによる絶縁層122とも強固に結合することとなる。従って、第1の配線パターン114上の圧電/電歪層116は剥がれにくくなる。
また、絶縁層122を圧電/電歪材料を含むサーメットにて構成した場合は、第1の配線パターン114上に形成される圧電/電歪層116は、上述のように、電極材料と付着しやすいことから、第1の配線パターン114と強固に結合すると共に、絶縁層122が圧電/電歪材料で構成されているため、該絶縁層122とも強固に結合することとなる。従って、第1の配線パターン114上の圧電/電歪層116は剥がれにくくなる。
つまり、第1の実施の形態においては、配線基板110Aを構成する圧電/電歪層116の剥がれを防止することができ、配線基板110Aの製造に関する工数の削減化、スループットの向上を図ることができ、併せて配線基板110Aとしての機能の低下も防止することができる。
この第1の実施の形態に係る配線基板110Aの製造方法について、具体的に、例えば絶縁層122として電極材料を含むサーメットにて構成する場合の製造方法について図3A〜図4Bを参照しながら説明する。
まず、図3Aに示すように、セラミック材料を含む原料に基づいて所定の形状に成形した後、焼成して前記セラミック基体112を作製する。
次いで、セラミック基体112上に、電極材料を含むサーメット、例えばPt/ジルコニアによる第1のサーメット層130を例えばスクリーン印刷により形成した後、露出するセラミック基体112上に電極材料を含むサーメット、例えばPt/ジルコニアによる第2のサーメット層132を例えばスクリーン印刷により形成する。
その後、図3Bに示すように、焼成して、第1のサーメット層130による第1の配線パターン114と第2のサーメット層132による絶縁層122を同時に形成する。
その後、図3Cに示すように、圧電/電歪材料のペースト、例えばPZTペースト134を例えばスクリーン印刷により形成した後、図4Aに示すように、焼成して、PZTによる圧電/電歪層116を形成する。
その後、図4Bに示すように、圧電/電歪層116上に電極材料を含むサーメット、例えばPt/ジルコニアによる第3のサーメット層136を例えばスクリーン印刷により形成する。
その後、焼成して、前記第3のサーメット層136による第2の配線パターン118を形成することにより、図1に示す配線基板110Aを得る。
上述の製造方法によれば、圧電/電歪層116が容易に剥がれない高信頼性のある配線基板110Aを安価に、かつ、容易に作製することができる。
なお、絶縁層122を電極材料を含むサーメットにて構成する場合においては、絶縁層122での絶縁性を確保するために、電極材料をセラミック成分の量よりも少なめに配合させることが好ましい。そして、絶縁層122での絶縁性は、(1)絶縁体であるセラミックスと電極材料の金属の配合比について、セラミックスの比を大きくすること、(2)セラミックスの結晶粒を大きくすること、焼成温度を低くすること等で調整可能である。また、セラミック成分の配合は、圧電/電歪材料とするか、あるいは基体材料とするか、あるいはこれら両方を混ぜるかを選択して配合することが好ましい。
次に、第2の実施の形態に係る配線基板110Bについて図5〜図8Cを参照しながら説明する。
この第2の実施の形態に係る配線基板110Bは、図5に示すように、上述した第1の実施の形態に係る配線基板110Aとほぼ同様の構成を有するが、第1の配線パターン114が3層構造となっている点と、第1の配線パターン114の空隙120に絶縁層122が充填されていない点で異なる。
即ち、この第1の配線パターン114は、セラミック基体112上に直接形成され、かつ、基体材料と電極材料のサーメットによる第1の層140と、該第1の層140上に形成され、かつ、電極材料による第2の層142と、該第2の層142上に形成され、かつ、圧電/電歪材料と電極材料のサーメットによる第3の層144とを有して構成されている。
この場合、第1の配線パターン114における第1の層140が基体材料を含むサーメットにて構成されているため、該第1の層140とセラミック基体112とは強固に結合されることとなる。また、第1の配線パターン114における第3の層144が圧電/電歪材料を含むサーメットにて構成されているため、該第3の層144と圧電/電歪層116とは強固に結合されることとなる。
従って、第1の配線パターン114は、下層のセラミック基体112と強固に結合されると共に、上層の圧電/電歪層116とも強固に結合されることになり、たとえ第1の配線パターン114に空隙120が生じていても、圧電/電歪層116は剥がれにくくなる。
次に、この第2の実施の形態に係る配線基板110Bの製造方法について図6A〜図8Cを参照しながら説明する。
まず、図6Aに示すように、セラミック材料を含む原料に基づいて所定の形状に成形した後、焼成して前記セラミック基体112を作製する。
次いで、セラミック基体112上に、電極材料と基体材料を含むサーメット、例えばPt/ジルコニアによる第1のサーメット層150を例えばスクリーン印刷により形成した後、図6Bに示すように、焼成して、第1のサーメット層150による第1の層140を形成する。
その後、図6Cに示すように、第1の層140上に、電極材料のペースト、例えばPtペースト152を例えばスクリーン印刷により形成した後、図7Aに示すように、焼成して、Ptペースト152による第2の層142を形成する。
その後、図7Bに示すように、第2の層142上に、電極材料と圧電/電歪材料を含むサーメット、例えばPt/PZTによる第2のサーメット層154を例えばスクリーン印刷により形成した後、図7Cに示すように、焼成して、第2のサーメット層154による第3の層144を形成する。この段階で、セラミック基体112上には、第1〜第3の層140、142及び144の積層体による第1の配線パターン114が形成されることになる。
その後、図8Aに示すように、圧電/電歪材料のペースト、例えばPZTペースト156を例えばスクリーン印刷により形成する。このとき、第1の配線パターン114の空隙120内にも前記PZTペースト156が入り込むこととなる。その後、図8Bに示すように、焼成を行って、PZTによる圧電/電歪層116を形成する。このとき、前記PZTペースト156のうち、セラミック基体112と接触していた部分が焼成によって収縮し、圧電/電歪層116となった段階において、前記第1の配線パターン114の空隙120が現れることとなる。
その後、図8Cに示すように、圧電/電歪層116上に電極材料を含むサーメット、例えばPt/ジルコニアによる第3のサーメット層136を例えばスクリーン印刷により形成する。
その後、焼成して、前記第3のサーメット層136による第2の配線パターン118を形成することにより、第2の実施の形態に係る配線基板110Bを得る。
上述の製造方法によれば、第1の配線パターン114に空隙120があったとしても、圧電/電歪層116が容易に剥がれない高信頼性のある配線基板110Bを安価に、かつ、容易に作製することができる。
次に、第3の実施の形態に係る配線基板110Cについて図9を参照しながら説明する。
この第3の実施の形態に係る配線基板110Cは、図9に示すように、上述した第2の実施の形態に係る配線基板110Bとほぼ同様の構成を有するが、第1の配線パターン114における空隙120に絶縁層122が充填されている点で異なる。即ち、この第3の実施の形態に係る配線基板110Cは、第1及び第2の実施の形態に係る配線基板110A及び110Bを組み合わせた構成を有する。
絶縁層122は、電極材料を含むサーメットあるいは圧電/電歪材料を含むサーメットによって構成される。
この第3の実施の形態に係る配線基板110Cは、第1の配線パターン114がセラミック基体112と圧電/電歪層116に強固に結合されると共に、第1の配線パターン114の空隙120内に充填された絶縁層122により、圧電/電歪層116の一部が空隙120上に配置されるということがなくなる。そのため、加工時や洗浄時における圧電/電歪層116の剥がれを確実に防止することができる。
次に、第3の実施の形態に係る配線基板110Cを圧電/電歪デバイス10に適用した実施例について図10〜図19Bを参照しながら説明する。
この実施例に係る圧電/電歪デバイス10は、圧電/電歪素子により電気的エネルギと機械的エネルギとを相互に変換する素子を包含する概念である。従って、各種アクチュエータや振動子等の能動素子、特に、逆圧電効果や電歪効果による変位を利用した変位素子として最も好適に用いられるほか、加速度センサ素子や衝撃センサ素子等の受動素子としても好適に使用され得る。
そして、この実施例に係る圧電/電歪デバイス10は、図10に示すように、相対向する一対の薄板部12a及び12bと、これら薄板部12a及び12bを支持する固定部14とが一体に形成されたセラミック基体16を具備し、一対の薄板部12a及び12bの各一部にそれぞれ圧電/電歪素子18a及び18bが形成されて構成されている。
つまり、この圧電/電歪デバイス10は、前記圧電/電歪素子18a及び/又は18bの駆動によって一対の薄板部12a及び12bが変位し、あるいは薄板部12a及び12bの変位を圧電/電歪素子18a及び/又は18bにより検出する構成を有する。従って、図10の例では、薄板部12a及び12bと圧電/電歪素子18a及び18bにてアクチュエータ部19a及び19bが構成されることになる。このことから、一対の薄板部12a及び12bは、固定部14によって振動可能に支持された振動部として機能することになる。
更に、一対の薄板部12a及び12bは、各先端部分が内方に向かって肉厚とされ、該肉厚部分は、薄板部12a及び12bの変位動作に伴って変位する可動部20a及び20bとして機能することになる。以下、一対の薄板部12a及び12bの先端部分を可動部20a及び20bと記す。
なお、可動部20a及び20bの互いに対向する端面34a及び34b間には空隙(空気)36を介在させるようにしてもよいし、図示しないが、これら端面34a及び34bの間に可動部20a及び20bの構成部材と同じ材質あるいは異なる材質からなる複数の部材を介在させるようにしてもよい。この場合、各可動部20a及び20bの互いに対向する端面34a及び34bは取付面34a及び34bとして機能することになる。
セラミック基体16は、例えばセラミックグリーン積層体を焼成により一体化したセラミック積層体で構成されている。これについては後述する。
このようなセラミックスの一体化物は、各部の接合部に接着剤が介在しないことから、経時的な状態変化がほとんど生じないため、接合部位の信頼性が高く、かつ、剛性確保に有利な構造であることに加え、後述するセラミックグリーンシート積層法により、容易に製造することが可能である。
そして、圧電/電歪素子18a及び18bは、後述のとおり別体として圧電/電歪素子18a及び18bを準備して、セラミック基体16に膜形成法を用いることにより、直接セラミック基体16に形成されることとなる。
この圧電/電歪素子18a及び18bは、圧電/電歪層22と、該圧電/電歪層22の両側に形成された一対の電極24及び26とを有して構成され、該一対の電極24及び26のうち、一方の電極24が少なくとも一対の薄板部12a及び12bに形成されている。
本実施例では、圧電/電歪層22並びに一対の電極24及び26をそれぞれ多層構造とし、一方の電極24と他方の電極26を断面ほぼ櫛歯状となるようにそれぞれ互い違いに積層し、これら一方の電極24と他方の電極26が圧電/電歪層22を間に挟んで重なる部分が多段構成とされた圧電/電歪素子18a及び18bとした場合を主体に説明するが、多層構造に限らず単層構造であってもよい。この場合、層の数は特に限定しないが、10層以下が好ましく、更に好ましくは5層以下である。
圧電/電歪素子18a及び18bは、図11の拡大図に示すように、圧電/電歪層22が4層構造(第1層目〜第4層目の圧電/電歪層22A〜22D)とされている。
特に、セラミック基体16の薄板部12a及び12b、可動部20a及び20b、並びに固定部14の各側面にかけてほぼ連続して第1の配線パターン50が形成されている。この第1の配線パターン50は、固定部14の側面において空隙40によって一方の部分24A(一方の電極24を構成する部分)と他方の部分26A(他方の電極26を構成する部分)とに分離されている。
また、前記空隙40には絶縁層42が充填されており、第1の配線パターンにおける絶縁部44として機能することとなる。
そして、一方の電極24は、前記第1の配線パターン50における一方の部分24Aと、第1層目の圧電/電歪層22Aの上面に形成された第2の配線パターン24Bと、第3層目の圧電/電歪層22Cの上面に形成された第4の配線パターン24Cとで櫛歯状に構成されている。
他方の電極26は、前記第1の配線パターン50の他方の部分26Aと、第2層目の圧電/電歪層22Bの上面に形成された第3の配線パターン26Bと、第4層目の圧電/電歪層22Dの上面に形成された第5の配線パターン26Cとで櫛歯状に構成されている。
また、第1の配線パターン50における一方の部分24A、第2の配線パターン24B及び第4の配線パターン24Cが積層された部分の上面には一方の端子28が形成され、最上層に位置する第5の配線パターン26Cの端部には他方の端子30が形成されている。
前記絶縁部44は、(1)圧電/電歪素子18a及び18bの後端部46(空隙40の後端側端部から固定部14の後端までの部分)におけるアクチュエータを駆動させないこと、(2)一方の端子28の端部で短絡が生じにくくすること等の効果を有する。
そして、この実施例に係る圧電/電歪デバイス10は、図11に示すように、前記第1の配線パターン50が3層構造とされている。
具体的には、上述した第3の実施の形態に係る配線基板110Cと同様に、セラミック基体16上に直接形成され、かつ、基体材料と電極材料のサーメットによる第1の層140と、該第1の層140上に形成され、かつ、電極材料による第2の層142と、該第2の層142上に形成され、かつ、圧電/電歪材料と電極材料のサーメットによる第3の層144とを有して構成されている。
更に、この実施例では、他方の電極26のうち、最上層の第5の配線パターン26Cが電極材料のレジネートによって構成され、一方の電極24及び他方の電極26の各中間パターン(第2〜第4の配線パターン24B、26B及び24C)が電極材料と圧電/電歪材料とのサーメットにて構成されている。
この場合、前記第2〜第4の配線パターン24B、26B及び24Cは、導体層として機能させる必要から、電極材料と圧電/電歪材料の配合比は、4:6〜9:1であることが好ましい。電極材料の配合比が4より小さいと導体として機能しにくく、9より大きいと電極を薄くする効果と圧電/電歪層との付着力が共に低減する可能性がある。上述の配合条件を満足することにより、各中間パターンは、それぞれ2μm以下の導体層として構成させることができ、しかも、局所的に導体部分がなくなるいわゆる欠けがなくなり、ほぼ設計通りのパターン形状を得ることができる。
次に、この実施例に係る圧電/電歪デバイス10の製造方法について図12〜図19Bを参照しながら説明する。まず、定義付けをしておく。セラミックグリーンシートを積層して得られた積層体をセラミックグリーン積層体58(例えば図13参照)と定義し、このセラミックグリーン積層体58を焼成して一体化したものをセラミック積層体60(例えば図14参照)と定義し、このセラミック積層体60から不要な部分を切除して可動部20a及び20b、薄板部12a及び12b並びに固定部14が一体化されたものをセラミック基体16(図10参照)と定義する。
また、この製造方法においては、圧電/電歪デバイス10を同一基板内に縦方向及び横方向にそれぞれ複数個配置した形態で、最終的にセラミック積層体60をチップ単位に切断して、圧電/電歪デバイス10を同一工程で多数個取りするものであるが、説明を簡単にするために、圧電/電歪デバイス10の1個取りを主体にして説明する。
まず、ジルコニア等のセラミック粉末にバインダ、溶剤、分散剤、可塑剤等を添加混合してスラリーを作製し、これを脱泡処理後、リバースロールコーター法、ドクターブレード法等の方法により、所定の厚みを有するセラミックグリーンシートを作製する。
次に、金型を用いた打抜加工やレーザ加工等の方法により、セラミックグリーンシートを図12のような種々の形状に加工して、複数枚の基体形成用のセラミックグリーンシート70A〜70D、72A及び72B、102A〜102Gを得る。
これらセラミックグリーンシート70A〜70D、72A及び72B、102A〜102Gは、少なくとも薄板部12a及び12b間に空間を形成するための窓部54が形成された複数枚(例えば4枚)のセラミックグリーンシート70A〜70Dと、薄板部12a及び12b間に空間を形成するための窓部54と互いに対向する端面34a及び34bを有する可動部20a及び20bを形成するための窓部100とが連続形成された複数枚(例えば7枚)のセラミックグリーンシート102A〜102Gと、後に薄板部12a及び12bとなる複数枚(例えば2枚)のセラミックグリーンシート72A及び72Bである。なお、セラミックグリーンシートの枚数は、あくまでも一例である。
その後、図13に示すように、セラミックグリーンシート72A及び72Bでセラミックグリーンシート70A〜70D並びに102A〜102Gを挟み込むようにして、これらセラミックグリーンシート70A〜70D、72A及び72B並びに102A〜102Gを積層・圧着して、セラミックグリーン積層体58とする。この積層にあたってはセラミックグリーンシート102A〜102Gを中央に位置させて積層する。
このとき、窓部100の存在により、圧着時に圧力がかからない部位が発生するため、積層、圧着の順番等を変更し、そのような部位が生じないようにする必要がある。その後、セラミックグリーン積層体58を焼成してセラミック積層体60(図14参照)を得る。
次に、図14に示すように、前記セラミック積層体60の両表面、即ち、セラミックグリーンシート72A及び72Bが積層された表面に相当する表面にそれぞれ多層構造の圧電/電歪素子18a及び18bを形成し、焼成によって圧電/電歪素子18a及び18bをセラミック積層体60に一体化させる。もちろん、圧電/電歪素子は片側の表面のみに形成してもよい。
ここで、セラミック積層体60の一表面に多層構造の圧電/電歪素子18aを形成する過程について、図15A〜図19Bを参照しながら詳細に説明する。圧電/電歪素子18bを形成する過程は圧電/電歪素子18aと同様であるため、ここではその重複説明を省略する。
まず、図15Aに示すように、セラミック積層体60の一表面に、例えばPt/ジルコニアによる第1のサーメット層160を例えばスクリーン印刷により形成した後、第1のサーメット層160が分離した部分(図11の空隙40に対応する部分)に、例えばPt/ジルコニアによる第2のサーメット層162を例えばスクリーン印刷により形成する。この場合、第1のサーメット層160及び第2のサーメット層162の各厚みは、それぞれ焼成後の厚みが約1μm及び約5μmとなる厚みに設定される。
その後、図15Bに示すように、1000〜1400℃を0.5〜3時間ほど保持した焼成処理によって、第1のサーメット層160による第1の層140(第1の配線パターン50を構成する第1の層)を形成すると共に、第2のサーメット層162による絶縁層42を形成する。
その後、図15Cに示すように、第1の層140上に、例えばPtペースト164を例えばスクリーン印刷により形成する。この場合、Ptペースト164の厚みは、焼成後の厚みが2〜5μmとなる厚みに設定される。
その後、図16Aに示すように、1000〜1400℃を0.5〜3時間ほど保持した焼成処理によって、Ptペースト164による第2の層142(第1の配線パターン50を構成する第2の層)を形成する。
その後、図16Bに示すように、第2の層142上に、例えばPt/PZTによる第3のサーメット層166を例えばスクリーン印刷により形成する。この場合、第3のサーメット層166の厚みは、焼成後の厚みが0.5〜3μmとなる厚みに設定される。
次いで、第3のサーメット層166上と、露出する絶縁層42上に、例えば1層目のPZTペースト168を例えばスクリーン印刷により形成する。この場合、PZTペースト168の厚みは、焼成後の厚みが5〜25μmとなる厚みに設定される。
次いで、前記PZTペースト168上と、露出する第3のサーメット層166のうち、一方の部分166a(後に第1の配線パターン50の一方の部分24Aに対応する部分)上に、後に第2の配線パターン24Bとなる例えばPt/PZTの第4のサーメット層170を例えばスクリーン印刷により形成する。この場合、第4のサーメット層170の厚みは、焼成後の厚みが1〜3μmとなる厚みに設定される。
その後、図16Cに示すように、1000〜1400℃を0.5〜3時間ほど保持した焼成処理によって、第3のサーメット層による第3の層144(第1の配線パターン50を構成する第3の層)と、PZTペースト168による第1層目の圧電/電歪層22Aと、第4のサーメット層170による第2の配線パターン24Bを形成する。
その後、図17Aに示すように、第2の配線パターン24B上と、露出する第1層目の圧電/電歪層22A上に、例えば2層目のPZTペースト172を例えばスクリーン印刷により形成する。この場合、PZTペースト172の厚みは、焼成後の厚みが5〜25mとなる厚みに設定される。
次いで、前記PZTペースト172上と、第1の配線パターン50における他方の部分26A上に、後に第3の配線パターン26Bとなる例えばPt/PZTの第5のサーメット層174を例えばスクリーン印刷により形成する。この場合、第5のサーメット層174の厚みは、焼成後の厚みが1〜3μmとなる厚みに設定される。
その後、図17Bに示すように、1000〜1400℃を0.5〜3時間ほど保持した焼成処理によって、PZTペースト172による第2層目の圧電/電歪層22Bと、第5のサーメット層174による第3の配線パターン26Bを形成する。
その後、図17Cに示すように、第3の配線パターン26B上と、露出する第2層目の圧電/電歪層22B上に、例えば3層目のPZTペースト176を例えばスクリーン印刷により形成する。この場合、PZTペースト176の厚みは、焼成後の厚みが5〜25μmとなる厚みに設定される。
次いで、前記PZTペースト176上と、露出する第2の配線パターン24B上に、後に第4の配線パターン24Cとなる例えばPt/PZTの第6のサーメット層178を例えばスクリーン印刷により形成する。この場合、第6のサーメット層178の厚みは、焼成後の厚みが1〜3μmとなる厚みに設定される。
その後、図18Aに示すように、1000〜1400℃を0.5〜3時間ほど保持した焼成処理によって、PZTペースト176による第3層目の圧電/電歪層22Cと、第6のサーメット層178による第4の配線パターン24Cを形成する。
その後、図18Bに示すように、第4の配線パターン24C上と、露出する第3層目の圧電/電歪層22C上に、例えば4層目のPZTペースト180を例えばスクリーン印刷により形成する。この場合、PZTペースト180の厚みは、焼成後の厚みが5〜25μmとなる厚みに設定される。
その後、図19Aに示すように、1000〜1400℃を0.5〜3時間ほど保持した焼成処理によって、PZTペースト180による第4層目の圧電/電歪層22Dを形成する。
その後、図19Bに示すように、第4層目の圧電/電歪層22D上と、露出する第3の配線パターン26B上並びに露出する第1の配線パターン50の他方の部分26A上に、後に第5の配線パターン26Cとなる例えばPtレジネート182を例えばスクリーン印刷により形成する。この場合、Ptレジネート182の厚みは、焼成後の厚みが0.1〜3μmとなる厚みに設定される。
次いで、露出する第1の配線パターン50の一方の部分24Aと、Ptレジネート182の端部にそれぞれ後に一方の端子28及び他方の端子30となるAuペースト184及び186を例えばスクリーン印刷により形成する。
その後、500〜1000℃を0.5〜3時間ほど保持した焼成処理によって、Ptレジネート182による第5の配線パターン26Cと、Auペースト184及び186による端子28及び30を形成する。これによって、図11に示すように、セラミック積層体60の一表面に多層構造の圧電/電歪素子18aが形成されることになる。なお、セラミック積層体60の他方の表面にも同様の方法で多層構造の圧電/電歪素子18bが形成される。
次に、図14に示すように、圧電/電歪素子18a及び18bが形成されたセラミック積層体60のうち、切断線C1、C2、C5に沿って切断することにより、セラミック積層体60の側部と先端部を切除する。この切除によって、図10に示すように、セラミック基体16に圧電/電歪素子18a及び18bが形成され、かつ、互いに対向する端面34a及び34bを有する可動部20a及び20bが形成された圧電/電歪デバイス10を得る。
切断のタイミングは、切断線C1及びC2に沿って切断した後に切断線C5に沿って切断してもよく、切断線C5に沿って切断した後に切断線C1及びC2に沿って切断してもよい。もちろん、これらの切断を同時に行うようにしてもよい。また、切断線C5と対向する固定部14の端面も適宜切断するようにしてもよい。
その後、例えば超音波洗浄によって、前記切断による切くず等が除去されることになる。
このように、実施例に係る圧電/電歪デバイス10においては、第3の実施の形態に係る配線基板110Cと同様の構成を有するため、第1の配線パターン50がセラミック基体16と第1層目の圧電/電歪層22Aに強固に結合されると共に、第1の配線パターン50の空隙40内に充填された絶縁層42により、第1層目の圧電/電歪層22Aの一部が空隙40上に配置されるということがなくなる。そのため、加工時や洗浄時における圧電/電歪層22Aの剥がれを確実に防止することができる。
その結果、セラミック積層体60に対する切断工程において、加工負荷の小さい条件に制約されることがなくなるため、加工時間が短くなり、スループットの向上を図ることができる。
また、洗浄工程においても、圧電/電歪層22A等に対する負荷が小さくなるような条件で行う必要がなくなり、洗浄時間の短縮化を効率よく図ることができ、工数の削減を実現させることができる。
次に、この実施例に係る圧電/電歪デバイス10の各構成要素について説明する。
可動部20a及び20bは、上述したように、薄板部12a及び12bの駆動量に基づいて作動する部分であり、圧電/電歪デバイス10の使用目的に応じて種々の部材が取り付けられる。例えば、圧電/電歪デバイス10を変位素子として使用する場合であれば、光シャッタの遮蔽板等が取り付けられ、特に、ハードディスクドライブの磁気ヘッドの位置決めやリンギング抑制機構に使用するのであれば、磁気ヘッド、磁気ヘッドを有するスライダ、スライダを有するサスペンション等の位置決めを必要とする部材が取り付けられる。
固定部14は、上述したように、薄板部12a及び12b並びに可動部20a及び20bを支持する部分であり、例えば前記ハードディスクドライブの磁気ヘッドの位置決めに利用する場合には、VCM(ボイスコイルモータ)に取り付けられたキャリッジアーム、該キャリッジアームに取り付けられた固定プレート又はサスペンション等に固定部14を支持固定することにより、圧電/電歪デバイス10の全体が固定される。また、この固定部14には、図1に示すように、圧電/電歪素子18a及び18bを駆動するための端子28及び30その他の部材が配置される場合もある。
可動部20a及び20b並びに固定部14を構成する材料としては、剛性を有する限りにおいて特に限定されないが、上述したようにセラミックグリーンシート積層法を適用できるセラミックスを好適に用いることができる。
具体的には、安定化ジルコニア、部分安定化ジルコニアをはじめとするジルコニア、アルミナ、マグネシア、窒化珪素、窒化アルミニウム、酸化チタンを主成分とする材料等が挙げられるほか、これらの混合物を主成分とした材料が挙げられるが、機械的強度や靱性が高い点において、ジルコニア、特に安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料が好ましい。
薄板部12a及び12bは、上述したように、圧電/電歪素子18a及び18bの変位により駆動する部分である。薄板部12a及び12bは、可撓性を有する薄板状の部材であって、表面に配設された圧電/電歪素子18a及び18bの伸縮変位を屈曲変位として増幅して、可動部20a及び20bに伝達する機能を有する。従って、薄板部12a及び12bの形状や材質は、可撓性を有し、屈曲変形によって破損しない程度の機械的強度を有するものであれば足り、可動部20a及び20bの応答性、操作性を考慮して適宜選択することができる。
薄板部12a及び12bを構成する材料としては、可動部20a及び20bや固定部14と同様のセラミックスを好適に用いることができ、ジルコニア、中でも安定化ジルコニアを主成分とする材料と部分安定化ジルコニアを主成分とする材料は、薄肉であっても機械的強度が大きいこと、靱性が高いこと、圧電/電歪層や電極材との反応性が小さいことから最も好適に用いられる。
前記安定化ジルコニア並びに部分安定化ジルコニアにおいては、次のように安定化並びに部分安定化されたものが好ましい。即ち、ジルコニアを安定化並びに部分安定化させる化合物としては、酸化イットリウム、酸化イッテルビウム、酸化セリウム、酸化カルシウム、及び酸化マグネシウムがあり、少なくともそのうちの1つの化合物を添加、含有させることにより、あるいは1種類の化合物の添加のみならず、それら化合物を組み合わせて添加することによっても、目的とするジルコニアの安定化は可能である。
なお、それぞれの化合物の添加量としては、酸化イットリウムや酸化イッテルビウムの場合にあっては、1〜30モル%、好ましくは1.5〜10モル%、酸化セリウムの場合にあっては、6〜50モル%、好ましくは8〜20モル%、酸化カルシウムや酸化マグネシウムの場合にあっては、5〜40モル%、好ましくは5〜20モル%とすることが望ましいが、その中でも特に酸化イットリウムを安定化剤として用いることが好ましく、その場合においては、1.5〜10モル%、更に好ましくは2〜4モル%とすることが望ましい。また、焼結助剤等の添加物としてアルミナ、シリカ、遷移金属酸化物等を0.05〜20wt%の範囲で添加することが可能であるが、圧電/電歪素子18a及び18bの形成手法として、膜形成法による焼成一体化を採用する場合は、アルミナ、マグネシア、遷移金属酸化物等を添加物として添加することも好ましい。
なお、機械的強度と安定した結晶相が得られるように、ジルコニアの平均結晶粒子径を0.05〜3μm、好ましくは0.05〜1μmとすることが望ましい。また、上述のように、薄板部12a及び12bについては、可動部20a及び20b並びに固定部14と同様のセラミックスを用いることができるが、好ましくは、実質的に同一の材料を用いて構成することが、接合部分の信頼性、圧電/電歪デバイス10の強度、製造の煩雑さの低減を図る上で有利である。
圧電/電歪素子18a及び18bは、少なくとも圧電/電歪層22と、該圧電/電歪層22に電界をかけるための一対の電極24及び26を有するものであり、ユニモルフ型、バイモルフ型等の圧電/電歪素子を用いることができるが、薄板部12a及び12bと組み合わせたユニモルフ型の方が、発生する変位量の安定性に優れ、軽量化に有利であるため、このような圧電/電歪デバイス10に適している。
前記圧電/電歪素子18a及び18bは、図1に示すように、薄板部12a及び12bの側面に形成する方が薄板部12a及び12bをより大きく駆動させることができる点で好ましい。
圧電/電歪層22には、圧電セラミックスが好適に用いられるが、電歪セラミックスや強誘電体セラミックス、あるいは反強誘電体セラミックスを用いることも可能である。但し、この圧電/電歪デバイス10をハードディスクドライブの磁気ヘッドの位置決め等に用いる場合は、可動部20a及び20bの変位量と駆動電圧又は出力電圧とのリニアリティが重要とされるため、歪み履歴の小さい材料を用いることが好ましく、抗電界が10kV/mm以下の材料を用いることが好ましい。
具体的な材料としては、ジルコン酸鉛、チタン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、アンチモンスズ酸鉛、マンガンタングステン酸鉛、コバルトニオブ酸鉛、チタン酸バリウム、チタン酸ナトリウムビスマス、ニオブ酸カリウムナトリウム、タンタル酸ストロンチウムビスマス等を単独であるいは混合物として含有するセラミックスが挙げられる。
特に、高い電気機械結合係数と圧電定数を有し、圧電/電歪層22の焼結時における薄板部(セラミックス)12a及び12bとの反応性が小さく、安定した組成のものが得られる点において、ジルコン酸鉛、チタン酸鉛、及びマグネシウムニオブ酸鉛を主成分とする材料、もしくはチタン酸ナトリウムビスマスを主成分とする材料が好適に用いられる。
更に、前記材料に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン、セリウム、カドミウム、クロム、コバルト、アンチモン、鉄、イットリウム、タンタル、リチウム、ビスマス、スズ等の酸化物等を単独で、もしくは混合したセラミックスを用いてもよい。
例えば、主成分であるジルコン酸鉛とチタン酸鉛及びマグネシウムニオブ酸鉛に、ランタンやストロンチウムを含有させることにより、抗電界や圧電特性を調整可能となる等の利点を得られる場合がある。
なお、シリカ等のガラス化し易い材料の添加は避けることが望ましい。なぜならば、シリカ等の材料は、圧電/電歪層22の熱処理時に、圧電/電歪材料と反応し易く、その組成を変動させ、圧電特性を劣化させるからである。
一方、圧電/電歪素子18a及び18bの一対の電極24及び26は、室温で固体であり、導電性に優れた金属で構成されていることが好ましく、例えばアルミニウム、チタン、クロム、鉄、コバルト、ニッケル、銅、亜鉛、ニオブ、モリブデン、ルテニウム、パラジウム、ロジウム、銀、スズ、タンタル、タングステン、イリジウム、白金、金、鉛等の金属単体、もしくはこれらの合金が用いられ、更に、これらに圧電/電歪層22あるいは薄板部12a及び12bと同じ材料を分散させたサーメット材料を用いてもよい。
圧電/電歪素子18a及び18bにおける電極24及び26の材料選定は、圧電/電歪層22の形成方法に依存して決定される。例えば薄板部12a及び12b上に一方の電極24を形成した後、該一方の電極24上に圧電/電歪層22を焼成により形成する場合は、一方の電極24には、圧電/電歪層22の焼成温度においても変化しない白金、パラジウム、白金−パラジウム合金、銀−パラジウム合金等の高融点金属を使用する必要があるが、圧電/電歪層22を形成した後に、該圧電/電歪層22上に形成される最外層の他方の電極26は、低温で電極形成を行うことができるため、アルミニウム、金、銀等の低融点金属を主成分として使用することができる。
また、電極24及び26の厚みは、少なからず圧電/電歪素子18a及び18bの変位を低下させる要因ともなるため、特に圧電/電歪層22の焼成後に形成される電極には、焼成後に緻密でより薄い膜が得られる有機金属ペースト、例えば金レジネートペースト、白金レジネートペースト、銀レジネートペースト等の材料を用いることが好ましい。
そして、この実施例に係る圧電/電歪デバイス10は、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサに好適に利用でき、端面34a及び34bないし薄板部12a及び12b間に取り付けられる物体のサイズを適宜調整することにより、センサの感度調整が容易に行えるという更なる利点がある。
また、圧電/電歪デバイスの製造方法においては、セラミック積層体の表面に圧電/電歪素子18a及び18bを形成する方法として、上述したスクリーン印刷法のほかに、ディッピング法、塗布法、電気泳動法等の厚膜形成法や、イオンビーム法、スパッタリング法、真空蒸着、イオンプレーティング法、化学気相成長法(CVD)、めっき等の薄膜形成法を用いることができる。
このような膜形成法を用いて圧電/電歪素子18a及び18bを形成することにより、接着剤を用いることなく、圧電/電歪素子18a及び18bと薄板部12a及び12bとを一体的に接合、配設することができ、信頼性、再現性を確保できると共に、集積化を容易にすることができる。
この場合、厚膜形成法により圧電/電歪素子18a及び18bを形成することが好ましい。特に、圧電/電歪層22の形成において厚膜形成法を用いれば、平均粒径0.01〜5μm、好ましくは0.05〜3μmの圧電セラミックスの粒子、粉末を主成分とするペーストやスラリー、又はサスペンションやエマルジョン、ゾル等を用いて膜化することができ、それを焼成することによって良好な圧電/電歪特性を得ることができるからである。
なお、電気泳動法は、膜を高い密度で、かつ、高い形状精度で形成できるという利点がある。また、スクリーン印刷法は、膜形成とパターン形成とを同時にできるため、製造工程の簡略化に有利である。
また、セラミック積層体を切除する方法としては、ダイシング加工、ワイヤソー加工等の機械加工のほか、YAGレーザ、エキシマレーザ等のレーザ加工や電子ビーム加工を適用することが可能である。
上述した圧電/電歪デバイスによれば、各種トランスデューサ、各種アクチュエータ、周波数領域機能部品(フィルタ)、トランス、通信用や動力用の振動子や共振子、発振子、ディスクリミネータ等の能動素子のほか、超音波センサや加速度センサ、角速度センサや衝撃センサ、質量センサ等の各種センサ用のセンサ素子として利用することができ、特に、光学機器、精密機器等の各種精密部品等の変位や位置決め調整、角度調整の機構に用いられる各種アクチュエータに好適に利用することができる。
なお、この発明に係る配線基板及びその製造方法は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。