JPWO2008075641A1 - 多層膜形成方法及び多層膜形成装置 - Google Patents

多層膜形成方法及び多層膜形成装置 Download PDF

Info

Publication number
JPWO2008075641A1
JPWO2008075641A1 JP2008550137A JP2008550137A JPWO2008075641A1 JP WO2008075641 A1 JPWO2008075641 A1 JP WO2008075641A1 JP 2008550137 A JP2008550137 A JP 2008550137A JP 2008550137 A JP2008550137 A JP 2008550137A JP WO2008075641 A1 JPWO2008075641 A1 JP WO2008075641A1
Authority
JP
Japan
Prior art keywords
electrode layer
lead
film forming
chamber
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008550137A
Other languages
English (en)
Inventor
木村　勲
勲 木村
神保　武人
武人 神保
真 菊地
真 菊地
西岡　浩
浩 西岡
鄒　紅コウ
紅コウ 鄒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2008075641A1 publication Critical patent/JPWO2008075641A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead based oxides
    • H10N30/8554—Lead zirconium titanate based

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

鉛系ペロブスカイト複合酸化物からなる薄膜の誘電特性と圧電特性を向上させた多層薄膜形成方法及び多層薄膜形成装置。多層薄膜形成方法は、下部電極層ターゲット（ＴＧ２）をスパッタして基板（Ｓ）の上方に貴金属からなる下部電極層（３２ｂ）を形成すること、鉛を含む酸化物層ターゲット（ＴＧ３）をスパッタして下部電極層（３２ｂ）の上に鉛系複合酸化物層（３３）を積層することを含む。下部電極層（３２ｂ）の厚さは１０〜３０ｎｍに規定され、鉛系複合酸化物層（３３）の厚さは０．２〜５．０μｍに規定される。

Description

本発明は、多層膜形成方法及び多層膜形成装置に関する。
鉛系ペロブスカイト複合酸化物（以下単に、鉛系複合酸化物という。）は、優れた圧電特性と誘電特性を有するため、センサやアクチュエータなど、各種の電子デバイスに利用されている。鉛系複合酸化物からなる各種の素子は、従来、鉛系複合酸化物の焼結体に対し機械加工を施すことによって形成されていた。
近年、電子デバイスの製造技術においては、電子デバイスの微細化やＭＥＭＳ（Micro Electro Mechanical Systems）技術の発達にともない、鉛系複合酸化物の薄膜化が求められている。鉛系複合酸化物の薄膜化技術としては、スパッタ法、ゾルゲル法、ＣＶＤ法、レーザアブレーション法などが知られている。しかし、これらの方法によって得た鉛系複合酸化物の薄膜は、いずれも機械加工によって得られる鉛系複合酸化物に比べ、十分な誘電特性や圧電特性を得難いものであった。
そこで、鉛系複合酸化物の薄膜化技術では、従来より、その圧電特性と誘電特性を向上させる提案がなされている。特許文献１は、チタン酸ジルコン酸鉛（ＰＺＴ）の薄膜を、所望する膜厚よりも予め厚く形成することを開示している。ＰＺＴ薄膜の表面に形成された鉛（Ｐｂ）過剰層は逆スパッタエッチングによって除去され、これによりＰＺＴ薄膜が所望の膜厚に加工される。この場合、Ｐｂ過剰層が除去された分だけ、ＰＺＴ薄膜の圧電特性と誘電特性を向上させることができる。また、特許文献２は、ＰＺＴ薄膜の構成元素に、Ｖ、Ｎｂ、Ｃ，Ｎ，ＢＮの少なくとも一つを添加させることにより、その圧電特性と誘電特性を向上させることを開示している。
ところで、鉛系複合酸化物は、一般的に、ペロブスカイト（Perovskite）相を呈する時のみ所望の誘電特性と圧電特性を示し、準安定のパイロクロア（Pyrochlore）相を呈する時には、ペロブスカイト相よりも低い誘電率を示し、かつ、圧電特性を殆ど示さない。
鉛系複合酸化物の薄膜が電極層の上に堆積されるとき、鉛系複合酸化物層と電極層との間の界面に上記のパイロクロア相が形成される。パイロクロア相を呈する鉛系複合酸化物層は、一度形成されると、高温のアニール処理を施す場合であっても、ペロブスカイト相に転移し難い。そのため、鉛系複合酸化物層の厚みを薄くする（例えば、５μｍ以下にする）場合、鉛系複合酸化物の薄膜は、パイロクロア相の影響により誘電特性と圧電特性を劣化させてしまう。
図７は、ＰＺＴ層の膜厚に対する比誘電率及び誘電損失を示し、図８は、ＰＺＴ層の膜厚に対する圧電定数を示す。図７及び図８に示すように、ＰＺＴ層は、膜厚が薄くなるに従って上記パイロクロア相の影響が大きくなり、その比誘電率を低下させ、かつ、誘電損失を増加させる。また、ＰＺＴ層は、膜厚が薄くなるに従って、その圧電定数を低下させる。
この結果、薄膜化した鉛系複合酸化物は、誘電特性と圧電特性の劣化を招き、ひいては上記電子デバイスの電気的特性を損なう問題となっていた。
特開平７−１０９５６２号公報 特開２００３−２１２５４５号公報
本願発明は、鉛系ペロブスカイト複合酸化物からなる薄膜の誘電特性と圧電特性を向上させた多層薄膜形成方法及び多層薄膜形成装置を提供する。
本発明の第１側面は、電極層と鉛系ペロブスカイト複合酸化物層とを含む多層膜を形成する多層膜形成方法である。当該方法は、貴金属からなる第一ターゲットをスパッタして前記電極層を基板の上方に形成すること、鉛を含む第二ターゲットをスパッタして前記鉛系ペロブスカイト複合酸化物層を前記電極層の上に積層すること、を備え、前記電極層を形成することは、前記電極層を１０〜３０ｎｍの厚さで形成することを含む。
本発明の第２側面は、多層膜形成装置である。当該装置は、貴金属からなる第一ターゲットを有し、前記第一ターゲットをスパッタして電極層を基板の上方に形成する第一成膜部と、鉛を含む第二ターゲットを有し、前記第二ターゲットをスパッタして鉛系ペロブスカイト複合酸化物層を前記電極層の上に形成する第二成膜部と、前記第一成膜部と前記第二成膜部に連結され、前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、前記搬送部と前記第一成膜部と前記第二成膜部を駆動する制御部と、を備え、前記制御部は、前記基板の上方に前記電極層が１０〜３０ｎｍの厚さで形成されるように前記第一成膜部を駆動する。
一実施形態の成膜装置を模式的に示す平面図。 図２の成膜装置の電気的構成を示すブロック回路図。 図３（ａ）は多層膜の下部電極層の製造工程を示す示す工程図、図３（ｂ）は多層膜の鉛系複合酸化物層の製造工程を示す示す工程図、図３（ｃ）は多層膜の上部電極層の製造工程を示す工程図。 多層膜のＸ線回折スペクトル。 多層膜の比誘電率及び誘電損失を示す図。 多層膜の圧電定数を示す図。 従来例の多層膜の比誘電率及び誘電損失を示す図。 従来例の圧電定数を示す図。
以下、本発明の一実施形態の多層膜形成装置を説明する。図１は、多層膜形成装置としての成膜装置１０を模式的に示す平面図である。
図１において、成膜装置１０は、ロードロックチャンバ（以下単に、ＬＬチャンバ）１１と、ＬＬチャンバ１１に連結されて搬送部を構成する搬送チャンバ１２とを有する。また、成膜装置１０は、搬送チャンバ１２に連結された、第一成膜部としての下部電極層チャンバ１３と、第二成膜部としての酸化物層チャンバ１４と、上部電極層チャンバ１５とを有する。
ＬＬチャンバ１１は、減圧可能な内部空間（以下単に、収容室１１ａという。）を有し、複数の基板Ｓを搬出及び搬入可能に収容する。基板Ｓとしては、例えばシリコン基板やセラミック基板などを用いることができる。基板Ｓの成膜処理が開始されると、ＬＬチャンバ１１は、収容室１１ａを減圧して、複数の基板Ｓを搬送チャンバ１２に搬出可能にする。基板Ｓの成膜処理が終了すると、ＬＬチャンバ１１は、収容室１１ａを大気開放して、収容する基板Ｓを成膜装置１０の外部へ搬出可能にする。
搬送チャンバ１２は、収容室１１ａと連通可能な内部空間（以下単に、搬送室１２ａという。）を有し、基板Ｓを搬送するための搬送ロボット１２ｂを搬送室１２ａに搭載している。基板Ｓの成膜処理が開始されると、搬送ロボット１２ｂは、成膜処理前の基板ＳをＬＬチャンバ１１から搬送チャンバ１２に搬入する。搬送ロボット１２ｂは、搬入した基板Ｓを図１における反時計回りの順に、すなわち、下部電極層チャンバ１３、酸化物層チャンバ１４、上部電極層チャンバ１５の順に搬送する。基板Ｓの成膜処理が終了すると、搬送ロボット１２ｂは、成膜処理後の基板Ｓを搬送チャンバ１２からＬＬチャンバ１１へ搬出する。
下部電極層チャンバ１３は、搬送室１２ａと連通可能な内部空間（以下単に、成膜室１３ａという。）と、成膜室１３ａに搭載された密着層ターゲットＴＧ１を有する。下部電極層チャンバ１３は、スパッタリング法を用いて密着層ターゲットＴＧ１をスパッタし、所定の温度（例えば、５００℃以上の温度）に保持された基板Ｓの上に密着層を形成する。密着層としては、例えばチタン（Ti）、タンタル（Ta）、ニッケル（Ni）、コバルト（Co）、ジルコン（Zr）、あるいは、それらの酸化物（TiO2、T a2O5等）らなる薄膜を用いることができる。また、下部電極層チャンバ１３は、成膜室１３ａに搭載された第一ターゲットとしての下部電極層ターゲットＴＧ２を有する。下部電極層チャンバ１３は、スパッタリング法を用いて下部電極層ターゲットＴＧ２をスパッタし、所定の温度（例えば、５００℃以上の温度）に保持された基板Ｓの密着層の上に下部電極層を形成する。下部電極層ターゲットＴＧ２は、下部電極層の主成分、すなわち白金（Pt）、金（Au）、銀（Ag）などの貴金属を９０％以上、好ましくは９５％以上含む。下部電極層ターゲットＴＧ２の残部は、これらの主成分の金属元素以外の金属、例えば銅やケイ素などを含む。下部電極層チャンバ１３に用いるスパッタ法としては、直流あるいは交流スパッタ方式、直流あるいは交流マグネトロン方式など、各種のスパッタ方式を利用することができる。
酸化物層チャンバ１４は、搬送室１２ａと連通可能な内部空間（以下単に、成膜室１４ａという。）と、成膜室１４ａに搭載された第二ターゲットとしての酸化物層ターゲットＴＧ３とを有する。酸化物層チャンバ１４は、スパッタリング法を用いて酸化物層ターゲットＴＧ３をスパッタし、所定の温度（例えば、５００℃以上の温度）に保持された基板Ｓの上に鉛系複合酸化物（鉛系ペロブスカイト複合酸化物）の層を形成する。酸化物層ターゲットＴＧ３としては、鉛系複合酸化物の主成分、すなわちチタン酸ジルコン酸鉛（Pb(Zr,Ti)O3:ＰＺＴ）、チタン酸ストロンチウム酸鉛（Pb(Sr,Ti)O3:ＰＳＴ）、ジルコニウムチタン酸ランタン鉛（(Pb,La)(Zr,Ti)O3：ＰＬＺＴ）などの、鉛系ペロブスカイト複合酸化物の焼結体を用いることができる。あるいは、酸化物層ターゲットＴＧ３としては、例えばチタン酸ジルコン酸鉛（Pb(Zr,Ti)O3:ＰＺＴ）を形成するための鉛−ジルコニウム−チタンからなる合金ターゲットを用いることができる。すなわち、酸化物層チャンバ１４は、スパッタリング法を用い、鉛系ペロブスカイト複合酸化物の薄膜を形成するためのチャンバである。酸化物層チャンバ１４に用いるスパッタ法としては、直流あるいは交流スパッタ方式、直流あるいは交流マグネトロン方式など、各種のスパッタ方式を利用することができる。
上部電極層チャンバ１５は、搬送室１２ａと連通可能な内部空間（以下単に、成膜室１５ａという。）と、成膜室１５ａに搭載された上部電極層ターゲットＴＧ４とを有する。上部電極層チャンバ１５は、スパッタリング法を用いて上部電極層ターゲットをスパッタし、所定の温度（例えば、５００℃以上の温度）に保持された基板Ｓの上に上部電極層を形成する。上部電極層ターゲットＴＧ４は、上部電極層の主成分、すなわち白金（Pt）、金（Au）、銀（Ag）などの貴金属を９０％以上、好ましくは９５％以上含む。上部電極層ターゲットＴＧ４の残部は、これら主成分の金属元素以外の金属、例えば銅やケイ素などを含む。
次に、上記成膜装置１０の電気的構成について説明する。図２は、成膜装置１０の電気的構成を示す電気ブロック回路図である。
図２において、制御部２１は、成膜装置１０に各種の処理動作（例えば、基板Ｓの搬送処理や基板Ｓの成膜処理など）を実行させるものである。制御部２１は、各種の演算処理を実行するためのＣＰＵ、各種のデータを格納するためのＲＡＭ、各種の制御プログラムを格納するためのＲＯＭやハードディスクなどを有する。制御部２１は、例えば、ハードディスクに格納された成膜処理プログラムを読み出し、同成膜処理プログラムに従って成膜処理を実行する。
制御部２１には、入出力部２２が接続されている。入出力部２２は、起動スイッチや停止スイッチなどの各種操作スイッチと、液晶ディスプレイなどの各種表示装置とを有する。入出力部２２は、各種の処理動作に利用するデータを制御部２１に供給し、成膜装置１０の処理状況に関するデータを出力する。入出力部２２は、成膜パタメータ（例えば、スパッタリング用のガス流量、成膜圧力、成膜温度、成膜時間など）に関するデータを成膜条件データＩｄとして制御部２１に供給する。すなわち、入出力部２２は、密着層、下部電極層、鉛系複合酸化物、上部電極層を成膜するための各種成膜パラメータを成膜条件データＩｄとして制御部２１に供給する。制御部２１は、入出力部２２から供給された成膜条件データＩｄに対応する成膜条件の下で各層の成膜処理を実行する。
制御部２１には、ＬＬチャンバ１１の駆動を制御するためのＬＬチャンバ駆動回路２３が接続されている。ＬＬチャンバ駆動回路２３は、ＬＬチャンバ１１の状態を検出し、その検出結果を制御部２１に供給する。ＬＬチャンバ駆動回路２３は、例えば収容室１１ａの圧力値を検出し、同圧力値に関する検出信号を制御部２１に供給する。制御部２１は、ＬＬチャンバ駆動回路２３から供給された検出信号に基づいて、ＬＬチャンバ駆動回路２３に対応する駆動制御信号をＬＬチャンバ駆動回路２３に供給する。ＬＬチャンバ駆動回路２３は、制御部２１からの駆動制御信号に応答して、収容室１１ａを減圧あるいは大気開放して基板Ｓの搬入あるいは搬出を行う。
制御部２１には、搬送チャンバ１２の駆動を制御するための搬送チャンバ駆動回路２４が接続されている。搬送チャンバ駆動回路２４は、搬送チャンバ１２の状態を検出し、検出結果を制御部２１に供給する。搬送チャンバ駆動回路２４は、例えば搬送ロボット１２ｂのアーム位置を検出し、同アーム位置に関する検出信号を制御部２１に供給する。制御部２１は、搬送チャンバ駆動回路２４から供給された検出信号に基づいて、搬送チャンバ駆動回路２４に対応する駆動制御信号を搬送チャンバ駆動回路２４に供給する。搬送チャンバ駆動回路２４は、制御部２１からの駆動制御信号に応答し、成膜処理プログラムに従って基板ＳをＬＬチャンバ１１、搬送チャンバ１２、下部電極層チャンバ１３、酸化物層チャンバ１４、上部電極層チャンバ１５の順序で搬送する。
制御部２１には、下部電極層チャンバ１３の駆動を制御するための下部電極層チャンバ駆動回路２５が接続されている。下部電極層チャンバ駆動回路２５は、下部電極層チャンバ１３の状態を検出し、その検出結果を制御部２１に供給する。下部電極層チャンバ駆動回路２５は、例えば成膜室１３ａの実圧力、スパッタガスの実流量、基板Ｓの実温度、プロセス時間、ターゲットに印加される実電力値などのパラメータを検出し、これらのパラメータに関する検出信号を制御部２１に供給する。制御部２１は、下部電極層チャンバ駆動回路２５から供給された検出信号に基づいて、成膜条件データＩｄに応じた駆動制御信号を下部電極層チャンバ駆動回路２５に供給する。下部電極層チャンバ駆動回路２５は、制御部２１からの駆動制御信号に応答し、成膜条件データＩｄに対応する成膜条件の下で密着層及び下部電極層の成膜処理を実行する。
制御部２１には、酸化物層チャンバ１４の駆動を制御するための酸化物層チャンバ駆動回路２６が接続されている。酸化物層チャンバ駆動回路２６は、酸化物層チャンバ１４の状態を検出し、その検出結果を制御部２１に供給する。酸化物層チャンバ駆動回路２６は、例えば成膜室１４ａの実圧力、スパッタガスの実流量、基板Ｓの実温度、プロセス時間、ターゲットに印加される実電力値などのパラメータを検出し、これらのパラメータに関する検出信号を制御部２１に供給する。制御部２１は、酸化物層チャンバ駆動回路２６から供給された検出信号に基づいて、成膜条件データＩｄに応じた駆動制御信号を酸化物層チャンバ駆動回路２６に供給する。酸化物層チャンバ駆動回路２６は、制御部２１からの駆動制御信号に応答し、成膜条件データＩｄに対応する成膜条件の下で鉛系複合酸化物の成膜処理を実行する。
制御部２１には、上部電極層チャンバ１５の駆動を制御するための上部電極層チャンバ駆動回路２７が接続されている。上部電極層チャンバ駆動回路２７は、上部電極層チャンバ１５の状態を検出し、その検出結果を制御部２１に供給する。上部電極層チャンバ駆動回路２７は、例えば成膜室１５ａの実圧力、スパッタガスの実流量、基板Ｓの実温度、プロセス時間、ターゲットに印加される実電力値などのパラメータを検出し、これらのパラメータに関する検出信号を制御部２１に供給する。制御部２１は、上部電極層チャンバ駆動回路２７から供給された検出信号に基づいて、成膜条件データＩｄに応じた駆動制御信号を上部電極層チャンバ駆動回路２７に供給する。上部電極層チャンバ駆動回路２７は、制御部２１からの駆動制御信号に応答し、成膜条件データＩｄに対応する成膜条件の下で上部電極層の成膜処理を実行する。
次に、上記成膜装置１０を利用した多層膜形成方法について説明する。図３（ａ）〜図３（ｃ）は、多層膜の形成工程を示す工程図である。
まず、複数の基板Ｓが、ＬＬチャンバ１１にセットされる。この際、基板Ｓは、図３（ａ）に示すように、その表面に下地層３１（例えば、シリコン酸化膜など）を有している。制御部２１は、入出力部２２から成膜条件データＩｄを受信すると、ＬＬチャンバ駆動回路２３及び搬送チャンバ駆動回路２４を介してＬＬチャンバ１１及び搬送チャンバ１２を駆動し、収容室１１ａの基板Ｓを下部電極層チャンバ１３に搬送する。
基板Ｓが下部電極層チャンバ１３の成膜室１３ａに搬入されると、制御部２１は、図３（ａ）に示すように、下地層３１の上側に密着層３２ａと下部電極層３２ｂを積層させる。すなわち、制御部２１は、下部電極層チャンバ駆動回路２５を介して下部電極層チャンバ１３を駆動し、成膜条件データＩｄに対応する成膜条件の下で密着層３２ａ及び下部電極層３２ｂを積層させる。
ここで、下部電極層３２ｂの膜厚を、下部電極層膜厚Ｔ１という。下部電極層チャンバ１３は、成膜条件データＩｄに基づいて下部電極層３２ｂを形成し、この下部電極層膜厚Ｔ１を１０〜３０ｎｍに形成する。例えば、制御部２１は、下部電極層チャンバ駆動回路２５を介して下部電極層３２ｂを形成するためのプロセス時間を計測し、プロセス時間が予め設定された成膜時間になるタイミングで成膜処理を終了することにより、下部電極層膜厚Ｔ１を１０〜３０ｎｍに調整する。
下部電極層３２ｂが３０ｎｍ以下の膜厚で形成されることにより、後続の工程で下部電極層３２ｂの上に鉛系複合酸化物層３３が形成されるときに、鉛系複合酸化物層３３の鉛拡散が低減される。ひいては、鉛系複合酸化物の鉛欠損状態を回避させることができる。
しかも、下部電極層３２ｂが１０ｎｍ以上の膜厚で形成されることにより、後続の工程で鉛系複合酸化物層３３をエッチングするときに、鉛系複合酸化物層３３と下部電極層３２ｂとの間のエッチングの選択比が確保される。例えば、鉛系複合酸化物層３３の膜厚差（膜厚のバラツキ）が４５ｎｍであって、下部電極層膜厚Ｔ１が１０ｎｍである場合、鉛系複合酸化物層３３と下部電極層３２ｂとの間のエッチングの選択比を４．５より大きな範囲にすることができる。このため、鉛系複合酸化物層３３の加工性を十分に得ることができる。また、鉛系複合酸化物層３３の膜厚差（膜厚のバラツキ）が４５ｎｍであって、下部電極層膜厚Ｔ１が３０ｎｍである場合、鉛系複合酸化物層３３と下部電極層３２ｂとの間のエッチングの選択比を１．５にまで低下させることができる。
下部電極層３２ｂが形成された後、制御部２１は、図３（ｂ）に示すように、下部電極層３２ｂの上側に鉛系複合酸化物層３３を積層させる。すなわち、制御部２１は、搬送チャンバ駆動回路２４を介して搬送チャンバ１２を駆動し、下部電極層チャンバ１３の基板Ｓを酸化物層チャンバ１４に搬送する。次いで、制御部２１は、酸化物層チャンバ駆動回路２６を介して酸化物層チャンバ１４を駆動し、成膜条件データＩｄに対応する成膜条件の下で鉛系複合酸化物層３３を積層させる。
ここで、鉛系複合酸化物層３３の膜厚を、酸化物層膜厚Ｔ２という。酸化物層チャンバ１４は、成膜条件データＩｄに基づいて鉛系複合酸化物層３３を形成し、この酸化物層膜厚Ｔ２を０．２〜５．０μｍに形成する。例えば、制御部２１は、酸化物層チャンバ駆動回路２６を介して鉛系複合酸化物層３３を形成するためのプロセス時間を計測し、プロセス時間が予め設定された成膜時間になるタイミングで成膜処理を終了することにより、酸化物層膜厚Ｔ２を０．２〜５．０μｍに調整する。
これによって、鉛系複合酸化物層３３の膜厚が下部電極層３２ｂよりも十分に大きい値に規定される。その結果、鉛系複合酸化物層の誘電特性と圧電特性を、より確実に向上させることができる。
鉛系複合酸化物層３３が形成された後、制御部２１は、図３（ｃ）に示すように、鉛系複合酸化物層３３の上側に上部電極層３４を積層させる。すなわち、制御部２１は、搬送チャンバ駆動回路２４を介して搬送チャンバ１２を駆動し、酸化物層チャンバ１４の基板Ｓを上部電極層チャンバ１５に搬送する。次いで、制御部２１は、上部電極層チャンバ駆動回路２７を介して上部電極層チャンバ１５を駆動し、成膜条件データＩｄに対応する成膜条件の下で上部電極層３４を積層させる。これによって、密着層３２ａ、下部電極層３２ｂ、鉛系複合酸化物総３３、上部電極層３４からなる多層膜３５が形成される。
上部電極層３４が形成された後、制御部２１は、基板Ｓを成膜装置１０の外部に搬出させる。すなわち、制御部２１は、搬送チャンバ駆動回路２４を介して搬送チャンバ１２を駆動し、上部電極層チャンバ１５の基板ＳをＬＬチャンバ１１に収納する。制御部２１は、以後同様に、各駆動回路２３〜２７を介して各チャンバ１１〜１５を駆動し、全ての基板Ｓに対し、密着層３２ａ、下部電極層３２ｂ、鉛系複合酸化物層３３、上部電極層３４を積層してＬＬチャンバ１１に収納する。全ての基板Ｓに対して成膜処理を終了すると、制御部２１は、ＬＬチャンバ駆動回路２３を介してＬＬチャンバ１１を大気開放し、全ての基板Ｓを成膜装置１０の外部に搬出させる。
次に、実施例及び比較例を挙げて本発明を説明する。
図４は、上記成膜装置１０を利用して得た多層膜３５のＸ線回折スペクトルを示す。図５は、下部電極層３２ｂの膜厚に対する比誘電率及び誘電損失を示し、図６は、下部電極層３２ｂの膜厚に対する圧電定数を示す。
（実施例）
１５０ｍｍの直径を有するシリコン基板を基板Ｓとして用い、１μｍの膜厚を有するシリコン酸化膜を下地層３１として形成した。
密着層３２ａ及び下部電極層３２ｂの成膜条件として、それぞれＴｉ及びＰｔを主成分とするターゲットを用いた。また、スパッタリング用のガスにＡｒガスを用いた。そして、基板Ｓの温度を５００℃に保持しながら、２０ｎｍの膜厚を有し、Ｔｉを主成分とする密着層３２ａと、３０ｎｍの膜厚を有し、Ｐｔを主成分とする下部電極層３２ｂとを下地層３１の上に順に積層させた。
鉛系複合酸化物層３３の成膜条件として、チタン酸ジルコン酸鉛（Pb(Zr0.52Ti0.48)O3）を主成分とするターゲットを用いた。また、スパッタガスと反応ガスにそれぞれＡｒガスとＯ２ガスを用いた。そして、基板Ｓの温度を５５０℃に保持しながら、１．０μｍの膜厚を有し、チタン酸ジルコン酸鉛（Pb(Zr,Ti)O3：ＰＺＴ）を主成分とする鉛系複合酸化物層３３を形成した。
上部電極層３４の成膜条件として、Ｐｔを主成分とするターゲットを用いた。また、スパッタガスにＡｒガスを用いた。そして、鉛系複合酸化物層３３の上に、１００ｎｍの膜厚を有し、Ｐｔを主成分とする上部電極層３４を積層した。以上の工程により、実施例の多層膜３５を得た。
次いで、上記実施例の多層膜３５に対し、Ｘ線回折装置を用いてＸ線回折スペクトルを計測するとともに、誘電率測定装置を用いて比誘電率及び誘電損失を計測した。さらに、実施例の多層膜３５に対し、圧電定数計測装置を用いて圧電定数を計測した。なお、圧電定数計測装置は、例えば、片持ち梁形状に形成された多層膜３５の下部電極層３２ｂと上部電極層３４との間に所定の交流電力を印加し、多層膜３５の先端のたわみをレーザドップラー振動計によって計測することによって圧電定数を測定する。
（比較例）
下部電極層３２ｂの成膜条件として、Ｐｔを主成分とするターゲットを用いた。また、スパッタガスにＡｒガスを用いた。そして、３つの基板Ｓを用いて、各基板Ｓ上に、Ｐｔを主成分とする下部電極層３２ｂを形成した。３つの下部電極層３２ｂは、それぞれ１００ｎｍ、７０ｎｍ、５０ｎｍの膜厚で形成されている。そして、下部電極層３２ｂの成膜条件を除いて実施例と同じ成膜条件を使用して、比較例１〜３の多層膜３５を形成した。比較例１の多層膜３５の下部電極層３２ｂが１００ｎｍの膜厚を有し、比較例２の多層膜３５の下部電極層３２ｂが７０ｎｍの膜厚を有し、比較例３の多層膜３５の下部電極層３２ｂが５０ｎｍの膜厚を有する。次いで、上記実施例と同じく、比較例１〜３の各々に対してＸ線回折スペクトル、比誘電率、誘電損失、圧電定数を計測した。
図４は、実施例及び比較例１〜３のＸ線回折強度を示すグラフである。横軸及び縦軸はそれぞれＸ線の回折角度２θ及びＸ線回折強度を示す。
約４０°の回折角度２θの位置には、下部電極層３２ｂを形成しているＰｔの（１１１）面が、実施例及び比較例１〜３に対して共通に認められる。さらに、鉛系複合酸化物層３３（ＰＺＴ）のペロブスカイト相に相当する（１００）面、（１１０）面、（１１１）面、（２００）面が、それぞれ約２２°、約３２°、約３８°、約４４°の回折角度２θの位置において、実施例及び比較例１〜３に対して共通に認められる。
一方、約２９°の回折角度２θの位置には、鉛系複合酸化物層３３（ＰＺＴ）のパイロクロア相に相当する（１１１）面が、比較例１〜３に対してのみ共通に認められる。詳述すると、各比較例１〜３において、パイロクロア相の（１１１）面の強度は、ペロブスカイト相の各面の強度に対して相対的に低下する。この低下の度合いは、比較例１、比較例２、比較例３の順に、すなわち下部電極層３２ｂの膜厚が薄くなる順に、より大きくなる。そして、実施例においては、比較例１〜３に認められたパイロクロア相の（１１１）面が消失する。
従って、下部電極層３２ｂが３０ｎｍ以下の膜厚で形成されることにより、鉛系複合酸化物層３３のパイロクロア相が消失し、あるいはペロブスカイト相に対して十分に薄くなることが分かる。
図５に示すように、比誘電率は、下部電極層膜厚Ｔ１が薄くなるに連れて増加する。すなわち、３０ｎｍの下部電極層膜厚Ｔ１を有する実施例の比誘電率が、比較例１〜３及び実施例の中で最も高い値を示している。また、誘電損失は、下部電極層膜厚Ｔ１が薄くなるに連れて減少する。すなわち、実施例の誘電損失が、比較例１〜３及び実施例の中で最も低い値を示している。従って、下部電極層膜厚Ｔ１を３０ｎｍ以下にすることにより、鉛系複合酸化物層３３の誘電特性が向上することが分かる。
図６に示すように、圧電定数は、下部電極層膜厚Ｔ１が薄くなるに連れて増加する。すなわち、３０ｎｍの下部電極層膜厚Ｔ１を有する実施例の圧電定数が、比較例１〜３及び実施例の中で最も高い値を示している。従って、下部電極層膜厚Ｔ１を３０ｎｍ以下にすることにより、鉛系複合酸化物層３３の圧電特性が向上することが分かる。
一実施形態の多層膜形成方法は、以下の利点を有する。
（１）一実施形態の多層膜形成方法は、下部電極層ターゲットをスパッタして基板Ｓの上に貴金属からなる下部電極層３２ｂを形成する工程と、鉛を含む酸化物層ターゲットをスパッタして下部電極層３２ｂの上に鉛系複合酸化物層３３を積層する工程と、を含む。下部電極層３２ｂを形成する工程では、下部電極層３２ｂの厚さが１０〜３０ｎｍに規定される。
鉛系ペロブスカイト複合酸化物３３は、鉛が欠損することにより、パイロクロア相に転移する。本発明者らは、鉛系複合酸化物３３の下地である電極層３２ｂを薄くすることにより鉛系ペロブスカイト複合酸化物３３の鉛の拡散を抑制させ、パイロクロア相の成長を回避できることを見出した。従来では、鉛系ペロブスカイト複合酸化物の下部電極層は、一般的に、１００ｎｍよりも厚い膜厚で利用されていた。本発明者らは、この下部電極層の膜厚を３０ｎｍ以下に規定することにより、パイロクロア相の成長を十分に抑制でき、鉛系ペロブスカイト複合酸化物の誘電特性と圧電特性を向上できることを見出した。
更に、一実施形態では、下部電極層３２ｂの膜厚が１０ｎｍ以上に規定されることによって、下部電極層３２ｂと鉛系複合酸化物層３３との間のエッチングの選択比が確保される。このため、鉛系複合酸化物層３３の加工性が確保される。よって、鉛系複合酸化物層３３の加工性を損なうことなく、鉛の拡散を抑制させることができる。さらに、鉛系複合酸化物層３３をペロブスカイト相に維持することができる。この結果、薄膜化した鉛系複合酸化物層３３の誘電特性と圧電特性を向上させることができる。
（２）鉛系複合酸化物層３３の厚さを０．２〜５．０μｍに規定した。したがって、薄くした下部電極層３２ｂの膜厚に対し、十分に厚い鉛系複合酸化物層３３を形成させることができる。よって、多層膜３５における誘電特性と圧電特性を、より確実に向上させることができる。
（３）白金を主成分とするターゲットをスパッタして、５００℃以上に加熱した基板Ｓの上に白金を主成分とする下部電極層３２ｂを形成した。その後、チタン酸ジルコン酸鉛を主成分とするターゲットをスパッタして、下部電極層３２ｂの上にチタン酸ジルコン酸鉛を主成分とする鉛系複合酸化物層３３を形成した。
下部電極層３２ｂが５００℃以上に加熱されるため、チタン酸ジルコン酸鉛の配向性が最適化される。このため、ペロブスカイト相のチタン酸ジルコン酸鉛を、より円滑に成長させることができる。この結果、薄膜化したチタン酸ジルコン酸鉛の誘電特性と圧電特性を向上させることができる。
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態では、密着層３２ａ、下部電極層３２ｂ、鉛系複合酸化物層３３、上部電極層３４の各々に対し、単一のターゲットを利用してスパッタリングさせるシングルターゲットスパッタ法を適用した。これに限らず、例えば複数のターゲットを利用してスパッタリングさせるマルチターゲットスパッタ法を適用してもよい。

Claims (6)

  1. 電極層と鉛系ペロブスカイト複合酸化物層とを含む多層膜を形成する多層膜形成方法であって、
    貴金属からなる第一ターゲットをスパッタして前記電極層を基板の上方に形成すること、
    鉛を含む第二ターゲットをスパッタして前記鉛系ペロブスカイト複合酸化物層を前記電極層の上に積層すること、
    を備え、
    前記電極層を形成することは、前記電極層を１０〜３０ｎｍの厚さで形成することを含む、ことを特徴とする多層膜形成方法。
  2. 請求項１に記載の多層膜形成方法において、
    前記鉛系ペロブスカイト複合酸化物層を積層することは、前記鉛系ペロブスカイト複合酸化物層を０．２〜５．０μｍの厚さで積層することを含む、ことを特徴とする多層膜形成方法。
  3. 請求項１又は２に記載の多層膜形成方法において、
    前記電極層を形成することは、
    前記基板を５００℃以上に加熱すること、
    白金を主成分とするターゲットをスパッタして前記１０〜３０ｎｍの厚さを有する前記電極層を前記加熱された基板の上に形成すること、
    を含み、
    前記鉛系ペロブスカイト複合酸化物層を積層することは、チタン酸ジルコン酸鉛を主成分とするターゲットをスパッタして、０．２〜５．０μｍの厚さを有する前記鉛系ペロブスカイト複合酸化物層を前記電極層の上に形成することを含む、ことを特徴とする多層膜形成方法。
  4. 多層膜形成装置であって、
    貴金属からなる第一ターゲットを有し、前記第一ターゲットをスパッタして電極層を基板の上方に形成する第一成膜部と、
    鉛を含む第二ターゲットを有し、前記第二ターゲットをスパッタして鉛系ペロブスカイト複合酸化物層を前記電極層の上に形成する第二成膜部と、
    前記第一成膜部と前記第二成膜部に連結され、前記第一成膜部と前記第二成膜部に前記基板を搬送する搬送部と、
    前記搬送部と前記第一成膜部と前記第二成膜部を駆動する制御部と、
    を備え、
    前記制御部は、前記基板の上方に前記電極層が１０〜３０ｎｍの厚さで形成されるように前記第一成膜部を駆動することを特徴とする多層膜形成装置。
  5. 請求項４に記載の多層膜形成装置において、
    前記制御部は、前記電極層の上に前記鉛系ペロブスカイト複合酸化物層が０．２〜５．０μｍの厚さで積層されるように前記第二成膜部を駆動することを特徴とする多層膜形成装置。
  6. 請求項４又は５に記載の多層膜形成装置において、
    前記第一ターゲットは、白金を主成分とするターゲットであり、
    前記第二ターゲットは、チタン酸ジルコン酸鉛を主成分とするターゲットであり、
    前記制御部は、５００℃以上に加熱された前記基板の上方に前記白金を主成分とする前記電極層が前記１０〜３０ｎｍの厚さで形成されるように前記第一成膜部を駆動するとともに、前記電極層の上に前記チタン酸ジルコン酸鉛を主成分とする前記鉛系ペロブスカイト複合酸化物層が０．２〜５．０μｍの厚さで積層されるように前記第二成膜部を駆動することを特徴とする多層膜形成装置。
JP2008550137A 2006-12-20 2007-12-17 多層膜形成方法及び多層膜形成装置 Pending JPWO2008075641A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006343259 2006-12-20
JP2006343259 2006-12-20
PCT/JP2007/074217 WO2008075641A1 (ja) 2006-12-20 2007-12-17 多層膜形成方法及び多層膜形成装置

Publications (1)

Publication Number Publication Date
JPWO2008075641A1 true JPWO2008075641A1 (ja) 2010-04-08

Family

ID=39536271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008550137A Pending JPWO2008075641A1 (ja) 2006-12-20 2007-12-17 多層膜形成方法及び多層膜形成装置

Country Status (7)

Country Link
US (1) US20100038234A1 (ja)
EP (1) EP2103710A4 (ja)
JP (1) JPWO2008075641A1 (ja)
KR (1) KR20090094147A (ja)
CN (1) CN101563478A (ja)
TW (1) TWI395825B (ja)
WO (1) WO2008075641A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6255647B2 (ja) 2013-07-25 2018-01-10 株式会社ユーテック 結晶膜、結晶膜の製造方法、蒸着装置及びマルチチャンバー装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579813A (ja) * 1991-09-18 1993-03-30 Canon Inc カンチレバー状変位素子、カンチレバー型プローブ及びそれを用いた情報処理装置と走査型トンネル顕微鏡
WO1996017381A1 (fr) * 1994-11-28 1996-06-06 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
JPH09280947A (ja) * 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 強誘電体素子
JPH10116965A (ja) * 1996-09-04 1998-05-06 Korea Advanced Inst Of Sci Technol 非揮発性メモリ薄膜及びその製造方法
JP2003304007A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
JP2004260158A (ja) * 2003-02-07 2004-09-16 Canon Inc 誘電体膜構成体および前記誘電体膜構成体を用いた圧電アクチュエータならびにインクジェットヘッド

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490483B2 (ja) 1993-10-08 2004-01-26 アネルバ株式会社 Ｐｚｔ薄膜の作製方法
US6602348B1 (en) * 1996-09-17 2003-08-05 Applied Materials, Inc. Substrate cooldown chamber
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JP3381767B2 (ja) * 1997-09-22 2003-03-04 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
JP4463440B2 (ja) * 2001-03-02 2010-05-19 新明和工業株式会社 多層膜の成膜方法、及び真空成膜装置
KR20030014231A (ko) * 2001-03-22 2003-02-15 가부시키가이샤 니콘 막형성방법, 다층막 반사경의 제조방법 및 막형성장치
JP2003212545A (ja) 2002-01-18 2003-07-30 Victor Co Of Japan Ltd Ｐｚｔ系膜体及びｐｚｔ系膜体の製造方法
JP4218350B2 (ja) * 2002-02-01 2009-02-04 パナソニック株式会社 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
US7083270B2 (en) * 2002-06-20 2006-08-01 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
JP2004157497A (ja) * 2002-09-09 2004-06-03 Shin Meiwa Ind Co Ltd 光学用反射防止膜及びその成膜方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579813A (ja) * 1991-09-18 1993-03-30 Canon Inc カンチレバー状変位素子、カンチレバー型プローブ及びそれを用いた情報処理装置と走査型トンネル顕微鏡
WO1996017381A1 (fr) * 1994-11-28 1996-06-06 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
JPH09280947A (ja) * 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 強誘電体素子
JPH10116965A (ja) * 1996-09-04 1998-05-06 Korea Advanced Inst Of Sci Technol 非揮発性メモリ薄膜及びその製造方法
JP2003304007A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
JP2004260158A (ja) * 2003-02-07 2004-09-16 Canon Inc 誘電体膜構成体および前記誘電体膜構成体を用いた圧電アクチュエータならびにインクジェットヘッド

Also Published As

Publication number Publication date
TW200909596A (en) 2009-03-01
CN101563478A (zh) 2009-10-21
EP2103710A1 (en) 2009-09-23
EP2103710A4 (en) 2012-11-21
TWI395825B (zh) 2013-05-11
KR20090094147A (ko) 2009-09-03
US20100038234A1 (en) 2010-02-18
WO2008075641A1 (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP5160452B2 (ja) 多層膜形成方法及び多層膜形成装置
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
CN104078560B (zh) 压电体薄膜层叠基板
US10497855B2 (en) Ferroelectric thin-film laminated substrate, ferroelectric thin-film device, and manufacturing method of ferroelectric thin-film laminated substrate
JP6196797B2 (ja) 圧電体薄膜積層基板及び圧電体薄膜素子
JP2002043644A (ja) 薄膜圧電素子
JP2010118447A (ja) 圧電膜型素子
JP3891190B2 (ja) 圧電素子、圧電装置および角速度センサ
JP2007273799A (ja) 積層構造体及びその製造方法
JPWO2008075641A1 (ja) 多層膜形成方法及び多層膜形成装置
JP2001223403A (ja) 強誘電体薄膜およびその形成方法とこれを用いた強誘電体薄膜素子
JP2005235796A (ja) 圧電薄膜素子の製造方法
JP4528950B2 (ja) 強誘電体膜構造体の製造方法
JP6282735B2 (ja) Ｐｚｔ薄膜積層体の製造方法
EP3276687B1 (en) Ferroelectric thin-film laminate substrate, ferroelectric thin-film element, and manufacturing method of ferroelectric thin-film laminate substrate
JP2006019460A (ja) 圧電薄膜素子及びその製造方法
JPH11346013A (ja) 圧電／電歪素子
JP5526704B2 (ja) 圧電アクチュエータ
JP2015056517A (ja) 圧電体薄膜積層基板およびその製造方法
JP2017174835A (ja) ニオブ酸チタン酸ジルコン酸鉛膜積層体、ニオブ酸チタン酸ジルコン酸鉛膜積層体を用いた素子及びその製造方法
JP2007287822A (ja) 誘電体堆積体の製造方法および電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108