WO2008075641A1 - 多層膜形成方法及び多層膜形成装置 - Google Patents

多層膜形成方法及び多層膜形成装置 Download PDF

Info

Publication number
WO2008075641A1
WO2008075641A1 PCT/JP2007/074217 JP2007074217W WO2008075641A1 WO 2008075641 A1 WO2008075641 A1 WO 2008075641A1 JP 2007074217 W JP2007074217 W JP 2007074217W WO 2008075641 A1 WO2008075641 A1 WO 2008075641A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode layer
lead
film forming
chamber
lower electrode
Prior art date
Application number
PCT/JP2007/074217
Other languages
English (en)
French (fr)
Inventor
Isao Kimura
Takehito Jinbo
Shin Kikuchi
Yutaka Nishioka
Koukou Suu
Original Assignee
Ulvac, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac, Inc. filed Critical Ulvac, Inc.
Priority to EP07850705A priority Critical patent/EP2103710A4/en
Priority to US12/519,712 priority patent/US20100038234A1/en
Priority to JP2008550137A priority patent/JPWO2008075641A1/ja
Publication of WO2008075641A1 publication Critical patent/WO2008075641A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/088—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or Pb and B representing a refractory or rare earth metal
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based

Definitions

  • Multilayer film forming method and multilayer film forming apparatus Multilayer film forming apparatus
  • the present invention relates to a multilayer film forming method and a multilayer film forming apparatus.
  • Lead-based perovskite complex oxides (hereinafter simply referred to as lead-based complex oxides! /, U) have excellent piezoelectric and dielectric properties, and are therefore used in various electronic devices such as sensor actuators. It's being used.
  • Various elements made of lead-based composite oxide have been conventionally formed by machining a sintered body of lead-based composite oxide.
  • Patent Document 1 discloses that a thin film of lead zirconate titanate (PZT) is formed thicker in advance than a desired film thickness.
  • the lead (Pb) excess layer formed on the surface of the PZT thin film is removed by reverse sputter etching, thereby processing the PZT thin film to a desired thickness.
  • the piezoelectric characteristics and dielectric characteristics of the PZT thin film can be improved as much as the Pb excess layer is removed.
  • Patent Document 2 discloses that the piezoelectric characteristics and dielectric characteristics are improved by adding at least one of V, Nb, C, N, and BN to the constituent elements of the PZT thin film.
  • lead-based composite oxides generally exhibit desired dielectric properties and piezoelectric properties only when exhibiting a perovskite phase, and when exhibiting a metastable pyrochlore phase. It has a dielectric constant lower than that of the lobskite phase and hardly exhibits piezoelectric properties.
  • the above-described pyrochlore phase is formed at the interface between the lead-based composite oxide layer and the electrode layer. Once formed, the lead-based composite oxide layer exhibiting a pyrochlore phase is unlikely to transition to the perovskite phase even when subjected to high-temperature annealing. Therefore, when the thickness of the lead-based composite oxide layer is reduced (for example, 5 111 or less), the lead-based composite oxide thin film deteriorates the dielectric characteristics and the piezoelectric characteristics due to the effect of the nanochlore phase. End up.
  • FIG. 7 shows the relative permittivity and dielectric loss with respect to the thickness of the PZT layer
  • FIG. 8 shows the piezoelectric constant with respect to the thickness of the PZT layer.
  • the PZT layer becomes more affected by the pyrochlore phase as the film thickness decreases, lowering its relative dielectric constant and increasing dielectric loss.
  • the PZT layer decreases its piezoelectric constant as the film thickness decreases.
  • the thin lead-based composite oxide has been a problem in which the dielectric characteristics and the piezoelectric characteristics are deteriorated, and thus the electrical characteristics of the electronic device are impaired.
  • Patent Document 1 JP-A-7-109562
  • Patent Document 2 Japanese Patent Laid-Open No. 2003-212545
  • the present invention provides a multilayer thin film forming method and a multilayer thin film forming apparatus in which the dielectric properties and piezoelectric properties of a thin film made of a lead-based perovskite complex oxide are improved.
  • the first aspect of the present invention is a multilayer film forming method for forming a multilayer film including an electrode layer and a lead-based perovskite complex oxide layer.
  • the method includes sputtering a first target made of a noble metal to form the electrode layer above the substrate, and sputtering a second target containing lead to form the lead-based perovskite complex oxide layer on the electrode.
  • Forming the electrode layer includes forming the electrode layer with a thickness of 10 to 30 nm.
  • a second aspect of the present invention is a multilayer film forming apparatus.
  • the apparatus includes a first target made of a noble metal, a first film forming unit that forms the electrode layer above the substrate by sputtering the first target, and a second target containing lead, A second film forming unit for forming a lead-based perovskite complex oxide layer on the electrode layer by sputtering a second target; A transport unit connected to the first film forming unit and the second film forming unit, and transporting the substrate to the first film forming unit and the second film forming unit; the transport unit; the first film forming unit; A controller that drives the second film forming unit, and the controller drives the first film forming unit so that the electrode layer is formed with a thickness of 10 to 30 nm above the substrate. To do.
  • FIG. 1 is a plan view schematically showing a film forming apparatus according to one embodiment.
  • FIG. 2 is a block circuit diagram showing an electrical configuration of the film forming apparatus of FIG.
  • FIG. 3 (a) is a process diagram showing the manufacturing process of the lower electrode layer of the multilayer film
  • FIG. 3 (b) is a process chart showing the manufacturing process of the lead-based composite oxide layer of the multilayer film
  • 3 (c) is a process diagram showing a manufacturing process of the upper electrode layer of the multilayer film.
  • FIG. 5 is a graph showing the relative dielectric constant and dielectric loss of a multilayer film.
  • FIG. 6 is a diagram showing the piezoelectric constant of the multilayer film.
  • FIG. 7 is a graph showing the relative dielectric constant and dielectric loss of a multilayer film of a conventional example.
  • FIG. 8 is a diagram showing a piezoelectric constant of a conventional example.
  • FIG. 1 is a plan view schematically showing a film forming apparatus 10 as a multilayer film forming apparatus.
  • a film forming apparatus 10 includes a load lock chamber (hereinafter simply referred to as LL channel) 11 and a transfer chamber 12 connected to the LL chamber 11 and constituting a transfer unit.
  • the film forming apparatus 10 includes a lower electrode layer chamber 13 as a first film forming unit, an oxide layer chamber 14 as a second film forming unit, and an upper electrode layer chamber 15 connected to a transfer chamber 12. And have.
  • the LL chamber 11 has an internal space that can be depressurized (hereinafter simply referred to as a storage chamber 11a), and stores a plurality of substrates S so that they can be unloaded and loaded.
  • a substrate S for example, a silicon substrate or a ceramic substrate can be used.
  • the LL chamber 11 decompresses the storage chamber 11 a so that the plurality of substrates S can be carried out to the transfer chamber 12.
  • the LL chamber 11 opens the storage chamber 11a to the atmosphere.
  • the substrate s to be accommodated can be carried out of the film forming apparatus 10.
  • the transfer chamber 12 has an internal space (hereinafter simply referred to as the transfer chamber 12a) that can communicate with the storage chamber 11a, and a transfer robot 12b for transferring the substrate S is mounted on the transfer chamber 12a.
  • the transfer robot 12b loads the substrate S before the film forming process from the LL chamber 11 into the transfer chamber 12.
  • the transfer robot 12b transfers the loaded substrate S in the counterclockwise order in FIG. 1, that is, the lower electrode layer chamber 13, the oxide layer chamber 14, and the upper electrode layer chamber 15.
  • the transfer robot 12b carries the substrate S after the film forming process from the transfer chamber 12 to the LL chamber 11.
  • the lower electrode layer chamber 13 is an internal space (hereinafter simply referred to as a film forming chamber) that can communicate with the transfer chamber 12a.
  • the lower electrode layer chamber 13 sputters the adhesion layer target TG1 using a sputtering method, and forms an adhesion layer on the substrate S held at a predetermined temperature (for example, a temperature of 500 ° C. or higher).
  • a predetermined temperature for example, a temperature of 500 ° C. or higher.
  • a thin film made of, for example, titanium (Ti), tantalum (Ta), nickel (Ni), cobalt (Co), zirconium (Zr), or oxides thereof (TiO, Ta0, etc.
  • the lower electrode layer chamber 13 has a lower electrode layer target TG2 as a first target mounted in the film forming chamber 13a.
  • the lower electrode layer chamber 13 sputters the lower electrode layer target TG2 using a sputtering method, and deposits the lower electrode layer on the adhesion layer of the substrate S held at a predetermined temperature (for example, a temperature of 500 ° C. or higher).
  • a predetermined temperature for example, a temperature of 500 ° C. or higher.
  • the lower electrode layer target TG2 contains 90% or more, preferably 95% or more of the main component of the lower electrode layer, that is, noble metals such as platinum (Pt), gold (Au), and silver (Ag).
  • the remaining part of the lower electrode layer target TG2 contains a metal other than these main metal elements, such as copper nitride.
  • various sputtering methods such as a direct current or alternating current sputtering method, a direct current or alternating current magnetron method, and the like can be used.
  • the oxide layer chamber 14 includes an internal space (hereinafter simply referred to as a film forming chamber 14a) capable of communicating with the transfer chamber 12a, and an oxide layer target as a second target mounted in the film forming chamber 14a.
  • the oxide layer chamber 14 sputters the oxide layer target TG3 using a sputtering method, and the substrate S held at a predetermined temperature (for example, a temperature of 500 ° C. or higher).
  • a predetermined temperature for example, a temperature of 500 ° C. or higher.
  • a layer of lead-based complex oxide (lead-based perovskite complex oxide) is formed thereon.
  • the oxide layer target TG3 includes lead-based composite oxides, ie, lead zirconate titanate (Pb (Zr, Ti) 0: PZT), lead strontium titanate (Pb (Sr, Ti) 0 : PST), lead-based perovskite composite oxides such as lead lanthanum zirconium titanate ((Pb, La) (Zr, Ti) 0: PLZT) can be used.
  • lead-based composite oxides ie, lead zirconate titanate (Pb (Zr, Ti) 0: PZT), lead strontium titanate (Pb (Sr, Ti) 0 : PST), lead-based perovskite composite oxides such as lead lanthanum zirconium titanate ((Pb, La) (Zr, Ti) 0: PLZT) can be used.
  • the oxide layer chamber 14 is a chamber for forming a thin film of a lead-based perovskite complex oxide by using a sputtering method.
  • a sputtering method used for the oxide layer chamber 14 it is possible to use various sputtering methods such as a direct current or alternating current sputtering method and a direct current or alternating current magnetron method.
  • the upper electrode layer chamber 15 is an internal space (hereinafter simply referred to as a film forming chamber) that can communicate with the transfer chamber 12a.
  • the upper electrode layer chamber 15 sputters the upper electrode layer target using a sputtering method, and forms the upper electrode layer on the substrate S held at a predetermined temperature (for example, a temperature of 500 ° C. or higher).
  • the upper electrode layer target TG4 contains 90% or more, preferably 95% or more of the main component of the upper electrode layer, that is, noble metals such as platinum (Pt), gold (Au), and silver (Ag).
  • the balance of the upper electrode layer target TG4 contains a metal other than these main metal elements, such as copper nitride.
  • FIG. 2 is an electric block circuit diagram showing an electrical configuration of the film forming apparatus 10.
  • control unit 21 causes the film forming apparatus 10 to execute various processing operations (for example, a substrate S transport process, a substrate S film forming process, and the like).
  • the control unit 21 includes a CPU for executing various arithmetic processes, a RAM for storing various data, a ROM and a hard disk for storing various control programs.
  • the control unit 21 reads a film forming process program stored in the hard disk, and executes the film forming process according to the film forming process program.
  • An input / output unit 22 is connected to the control unit 21.
  • the input / output unit 22 has a start switch and a stop. It has various operation switches such as a stop switch and various display devices such as a liquid crystal display.
  • the input / output unit 22 supplies data used for various processing operations to the control unit 21 and outputs data regarding the processing status of the film forming apparatus 10.
  • the input / output unit 22 supplies the control unit 21 with data relating to a film formation parameter (for example, sputtering gas flow rate, film formation pressure, film formation temperature, film formation time, etc.) as film formation condition data Id.
  • a film formation parameter for example, sputtering gas flow rate, film formation pressure, film formation temperature, film formation time, etc.
  • the input / output unit 22 supplies various film formation parameters for forming the adhesion layer, the lower electrode layer, the lead-based composite oxide, and the upper electrode layer to the control unit 21 as film formation condition data Id. .
  • the control unit 21 executes the film forming process for each layer under the film forming conditions corresponding to the film forming condition data Id supplied from the input / output unit 22.
  • the control unit 21 is connected to an LL chamber driving circuit 23 for controlling the driving of the LL chamber 11.
  • the LL chamber drive circuit 23 detects the state of the LL chamber 11 and supplies the detection result to the control unit 21.
  • the LL chamber drive circuit 23 detects, for example, the pressure value in the storage chamber 11a and supplies a detection signal related to the pressure value to the control unit 21.
  • the control unit 21 supplies a drive control signal corresponding to the LL chamber drive circuit 23 to the LL chamber drive circuit 23 based on the detection signal supplied from the LL chamber drive circuit 23.
  • the LL chamber drive circuit 23 decompresses or opens the storage chamber 11a to the atmosphere, and the substrate S is carried in / out.
  • a transfer chamber drive circuit 24 for controlling the drive of the transfer chamber 12 is connected to the control unit 21.
  • the transfer chamber drive circuit 24 detects the state of the transfer chamber 12 and supplies the detection result to the control unit 21.
  • the transfer chamber drive circuit 24 detects, for example, the arm position of the transfer robot 12b and supplies a detection signal related to the arm position to the control unit 21.
  • the control unit 21 supplies a drive control signal corresponding to the transfer chamber drive circuit 24 to the transfer chamber drive circuit 24 based on the detection signal supplied from the transfer chamber drive circuit 24.
  • the transfer chamber drive circuit 24 responds to the drive control signal from the control unit 21 and transfers the substrate S to the LL chamber 11, the transfer chamber 12, the lower electrode layer chamber 13, the oxide layer chamber 14, and the upper electrode layer according to the film forming process program. Transport in the order of chamber 15.
  • the control unit 21 is connected to a lower electrode layer chamber drive circuit 25 for controlling the drive of the lower electrode layer chamber 13.
  • Lower electrode layer chamber drive circuit 25 is a lower electrode
  • the state of the layer chamber 13 is detected, and the detection result is supplied to the control unit 21.
  • the lower electrode layer chamber drive circuit 25 detects parameters such as the actual pressure in the film forming chamber 13a, the actual flow rate of the sputtering gas, the actual temperature of the substrate S, the process time, and the actual power value applied to the target.
  • a detection signal related to the parameter is supplied to the control unit 21.
  • the control unit 21 supplies a drive control signal corresponding to the film formation condition data Id to the lower electrode layer chamber drive circuit 25.
  • the lower electrode layer chamber drive circuit 25 responds to the drive control signal from the control unit 21 and executes the deposition process of the adhesion layer and the lower electrode layer under the deposition conditions corresponding to the deposition condition data Id. To do.
  • the control unit 21 is connected to an oxide layer chamber driving circuit 26 for controlling the driving of the oxide layer chamber 14.
  • the oxide layer chamber drive circuit 26 detects the state of the oxide layer channel 14 and supplies the detection result to the control unit 21.
  • the oxide layer chamber drive circuit 26 detects parameters such as the actual pressure in the film forming chamber 14a, the actual flow rate of the sputtering gas, the actual temperature of the substrate S, the process time, and the actual power value applied to the target. Detection signals relating to these parameters are supplied to the control unit 21.
  • the control unit 21 Based on the detection signal supplied from the oxide layer chamber drive circuit 26, the control unit 21 supplies a drive control signal corresponding to the film formation condition data Id to the oxide layer chamber drive circuit 26.
  • the oxide layer chamber drive circuit 26 executes the film formation process of the lead-based complex oxide under the film formation conditions corresponding to the film formation condition data Id.
  • An upper electrode layer chamber drive circuit 27 for controlling the drive of the upper electrode layer chamber 15 is connected to the control unit 21.
  • the upper electrode layer chamber drive circuit 27 detects the state of the upper electrode layer chamber 15 and supplies the detection result to the control unit 21.
  • the upper electrode layer chamber drive circuit 27 detects, for example, parameters such as the actual pressure of the film forming chamber 15a, the actual flow rate of the sputtering gas, the actual temperature of the substrate S, the process time, and the actual power value applied to the target.
  • a detection signal related to the parameter is supplied to the control unit 21. Based on the detection signal supplied from the upper electrode layer chamber drive circuit 27, the control unit 21 supplies a drive control signal corresponding to the film formation condition data Id to the upper electrode layer chamber drive circuit 27.
  • the upper electrode layer chamber drive circuit 27 responds to the drive control signal from the control unit 21 and executes the film formation process of the upper electrode layer under the film formation conditions corresponding to the film formation condition data Id. Next, a multilayer film forming method using the film forming apparatus 10 will be described.
  • FIG. 3A to FIG. 3C are process diagrams showing a multilayer film forming process.
  • a plurality of substrates S are set in the LL chamber 11.
  • the substrate S has a base layer 31 (for example, a silicon oxide film) on its surface, as shown in FIG.
  • the control unit 21 drives the LL chamber 11 and the transfer chamber 12 via the LL chamber drive circuit 23 and the transfer chamber drive circuit 24, and the substrate of the storage chamber 11a. S is transferred to the lower electrode layer chamber 13.
  • the control unit 21 causes the adhesion layer 32a and the lower electrode layer to be located above the base layer 31, as shown in FIG. Laminate 32b. That is, the control unit 21 drives the lower electrode layer channel 13 via the lower electrode layer chamber drive circuit 25, and the adhesion layer 32a and the lower electrode layer under the film formation conditions corresponding to the film formation condition data Id. Laminate 32b.
  • the thickness of the lower electrode layer 32b is referred to as a lower electrode layer thickness T1.
  • the control unit 21 measures the process time for forming the lower electrode layer 32b via the lower electrode layer chamber drive circuit 25, and forms the film at a timing when the process time becomes a preset film formation time. By finishing the process, the lower electrode layer thickness T1 is adjusted to 10 to 30 nm.
  • the lower electrode layer 32b is formed with a film thickness of 30 nm or less, when the lead-based composite oxide layer 33 is formed on the lower electrode layer 32b in a subsequent process, the lead-based composite oxide Lead 33 diffusion is reduced. As a result, the lead-deficient state of the lead-based composite oxide can be avoided.
  • the lower electrode layer 32b is formed with a film thickness of lOnm or more, when the lead-based composite oxide layer 33 is etched in a subsequent process, The etching selectivity with respect to the lower electrode layer 32b is ensured.
  • the film thickness difference (film thickness variation) force of the lead-based composite oxide layer 33 is 5 nm and the lower electrode layer thickness T1 is lOnm
  • the lead-based composite oxide layer 33 and the lower electrode layer 32b The etching selectivity ratio between and can be made larger than 4.5. For this reason, the workability of the lead-based composite oxide layer 33 is sufficient. You can get power S.
  • the lead-based composite oxide layer 33 and the lower electrode layer 32b The etch selectivity between and can be reduced to 1.5.
  • a lead-based composite oxide layer 33 is laminated on the upper side of 32b. That is, the control unit 21 drives the transfer chamber 12 via the transfer chamber drive circuit 24 and transfers the substrate S of the lower electrode layer chamber 13 to the oxide layer chamber 14. Next, the control unit 21 drives the oxide layer chamber 14 via the oxide layer chamber drive circuit 26, and stacks the lead-based composite oxide layer 33 under the film formation conditions corresponding to the film formation condition data Id.
  • the film thickness of the lead-based composite oxide layer 33 is referred to as an oxide layer film thickness T2.
  • the oxide layer channel 14 forms a lead-based composite oxide layer 33 based on the film formation condition data Id, and forms this oxide layer thickness T2 to 0.2 to 5.O ⁇ m.
  • the control unit 21 measures the process time for forming the lead-based composite oxide layer 33 via the oxide layer chamber drive circuit 26, and performs the process at a timing when the process time reaches a preset film formation time. By finishing the film treatment, the oxide layer thickness T2 is adjusted to 0.2-5.O ⁇ m.
  • the film thickness of the lead-based composite oxide layer 33 is defined to a value sufficiently larger than that of the lower electrode layer 32b.
  • the force S can be improved more reliably to improve the dielectric and piezoelectric properties of the lead-based composite oxide layer.
  • the control unit 21 stacks the upper electrode layer 34 on the upper side of the lead-based composite oxide layer 33 as shown in FIG. 3 (c). That is, the control unit 21 drives the transfer chamber 12 via the transfer chamber drive circuit 24 and transfers the substrate S of the oxide layer chamber 14 to the upper electrode layer chamber 15. Next, the control unit 21 drives the upper electrode layer chamber 15 via the upper electrode layer chamber drive circuit 27, and deposits the upper electrode layer 34 under the film formation conditions corresponding to the film formation condition data Id. As a result, a multilayer film 35 composed of the adhesion layer 32a, the lower electrode layer 32b, the lead-based composite oxide total 33, and the upper electrode layer 34 is formed.
  • the control unit 21 carries the substrate S out of the film forming apparatus 10. That is, the control unit 21 transfers the transfer chamber 12 via the transfer chamber drive circuit 24. And the substrate S of the upper electrode layer chamber 15 is accommodated in the LL chamber 11. After that, the control unit 21 similarly applies each chamber through each drive circuit 23 to 27; Are driven, and the adhesion layer 32a, the lower electrode layer 32b, the lead-based composite oxide layer 33, and the upper electrode layer 34 are stacked on all the substrates S and stored in the LL chamber 11.
  • the control unit 21 opens the LL chamber 11 to the atmosphere via the LL chamber driving circuit 23 and carries out all the substrates S to the outside of the film forming apparatus 10.
  • FIG. 4 shows an X-ray diffraction spectrum of the multilayer film 35 obtained by using the film forming apparatus 10.
  • FIG. 5 shows the relative permittivity and dielectric loss with respect to the film thickness of the lower electrode layer 32b
  • FIG. 6 shows the piezoelectric constant with respect to the film thickness of the lower electrode layer 32b.
  • a silicon substrate having a diameter of 150 mm was used as the substrate S, and a silicon oxide film having a thickness of 1 ⁇ m was formed as the base layer 31.
  • the film forming conditions for the adhesion layer 32a and the lower electrode layer 32b a target mainly composed of Ti and Pt was used. Ar gas was used as the sputtering gas. Then, while maintaining the temperature of the substrate S at 500 ° C., the adhesion layer 32a having a thickness of 20 nm and having Ti as a main component and the lower portion having a thickness of 30 nm and having Pt as a main component The electrode layer 32b was laminated on the base layer 31 in order.
  • Lead zirconate titanate (Pb (ZrTi) 0) was used as the film formation condition for the lead-based composite oxide layer 33.
  • a target mainly containing 0.52 0.48 3 was used.
  • Ar gas and O gas were used as sputtering gas and reaction gas, respectively.
  • the upper electrode layer 34 As a film forming condition for the upper electrode layer 34, a target containing Pt as a main component was used. Ar gas was used as the sputtering gas. Then, an upper electrode layer 34 having a thickness of lOOnm and containing Pt as a main component was laminated on the lead-based composite oxide layer 33. Through the above steps, the multilayer film 35 of the example was obtained.
  • an X-ray diffraction spectrum is measured using an X-ray diffractometer.
  • the dielectric constant and dielectric loss were measured using a dielectric constant measuring device.
  • the piezoelectric constant was measured for the multilayer film 35 of the example using a piezoelectric constant measuring device.
  • the piezoelectric constant measuring device applies a predetermined AC power between the lower electrode layer 32b and the upper electrode layer 34 of the multilayer film 35 formed in a cantilever shape, for example, and
  • the piezoelectric constant is measured by measuring the deflection with a laser Doppler vibrometer.
  • a target mainly composed of Pt was used as a film forming condition for the lower electrode layer 32b.
  • Ar gas was used for snow / tagus.
  • a lower electrode layer 32b containing Pt as a main component was formed on each substrate S.
  • the three lower electrode layers 32b are formed with film thicknesses of lOOnm, 70nm, and 50nm, respectively.
  • multilayer films 35 of Comparative Examples 1 to 3 were formed using the same film formation conditions as in the examples except for the film formation conditions of the lower electrode layer 32b.
  • the lower electrode layer 32b of the multilayer film 35 of Comparative Example 1 has a film thickness of lOOnm
  • the lower electrode layer 32b of the multilayer film 35 of Comparative Example 2 has a film thickness of 70 nm
  • the multilayer film 35 of Comparative Example 3 The lower electrode layer 32b has a film thickness of 5 Onm.
  • FIG. 4 is a graph showing the X-ray diffraction intensities of Examples and Comparative Examples 1 to 3.
  • the horizontal and vertical axes indicate the X-ray diffraction angle 2 ⁇ and the X-ray diffraction intensity, respectively.
  • the (111) plane of Pt forming the lower electrode layer 32b is commonly recognized for the examples and comparative examples; Furthermore, the (100), (110), (111), and (200) planes corresponding to the perovskite phase of the lead-based composite oxide layer 33 (PZT) are about 22 °, about 32 °, and about It is recognized in common for the examples and comparative examples;! -3 at a diffraction angle 2 ⁇ of 38 °, approximately 44 °.
  • the pyrochlore phase of the lead-based composite oxide layer 33 disappears or becomes sufficiently thinner than the perovskite phase.
  • the relative dielectric constant increases as the lower electrode layer thickness T1 decreases.
  • the relative dielectric constant of the example having the lower electrode layer thickness T1 of 30 nm shows the highest value among the comparative examples ;! to 3 and the examples.
  • the dielectric loss decreases as the lower electrode layer thickness T1 decreases. That is, the dielectric loss of the example shows the lowest value among the comparative examples;! To 3 and the examples. Therefore, it can be seen that the dielectric properties of the lead-based composite oxide layer 33 are improved by setting the lower electrode layer thickness T1 to 30 nm or less.
  • the piezoelectric constant increases as the lower electrode layer thickness T1 decreases.
  • the piezoelectric constant of the example having the lower electrode layer thickness T1 of 30 nm shows the highest value among the comparative examples;! To 3 and the examples. Therefore, it can be seen that the piezoelectric characteristics of the lead-based composite oxide layer 33 are improved by setting the lower electrode layer thickness T1 to 30 nm or less.
  • the multilayer film formation method of one embodiment has the following advantages.
  • a lower electrode layer target is sputtered to form a lower electrode layer 32b made of a noble metal on a substrate S, and a lead-containing oxide layer target is sputtered. And laminating the lead-based composite oxide layer 33 on the lower electrode layer 32b.
  • the thickness of the lower electrode layer 32b is regulated to 10 to 30 nm.
  • the lead-based perovskite complex oxide 33 transitions to the pyrochlore phase due to the deficiency of lead.
  • the present inventors have found that the lead-based perovskite composite oxide 33 can suppress the diffusion of lead and avoid the growth of the pyrochlore phase by thinning the electrode layer 32b that is the base of the lead-based composite oxide 33. It was.
  • the lower electrode layer of lead-based perovskite complex oxide was generally used with a thickness greater than lOOnm.
  • the present inventors have found that by defining the thickness of the lower electrode layer to 30 nm or less, the growth of the pyrochlore phase can be sufficiently suppressed, and the dielectric properties and piezoelectric properties of the lead-based perovskite complex oxide can be improved. I found it.
  • the etching selectivity between the lower electrode layer 32b and the lead-based composite oxide layer 33 is ensured by defining the thickness of the lower electrode layer 32b to be 10 nm or more. Is done. For this reason, the workability of the lead-based composite oxide layer 33 is ensured. Therefore, lead diffusion without impairing the workability of the lead-based composite oxide layer 33 can be suppressed. Furthermore, the lead-based composite oxide layer 33 can be maintained in the perovskite phase. As a result, the dielectric properties and piezoelectric properties of the thin lead-based composite oxide layer 33 can be improved.
  • the thickness of the lead-based composite oxide layer 33 was regulated to 0.2 to 5.0 m. Therefore, it is possible to form a sufficiently thick lead-based composite oxide layer 33 with respect to the thickness of the thinned lower electrode layer 32b. Therefore, the force S can be used to improve the dielectric characteristics and piezoelectric characteristics of the multilayer film 35 more reliably.
  • a target composed mainly of platinum was sputtered to form the lower electrode layer 32b composed mainly of platinum on the substrate S heated to 500 ° C. or higher. Thereafter, a target mainly composed of lead zirconate titanate was sputtered to form a lead-based composite oxide layer 33 mainly composed of lead zirconate titanate on the lower electrode layer 32b.
  • the lower electrode layer 32b is heated to 500 ° C or higher, the orientation of lead zirconate titanate is optimized. Therefore, it is possible to grow the perovskite phase lead titanate zirconate more smoothly. As a result, the dielectric properties and piezoelectric properties of the thinned lead zirconate titanate can be improved.
  • the single target sputtering method in which sputtering is performed using a single target for each of the adhesion layer 32a, the lower electrode layer 32b, the lead-based composite oxide layer 33, and the upper electrode layer 34 is applied.
  • the present invention is not limited to this, and for example, a multi-target sputtering method in which a plurality of targets are used for sputtering may be applied.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

　鉛系ペロブスカイト複合酸化物からなる薄膜の誘電特性と圧電特性を向上させた多層薄膜形成方法及び多層薄膜形成装置。多層薄膜形成方法は、下部電極層ターゲット（ＴＧ２）をスパッタして基板（Ｓ）の上方に貴金属からなる下部電極層（３２ｂ）を形成すること、鉛を含む酸化物層ターゲット（ＴＧ３）をスパッタして下部電極層（３２ｂ）の上に鉛系複合酸化物層（３３）を積層することを含む。下部電極層（３２ｂ）の厚さは１０～３０ｎｍに規定され、鉛系複合酸化物層（３３）の厚さは０．２～５．０μｍに規定される。

Description

明 細 書
多層膜形成方法及び多層膜形成装置
技術分野
[0001] 本発明は、多層膜形成方法及び多層膜形成装置に関する。
背景技術
[0002] 鉛系ぺロブスカイト複合酸化物（以下単に、鉛系複合酸化物と!/、う。 )は、優れた圧 電特性と誘電特性を有するため、センサゃァクチユエータなど、各種の電子デバイス に利用されている。鉛系複合酸化物からなる各種の素子は、従来、鉛系複合酸化物 の焼結体に対し機械加工を施すことによって形成されていた。
[0003] 近年、電子デバイスの製造技術にお!/、ては、電子デバイスの微細化や MEMS (Mi cro Electro Mechanical Systems)技術の発達にともない、鉛系複合酸化物の薄膜化 が求められている。鉛系複合酸化物の薄膜化技術としては、スパッタ法、ゾルゲル法 、 CVD法、レーザアブレーシヨン法などが知られている。し力、し、これらの方法によつ て得た鉛系複合酸化物の薄膜は、いずれも機械加工によって得られる鉛系複合酸 化物に比べ、十分な誘電特性ゃ圧電特性を得難!/、ものであった。
[0004] そこで、鉛系複合酸化物の薄膜化技術では、従来より、その圧電特性と誘電特性 を向上させる提案がなされている。特許文献 1は、チタン酸ジルコン酸鉛 (PZT)の薄 膜を、所望する膜厚よりも予め厚く形成することを開示している。 PZT薄膜の表面に 形成された鉛 (Pb)過剰層は逆スパッタエッチングによって除去され、これにより PZT 薄膜が所望の膜厚に加工される。この場合、 Pb過剰層が除去された分だけ、 PZT薄 膜の圧電特性と誘電特性を向上させることができる。また、特許文献 2は、 PZT薄膜 の構成元素に、 V、 Nb、 C, N, BNの少なくとも一つを添加させることにより、その圧 電特性と誘電特性を向上させることを開示している。
[0005] ところで、鉛系複合酸化物は、一般的に、ぺロブスカイト（Perovskite)相を呈する時 のみ所望の誘電特性と圧電特性を示し、準安定のパイロクロア（Pyrochlore)相を呈 する時には、ぺロブスカイト相よりも低い誘電率を示し、かつ、圧電特性を殆ど示さな い。 [0006] 鉛系複合酸化物の薄膜が電極層の上に堆積されるとき、鉛系複合酸化物層と電極 層との間の界面に上記のパイロクロア相が形成される。パイロクロア相を呈する鉛系 複合酸化物層は、一度形成されると、高温のァニール処理を施す場合であっても、 ぺロブスカイト相に転移し難い。そのため、鉛系複合酸化物層の厚みを薄くする（例 えば、 5 111以下にする）場合、鉛系複合酸化物の薄膜は、ノ ィロクロア相の影響に より誘電特性と圧電特性を劣化させてしまう。
[0007] 図 7は、 PZT層の膜厚に対する比誘電率及び誘電損失を示し、図 8は、 PZT層の 膜厚に対する圧電定数を示す。図 7及び図 8に示すように、 PZT層は、膜厚が薄くな るに従って上記パイロクロア相の影響が大きくなり、その比誘電率を低下させ、かつ、 誘電損失を増加させる。また、 PZT層は、膜厚が薄くなるに従って、その圧電定数を 低下させる。
[0008] この結果、薄膜化した鉛系複合酸化物は、誘電特性と圧電特性の劣化を招き、ひ いては上記電子デバイスの電気的特性を損なう問題となっていた。
特許文献 1 :特開平 7— 109562号公報
特許文献 2 :特開 2003— 212545号公報
発明の開示
[0009] 本願発明は、鉛系ぺロブスカイト複合酸化物からなる薄膜の誘電特性と圧電特性 を向上させた多層薄膜形成方法及び多層薄膜形成装置を提供する。
本発明の第 1側面は、電極層と鉛系ぺロブスカイト複合酸化物層とを含む多層膜を 形成する多層膜形成方法である。当該方法は、貴金属からなる第一ターゲットをスパ ッタして前記電極層を基板の上方に形成すること、鉛を含む第二ターゲットをスパッタ して前記鉛系ぺロブスカイト複合酸化物層を前記電極層の上に積層すること、を備え 、前記電極層を形成することは、前記電極層を 10〜30nmの厚さで形成することを 含む。
[0010] 本発明の第 2側面は、多層膜形成装置である。当該装置は、貴金属からなる第一 ターゲットを有し、前記第一ターゲットをスパッタして電極層を基板の上方に形成する 第一成膜部と、鉛を含む第二ターゲットを有し、前記第二ターゲットをスパッタして鉛 系ぺロブスカイト複合酸化物層を前記電極層の上に形成する第二成膜部と、前記第 一成膜部と前記第二成膜部に連結され、前記第一成膜部と前記第二成膜部に前記 基板を搬送する搬送部と、前記搬送部と前記第一成膜部と前記第二成膜部を駆動 する制御部と、を備え、前記制御部は、前記基板の上方に前記電極層が 10〜30n mの厚さで形成されるように前記第一成膜部を駆動する。
図面の簡単な説明
[0011] [図 1]一実施形態の成膜装置を模式的に示す平面図。
[図 2]図 2の成膜装置の電気的構成を示すブロック回路図。
[図 3]図 3 (a)は多層膜の下部電極層の製造工程を示す示す工程図、図 3 (b)は多層 膜の鉛系複合酸化物層の製造工程を示す示す工程図、図 3 (c)は多層膜の上部電 極層の製造工程を示す工程図。
[図 4]多層膜の X線回折スペクトル。
[図 5]多層膜の比誘電率及び誘電損失を示す図。
[図 6]多層膜の圧電定数を示す図。
[図 7]従来例の多層膜の比誘電率及び誘電損失を示す図。
[図 8]従来例の圧電定数を示す図。
発明を実施するための最良の形態
[0012] 以下、本発明の一実施形態の多層膜形成装置を説明する。図 1は、多層膜形成装 置としての成膜装置 10を模式的に示す平面図である。
図 1において、成膜装置 10は、ロードロックチャンバ（以下単に、 LLチャンノ ） 11と 、 LLチャンバ 11に連結されて搬送部を構成する搬送チャンバ 12とを有する。また、 成膜装置 10は、搬送チャンバ 12に連結された、第一成膜部としての下部電極層チ ヤンバ 13と、第二成膜部としての酸化物層チャンバ 14と、上部電極層チャンバ 15と を有する。
[0013] LLチャンバ 11は、減圧可能な内部空間（以下単に、収容室 11aという。）を有し、 複数の基板 Sを搬出及び搬入可能に収容する。基板 Sとしては、例えばシリコン基板 やセラミック基板などを用いることができる。基板 Sの成膜処理が開始されると、 LLチ ヤンバ 11は、収容室 11aを減圧して、複数の基板 Sを搬送チャンバ 12に搬出可能に する。基板 Sの成膜処理が終了すると、 LLチャンバ 11は、収容室 11aを大気開放し て、収容する基板 sを成膜装置 10の外部へ搬出可能にする。
[0014] 搬送チャンバ 12は、収容室 11aと連通可能な内部空間（以下単に、搬送室 12aと いう。）を有し、基板 Sを搬送するための搬送ロボット 12bを搬送室 12aに搭載してい る。基板 Sの成膜処理が開始されると、搬送ロボット 12bは、成膜処理前の基板 Sを L Lチャンバ 11から搬送チャンバ 12に搬入する。搬送ロボット 12bは、搬入した基板 S を図 1における反時計回りの順に、すなわち、下部電極層チャンバ 13、酸化物層チ ヤンバ 14、上部電極層チャンバ 15の順に搬送する。基板 Sの成膜処理が終了すると 、搬送ロボット 12bは、成膜処理後の基板 Sを搬送チャンバ 12から LLチャンバ 11へ 搬出する。
[0015] 下部電極層チャンバ 13は、搬送室 12aと連通可能な内部空間（以下単に、成膜室
13aという。）と、成膜室 13aに搭載された密着層ターゲット TG1を有する。下部電極 層チャンバ 13は、スパッタリング法を用いて密着層ターゲット TG1をスパッタし、所定 の温度（例えば、 500°C以上の温度）に保持された基板 Sの上に密着層を形成する。 密着層としては、例えばチタン（Ti)、タンタル（Ta)、ニッケル（Ni)、コバルト（Co)、ジ ルコン (Zr)、あるいは、それらの酸化物（TiO、 T a 0等）らなる薄膜を用いることがで きる。また、下部電極層チャンバ 13は、成膜室 13aに搭載された第一ターゲットとして の下部電極層ターゲット TG2を有する。下部電極層チャンバ 13は、スパッタリング法 を用いて下部電極層ターゲット TG2をスパッタし、所定の温度（例えば、 500°C以上 の温度）に保持された基板 Sの密着層の上に下部電極層を形成する。下部電極層タ 一ゲット TG2は、下部電極層の主成分、すなわち白金（Pt)、金 (Au)、銀 (Ag)などの 貴金属を 90%以上、好ましくは 95%以上含む。下部電極層ターゲット TG2の残部 は、これらの主成分の金属元素以外の金属、例えば銅ゃケィ素などを含む。下部電 極層チャンバ 13に用いるスパッタ法としては、直流あるいは交流スパッタ方式、直流 あるいは交流マグネトロン方式など、各種のスパッタ方式を利用することができる。
[0016] 酸化物層チャンバ 14は、搬送室 12aと連通可能な内部空間（以下単に、成膜室 14 aという。）と、成膜室 14aに搭載された第二ターゲットとしての酸化物層ターゲット TG 3とを有する。酸化物層チャンバ 14は、スパッタリング法を用いて酸化物層ターゲット TG3をスパッタし、所定の温度（例えば、 500°C以上の温度）に保持された基板 Sの 上に鉛系複合酸化物 (鉛系ぺロブスカイト複合酸化物）の層を形成する。酸化物層タ 一ゲット TG3としては、鉛系複合酸化物の主成分、すなわちチタン酸ジルコン酸鉛（ Pb(Zr,Ti)0： PZT)、チタン酸ストロンチウム酸鉛（Pb(Sr，Ti)0： PST)、ジルコニウムチ タン酸ランタン鉛（(Pb，La)(Zr，Ti)0： PLZT)などの、鉛系ぺロブスカイト複合酸化物 の焼結体を用いることができる。あるいは、酸化物層ターゲット TG3としては、例えば チタン酸ジルコン酸鉛（Pb(Zr，Ti)0： PZT)を形成するための鉛—ジルコニウム チタ ンからなる合金ターゲットを用いることができる。すなわち、酸化物層チャンバ 14は、 スパッタリング法を用い、鉛系ぺロブスカイト複合酸化物の薄膜を形成するためのチ ヤンバである。酸化物層チャンバ 14に用いるスパッタ法としては、直流あるいは交流 スパッタ方式、直流あるいは交流マグネトロン方式など、各種のスパッタ方式を利用 すること力 Sでさる。
[0017] 上部電極層チャンバ 15は、搬送室 12aと連通可能な内部空間（以下単に、成膜室
15aという。）と、成膜室 15aに搭載された上部電極層ターゲット TG4とを有する。上 部電極層チャンバ 15は、スパッタリング法を用いて上部電極層ターゲットをスパッタし 、所定の温度（例えば、 500°C以上の温度）に保持された基板 Sの上に上部電極層 を形成する。上部電極層ターゲット TG4は、上部電極層の主成分、すなわち白金（Pt )、金 (Au)、銀 (Ag)などの貴金属を 90%以上、好ましくは 95%以上含む。上部電極 層ターゲット TG4の残部は、これら主成分の金属元素以外の金属、例えば銅ゃケィ 素などを含む。
[0018] 次に、上記成膜装置 10の電気的構成について説明する。図 2は、成膜装置 10の 電気的構成を示す電気ブロック回路図である。
図 2において、制御部 21は、成膜装置 10に各種の処理動作 (例えば、基板 Sの搬 送処理や基板 Sの成膜処理など）を実行させるものである。制御部 21は、各種の演 算処理を実行するための CPU、各種のデータを格納するための RAM、各種の制御 プログラムを格納するための ROMやハードディスクなどを有する。制御部 21は、例 えば、ハードディスクに格納された成膜処理プログラムを読み出し、同成膜処理プロ グラムに従って成膜処理を実行する。
[0019] 制御部 21には、入出力部 22が接続されている。入出力部 22は、起動スィッチや停 止スィッチなどの各種操作スィッチと、液晶ディスプレイなどの各種表示装置とを有す る。入出力部 22は、各種の処理動作に利用するデータを制御部 21に供給し、成膜 装置 10の処理状況に関するデータを出力する。入出力部 22は、成膜バタメータ（例 えば、スパッタリング用のガス流量、成膜圧力、成膜温度、成膜時間など）に関するデ 一タを成膜条件データ Idとして制御部 21に供給する。すなわち、入出力部 22は、密 着層、下部電極層、鉛系複合酸化物、上部電極層を成膜するための各種成膜パラメ 一タを成膜条件データ Idとして制御部 21に供給する。制御部 21は、入出力部 22か ら供給された成膜条件データ Idに対応する成膜条件の下で各層の成膜処理を実行 する。
[0020] 制御部 21には、 LLチャンバ 11の駆動を制御するための LLチャンバ駆動回路 23 が接続されている。 LLチャンバ駆動回路 23は、 LLチャンバ 11の状態を検出し、そ の検出結果を制御部 21に供給する。 LLチャンバ駆動回路 23は、例えば収容室 11a の圧力値を検出し、同圧力値に関する検出信号を制御部 21に供給する。制御部 21 は、 LLチャンバ駆動回路 23から供給された検出信号に基づいて、 LLチャンバ駆動 回路 23に対応する駆動制御信号を LLチャンバ駆動回路 23に供給する。 LLチャン バ駆動回路 23は、制御部 21からの駆動制御信号に応答して、収容室 11aを減圧あ るいは大気開放して基板 Sの搬入ある!/、は搬出を行う。
[0021] 制御部 21には、搬送チャンバ 12の駆動を制御するための搬送チャンバ駆動回路 2 4が接続されている。搬送チャンバ駆動回路 24は、搬送チャンバ 12の状態を検出し 、検出結果を制御部 21に供給する。搬送チャンバ駆動回路 24は、例えば搬送ロボ ット 12bのアーム位置を検出し、同アーム位置に関する検出信号を制御部 21に供給 する。制御部 21は、搬送チャンバ駆動回路 24から供給された検出信号に基づいて 、搬送チャンバ駆動回路 24に対応する駆動制御信号を搬送チャンバ駆動回路 24に 供給する。搬送チャンバ駆動回路 24は、制御部 21からの駆動制御信号に応答し、 成膜処理プログラムに従って基板 Sを LLチャンバ 11、搬送チャンバ 12、下部電極層 チャンバ 13、酸化物層チャンバ 14、上部電極層チャンバ 15の順序で搬送する。
[0022] 制御部 21には、下部電極層チャンバ 13の駆動を制御するための下部電極層チヤ ンバ駆動回路 25が接続されている。下部電極層チャンバ駆動回路 25は、下部電極 層チャンバ 13の状態を検出し、その検出結果を制御部 21に供給する。下部電極層 チャンバ駆動回路 25は、例えば成膜室 13aの実圧力、スパッタガスの実流量、基板 Sの実温度、プロセス時間、ターゲットに印加される実電力値などのパラメータを検出 し、これらのパラメータに関する検出信号を制御部 21に供給する。制御部 21は、下 部電極層チャンバ駆動回路 25から供給された検出信号に基づいて、成膜条件デー タ Idに応じた駆動制御信号を下部電極層チャンバ駆動回路 25に供給する。下部電 極層チャンバ駆動回路 25は、制御部 21からの駆動制御信号に応答し、成膜条件デ ータ Idに対応する成膜条件の下で密着層及び下部電極層の成膜処理を実行する。
[0023] 制御部 21には、酸化物層チャンバ 14の駆動を制御するための酸化物層チャンバ 駆動回路 26が接続されている。酸化物層チャンバ駆動回路 26は、酸化物層チャン ノ 14の状態を検出し、その検出結果を制御部 21に供給する。酸化物層チャンバ駆 動回路 26は、例えば成膜室 14aの実圧力、スパッタガスの実流量、基板 Sの実温度 、プロセス時間、ターゲットに印加される実電力値などのパラメータを検出し、これら のパラメータに関する検出信号を制御部 21に供給する。制御部 21は、酸化物層チ ヤンバ駆動回路 26から供給された検出信号に基づいて、成膜条件データ Idに応じ た駆動制御信号を酸化物層チャンバ駆動回路 26に供給する。酸化物層チャンバ駆 動回路 26は、制御部 21からの駆動制御信号に応答し、成膜条件データ Idに対応す る成膜条件の下で鉛系複合酸化物の成膜処理を実行する。
[0024] 制御部 21には、上部電極層チャンバ 15の駆動を制御するための上部電極層チヤ ンバ駆動回路 27が接続されている。上部電極層チャンバ駆動回路 27は、上部電極 層チャンバ 15の状態を検出し、その検出結果を制御部 21に供給する。上部電極層 チャンバ駆動回路 27は、例えば成膜室 15aの実圧力、スパッタガスの実流量、基板 Sの実温度、プロセス時間、ターゲットに印加される実電力値などのパラメータを検出 し、これらのパラメータに関する検出信号を制御部 21に供給する。制御部 21は、上 部電極層チャンバ駆動回路 27から供給された検出信号に基づいて、成膜条件デー タ Idに応じた駆動制御信号を上部電極層チャンバ駆動回路 27に供給する。上部電 極層チャンバ駆動回路 27は、制御部 21からの駆動制御信号に応答し、成膜条件デ ータ Idに対応する成膜条件の下で上部電極層の成膜処理を実行する。 [0025] 次に、上記成膜装置 10を利用した多層膜形成方法について説明する。図 3 (a)〜 図 3 (c)は、多層膜の形成工程を示す工程図である。
まず、複数の基板 Sが、 LLチャンバ 11にセットされる。この際、基板 Sは、図 3 (a)に 示すように、その表面に下地層 31 (例えば、シリコン酸化膜など）を有している。制御 部 21は、入出力部 22から成膜条件データ Idを受信すると、 LLチャンバ駆動回路 23 及び搬送チャンバ駆動回路 24を介して LLチャンバ 11及び搬送チャンバ 12を駆動 し、収容室 1 1aの基板 Sを下部電極層チャンバ 13に搬送する。
[0026] 基板 Sが下部電極層チャンバ 13の成膜室 13aに搬入されると、制御部 21は、図 3 ( a)に示すように、下地層 31の上側に密着層 32aと下部電極層 32bを積層させる。す なわち、制御部 21は、下部電極層チャンバ駆動回路 25を介して下部電極層チャン ノ 13を駆動し、成膜条件データ Idに対応する成膜条件の下で密着層 32a及び下部 電極層 32bを積層させる。
[0027] ここで、下部電極層 32bの膜厚を、下部電極層膜厚 T1という。下部電極層チャンバ
13は、成膜条件データ Idに基づいて下部電極層 32bを形成し、この下部電極層膜 厚 T1を 10〜30nmに形成する。例えば、制御部 21は、下部電極層チャンバ駆動回 路 25を介して下部電極層 32bを形成するためのプロセス時間を計測し、プロセス時 間が予め設定された成膜時間になるタイミングで成膜処理を終了することにより、下 部電極層膜厚 T1を 10〜30nmに調整する。
[0028] 下部電極層 32bが 30nm以下の膜厚で形成されることにより、後続の工程で下部 電極層 32bの上に鉛系複合酸化物層 33が形成されるときに、鉛系複合酸化物層 33 の鉛拡散が低減される。ひいては、鉛系複合酸化物の鉛欠損状態を回避させること ができる。
[0029] し力、も、下部電極層 32bが lOnm以上の膜厚で形成されることにより、後続の工程 で鉛系複合酸化物層 33をエッチングするときに、鉛系複合酸化物層 33と下部電極 層 32bとの間のエッチングの選択比が確保される。例えば、鉛系複合酸化物層 33の 膜厚差 (膜厚のバラツキ）力 5nmであって、下部電極層膜厚 T1が lOnmである場 合、鉛系複合酸化物層 33と下部電極層 32bとの間のエッチングの選択比を 4. 5より 大きな範囲にすることができる。このため、鉛系複合酸化物層 33の加工性を十分に 得ること力 Sできる。また、鉛系複合酸化物層 33の膜厚差 (膜厚のバラツキ）が 45nm であって、下部電極層膜厚 T1が 30nmである場合、鉛系複合酸化物層 33と下部電 極層 32bとの間のエッチングの選択比を 1. 5にまで低下させることができる。
[0030] 下部電極層 32bが形成された後、制御部 21は、図 3 (b)に示すように、下部電極層
32bの上側に鉛系複合酸化物層 33を積層させる。すなわち、制御部 21は、搬送チ ヤンバ駆動回路 24を介して搬送チャンバ 12を駆動し、下部電極層チャンバ 13の基 板 Sを酸化物層チャンバ 14に搬送する。次いで、制御部 21は、酸化物層チャンバ駆 動回路 26を介して酸化物層チャンバ 14を駆動し、成膜条件データ Idに対応する成 膜条件の下で鉛系複合酸化物層 33を積層させる。
[0031] ここで、鉛系複合酸化物層 33の膜厚を、酸化物層膜厚 T2という。酸化物層チャン ノ 14は、成膜条件データ Idに基づいて鉛系複合酸化物層 33を形成し、この酸化物 層膜厚 T2を 0. 2〜5. O ^ mに形成する。例えば、制御部 21は、酸化物層チャンバ 駆動回路 26を介して鉛系複合酸化物層 33を形成するためのプロセス時間を計測し 、プロセス時間が予め設定された成膜時間になるタイミングで成膜処理を終了するこ とにより、酸化物層膜厚 T2を 0. 2〜5. O ^ mに調整する。
[0032] これによつて、鉛系複合酸化物層 33の膜厚が下部電極層 32bよりも十分に大きい 値に規定される。その結果、鉛系複合酸化物層の誘電特性と圧電特性を、より確実 に向上させること力 Sでさる。
[0033] 鉛系複合酸化物層 33が形成された後、制御部 21は、図 3 (c)に示すように、鉛系 複合酸化物層 33の上側に上部電極層 34を積層させる。すなわち、制御部 21は、搬 送チャンバ駆動回路 24を介して搬送チャンバ 12を駆動し、酸化物層チャンバ 14の 基板 Sを上部電極層チャンバ 15に搬送する。次いで、制御部 21は、上部電極層チ ヤンバ駆動回路 27を介して上部電極層チャンバ 15を駆動し、成膜条件データ Idに 対応する成膜条件の下で上部電極層 34を積層させる。これによつて、密着層 32a、 下部電極層 32b、鉛系複合酸化物総 33、上部電極層 34からなる多層膜 35が形成 される。
[0034] 上部電極層 34が形成された後、制御部 21は、基板 Sを成膜装置 10の外部に搬出 させる。すなわち、制御部 21は、搬送チャンバ駆動回路 24を介して搬送チャンバ 12 を駆動し、上部電極層チャンバ 15の基板 Sを LLチャンバ 11に収納する。制御部 21 は、以後同様に、各駆動回路 23〜27を介して各チャンバ；！;!〜 15を駆動し、全ての 基板 Sに対し、密着層 32a、下部電極層 32b、鉛系複合酸化物層 33、上部電極層 3 4を積層して LLチャンバ 11に収納する。全ての基板 Sに対して成膜処理を終了する と、制御部 21は、 LLチャンバ駆動回路 23を介して LLチャンバ 11を大気開放し、全 ての基板 Sを成膜装置 10の外部に搬出させる。
[0035] 次に、実施例及び比較例を挙げて本発明を説明する。
図 4は、上記成膜装置 10を利用して得た多層膜 35の X線回折スペクトルを示す。 図 5は、下部電極層 32bの膜厚に対する比誘電率及び誘電損失を示し、図 6は、下 部電極層 32bの膜厚に対する圧電定数を示す。
[0036] (実施例）
150mmの直径を有するシリコン基板を基板 Sとして用い、 1 μ mの膜厚を有するシ リコン酸化膜を下地層 31として形成した。
[0037] 密着層 32a及び下部電極層 32bの成膜条件として、それぞれ Ti及び Ptを主成分と するターゲットを用いた。また、スパッタリング用のガスに Arガスを用いた。そして、基 板 Sの温度を 500°Cに保持しながら、 20nmの膜厚を有し、 Tiを主成分とする密着層 32aと、 30nmの膜厚を有し、 Ptを主成分とする下部電極層 32bとを下地層 31の上 に順に積層させた。
[0038] 鉛系複合酸化物層 33の成膜条件として、チタン酸ジルコン酸鉛（Pb(Zr Ti )0 )
0.52 0.48 3 を主成分とするターゲットを用いた。また、スパッタガスと反応ガスにそれぞれ Arガス と Oガスを用いた。そして、基板 Sの温度を 550°Cに保持しながら、 1. O mの膜厚
2
を有し、チタン酸ジルコン酸鉛（Pb(Zr，Ti)0 ： PZT)を主成分とする鉛系複合酸化物
3
層 33を形成した。
[0039] 上部電極層 34の成膜条件として、 Ptを主成分とするターゲットを用いた。また、スパ ッタガスに Arガスを用いた。そして、鉛系複合酸化物層 33の上に、 lOOnmの膜厚を 有し、 Ptを主成分とする上部電極層 34を積層した。以上の工程により、実施例の多 層膜 35を得た。
[0040] 次!/、で、上記実施例の多層膜 35に対し、 X線回折装置を用いて X線回折スぺタト ルを計測するとともに、誘電率測定装置を用いて比誘電率及び誘電損失を計測した 。さらに、実施例の多層膜 35に対し、圧電定数計測装置を用いて圧電定数を計測し た。なお、圧電定数計測装置は、例えば、片持ち梁形状に形成された多層膜 35の 下部電極層 32bと上部電極層 34との間に所定の交流電力を印加し、多層膜 35の先 端のたわみをレーザドップラー振動計によって計測することによって圧電定数を測定 する。
[0041] (比較例）
下部電極層 32bの成膜条件として、 Ptを主成分とするターゲットを用いた。また、ス ノ /タガスに Arガスを用いた。そして、 3つの基板 Sを用いて、各基板 S上に、 Ptを主 成分とする下部電極層 32bを形成した。 3つの下部電極層 32bは、それぞれ lOOnm 、 70nm、 50nmの膜厚で形成されている。そして、下部電極層 32bの成膜条件を除 いて実施例と同じ成膜条件を使用して、比較例 1〜3の多層膜 35を形成した。比較 例 1の多層膜 35の下部電極層 32bが lOOnmの膜厚を有し、比較例 2の多層膜 35の 下部電極層 32bが 70nmの膜厚を有し、比較例 3の多層膜 35の下部電極層 32bが 5 Onmの膜厚を有する。次いで、上記実施例と同じぐ比較例;!〜 3の各々に対して X 線回折スペクトル、比誘電率、誘電損失、圧電定数を計測した。
[0042] 図 4は、実施例及び比較例 1〜3の X線回折強度を示すグラフである。横軸及び縦 軸はそれぞれ X線の回折角度 2 Θ及び X線回折強度を示す。
約 40° の回折角度 2 Θの位置には、下部電極層 32bを形成している Ptの（111) 面が、実施例及び比較例;!〜 3に対して共通に認められる。さらに、鉛系複合酸化物 層 33 (PZT)のぺロブスカイト相に相当する（100)面、（110)面、（111)面、（200) 面が、それぞれ約 22° 、約 32° 、約 38° 、約 44° の回折角度 2 Θの位置において 、実施例及び比較例;!〜 3に対して共通に認められる。
[0043] 一方、約 29° の回折角度 2 Θの位置には、鉛系複合酸化物層 33 (ΡΖΤ)のパイ口 クロア相に相当する（111)面力 比較例 1〜3に対してのみ共通に認められる。詳述 すると、各比較例 1〜3において、パイロクロア相の（111)面の強度は、ぺロブスカイ ト相の各面の強度に対して相対的に低下する。この低下の度合いは、比較例 1、比 較例 2、比較例 3の順に、すなわち下部電極層 32bの膜厚が薄くなる順に、より大きく なる。そして、実施例においては、比較例 1〜3に認められたパイロクロア相の（111) 面が消失する。
[0044] 従って、下部電極層 32bが 30nm以下の膜厚で形成されることにより、鉛系複合酸 化物層 33のパイロクロア相が消失し、あるいはぺロブスカイト相に対して十分に薄く なることが分かる。
[0045] 図 5に示すように、比誘電率は、下部電極層膜厚 T1が薄くなるに連れて増加する。
すなわち、 30nmの下部電極層膜厚 T1を有する実施例の比誘電率が、比較例;!〜 3 及び実施例の中で最も高い値を示している。また、誘電損失は、下部電極層膜厚 T1 が薄くなるに連れて減少する。すなわち、実施例の誘電損失が、比較例;!〜 3及び実 施例の中で最も低い値を示している。従って、下部電極層膜厚 T1を 30nm以下にす ることにより、鉛系複合酸化物層 33の誘電特性が向上することが分かる。
[0046] 図 6に示すように、圧電定数は、下部電極層膜厚 T1が薄くなるに連れて増加する。
すなわち、 30nmの下部電極層膜厚 T1を有する実施例の圧電定数が、比較例;!〜 3 及び実施例の中で最も高い値を示している。従って、下部電極層膜厚 T1を 30nm以 下にすることにより、鉛系複合酸化物層 33の圧電特性が向上することが分かる。
[0047] 一実施形態の多層膜形成方法は、以下の利点を有する。
(1)一実施形態の多層膜形成方法は、下部電極層ターゲットをスパッタして基板 S の上に貴金属からなる下部電極層 32bを形成する工程と、鉛を含む酸化物層ターグ ットをスパッタして下部電極層 32bの上に鉛系複合酸化物層 33を積層する工程と、 を含む。下部電極層 32bを形成する工程では、下部電極層 32bの厚さが 10〜30n mに規定される。
[0048] 鉛系ぺロブスカイト複合酸化物 33は、鉛が欠損することにより、パイロクロア相に転 移する。本発明者らは、鉛系複合酸化物 33の下地である電極層 32bを薄くすること により鉛系ぺロブスカイト複合酸化物 33の鉛の拡散を抑制させ、パイロクロア相の成 長を回避できることを見出した。従来では、鉛系ぺロブスカイト複合酸化物の下部電 極層は、一般的に、 lOOnmよりも厚い膜厚で利用されていた。本発明者らは、この下 部電極層の膜厚を 30nm以下に規定することにより、パイロクロア相の成長を十分に 抑制でき、鉛系ぺロブスカイト複合酸化物の誘電特性と圧電特性を向上できることを 見出した。
[0049] 更に、一実施形態では、下部電極層 32bの膜厚が 10nm以上に規定されることに よって、下部電極層 32bと鉛系複合酸化物層 33との間のエッチングの選択比が確保 される。このため、鉛系複合酸化物層 33の加工性が確保される。よって、鉛系複合酸 化物層 33の加工性を損なうことなぐ鉛の拡散を抑制させることができる。さらに、鉛 系複合酸化物層 33をぺロブスカイト相に維持することができる。この結果、薄膜化し た鉛系複合酸化物層 33の誘電特性と圧電特性を向上させることができる。
[0050] (2)鉛系複合酸化物層 33の厚さを 0. 2〜5. 0 mに規定した。したがって、薄くし た下部電極層 32bの膜厚に対し、十分に厚い鉛系複合酸化物層 33を形成させるこ と力 Sできる。よって、多層膜 35における誘電特性と圧電特性を、より確実に向上させ ること力 Sでさる。
[0051] (3)白金を主成分とするターゲットをスパッタして、 500°C以上に加熱した基板 Sの 上に白金を主成分とする下部電極層 32bを形成した。その後、チタン酸ジルコン酸 鉛を主成分とするターゲットをスパッタして、下部電極層 32bの上にチタン酸ジルコン 酸鉛を主成分とする鉛系複合酸化物層 33を形成した。
[0052] 下部電極層 32bが 500°C以上に加熱されるため、チタン酸ジルコン酸鉛の配向性 が最適化される。このため、ぺロブスカイト相のチタン酸ジルコン酸鉛を、より円滑に 成長させること力 Sできる。この結果、薄膜化したチタン酸ジルコン酸鉛の誘電特性と 圧電特性を向上させることができる。
[0053] 尚、上記実施形態は、以下の態様で実施してもよい。
•上記実施形態では、密着層 32a、下部電極層 32b、鉛系複合酸化物層 33、上部 電極層 34の各々に対し、単一のターゲットを利用してスパッタリングさせるシングルタ ーゲットスパッタ法を適用した。これに限らず、例えば複数のターゲットを利用してス ノ クタリングさせるマルチターゲットスパッタ法を適用してもよい。

Claims

請求の範囲
[1] 電極層と鉛系ぺロブスカイト複合酸化物層とを含む多層膜を形成する多層膜形成 方法であって、
貴金属からなる第一ターゲットをスパッタして前記電極層を基板の上方に形成する こと、
鉛を含む第二ターゲットをスパッタして前記鉛系ぺロブスカイト複合酸化物層を前 記電極層の上に積層すること、
を備え、
前記電極層を形成することは、前記電極層を 10〜30nmの厚さで形成することを 含む、ことを特徴とする多層膜形成方法。
[2] 請求項 1に記載の多層膜形成方法にお!/、て、
前記鉛系ぺロブスカイト複合酸化物層を積層することは、前記鉛系ぺロブスカイト 複合酸化物層を 0. 2〜5. O ^ mの厚さで積層することを含む、ことを特徴とする多層 膜形成方法。
[3] 請求項 1又は 2に記載の多層膜形成方法において、
前記電極層を形成することは、
前記基板を 500°C以上に加熱すること、
白金を主成分とするターゲットをスパッタして前記 10〜30nmの厚さを有する前記 電極層を前記加熱された基板の上に形成すること、
を含み、
前記鉛系ぺロブスカイト複合酸化物層を積層することは、チタン酸ジルコン酸鉛を 主成分とするターゲットをスパッタして、 0. 2〜5. 0 mの厚さを有する前記鉛系ぺロ ブスカイト複合酸化物層を前記電極層の上に形成することを含む、ことを特徴とする 多層膜形成方法。
[4] 多層膜形成装置であって、
貴金属からなる第一ターゲットを有し、前記第一ターゲットをスパッタして電極層を 基板の上方に形成する第一成膜部と、
鉛を含む第二ターゲットを有し、前記第二ターゲットをスパッタして鉛系ぺロブスカイ ト複合酸化物層を前記電極層の上に形成する第二成膜部と、
前記第一成膜部と前記第二成膜部に連結され、前記第一成膜部と前記第二成膜 部に前記基板を搬送する搬送部と、
前記搬送部と前記第一成膜部と前記第二成膜部を駆動する制御部と、 を備え、
前記制御部は、前記基板の上方に前記電極層が 10〜30nmの厚さで形成される ように前記第一成膜部を駆動することを特徴とする多層膜形成装置。
[5] 請求項 4に記載の多層膜形成装置において、
前記制御部は、前記電極層の上に前記鉛系ぺロブスカイト複合酸化物層が 0. 2〜 5. 0 mの厚さで積層されるように前記第二成膜部を駆動することを特徴とする多層 膜形成装置。
[6] 請求項 4又は 5に記載の多層膜形成装置において、
前記第一ターゲットは、白金を主成分とするターゲットであり、
前記第二ターゲットは、チタン酸ジルコン酸鉛を主成分とするターゲットであり、 前記制御部は、 500°C以上に加熱された前記基板の上方に前記白金を主成分と する前記電極層が前記 10〜30nmの厚さで形成されるように前記第一成膜部を駆 動するとともに、前記電極層の上に前記チタン酸ジルコン酸鉛を主成分とする前記 鉛系ぺロブスカイト複合酸化物層が 0. 2〜5. O ^ mの厚さで積層されるように前記第 二成膜部を駆動することを特徴とする多層膜形成装置。
PCT/JP2007/074217 2006-12-20 2007-12-17 多層膜形成方法及び多層膜形成装置 WO2008075641A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP07850705A EP2103710A4 (en) 2006-12-20 2007-12-17 METHOD FOR FORMING MULTILAYER FILM AND APPARATUS FOR FORMING MULTILAYER FILM
US12/519,712 US20100038234A1 (en) 2006-12-20 2007-12-17 Method for Forming Multilayer Film and Apparatus for Forming Multilayer Film
JP2008550137A JPWO2008075641A1 (ja) 2006-12-20 2007-12-17 多層膜形成方法及び多層膜形成装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006343259 2006-12-20
JP2006-343259 2006-12-20

Publications (1)

Publication Number Publication Date
WO2008075641A1 true WO2008075641A1 (ja) 2008-06-26

Family

ID=39536271

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/074217 WO2008075641A1 (ja) 2006-12-20 2007-12-17 多層膜形成方法及び多層膜形成装置

Country Status (7)

Country Link
US (1) US20100038234A1 (ja)
EP (1) EP2103710A4 (ja)
JP (1) JPWO2008075641A1 (ja)
KR (1) KR20090094147A (ja)
CN (1) CN101563478A (ja)
TW (1) TWI395825B (ja)
WO (1) WO2008075641A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015025166A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 結晶膜、結晶膜の製造方法、蒸着装置及びマルチチャンバー装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579813A (ja) * 1991-09-18 1993-03-30 Canon Inc カンチレバー状変位素子、カンチレバー型プローブ及びそれを用いた情報処理装置と走査型トンネル顕微鏡
JPH07109562A (ja) 1993-10-08 1995-04-25 Anelva Corp Ｐｚｔ薄膜の作製方法
WO1996017381A1 (fr) * 1994-11-28 1996-06-06 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
JPH09280947A (ja) * 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 強誘電体素子
JPH10116965A (ja) * 1996-09-04 1998-05-06 Korea Advanced Inst Of Sci Technol 非揮発性メモリ薄膜及びその製造方法
JP2003212545A (ja) 2002-01-18 2003-07-30 Victor Co Of Japan Ltd Ｐｚｔ系膜体及びｐｚｔ系膜体の製造方法
JP2003304007A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
JP2004260158A (ja) * 2003-02-07 2004-09-16 Canon Inc 誘電体膜構成体および前記誘電体膜構成体を用いた圧電アクチュエータならびにインクジェットヘッド

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602348B1 (en) * 1996-09-17 2003-08-05 Applied Materials, Inc. Substrate cooldown chamber
JPH1117124A (ja) * 1997-06-24 1999-01-22 Toshiba Corp 半導体装置およびその製造方法
JP3381767B2 (ja) * 1997-09-22 2003-03-04 東京エレクトロン株式会社 成膜方法および半導体装置の製造方法
JP4463440B2 (ja) * 2001-03-02 2010-05-19 新明和工業株式会社 多層膜の成膜方法、及び真空成膜装置
US20030129325A1 (en) * 2001-03-22 2003-07-10 Noriaki Kandaka Film forming method,multilayer film reflector manufacturing method, and film forming device
JP4218350B2 (ja) * 2002-02-01 2009-02-04 パナソニック株式会社 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
US7083270B2 (en) * 2002-06-20 2006-08-01 Matsushita Electric Industrial Co., Ltd. Piezoelectric element, ink jet head, angular velocity sensor, method for manufacturing the same, and ink jet recording apparatus
JP2004157497A (ja) * 2002-09-09 2004-06-03 Shin Meiwa Ind Co Ltd 光学用反射防止膜及びその成膜方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0579813A (ja) * 1991-09-18 1993-03-30 Canon Inc カンチレバー状変位素子、カンチレバー型プローブ及びそれを用いた情報処理装置と走査型トンネル顕微鏡
JPH07109562A (ja) 1993-10-08 1995-04-25 Anelva Corp Ｐｚｔ薄膜の作製方法
WO1996017381A1 (fr) * 1994-11-28 1996-06-06 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de production
JPH09280947A (ja) * 1996-04-11 1997-10-31 Matsushita Electric Ind Co Ltd 強誘電体素子
JPH10116965A (ja) * 1996-09-04 1998-05-06 Korea Advanced Inst Of Sci Technol 非揮発性メモリ薄膜及びその製造方法
JP2003212545A (ja) 2002-01-18 2003-07-30 Victor Co Of Japan Ltd Ｐｚｔ系膜体及びｐｚｔ系膜体の製造方法
JP2003304007A (ja) * 2002-04-10 2003-10-24 Matsushita Electric Ind Co Ltd 圧電素子およびその製造方法
JP2004260158A (ja) * 2003-02-07 2004-09-16 Canon Inc 誘電体膜構成体および前記誘電体膜構成体を用いた圧電アクチュエータならびにインクジェットヘッド

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2103710A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015025166A (ja) * 2013-07-25 2015-02-05 株式会社ユーテック 結晶膜、結晶膜の製造方法、蒸着装置及びマルチチャンバー装置
US10115888B2 (en) 2013-07-25 2018-10-30 Advanced Material Technologies, Inc. Method for manufacturing crystal film

Also Published As

Publication number Publication date
EP2103710A1 (en) 2009-09-23
TW200909596A (en) 2009-03-01
JPWO2008075641A1 (ja) 2010-04-08
EP2103710A4 (en) 2012-11-21
CN101563478A (zh) 2009-10-21
TWI395825B (zh) 2013-05-11
US20100038234A1 (en) 2010-02-18
KR20090094147A (ko) 2009-09-03

Similar Documents

Publication Publication Date Title
JP5836754B2 (ja) 圧電体素子及びその製造方法
JP6154729B2 (ja) 圧電体素子の製造方法
JP5160452B2 (ja) 多層膜形成方法及び多層膜形成装置
EP2846370A1 (en) Piezoelectric element
CN104078560B (zh) 压电体薄膜层叠基板
US8164234B2 (en) Sputtered piezoelectric material
US20130140156A1 (en) Piezoelectric actuator and method for manufacturing same
JP6346693B2 (ja) 圧電体素子の製造方法
US11081637B2 (en) Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element
JP2019508901A (ja) 圧電薄膜素子
US20130320813A1 (en) Dielectric device
US10680160B2 (en) Piezoelectric thin film stack
JP2002043644A (ja) 薄膜圧電素子
WO2008075641A1 (ja) 多層膜形成方法及び多層膜形成装置
US20200013947A1 (en) Piezo-electric transducing device and method of forming the same
JP2003347613A (ja) 圧電体薄膜素子
JP2008258516A (ja) 圧電素子及び結晶質セラミックスの成膜方法
JP2001223403A (ja) 強誘電体薄膜およびその形成方法とこれを用いた強誘電体薄膜素子
JP2001156351A (ja) 積層構造電極、その形成方法、及び圧電アクチュエータ
JP5842372B2 (ja) 圧電デバイスおよびその製造方法
US8692443B2 (en) Electrical component comprising a material with a perovskite structure and optimized electrodes and fabrication process
JP2005235796A (ja) 圧電薄膜素子の製造方法
JP6282735B2 (ja) Ｐｚｔ薄膜積層体の製造方法
WO2024190325A1 (ja) 圧電積層体及び圧電素子
WO2024202318A1 (ja) 圧電積層体、圧電積層体の製造方法、及び圧電素子

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780046756.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07850705

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008550137

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007850705

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020097014972

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12519712

Country of ref document: US