JP6154729B2 - 圧電体素子の製造方法 - Google Patents

圧電体素子の製造方法 Download PDF

Info

Publication number
JP6154729B2
JP6154729B2 JP2013223376A JP2013223376A JP6154729B2 JP 6154729 B2 JP6154729 B2 JP 6154729B2 JP 2013223376 A JP2013223376 A JP 2013223376A JP 2013223376 A JP2013223376 A JP 2013223376A JP 6154729 B2 JP6154729 B2 JP 6154729B2
Authority
JP
Japan
Prior art keywords
piezoelectric
film
electrode
piezoelectric film
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013223376A
Other languages
English (en)
Other versions
JP2015088521A (ja
JP2015088521A5 (ja
Inventor
藤井　隆満
隆満 藤井
崇幸 直野
崇幸 直野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2013223376A priority Critical patent/JP6154729B2/ja
Priority to PCT/JP2014/077958 priority patent/WO2015064423A1/ja
Publication of JP2015088521A publication Critical patent/JP2015088521A/ja
Priority to US15/137,142 priority patent/US20160240768A1/en
Publication of JP2015088521A5 publication Critical patent/JP2015088521A5/ja
Application granted granted Critical
Publication of JP6154729B2 publication Critical patent/JP6154729B2/ja
Priority to US16/352,770 priority patent/US11165011B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0611—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements in a pile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/1051—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2041—Beam type
    • H10N30/2042—Cantilevers, i.e. having one fixed end
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H10N30/2047—Membrane type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/501—Piezoelectric or electrostrictive devices having a stacked or multilayer structure with non-rectangular cross-section in stacking direction, e.g. polygonal, trapezoidal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/877—Conductive materials
    • H10N30/878—Conductive materials the principal material being non-metallic, e.g. oxide or carbon based

Description

本発明は圧電体素子及び圧電体素子の製造方法に係り、特にアクチュエータ、センサ、発電デバイスなど各種用途に適用される圧電体薄膜材料を使った圧電体素子並びにその製造技術に関する。
従来の圧電アクチュエータとして、上部電極／圧電体／下部電極／振動板が積層された構造を有するユニモルフアクチュエータが知られている。ユニモルフアクチュエータの発生力は、圧電体の圧電定数と印加電圧の積で概ね決定される。圧電定数は材料に依存して定まるため、ユニモルフアクチュエータの発生力は原理的に限界がある。
ユニモルフアクチュエータよりも発生力が大きいものとして、特許文献１では、圧電体層を２層に重ねた構成のバイモルフ構造のアクチュエータが示されている（特許文献１の図７）。特許文献１に記載のバイモルフ型のアクチュエータは、２つの圧電体薄膜素子の構造体を貼り合わせることによって作製される（特許文献１の段落００７０−００７１参照）。
また、特許文献２では積層圧電体を用いた圧電バイモルフ型のアクチュエータの一部を力検出センサとして使用する構成が提案されている。特許文献２に示されたバイモルフ型のアクチュエータは、２枚のフィルム状圧電体を共通電極用の導電部材の表裏面に貼り合わせることによって作製される（特許文献２の段落００７４及び図３参照）。
特許文献３には、金属酸化物を介して２層の圧電体膜を気相成長法で形成する構成が記載されている。特許文献３ではＳＯＩ（Silicon On Insulator）基板の上に下部電極、第１の圧電体膜、金属酸化物膜、金属膜、第２の圧電体膜、上部電極の各層を順に成膜し、その後、ＳＯＩ基板の裏面側からエッチングしてシリコン層の一部を除去することにより、ダイアフラム構造のアクチュエータを作製する方法が開示されている。
特開２００５−２０３７５０号公報 特開２００６−４８３０２号公報 特開２０１３−８０８８６号公報
特許文献１及び特許文献２に記載された従来の圧電アクチュエータは、２枚の圧電体を貼り合わせて作製されるため、製造工程が煩雑であり、製造コストが高くなる。また、特許文献３に記載のＳＯＩ基板を用いる構成はＳＯＩ基板自体が高価である。
さらに、特許文献３に記載の構成は、撓みモードでアクチュエータを駆動する際に振動板となる下地のシリコン層と、シリコン層上に積層される圧電体膜とで熱膨張係数が大きく異なるため、温度変化によって反りが発生しやすく、駆動特性やセンサ出力がばらつきやすい。
仮に、特許文献３に記載の構成において、振動板となる下地のシリコン層を省略した構成を採用すると、すなわち、振動板となる部材を具備していない積層圧電体単独の構成を採用すると、可動部の剛性が低下するため、共振周波数が高いデバイスの駆動源として使用できない。また、振動板を具備しない積層圧電体単独の構成では、剛性が低下するため、２層の圧電体膜間に残留応力の違いが生じたり、２層の膜厚が異なったりすると、大きな初期撓みが生じてしまう。
その一方、可動部の剛性を高めるために、気相成長法で高剛性の薄膜を製造しようとすると、クラックや剥離等が発生し、目的とする薄膜積層構造を形成することは不可能であった。
さらに、特許文献３に記載の構成から、振動板となる下地のシリコン層が除去された構成を採用してバイモルフ型のアクチュエータを作製したとすると、２層の圧電体膜の中間に薄い電極しか存在しないため、撓み動作時の応力中性面（応力が０となる面）が圧電体膜の中に入りやすく、変位量のばらつきが大きくなる。
従来の課題を整理すると次のとおりである。
（１）従来のユニモルフアクチュエータは発生力に限界がある。
（２）特許文献１、２に記載のように、圧電体を貼り合わせてバイモルフ型のアクチュエータを作製する場合、製造プロセスが煩雑である。
（３）ＳＯＩ基板は、ＳＯＩ構造を有しない通常のシリコン基板（非ＳＯＩ基板）に比べて高価な材料であり、ＳＯＩ基板を用いるとコストが高い。
（４）特許文献３に記載の構成から振動板となる下地のシリコン層が除去された積層圧電体単独の構成に変更すると、可動部の剛性が低くなり、共振周波数が高いデバイスの駆動源として使用できない。また、このような積層圧電体単独の構成は大きな初期撓みが生じ易い。
（５）気相成長法などにより剛性の高い薄膜を形成しようとすると、クラックや剥離が発生しやすい。薄膜積層構造における層間の熱膨張係数や結晶配向性、応力などを最適化しなければ、反りやクラックが発生し、耐久性や信頼性のよいデバイスを作ることは難しい。
（６）さらに、特許文献３に記載の構成では、２枚の圧電体膜の間に薄い電極しか介在しないため、撓み動作時の応力中性面が圧電体膜の中に入りやすく、変位量のばらつきが大きくなる。
上記の課題は、アクチュエータ用途のデバイスに限らず、センサデバイス、発電デバイス、若しくはこれらの組み合わせなど、用途を問わず、各種の圧電体素子に共通する課題として把握できる。
本発明はこのような事情に鑑みてなされたものであり、上記した複数の課題の少なくとも１つを解決し、高効率で動作する安定性の高い圧電体素子を提供することを目的とする。また、そのような圧電体素子を簡易なプロセスで製造することできる圧電体素子の製造方法を提供することを目的とする。
前記目的を達成するために、次の発明態様を提供する。
第１態様に係る圧電体素子は、シリコン基材と、シリコン基材に積層された第１の電極と、第１の電極の上に積層された第１の圧電体膜と、第１の圧電体膜の上に積層された第２の電極と、第２の電極の上に積層された密着層と、密着層の上に第２の電極とは異なる材料により０．４μｍ以上１０μｍ以下の膜厚で積層された中間層と、中間層の上に積層された第３の電極と、第３の電極の上に積層された第２の圧電体膜と、第２の圧電体膜の上に積層された第４の電極と、を備える圧電体素子である。
第１態様によれば、中間層を挟んで第１の圧電体膜と第２の圧電体膜とが積層された構造により、所要の剛性を保つことができる。密着層を介して中間層が積層される構成のため、強固な密着性を持つ積層構造体を得ることができる。また、第１の圧電体膜と第２の圧電体膜とを積層した構造を採用したことにより、従来の単層のユニモルフ型の構成と比較して、高効率の圧電体素子を得ることができる。
第２態様として、第１態様に記載の圧電体素子において、中間層が振動板となり、膜厚方向に撓み変形する撓みモードで用いられ、第１の圧電体膜及び第２の圧電体膜の圧電定数ｄ３１方向の変位を利用して動作する構成とすることができる。
圧電体素子の動作は、逆圧電効果を利用した駆動の動作であってもよいし、正圧電効果を利用した検出の動作であってもよい。
第３態様として、第２態様に記載の圧電体素子において、撓み変形における応力中性面が中間層の中に存在する構成とすることが好ましい。
応力中性面は、応力が０となる面であり、応力の中点ともいう。第３態様によれば、撓みモードで動作する際の応力のバランスが崩れにくく、変位特性が安定する。
第４態様として、第１態様から第３態様のいずれか一態様に記載の圧電体素子において、密着層の材料が、遷移金属元素、若しくは遷移金属元素の酸化物、又はそれらの組み合わせである構成とすることができる。
特に、Ｔｉ、Ｚｒ、Ｎｉ、Ｃｒ、Ｗ、Ｎｂ、Ｍｏのうち少なくとも１種の元素が用いられることが好ましい。
第５態様として、第１態様から第４態様のいずれか一態様に記載の圧電体素子において、中間層の材料が、シリコンを含む材料である構成とすることができる。
シリコン（Ｓｉ）は、圧電体材料に比べて熱膨張係数を低く、また、シリコン基材とのバランスが取れるため、第５態様によれば、第２の圧電体膜を形成しやすい。
第６態様として、第１態様から第５態様のいずれか一態様に記載の圧電体素子において、第１の圧電体膜及び第２の圧電体膜のそれぞれは０．３μｍ以上１０μｍ以下の膜厚で構成される構成とすることが好ましい。
第６態様によれば、十分なデバイス性能を発揮でき、耐久性、信頼性の高い圧電体素子を得ることができる。
第７態様として、第１態様から第６態様のいずれか一態様に記載の圧電体素子において、第１の圧電体膜と第２の圧電体膜の結晶配向性が同じ方向性である構成とすることができる。
第７態様によれば、第１の圧電体膜の特性と、第２の圧電体膜の特性とが近似したものとなるため、駆動条件の設計が容易である。また、両者を動作させる際のバランスもよく、信頼性の高いデバイスとなる。
第８態様として、第７態様に記載の圧電体素子において、第１の圧電体膜及び第２の圧電体膜が（１００）方位、若しくは（００１）方位に配向している構成とすることができる。
第８態様によれば、撓みモードで良好に駆動可能である。
第９態様として、第１態様から第８態様のいずれか一態様に記載の圧電体素子において、第１の圧電体膜の分極方向と第２の圧電体膜の分極方向とが同じ向きである構成とすることができる。
第９態様によれば、駆動や検出のための回路設計に便利である。
第１０態様として、第１態様から第９態様のいずれか一態様に記載の圧電体素子において、第１の圧電体膜の残留応力と第２の圧電体膜の残留応力のそれぞれが絶対値で２００ＭＰａ以下である構成とすることが好ましい。
残留応力の絶対値が２００ＭＰａ以下であると、膜の剥離やクラックが発生し難くなる点で好ましい。特に、第１の圧電体膜、第２の圧電体膜、及び中間層のそれぞれの厚みと応力値から算出される応力の中点である応力中性面が中間層内に存在する構成とすることで、効率よく駆動やセンシングを行うことが可能になる。
第１１態様として、第１態様から第１０態様のいずれか一態様に記載の圧電体素子において、中間層の熱膨張係数が第１の圧電体膜及び第２の圧電体膜の熱膨張係数の２倍以下である構成とすることが好ましい。
第１１態様によれば、熱膨張係数差に起因するクラックや剥離を防止することができる。
第１２態様として、第１態様から第１１態様のいずれか一態様に記載の圧電体素子において、第１の圧電体膜の膜厚に対して、第２の圧電体膜の膜厚が０．５倍以上２倍以下である構成とすることが好ましい。
第１２態様によれば、中間層を挟んだ第１の圧電体膜と第２の圧電体膜とで応力のバランスが取れるため、残留応力に起因する初期の反りを抑制することができる。
第１３態様として、第１態様から第１２態様のいずれか一態様に記載の圧電体素子において、第１の電極、第１の圧電体膜、第２の電極、中間層、密着層、第３の電極、第２の圧電体膜、第４の電極の各層がそれぞれ薄膜形成法により形成されたものである構成とすることが好ましい。
第１３態様によれば、密着性よく、膜厚均一性の高い成膜が可能であり、性能ばらつきの少ない圧電体素子を得ることができる。
第１４態様として、第１３態様に記載の圧電体素子において、薄膜形成法が気相成長法である構成とすることができる。
気相成長法を用いることにより、比較的低コストで膜厚均一性の高い圧電体素子を得ることができる。
第１５態様に係る圧電体素子の製造方法は、シリコン基材の上に第１の電極を形成する第１の電極形成工程と、第１の電極の上に第１の圧電体膜を形成する第１の圧電体膜形成工程と、第１の圧電体膜の上に第２の電極を形成する第２の電極形成工程と、第２の電極の上に密着層を形成する密着層形成工程と、密着層の上に第２の電極とは異なる材料により０．４μｍ以上１０μｍ以下の膜厚の中間層を形成する中間層形成工程と、中間層の上に第３の電極を形成する第３の電極形成工程と、第３の電極の上に第２の圧電体膜を形成する第２の圧電体膜形成工程と、第２の圧電体膜の上に第４の電極を形成する第４の電極形成工程と、シリコン基材の一部をエッチングにより除去する除去加工工程と、を有し、第１の電極、第１の圧電体膜、第２の電極、中間層、密着層、第３の電極、第２の圧電体膜、第４の電極の各層がそれぞれ薄膜形成法により形成される圧電体素子の製造方法である。
第１５態様によれば、高効率で動作する圧電体素子を簡易なプロセスにより製造することができる。なお、第１５態様に係る圧電体素子の製造方法において、第２態様から第１４態様で特定する事項を適宜組み合わせることが可能である。
本発明に係る圧電体素子によれば、高効率で動作する安定性の高い圧電体素子を提供することができる。また、本発明に係る圧電体素子の製造方法によれば、高効率で動作する安定性の高い圧電体素子を簡易なプロセスで製造することができる。
本発明の実施形態に係る圧電体素子の構成例を示す断面図 本実施形態に係る圧電体素子の積層構造を示す模式図 圧電体素子の製造プロセスの説明図 圧電体素子の製造プロセスの説明図 実施例として作製した積層体の構成を示す走査型電子顕微鏡写真の図 実施例により作製した積層体（図５）のＸ線回折の解析結果を示す図 デバイスの評価実験に用いたデバイス構造の断面模式図 駆動電圧の印加方法の例を示す説明図 デバイスの評価実験の結果をまとめた図表 デバイスの評価実験の結果をまとめた図表 第１の圧電体膜の膜厚（ｔ１）と第２の圧電体膜の膜厚（ｔ２）と必要振動板厚み（ｔｖ）との関係を示した図 図１１においてｔ２＝３μｍとしたときのｔ１に対する必要振動板厚み（ｔｖ）の関係を示したグラフ図 駆動電圧の波形の例を示した図
以下、添付図面に従って本発明の実施形態について詳細に説明する。
図１は本発明の実施形態に係る圧電体素子の構成例を示す断面図である。本実施形態に係る圧電体素子１０は、シリコン（Ｓｉ）基材１２の上に、第１の電極１４が積層され、さらに第１の電極１４の上に第１の圧電体膜１６、第２の電極１８、密着層２０、中間層２２、第３の電極２４、第２の圧電体膜２６、第４の電極２８がこの順で積層された積層構造を有するＭＥＭＳ（Micro Electro Mechanical Systems）デバイスである。中間層２２は第２の電極１８と異なる材料で構成され、振動板として機能する。中間層２２は０．４μｍ以上１０μｍ以下の膜厚となっている。
また、シリコン基材１２の一部は除去されており、その除去部分に凹部３２が形成されている。
圧電体素子１０は、シリコン基材１２の凹部３２の開口領域Ａに対応する位置における第１の電極１４、第１の圧電体膜１６、第２の電極１８、密着層２０、中間層２２、第３の電極２４、第２の圧電体膜２６及び第４の電極２８の積層体３４の部分が膜厚方向（図１の上下方向）に撓み変形可能な可動部として機能するダイアフラム構造を有する。
シリコン基材１２は、第１の電極１４、第１の圧電体膜１６、第２の電極１８、密着層２０、中間層２２、第３の電極２４、第２の圧電体膜２６、第４の電極２８の積層体３４を支持する支持部となる。すなわち、シリコン基材１２は、凹部３２の開口領域Ａに対応する可動部の縁を固定する固定部として機能する。圧電体素子１０は、中間層２２が振動板となり、膜厚方向に撓み変形する撓みモードで用いられ、第１の圧電体膜１６及び第２の圧電体膜２６の圧電定数ｄ３１方向の変位を利用して動作する。
なお、図１その他の図面に示す各層の膜厚やそれらの比率は、説明の都合上、適宜変更して描いており、必ずしも実際の膜厚や比率を反映したものではない。また、本明細書では、積層構造を表現するにあたり、シリコン基材１２の表面から基材厚み方向に離れる方向を「上」として表現する。図１ではシリコン基材１２を水平に保持した状態でシリコン基材１２の上面に、第１の電極１４その他の各層（１４〜２８）が順次重ねられている構成となっているため、重力の方向（図１の下方）を下方向としたときの上下の関係と一致している。ただし、シリコン基材１２の姿勢を傾けたり、反転させたりすることも可能である。シリコン基材１２の姿勢に依存する積層構造の積み重ね方向が必ずしも重力の方向を基準とする上下方向と一致しない場合についても、積層構造の上下関係を混乱なく表現するために、シリコン基材１２の面を基準にして、その面から厚み方向に離れる方向を「上」と表現する。例えば、図１の上下を反転させた場合であっても、シリコン基材１２の上に第１の電極１４が形成され、その上に第１の圧電体膜１６が積層されるという表現で記述される。また、「Ａの上にＢを積層する」という表現は、Ａに接してＢをＡ上に直接積層する場合に限らず、ＡとＢの間に他の１又は複数の層を介在させ、Ａの上に１又は複数の層を介してＢを積層する場合も有りうる。
図２は圧電体素子１０の積層構造を示す模式図である。最下層のシリコン基材１２には、標準市販品のシリコンウエハ（ＳＯＩ構造を有しない非ＳＯＩ基板）が用いられる。
このシリコン基材１２の上に、薄膜形成法によって各層（１４〜２８）が成膜される。薄膜形成法には、物理的気相成膜法（ＰＶＤ：physical vapor deposition）、化学的気相成膜法（ＣＶＤ：chemical vapor deposition）、液相成膜法（めっき、塗布、ゾルゲル法、スピンコート法など）、熱酸化法が含まれる。それぞれの層について適宜の成膜方法を選択できるが、すべての層を気相成長法で成膜する構成が最も好ましい。気相成長法は高精度な厚さ寸法制御が可能である。また、材料が安価で、成膜レートが高く、量産適性があるので、デバイスのコストダウンが可能である。
本例の第１の電極１４は、スパッタ法に代表される気相成長法により、シリコン基材１２に接してＴｉ層１４Ａが形成され、Ｔｉ層１４Ａの上にＩｒ層１４Ｂが形成された構成となっている。第１の電極１４を構成する材料は、上記例示の他、Ｐｔ（白金）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、ＴｉＮ（窒化チタン）、Ｒｕ（ルテニウム）、Ａｕ（金）、銀（Ａｇ）などの材料を用いることができる。また、シリコン基材１２との密着性を高めるための密着層としてＴｉに代えて、ＴｉＷを用いることができる。
第１の電極１４の厚みついては、適宜の膜厚に設計することが可能であるが、概ね数十ナノメートルから数百ナノメートルの範囲とすることが好ましく、例えば、５０ｎｍ以上３００ｎｍ以下の範囲の膜厚にする。
第１の圧電体膜１６は、スパッタ法に代表される気相成長法により基板温度を上げて（好ましくは４００℃以上で）成膜中に結晶化させる方法で形成される。酸化物圧電体であれば、特に材料は限定されない。第１の圧電体膜１６の膜厚については、０．３μｍ以上１０μｍ以下とすることが好ましい。０．３μｍ未満に薄いものになると、アクチュエータとして十分な駆動力を発生することができず、また、センサや発電デバイスとして十分な電圧信号を取り出すことが困難となる懸念がある。また、第１の圧電体膜１６が薄すぎると、リーク電流で破壊されてしまう可能性もある。さらに、第１の圧電体膜１６が薄すぎると、圧電体の結晶性が悪化し、所要の圧電性能が得られなくなる問題も起こり得る。その一方で、第１の圧電体膜１６の膜厚が１０μｍを超えて厚くなると、クラックが発生しやすくなったり、剥離しやすくなったりするため、気相成長法による成膜が困難となる。
したがって、第１の圧電体膜１６の膜厚については、０．３μｍ以上１０μｍ以下とすることが好ましく、より好ましくは、０．５μｍ以上８μｍ以下、さらに好ましくは１μｍ以上７μｍ以下とするのがよい。
第２の電極１８には、例えば、Ｉｒの酸化物が用いられる。本明細書ではＩｒの酸化物を「ＩｒＯｘ」と表記する。ｘは組成比を表す任意の数である。第２の電極１８の材料には、ＩｒＯｘに限らず、他の導電性材料を用いることができる。第２の電極１８として金属酸化物を用いると、第１の圧電体膜１６からの酸素原子や圧電体材料成分の拡散反応をブロックする拡散ブロック層としての役割を果たす。
第２の電極１８の上に重ねて密着層２０が積層される。密着層２０の材料としては、遷移金属元素、若しくは、遷移金属元素の酸化物、又は、これらの適宜の組み合わせが好ましい。特に、Ｔｉ、Ｚｒ、Ｎｉ、Ｃｒ、Ｗ、Ｎｂ、Ｍｏ、若しくは、これらの酸化物が好ましい。本例では、Ｔｉの密着層２０とした。
密着層２０に続けて、中間層２２としてのシリコン（Ｓｉ）層が積層される。中間層２２は、シリコン（Ｓｉ）を主成分として含む材料で構成されることが好ましい。「主成分として含む」とは、５０質量％以上含むことを意味する。Ｓｉは圧電体材料に比べて熱膨張係数も低く、また、最下層の（下地の）基材がシリコン基材１２であるため、中間層２２にＳｉを主成分とする材料を用いると、薄膜を積層形成しやすい。すなわち、第１の圧電体膜１６を形成した後に、Ｓｉの中間層２２を形成することにより、下地のＳｉとのバランスが取れるため、第２の圧電体膜２６を形成しやすくなる。
なお、密着層２０を省略して、第２の電極１８の上に直接に中間層２２を形成する構成を採用した場合、中間層２２や第２の圧電体膜２６を形成した際に剥離しやすくなる。このため、静止状態では剥離しない場合であっても、長時間の駆動などによって、剥離が発生してしまい、耐久性に劣るものとなる。したがって、第２の電極１８の上に密着層２０を介して中間層２２を形成する構成が好ましい。密着層２０と中間層２２に関しては、それぞれの電気的特性は問わない。
中間層２２は、気相成長法で形成することが好ましい。中間層２２を気相成長法で形成することにより、連続的かつ密着性よく、さらに、膜厚均一性の高い圧電体素子１０を作製することができる。
なお、中間層２２を気相成長法以外の方法で形成することも可能であるが、例えば、材料の貼り合わせと研磨を行う方法を採用すると、研磨による膜厚の精度が気相成長法による精度に比べて不十分であり、素子の性能（特性）ばらつきの原因となり得る。また、ゾルゲル法やスクリーン印刷法などの方法を採用すると、中間層を焼成するために高い温度の加熱処理（焼成処理）が必要であり、圧電体膜のクラックの原因や熱膨張係数差による応力の発生原因となる。したがって、中間層２２の形成に際しては、上記のような懸念を回避する観点から気相成長法を採用することが好ましい。
中間層２２の上に形成される第３の電極２４は、第１の電極１４と同様に、Ｔｉ層２４ＡとＩｒ層２４Ｂの積層膜の構成となっている。第３の電極２４を構成する材料は、第１の電極１４と同等の材料を用いることができる。第１の電極１４と第３の電極２４は同じ材料であってもよいし、異なる材料であってもよい。
第２の圧電体膜２６は、第１の圧電体膜１６と同様に、気相成長法により基板温度を上げて（好ましくは４００℃以上で）成膜中に結晶化させる方法で形成される。第２の圧電体膜２６の厚みについては、第１の圧電体膜１６と同様に、膜厚０．３μｍ以上１０μｍ以下とすることが好ましく、より好ましくは、０．５μｍ以上８μｍ以下、さらに好ましくは１μｍ以上７μｍ以下とするのがよい。第１の圧電体膜１６と第２の圧電体膜２６は、同じ膜厚としてもよいし、異なる膜厚としてもよい。また、第２の圧電体膜２６の材料は、第１の圧電体膜１６と同等の材料を用いることが好ましいが、それぞれ異なる材料を用いてもよい。
第２の圧電体膜２６の上に形成される第４の電極２８についても、第１の電極１４と同様に、各種の材料を用いることができる。本例の第４の電極２８は、Ｔｉ層２８Ａの上に、Ｐｔ層２８Ｂが積層された構成となっている。また、Ｔｉ層２８Ａに代えて、ＴｉＷ層を用いることも可能である。
＜製造方法の具体例＞
図３及び図４は実施例に係る圧電体素子の製造プロセスを示す図である。
〔工程１〕まず、シリコン（Ｓｉ）基材１２となる基板を準備する（図３（Ａ）「基板準備工程」）。ここでは、非ＳＯＩ構造のシリコンウエハを用いる例を示す。なお、シリコンウエハは、その表面にＳｉＯ２膜（酸化膜）を有している構成でも良い。
〔工程２〕次に、図３（Ｂ）に示すように、シリコン基材１２の片側面（図３（Ｂ）において上面）に、第１の電極１４を形成する（「第１の電極形成工程」）。本例では、第１の電極１４として、スパッタ法にてＴｉ層１４Ａを２０ｎｍの膜厚で形成し、Ｔｉ層１４Ａの上に重ねてＩｒ層１４Ｂを１５０ｎｍの膜厚で形成した。成膜時の基板温度は３５０度とした。このＩｒ（１５０ｎｍ）／Ｔｉ（２０ｎｍ）の積層膜による第１の電極１４が「第１の下部電極」として機能する。
〔工程３〕その後、図３（Ｃ）に示すように、第１の電極１４の上に、第１の圧電体膜１６を形成する（「第１の圧電体膜形成工程」）。本例では、基板温度を約５００℃（例えば４８０度）として、Ｎｂを１３％（原子組成比）でドープしたＰＺＴ膜をスパッタ法により、２．５μｍの膜厚で形成した。なお、説明の便宜上、ＮｂドープＰＺＴ（PNZT）を単に、「ＰＺＴ」と表記する。第１の圧電体膜１６の成膜には、高周波（ＲＦ；radio frequency）マグネトロンスパッタ装置を用いた。成膜ガスは９７．５％Ａｒと２．５％Ｏ２の混合ガスを用い、ターゲット材料としてはＰｂ1.3((Ｚｒ0.52 Ｔｉ0.48)0.88 Ｎｂ0.12)Ｏ3の組成のものを用いた。成膜圧力は２．２ｍTorr（0.293Ｐａ）とした。
〔工程４〕次いで、図３（Ｄ）に示すように、第１の圧電体膜１６の上に、第２の電極１８を形成する（「第２の電極形成工程」）。第２の電極１８としては、酸化物電極、非酸化物電極のいずれを用いてもよいが、密着性や耐久性の観点から、酸化物電極の方が好ましい。特に、第２の電極１８は、第２の圧電体膜２６の成膜温度に対して安定であることが望まれる。酸化物電極として、ＩＴＯやＩｒＯｘなどが好ましい。本例では、第１の圧電体膜１６の上に、３５０℃の成膜温度にてスパッタ法によりＩｒＯｘ膜を２００ｎｍの膜厚で形成した。ＩｒＯｘ膜（２００ｎｍ）による第２の電極１８は、「第１の上部電極」として機能する。
〔工程５〕その後、図３（Ｅ）に示すように、第２の電極１８の上に、密着層２０を形成する（「密着層形成工程」）。本例では、中間層２２であるＳｉ膜との密着性を向上させるために、密着層２０としてのＴｉ層を２０ｎｍの膜厚で形成した。
〔工程６〕その後、図３（Ｆ）に示すように、密着層２０の上に、振動板となる中間層２２を形成する（「中間層形成工程」）。本例では、中間層２２としてのシリコン膜をスパッタ法にて、３μｍの膜厚で形成した。成膜方法は、スパッタ法に限らず、ＣＶＤやレーザーアブレーションなどでもよい。
中間層２２を構成するＳｉ膜は、柱状構造体であることが好ましい。柱状構造体であれば、膜厚方向に撓み変形する撓みモードでの変位に対して効率よく変位する。気相成長法で成膜することにより、柱状構造を持つ薄膜を形成することができる。
また、中間層２２は、アモルファス（非晶質）成分を含んでいることが好ましい。Ｓｉ膜にアモルファス成分があると、クラック等の衝撃に対して強いという利点がある。さらに、中間層２２の膜厚の均一性は、例えば、６インチのウエハ面内で膜厚のばらつきが１０％以下であることが好ましい。膜厚が均一であれば、デバイスの性能のばらつきが少なくなる点で好ましい。気相成長法の膜厚精度によれば、目的の均一性を確保することができる。
なお、積層構造を作製するに際し、接着剤を用いて材料を貼り合わせる方法や、研磨による膜厚の調整などでは、目標とする膜厚の均一性を達成することは困難な場合が多い。この点、気相成長法やゾルゲル法などの直接成膜法を用いることにより、目的の膜厚均一性を満たす膜厚精度で薄膜を形成することができる。
中間層２２の膜厚は、０．４μｍ以上１０μｍ以下であることが好ましい。これは、撓みモードで変位する際の応力の中点（応力中性面）が非駆動部の中間層２２内に位置することで、変位の効率が高まるためである。
〔工程７〕その後、図４（Ａ）に示すように、Ｓｉ膜の中間層２２の上に、第３の電極２４を形成する（「第３の電極形成工程」）。本例では、第１の電極１４と同様に、スパッタ法にてＴｉ層２４Ａを２０ｎｍの膜厚で形成し、Ｔｉ層２４Ａの上に重ねてＩｒ層２４Ｂを１５０ｎｍの膜厚で形成した。成膜時の基板温度は３５０度とした。このＩｒ（１５０ｎｍ）／Ｔｉ（２０ｎｍ）の積層膜による第３の電極２４が「第２の下部電極」となる。
〔工程８〕その後、図４（Ｂ）に示すように、第３の電極２４の上に、第２の圧電体膜２６を形成する（「第２の圧電体膜形成工程」）。本例では、第１の圧電体膜１６の形成と同様に、基板温度を約５００℃（例えば４８０度）として、Ｎｂを１３％（原子組成比）でドープしたＰＺＴ膜をスパッタ法により、３．０μｍの膜厚で形成した。成膜条件は第１の圧電体膜１６と同様である。
図５に、参考のために、工程８によって第２の圧電体膜２６が形成された状態における当該積層体の膜構成における断面のＳＥＭ（Scanning Electron Microscope；走査型電子顕微鏡）写真を示す。工程１〜８によって、図５に示すような構成の積層体が得られた。図５に示したように、本実施例によれば、中間層２２を挟んで第１の圧電体膜１６と第２の圧電体膜２６が強固な密着性で積層されており、剥離のない良好な積層構造体が得られている。
〔工程９〕次いで、図４（Ｃ）に示すように、第２の圧電体膜２６の上に、第４の電極２８を形成する（「第４の電極形成工程」）。本例では、スパッタ法にてＴｉ層２８Ａを２０ｎｍの膜厚で形成し、Ｔｉ層２８Ａの上に重ねてＰｔ層２８Ｂを１５０ｎｍの膜厚で形成した。成膜時の基板温度は室温とした。このＰｔ（１５０ｎｍ）／Ｔｉ（２０ｎｍ）の積層膜による第４の電極２８が「第２の上部電極」として機能する。第４の電極２８は、リフトオフと組み合わせてパターニングしてもよい。
なお、第４の電極２８の上に、さらに、第３の圧電体膜を積層することも可能である。第４の電極２８の上に、第３の圧電体膜を積層する工程が無ければ、第４の電極２８の成膜は室温成膜とすることができる。さらに、第４の電極２８としては、酸化物電極、非酸化物電極のいずれを用いてもよい。
〔工程１０〕こうして得られた積層構造体をドライエッチングにより所望のデバイス形状にパターン加工する（「デバイスパターン加工工程」）。
〔工程１１〕その後、シリコン基材１２の裏面側からＳｉを深掘りして、シリコン基材１２の一部を除去加工し、ダイアフラム構造（図１参照）を形成する（「除去加工工程」）。
Ｓｉの深掘り加工の技術は、反応性イオンエッチング (Reactive Ion Etching; RIE) を利用する微細加工技術であり、深掘りRIEと呼ばれている。
なお、裏面のシリコン基材１２をエッチングする際のエッチングをストップさせるためのストップ層を予めシリコン基材１２に設けておいても良い。例えば、基材としてのシリコンウエハの表面にＳｉＯ２膜を形成しておき、このＳｉＯ２膜をエッチングのストップ層として用いることができる。なお、エッチングは、ドライエッチングでもよいし、ウエットエッチングでもよい。公知のエッチング技術を適用できる。
また、シリコン基材１２の一部を除去加工してダイアフラム構造を形成する態様に代えて、シリコン基材１２の一部を除去加工してカンチレバー（片持ち梁）構造を形成することも可能である。
なお、上述した製造方法のように、薄膜の積層構造を作製した後に、デバイス形状の加工やシリコン基材１２の除去加工を行う手順とすることによって、デバイスにクラックや破壊が起こりにくいものとなる。
上述した各工程における成膜後に大気や室温に戻してもよいし、連続成膜してもよい。また、必要に応じて、工程のパターニング（パターン化）を行っても構わない。なお、ＰＺＴ以外の材料は室温成膜でもよいが、好ましくは加熱して成膜する方が、ＰＺＴに加わる応力を減らすことが可能であり、耐久性の観点から好ましい。
＜圧電体膜の配向性について＞
図６は、実施例により作製した２層の圧電体膜の積層体（図５）についてＸＲＤ（X‐ray diffraction；Ｘ線回折）にて解析した結果である。図６において、横軸は反射角２θの角度を表し、縦軸は回折強度を表している。縦軸の回折強度の単位はcps（count per second）である。図６において、符号６１は１層目の第１の圧電体膜１６（図１参照）のＸＲＤ測定結果を示し、図６の符号６２は２層目の第２の圧電体膜２６（図２参照）のＸＲＤ測定結果を示す。図６に示したように、本例で作製された第１の圧電体膜１６は結晶方位の分布が（１００）方位或いは（００１）方位に配向しており、その上に積層して形成された第２の圧電体膜２６も（１００）方位或いは（００１）方位に配向している結晶配向性を有する高配向度の圧電体膜である。
圧電体は結晶配向性によって撓みモードでの圧電性能、すなわちｄ３１圧電定数（ｐｍ／Ｖ）が異なってくることが知られている。同じ配向性の圧電体膜であれば駆動条件も同じように扱うことができ、かつ、応力中性面のシフトも抑えられるため、第１の圧電体膜１６と第２の圧電体膜２６の結晶配向性が同じ方向性である態様が好ましい。
仮に、２層の圧電体膜の配向性が異なり、一方の圧電体膜が（１００）方位、他方の圧電体膜が（１１１）方位の配向性を有しているとすると、それぞれの圧電体膜の駆動条件が大きく異なるため、駆動設計が複雑になる。
この点、本例のように、２層の圧電体膜（１６，２６）の配向性を同じにすることで駆動設計が容易になり、良好に駆動可能である。また、２層の圧電体膜（１６，２６）の配向性を同じにすることで、長期駆動時の歪みが少なく、信頼性の高いデバイスを実現できる。なお、図６では（１００）配向を示したが、（００１）配向であってもよい。
本実施例で作製された圧電体膜（１６，２６）における残留応力の応力値は、反り量の計測結果から計算したところ、引張応力であり、それぞれ「＋１５０ＭＰａ」程度であった。なお、別のサンプルにて成膜条件を変えて、圧電体膜を形成したところ、応力値が「＋２００ＭＰａ」を超えたものとなったときに、その圧電体膜は成膜プロセス中にクラックが発生し、剥離した。かかる実験的な知見から、圧電体膜（１６，２６）の応力は絶対値で２００ＭＰａ以下であることが望ましい。
＜応力の中点に関して＞
撓み駆動時における応力の中点（応力中性面）が中間層２２（図１参照）内に存在することが好ましい。仮に、応力の中点が中間層２２から外れ、第１の圧電体膜１６又は第２の圧電体膜２６の中に存在すると、駆動時に応力のバランスが大きく崩れ、変位特性が大きく変化する懸念がある。
中間層の厚みが薄すぎると、上下の圧電体膜の膜厚差が生じた際に、応力中性面が中間層から外れ、圧電体膜内に入ってしまう。また、圧電駆動に際して、より大きな電圧を印加する場合、圧電体材料の抗電界を超えないように、上下の圧電体膜に異なる電圧値を印加する場合がある。この場合、上下の圧電体膜に同程度の電圧を加える場合と比較して、応力中性面が中間層の中点からより大きくシフトする。このため、中間層２２の厚みは、応力中性面を中間層２２内に存在させるように、相応の厚みを有していることが望ましく、中間層２２は少なくとも０．３μｍ以上の膜厚であることが好ましい。より好ましくは、中間層２２の厚みは２．０μｍ以上であることが望まれる。中間層２２の膜厚の上限については、特に制限はないが、気相成長法などの直接成膜法で良好に成膜できる範囲は１０μｍ程度が限界であると考えられる。本実施例では、中間層２２の膜厚を３μｍとした。
＜中間層の熱膨張係数について＞
圧電体材料の熱膨張係数は６〜８ｐｐｍ／℃程度であり、シリコンの熱膨張係数は２．４ｐｐｍ／℃程度である。本実施形態によれば、加熱や使用環境において、圧電体材料と中間層２２の熱膨張係数差による応力変化の中点は、中間層２２の内部に存在する。
中間層２２の材料として、圧電体材料に比べて非常に大きな熱膨張係数の材料を用いると、圧電体材料の成膜温度（４００℃以上）と室温との差によって、大きな熱応力が発生し、クラックの原因や剥離の原因となる可能性がある。したがって、このような問題を回避する観点から、中間層２２の熱膨張係数は圧電体材料の熱膨張係数の２倍以下であることが好ましく、より好ましくは、圧電体材料よりも低い熱膨張係数の方がよい。
本例では、圧電体材料（ＰＺＴ）の熱膨張係数よりも熱膨張係数が低いシリコン（Ｓｉ）を中間層２２の材料として用いている。
＜圧電体膜の分極方向について＞
本例の圧電体素子１０について第１の圧電体膜１６と第２の圧電体膜２６の分極方向を調べたところ、第１の圧電体膜１６の分極方向は、第１の電極１４から第２の電極１８に向かう方向であり、第２の圧電体膜２６の分極方向は第３の電極２４から第４の電極２８に向かう方向であった。このデバイスを良好に駆動するためには、第１の圧電体膜１６に対しては、第１の電極１４を接地電位にしたときに、第２の電極１８にマイナス電位を与える方向、第２の圧電体膜２６に対しては第３の電極を接地電位にしたときに、第４の電極にマイナス電位を与える方向である。
圧電体膜の分極方向と同じ方向の電界が作用すると、圧電体膜は圧電横効果（ｄ３１モード）により、面方向に収縮しようとする。中間層２２に積層された圧電体膜が面方向に収縮すると、振動板としての中間層２２がその圧電体膜の変形を拘束するため、振動板は厚み方向に撓み（曲げ）変形する。
圧電体膜に電界を作用させる駆動電圧として、正負いずれの電位を選択してもよい。駆動する方向についても、図１において、振動板を上に凸の方向に撓ませるか、下に凸の方向に撓ませるかを圧電体の分極方向と中間層２２である振動板との関係で決めることができる。
さらに、第１の圧電体膜１６と、第２の圧電体膜２６に印加する電圧の位相を変えてもよい。駆動の方法は、デバイスの用途／目的に合わせて自由に選択することができる。例えば、第１の圧電体膜１６と、第２の圧電体膜２６とを互いに位相をずらして駆動した場合、どちらか一方の圧電体膜のみを駆動する場合よりも実効的に約２倍の変位を実現できる。また、一部の電極をセンシングに利用することもできる。例えば、図１に示した圧電体素子１０において、第１の圧電体膜１６を検出用（センシング）に利用し、第２の圧電体膜２６を駆動用（アクチュエータ）に利用することができる。すなわち、第１の電極１４と第２の電極１８との間に第１の圧電体膜１６が挟まれた構成の第１の素子部は、正圧電効果を利用して第１の圧電体膜１６の変位を電気信号に変換するセンサ部として機能する。また、第３の電極２４と第４の電極２８との間に第２の圧電体膜２６が挟まれた構成の第２の素子部は、逆圧電効果を利用して駆動電圧を第２の圧電体膜２６の変位に変換する駆動部として機能する。
かかる態様によれば、第２の圧電体膜２６を駆動する際の歪みにより発生する電圧を第１の圧電体膜１６でセンシングすることが可能である。第１の圧電体膜１６から検出される電圧と変位量との相関を示す相関データを予め取得しておくことにより、検出される電圧の情報から相関データを参照して変位量を把握することが可能となる。
従来のユニモルフアクチュエータの構成では、センサ部として機能する圧電体の部分と、駆動部として機能する圧電体の部分とを面内で分けて別々に配置する必要があった。このような従来のデバイス構造では、限られたデバイス面積をセンサ部として機能する部分と、駆動部として機能する部分とに区分けして、両者の領域を確保しなければならないため、面積の取り合いになり、どちらかの効率をある程度犠牲にする必要があった。
この点、本実施形態の構造によれば、駆動部に用いる駆動電極と、センサ部に用いる検出電極とをそれぞれ適切に設置することが可能である。
本実施形態の圧電体素子１０は、アクチュエータやセンサとして利用する形態に限らず、圧電体膜の変位を電気エネルギーに変換する発電デバイスとして利用することも可能である。
＜デバイスの評価について＞
実施形態に係る圧電体素子について実際にサンプルを作製し、各サンプルについて性能を評価した。図７は評価実験に用いたカンチレバー構造の断面模式図である。図７では、図示を簡略化したが、実際の積層構造は図２で説明したとおりである。図７中、図２で説明した構成と同一の要素には同一の符号を付した。
図７に示したカンチレバー構造は、シリコン基材１２で支持された左側の端部が固定部となる。第１の圧電体膜１６の膜厚をｔ１、第２の圧電体膜２６の膜厚をｔ２、これらの間に挟まれた部分の厚み、すなわち、中間層２２と第２の電極１８と第３の電極２４との合計膜厚をｔｖとし、様々な寸法のデバイスを作製した。なお、第２の電極１８及び第３の電極２４の厚さは中間層２２の厚さに比べて十分に薄くすることができるため、ｔｖを実質的に中間層２２の厚みとして取り扱うことができる。以下、説明を簡単にするために、振動板としての中間層２２の厚みをｔｖとして取り扱う。
作製した各デバイスについて、駆動電圧を印加したときの静的変位量と、正弦波の駆動電圧を印加し続けた際の変位量のばらつきを評価した。駆動電圧の印加方法については、図８に示すように、第２の電極１８と第３の電極２４を接地電位（ＧＮＤ）とし、第１の電極１４に印加する駆動電圧をＶ１、第４の電極２８に印加する駆動電圧をＶ２とした。
静的変位量の評価に際しては、Ｖ１＝Ｖ２＝１０Ｖを印加したときの静的変位量（単位はマイクロメートル［μｍ］）を測定した。変位量のばらつきの評価に際しては、Ｖ１＝Ｖ２として、直流（ＤＣ）のオフセット電圧成分無しの正弦波で電圧振幅Ｖｐｐ＝４０Ｖの駆動電圧を印加した。
図９は、作製したデバイスのサンプル毎に評価結果をまとめた図表である。図９において、ｔ１，ｔ２，ｔｖの単位はマイクロメートル［μｍ］である。図９において、「ＡＡ」は変位量のばらつきが殆どない極めて良好なものであることを示す。「Ａ」は実用上許容できるレベルで変位量のばらつきが少ない良好なものであることを示す。「Ｃ」は変位量のばらつきが大きいことを示す。
図９に示したように、２層の圧電体膜を有する構造は、１層のみの圧電体膜を有する構造と比較して、高い変位量を示している。また、中間層に相当する厚さｔｖが０．３μｍ以下であると変位量のばらつきが大きいが、ｔｖが０．３μｍを超えると変位量のばらつきが改善する。ｔｖは０．４μｍ以上であることが好ましく、より好ましくは０．５μｍ以上とする。
図１０は、残留応力による反りを評価した結果である。図１０において、ｔ１，ｔ２，ｔｖの単位はマイクロメートル［μｍ］である。図１０において「Ａ」は、反りが殆ど無く良好なもの、「Ｃ」は反りが発生したものを示している。
＜圧電体膜の厚みについて＞
図１０から把握されるように、中間層２２を挟んで積層される第１の圧電体膜１６と第２の圧電体膜２６の厚み関係について、第２の圧電体膜の厚みが第１の圧電体膜の厚みに対して、０．５倍以上２倍以下の範囲内であることが好ましい。
シリコン基材１２をエッチングしてダイアフラム構造やカンチレバー構造などのデバイス形状を得てデバイスとして使用する場合、使用環境によってデバイスに反りが発生することがある。この反りの発生原因は、圧電体膜（１６，２６）に用いた圧電体材料と中間層２２の材料の熱膨張係数差が主原因である。第１の圧電体膜１６に対する第２の圧電体膜２６の厚みの比が０．５から２の範囲であれば、中間層２２を挟んだ２層の圧電体膜（１６，２６）によってバランスが取れ、反り量が比較的小さいものとなるため好ましい。
なお、図１０中の実施例５，６については、反りの評価が「Ｃ」の評価となっているが、デバイスの用途によっては許容できるレベルとされる場合がある。
＜各層の膜厚と応力中性面の位置の関係について＞
図７及び図８で説明した構成において、Ｖ１＝Ｖ２としてオフセット電圧のない周期波形（例えば正弦波）を印加する場合、撓み変形の振動による応力中性面の位置ｘ（図７参照）は、次式で与えられる。
式中のＥｐは圧電体のヤング率、Ｅｖは中間層のヤング率を表している。
式中のｔは全体の厚み（ｔ＝ｔ１＋ｔ２＋ｔｖ）を表している。応力中性面の位置ｘは図７に示したように、ｔｖの中間点ｔｖ／２からのシフト量で表される。
応力中性面が中間層２２内に存在するために必要な条件は、図７において、応力中性面の位置ｘの上限がｔｖ／２を超えないこと、すなわち、境界条件で２ｘ＝ｔｖであるため、必要最低限の振動板の厚みｔｖは以下の式で表される。
参考のために、式２、式３を図示したものを図１１に示す。図１１において、各軸の単位はマイクロメートル（μｍ）である。
図１２は、ｔ２＝３μｍとしたときのｔ１に対する必要振動板厚みｔｖの関係を示したグラフである。気相成長などの成膜方法によって圧電体膜を３μｍ程度の膜厚で成膜する場合、一般的に±１０％程度の膜厚ばらつきが生じることが想定される。図１２では、±１３％（±０．４μｍ）の膜厚ばらつきが生じるものとした。この膜厚精度を考慮すると、応力中性面を中間層２２の中に収めるために必要な中間層の厚みは０．４μｍ以上となる（図１２参照）。
また、より大きな変位を得るためにアクチュエータに高い電圧を印加する場合、印加電圧によって圧電体の分極反転を引き起こさないように、図１３に示すような、オフセット電圧（直流電圧成分）Ｖｃを含んだ波形を入力する場合がある。Ｖｃは圧電体の抗電界を超えないような電圧値が選ばれる。
この場合、第１の圧電体膜１６と第２の圧電体膜２６の発生力バランスが崩れるため、応力中性面の位置は駆動中に変化する。例えば、図１３中のＡ点とＢ点とで第１の圧電体膜１６と第２の圧電体膜２６の発生力バランスが異なる。そのため、応力中性面を常に中間層２２内に収め、駆動変位を安定化させるためには、この変化マージンを十分含んだ中間層２２の膜厚が必要となる。
例えば、ｔ１＝ｔ２＝３μｍの構成において、図１３に例示したＶｃ＝８Ｖ，Ｖｐｐ＝４０Ｖの正弦波形の駆動電圧Ｖ１、Ｖ２を印加した際の応力中性面の位置ｘは、±１μｍの範囲を推移する。したがって、応力中性面の位置ｘを常に中間層内に入れるためには、ｔｖが２μｍ以上であることが望ましい。
＜圧電体材料について＞
本実施形態に好適な圧電体材料としては、下記式で表される１種又は２種以上のペロブスカイト型酸化物（一般式Ｐ）を含むものが挙げられる。
一般式ＡＢＯ３・・・（Ｐ）
式中、ＡはＡサイトの元素であり、Ｐｂを含む少なくとも１種の元素。
ＢはＢサイトの元素であり、Ｔｉ，Ｚｒ，Ｖ，Ｎｂ，Ｔａ，Ｓｂ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｓｃ，Ｃｏ，Ｃｕ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｃｄ，Ｆｅ，及びＮｉからなる群より選ばれた少なくとも１種の元素。
Ｏ：酸素元素。
Ａサイト元素とＢサイト元素と酸素元素のモル比は１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。
上記一般式で表されるペロブスカイト型酸化物としては、チタン酸鉛、チタン酸ジルコン酸鉛（ＰＺＴ）、ジルコニウム酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブ酸ジルコニウムチタン酸鉛、ニッケルニオブ酸ジルコニウムチタン酸鉛、亜鉛ニオブ酸ジルコニウムチタン酸鉛等の鉛含有化合物、及びこれらの混晶系；チタン酸バリウム、チタン酸ストロンチウムバリウム、チタン酸ビスマスナトリウム、チタン酸ビスマスカリウム、ニオブ酸ナトリウム、ニオブ酸カリウム、ニオブ酸リチウム、ビスマスフェライト等の非鉛含有化合物、及びこれらの混晶系が挙げられる。
また、本実施形態の圧電体膜は、下記式で表される１種又は２種以上のペロブスカイト型酸化物（ＰＸ）を含むことが好ましい。
Ａａ（Ｚｒｘ，Ｔｉｙ，Ｍｂ−ｘ−ｙ）ｂＯｃ・・・（ＰＸ）
式中、ＡはＡサイトの元素であり、Ｐｂを含む少なくとも１種の元素。
Ｍが、Ｖ、Ｎｂ、Ｔａ、及びＳｂからなる群より選ばれた少なくとも１種の元素である。
０＜ｘ＜ｂ、０＜ｙ＜ｂ、０≦ｂ−ｘ−ｙ。
ａ：ｂ：ｃ＝１：１：３が標準であるが、これらのモル比はペロブスカイト構造を取り得る範囲内で基準モル比からずれてもよい。
ペロブスカイト型酸化物（ＰＸ）は、真性ＰＺＴ、あるいはＰＺＴのＢサイトの一部がＭで置換されたものである。被置換イオンの価数よりも高い価数を有する各種ドナーイオンを添加したＰＺＴでは、真性ＰＺＴよりも圧電性能等の特性が向上することが知られている。Ｍは、４価のＺｒ，Ｔｉよりも価数の大きい１種又は２種以上のドナーイオンであることが好ましい。かかるドナーイオンとしては、Ｖ５＋，Ｎｂ５＋，Ｔａ５＋，Ｓｂ５＋，Ｍｏ６＋，及びＷ６＋等が挙げられる。
ｂ−ｘ−ｙは、ペロブスカイト構造を取り得る範囲であれば特に制限されない。例えば、ＭがＮｂである場合、Ｎｂ／（Ｚｒ＋Ｔｉ＋Ｎｂ）モル比が０．０５以上０．２５以下であることが好ましく、０．０６以上０．２０以下であることがより好ましい。
上述の一般式（Ｐ）及び（ＰＸ）で表されるペロブスカイト型酸化物からなる圧電体膜は、高い圧電定数（ｄ３１定数）を有するため、かかる圧電体膜を備えた圧電体素子は、変位特性、検出特性の優れたものとなる。
Ｐｂ系の圧電体材料に関して説明したが、本発明の実施に際して、非鉛系のペロブスカイト型の圧電体材料も好適に用いることができる。
＜成膜方法について＞
圧電体膜の成膜方法としては気相成長法が好ましい。例えば、スパッタ法の他、イオンプレーティング法、ＭＯＣＶＤ法（有機金属気相成長法）、ＰＬＤ法（パルスレーザー堆積法）など、各種の方法を適用し得る。また、気相成長以外の方法（例えば、ゾルゲル法など）を用いることも考えられる。
圧電体膜をスパッタ法により基板に直接成膜し、圧電体膜を薄膜化することで製造プロセスを簡便にすることができる。また、このようにして成膜された圧電体膜は、エッチング等によって微細加工が容易であり、所望の形状にパターニングが可能である。これによって、歩留まりが大幅に向上するとともにデバイスのさらなる小型化に対応することができる。本発明の実施に際しては、電極材料、圧電体材料、各層の膜厚、成膜条件などは、目的に応じて適宜選択することができる。
＜変形例１＞
中間層２２の材料に関して、上述の説明ではＳｉを用いたが、他の実施例として、図１で説明した構造と同様の構造で、中間層２２として、スパッタ法にて、ＳｉにＮｉを加えた材料を成膜した。ただし、Ｎｉの添加量は質量比で５０％未満である。Ｓｉ−Ｎｉの材料の熱膨張係数は、ＳｉとＮｉの組成比に応じて、Ｓｉの熱膨張係数（２．４ｐｐｍ／℃）と、Ｎｉの熱膨張係数（１２．８ｐｐｍ／℃）の間の値となる。Ｓｉを主成分としＮｉが加えられた材料で構成された中間層２２は、導電性を有し、第１の圧電体膜１６と第２の圧電体膜２６の共通電極として機能し得る。なお、Ｓｉが主成分となる範囲で、Ｎｉ以外の他の金属元素を加えることも可能であるし、複数種類の金属元素を組み合わせてＳｉに加えても良い。
＜変形例２＞
図１では、中間層２２を挟んで２層の圧電体膜（１６、２６）を積層した構造を例示したが、本発明の実施に際しては、第４の電極２８の上にさらに圧電体膜を積層し、３層以上のさらに多数の圧電体膜を積層する形態も可能である。
＜変形例３＞
第１の圧電体膜１６と第２圧電体膜の一部或いは全部について正圧電効果を利用して動作するデバイスとすることができる。また、第１の圧電体膜１６と第２圧電体膜の一部或いは全部について逆圧電効果を利用して動作するデバイスとすることができる。また、１つの圧電体素子１０において正圧電効果を利用する部分と、逆圧電効果を利用する部分とを組み合わせることができる。
＜変形例４＞
第１の圧電体膜１６に印加する駆動電圧と、第２の圧電体膜２６に印加する駆動電圧とのそれぞれは交流であって、互いに位相が異なる駆動波形とすることができる。
＜デバイスの用途について＞
本実施形態に係る圧電体素子の具体的な利用例として、インクジェット装置、高周波スイッチ、マイクロミラー、発電デバイス、スピーカー、バイブレーター、ポンプ、超音波探触子など様々な用途のデバイスとして好適な構造にて応用することができる。
＜実施形態の利点＞
上述した実施形態によれば、次のような利点がある。
（１）中間層を挟んで２層の圧電体膜を積層した構成としたことで、１層（単層）の圧電体膜のみを有する構成と比較して、圧電体素子の実効的な性能向上を達成できる。
例えば、図１で説明した構造の圧電体素子をアクチュエータとして利用した場合には、１層（単層）の圧電体膜のみを有する構成と比べて、同等の変位を得るための駆動電圧を約１／２にすることができる。
つまり、本実施形態の圧電体素子１０をアクチュエータとして利用する場合、比較的低電圧の駆動電圧の印加によって大きな変位を得ることができる。また、駆動電圧の低下によって駆動回路を含む制御回路の負担が軽減され、低コスト化、省電力化、耐久性向上等を実現することができる。
また、本実施形態の圧電体素子１０をセンサとして利用する場合についても、圧電体膜の変形によって大きな電圧信号を得ることができ、センサ感度を向上させることができる。
さらに、本実施形態の圧電体素子１０を発電デバイスとして利用する場合、圧電体膜の積層によって発電電圧を増大させることができ、平面的に面積を増やしたものと同等の効果が得られる。これにより、小型で発電効率のよいデバイスを実現することができ、実用に適する所望の発電性能を実現できる。
（２）中間層２２の膜厚を０．４μｍ以上、より好ましくは２．０μｍ以上とすることで、撓み変形の際の応力中性面を中間層２２内に存在させることができ、変位の安定性が向上する。また、可動部の剛性が高まるため、共振周波数が高いデバイスの駆動源として用いることができる。さらに、第１の圧電体膜１６と第２の圧電体膜２６のそれぞれの膜厚や応力が異なっていても初期撓みが比較的小さくなり、デバイスに正常な動作を行わせることができる。
（３）図２で説明した積層構造をすべて連続した成膜プロセスで作製することが可能であり、従来の貼り合わせプロセスなどに比べて格段に製造が容易となる。これにより、低コスト化が可能である。
（４）本実施形態によれば、安定性、信頼性の高い圧電体素子を得ることができる。
なお、本発明は以上説明した実施形態に限定されるものではなく、本発明の技術的思想内でこの技術分野における通常の知識を有するものにより、多くの変形が可能である。
１０…圧電体素子、１２…シリコン基材、１４…第１の電極、１６…第１の圧電体膜、１８…第２の電極、２０…密着層、２２…中間層、２４…第３の電極、２６…第２の圧電体膜、２８…第４の電極、３２…凹部

Claims (10)

  1. シリコン基材の上に第１の電極を形成する第１の電極形成工程と、
    前記第１の電極の上に第１の圧電体膜を形成する第１の圧電体膜形成工程と、
    前記第１の圧電体膜の上に金属酸化物を用いて第２の電極を形成する第２の電極形成工程と、
    前記第２の電極の上に密着層を形成する密着層形成工程と、
    前記密着層の上にシリコンを含む材料により０．４μｍ以上１０μｍ以下の膜厚の中間層を形成する中間層形成工程と、
    前記中間層の上に第３の電極を形成する第３の電極形成工程と、
    前記第３の電極の上に第２の圧電体膜を形成する第２の圧電体膜形成工程と、
    前記第２の圧電体膜の上に第４の電極を形成する第４の電極形成工程と、
    前記シリコン基材の一部をエッチングにより除去する除去加工工程と、
    を有し、
    前記第１の電極、前記第１の圧電体膜、前記第２の電極、前記中間層、前記密着層、前記第３の電極、前記第２の圧電体膜、前記第４の電極の各層がそれぞれ薄膜形成法により形成される圧電体素子の製造方法であって、
    前記圧電体素子は、前記中間層が振動板となり、膜厚方向に撓み変形する撓みモードで用いられ、前記第１の圧電体膜及び前記第２の圧電体膜の圧電定数ｄ３１方向の変位を利用して動作し、
    前記圧電体素子は、前記撓み変形における応力中性面が前記中間層の中に存在し、
    前記第１の圧電体膜の膜厚をｔ １ 、前記第２の圧電体膜の膜厚をｔ ２ 、前記第１の圧電体膜及び前記第２の圧電体膜のヤング率をＥｐ、前記中間層のヤング率をＥｖとすると、下記式により前記中間層形成工程が形成する前記中間層の膜厚ｔｖを算出する工程を備えた圧電体素子の製造方法。
  2. 前記密着層の材料が、遷移金属元素、若しくは遷移金属元素の酸化物、又はそれらの組み合わせである請求項１に記載の圧電体素子の製造方法。
  3. 前記第１の圧電体膜及び前記第２の圧電体膜のそれぞれは０．３μｍ以上１０μｍ以下の膜厚で構成される請求項１又は２に記載の圧電体素子の製造方法。
  4. 前記第１の圧電体膜と前記第２の圧電体膜の結晶配向性が同じ方向性である請求項１から３のいずれか１項に記載の圧電体素子の製造方法。
  5. 前記第１の圧電体膜及び前記第２の圧電体膜が（１００）方位、若しくは（００１）方位に配向している請求項４に記載の圧電体素子の製造方法。
  6. 前記第１の圧電体膜の分極方向と前記第２の圧電体膜の分極方向とが同じ向きである請求項１から５のいずれか１項に記載の圧電体素子の製造方法。
  7. 前記第１の圧電体膜の残留応力と前記第２の圧電体膜の残留応力のそれぞれが絶対値で２００ＭＰａ以下である請求項１から６のいずれか１項に記載の圧電体素子の製造方法。
  8. 前記中間層の熱膨張係数が前記第１の圧電体膜及び前記第２の圧電体膜の熱膨張係数の２倍以下である請求項１から７のいずれか１項に記載の圧電体素子の製造方法。
  9. 前記第１の圧電体膜の膜厚に対して、前記第２の圧電体膜の膜厚が０．５倍以上２倍以下である請求項１から８のいずれか１項に記載の圧電体素子の製造方法。
  10. 前記除去加工工程は、ダイアフラム構造を形成する請求項１から９のいずれか１項に記載の圧電体素子の製造方法。
JP2013223376A 2013-10-28 2013-10-28 圧電体素子の製造方法 Active JP6154729B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013223376A JP6154729B2 (ja) 2013-10-28 2013-10-28 圧電体素子の製造方法
PCT/JP2014/077958 WO2015064423A1 (ja) 2013-10-28 2014-10-21 圧電体素子及び圧電体素子の製造方法
US15/137,142 US20160240768A1 (en) 2013-10-28 2016-04-25 Piezoelectric element and method for manufacturing piezoelectric element
US16/352,770 US11165011B2 (en) 2013-10-28 2019-03-13 Piezoelectric element and method for manufacturing piezoelectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013223376A JP6154729B2 (ja) 2013-10-28 2013-10-28 圧電体素子の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017091823A Division JP6346693B2 (ja) 2017-05-02 2017-05-02 圧電体素子の製造方法

Publications (3)

Publication Number Publication Date
JP2015088521A JP2015088521A (ja) 2015-05-07
JP2015088521A5 JP2015088521A5 (ja) 2016-04-28
JP6154729B2 true JP6154729B2 (ja) 2017-06-28

Family

ID=53004031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013223376A Active JP6154729B2 (ja) 2013-10-28 2013-10-28 圧電体素子の製造方法

Country Status (3)

Country Link
US (2) US20160240768A1 (ja)
JP (1) JP6154729B2 (ja)
WO (1) WO2015064423A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018527206A (ja) * 2015-09-03 2018-09-20 ゼネラル・エレクトリック・カンパニイ 電気めっきｍｅｍｓ構造の高融点シード金属

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8182501B2 (en) 2004-02-27 2012-05-22 Ethicon Endo-Surgery, Inc. Ultrasonic surgical shears and method for sealing a blood vessel using same
US20060079877A1 (en) 2004-10-08 2006-04-13 Houser Kevin L Feedback mechanism for use with an ultrasonic surgical instrument
US20070191713A1 (en) 2005-10-14 2007-08-16 Eichmann Stephen E Ultrasonic device for cutting and coagulating
US7621930B2 (en) 2006-01-20 2009-11-24 Ethicon Endo-Surgery, Inc. Ultrasound medical instrument having a medical ultrasonic blade
US8057498B2 (en) 2007-11-30 2011-11-15 Ethicon Endo-Surgery, Inc. Ultrasonic surgical instrument blades
US8911460B2 (en) 2007-03-22 2014-12-16 Ethicon Endo-Surgery, Inc. Ultrasonic surgical instruments
US8808319B2 (en) 2007-07-27 2014-08-19 Ethicon Endo-Surgery, Inc. Surgical instruments
US8523889B2 (en) 2007-07-27 2013-09-03 Ethicon Endo-Surgery, Inc. Ultrasonic end effectors with increased active length
US8430898B2 (en) 2007-07-31 2013-04-30 Ethicon Endo-Surgery, Inc. Ultrasonic surgical instruments
US9044261B2 (en) 2007-07-31 2015-06-02 Ethicon Endo-Surgery, Inc. Temperature controlled ultrasonic surgical instruments
US8512365B2 (en) 2007-07-31 2013-08-20 Ethicon Endo-Surgery, Inc. Surgical instruments
CN101883531B (zh) 2007-10-05 2014-07-02 伊西康内外科公司 人体工程学外科手术器械
US10010339B2 (en) 2007-11-30 2018-07-03 Ethicon Llc Ultrasonic surgical blades
US8650728B2 (en) 2009-06-24 2014-02-18 Ethicon Endo-Surgery, Inc. Method of assembling a transducer for a surgical instrument
US8486096B2 (en) 2010-02-11 2013-07-16 Ethicon Endo-Surgery, Inc. Dual purpose surgical instrument for cutting and coagulating tissue
US8951272B2 (en) 2010-02-11 2015-02-10 Ethicon Endo-Surgery, Inc. Seal arrangements for ultrasonically powered surgical instruments
US9820768B2 (en) 2012-06-29 2017-11-21 Ethicon Llc Ultrasonic surgical instruments with control mechanisms
US10226273B2 (en) 2013-03-14 2019-03-12 Ethicon Llc Mechanical fasteners for use with surgical energy devices
GB2521229A (en) 2013-12-16 2015-06-17 Ethicon Endo Surgery Inc Medical device
EP3140869B1 (en) * 2014-05-09 2019-06-05 Chirp Microsystems, Inc. Micromachined ultrasound transducer using multiple piezoelectric materials
US20160352307A1 (en) * 2015-05-27 2016-12-01 Murata Manufacturing Co., Ltd. Mems resonator with high quality factor
CN106291562A (zh) * 2015-05-30 2017-01-04 鸿富锦精密工业（深圳）有限公司 超声波感测器及其制造方法、超声波感测器阵列
JP6460406B2 (ja) * 2015-06-09 2019-01-30 第一精工株式会社 可動反射素子及び二次元走査装置
US11020140B2 (en) 2015-06-17 2021-06-01 Cilag Gmbh International Ultrasonic surgical blade for use with ultrasonic surgical instruments
JP6464049B2 (ja) * 2015-06-30 2019-02-06 富士フイルム株式会社 積層構造体、圧電素子および圧電素子の製造方法
US10357303B2 (en) 2015-06-30 2019-07-23 Ethicon Llc Translatable outer tube for sealing using shielded lap chole dissector
JP6426061B2 (ja) * 2015-07-02 2018-11-21 富士フイルム株式会社 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
JP2017092097A (ja) * 2015-11-04 2017-05-25 セイコーエプソン株式会社 圧電素子、超音波プローブ、超音波測定装置及び圧電素子の製造方法
JP6610883B2 (ja) 2015-12-17 2019-11-27 セイコーエプソン株式会社 超音波センサー用の圧電デバイス
CN107342357B (zh) * 2016-04-28 2022-08-16 新科实业有限公司 薄膜压电元件及其制造方法
US10516943B2 (en) 2016-05-04 2019-12-24 Infineon Technologies Ag Microelectromechanical device, an array of microelectromechanical devices, a method of manufacturing a microelectromechanical device, and a method of operating a microelectromechanical device
US10445547B2 (en) 2016-05-04 2019-10-15 Invensense, Inc. Device mountable packaging of ultrasonic transducers
US10706835B2 (en) 2016-05-10 2020-07-07 Invensense, Inc. Transmit beamforming of a two-dimensional array of ultrasonic transducers
US10245064B2 (en) 2016-07-12 2019-04-02 Ethicon Llc Ultrasonic surgical instrument with piezoelectric central lumen transducer
USD847990S1 (en) 2016-08-16 2019-05-07 Ethicon Llc Surgical instrument
US10952759B2 (en) 2016-08-25 2021-03-23 Ethicon Llc Tissue loading of a surgical instrument
US10828056B2 (en) 2016-08-25 2020-11-10 Ethicon Llc Ultrasonic transducer to waveguide acoustic coupling, connections, and configurations
JP6788186B2 (ja) * 2016-09-29 2020-11-25 ミツミ電機株式会社 光走査装置及び光走査装置の製造方法
JP2018129402A (ja) 2017-02-08 2018-08-16 セイコーエプソン株式会社 圧電素子及びその製造方法
CN110603817B (zh) * 2017-05-09 2020-08-25 富士胶片株式会社 压电麦克风芯片及压电麦克风
JP6342040B1 (ja) * 2017-06-09 2018-06-13 株式会社サイオクス 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
US10910551B2 (en) * 2017-11-06 2021-02-02 Samsung Electronics Co., Ltd. Piezoelectric material, piezoelectric device including the piezoelectric material, and method of manufacturing the piezoelectric material
JP6703320B2 (ja) * 2017-11-22 2020-06-03 株式会社村田製作所 圧電デバイス及び圧電デバイスの製造方法
CN111033774B (zh) * 2017-11-22 2023-11-17 株式会社村田制作所 压电器件以及压电器件的制造方法
JP7421710B2 (ja) 2019-04-03 2024-01-25 Ｉ－ＰＥＸ Ｐｉｅｚｏ Ｓｏｌｕｔｉｏｎｓ株式会社 膜構造体
US20200367858A1 (en) * 2019-05-20 2020-11-26 Invensense, Inc. Dual layer ultrasonic transducer
US11176345B2 (en) 2019-07-17 2021-11-16 Invensense, Inc. Ultrasonic fingerprint sensor with a contact layer of non-uniform thickness
CN112864304A (zh) * 2019-11-12 2021-05-28 应用材料公司 具有pmnpt层的压电装置的制造
JP2022042175A (ja) 2020-09-02 2022-03-14 キオクシア株式会社 半導体装置の検査装置、及び、半導体装置の検査方法
CN113709642A (zh) * 2021-06-21 2021-11-26 天津大学 压电mems执行器及其形成方法和运行方法
US20240114801A1 (en) * 2022-09-30 2024-04-04 Fujifilm Corporation Piezoelectric element and actuator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203750A (ja) 2003-12-16 2005-07-28 Matsushita Electric Ind Co Ltd 圧電体薄膜装置および圧電体薄膜装置の駆動方法
CN100411214C (zh) 2003-12-16 2008-08-13 松下电器产业株式会社 压电体薄膜装置和压电体薄膜装置的驱动方法
JP2006048302A (ja) 2004-08-03 2006-02-16 Sony Corp 圧電複合装置、その製造方法、その取扱方法、その制御方法、入出力装置及び電子機器
US8114307B2 (en) * 2006-09-15 2012-02-14 Canon Kabushiki Kaisha Piezoelectric body and liquid discharge head
JP5385117B2 (ja) 2009-12-17 2014-01-08 富士フイルム株式会社 圧電ｍｅｍｓスイッチの製造方法
JP5506035B2 (ja) * 2010-02-23 2014-05-28 富士フイルム株式会社 アクチュエータの製造方法
JP5416166B2 (ja) * 2011-05-10 2014-02-12 株式会社アドバンテスト スイッチ装置および試験装置
JP5394435B2 (ja) 2011-05-13 2014-01-22 株式会社アドバンテスト 製造方法、スイッチ装置、伝送路切り替え装置、および試験装置
JP5394451B2 (ja) 2011-07-26 2014-01-22 株式会社アドバンテスト アクチュエータの製造方法、スイッチ装置、伝送路切替装置、および試験装置
JP5836754B2 (ja) * 2011-10-04 2015-12-24 富士フイルム株式会社 圧電体素子及びその製造方法
JP5539430B2 (ja) * 2012-03-22 2014-07-02 富士フイルム株式会社 電子機器の製造方法
JP6341446B2 (ja) * 2014-03-13 2018-06-13 株式会社リコー 電気機械変換素子の製造方法、電気機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018527206A (ja) * 2015-09-03 2018-09-20 ゼネラル・エレクトリック・カンパニイ 電気めっきｍｅｍｓ構造の高融点シード金属

Also Published As

Publication number Publication date
JP2015088521A (ja) 2015-05-07
US11165011B2 (en) 2021-11-02
US20190214541A1 (en) 2019-07-11
WO2015064423A1 (ja) 2015-05-07
US20160240768A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
JP6154729B2 (ja) 圧電体素子の製造方法
JP5836754B2 (ja) 圧電体素子及びその製造方法
JP5506035B2 (ja) アクチュエータの製造方法
EP3036779B1 (en) Multi-layered thin film piezoelectric devices & methods of making the same
JP5836755B2 (ja) 圧電体素子及び液体吐出ヘッド
JP6346693B2 (ja) 圧電体素子の製造方法
EP3203298B1 (en) Mirror drive device and drive method therefor
US11081637B2 (en) Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element
EP2846370A1 (en) Piezoelectric element
JP5472549B1 (ja) 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
JPWO2012160972A1 (ja) 圧電素子用下部電極およびそれを備えた圧電素子
US8994251B2 (en) Piezoelectric device having first and second non-metal electroconductive intermediate films
JP5506031B2 (ja) アクチュエータ素子の駆動方法、及びデバイス検査方法
JP5660216B2 (ja) 薄膜デバイスおよび薄膜デバイスの製造方法
JP6426061B2 (ja) 積層薄膜構造体の製造方法、積層薄膜構造体及びそれを備えた圧電素子
JP2021086982A (ja) 圧電薄膜素子
CN108640078A (zh) 一种压力传感器及其形成方法
JP2007242788A (ja) 圧電薄膜素子
US20240114793A1 (en) Piezoelectric element and actuator
WO2023195413A1 (ja) 窒化物、圧電体、圧電素子、強誘電体、及び強誘電素子
JP6193599B2 (ja) 角速度センサ及びその製造方法
JP2024052273A (ja) 圧電素子及びアクチュエータ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170502

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170602

R150 Certificate of patent or registration of utility model

Ref document number: 6154729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250